JPS6031271A - シヨツトキバリヤ半導体装置 - Google Patents

シヨツトキバリヤ半導体装置

Info

Publication number
JPS6031271A
JPS6031271A JP13944683A JP13944683A JPS6031271A JP S6031271 A JPS6031271 A JP S6031271A JP 13944683 A JP13944683 A JP 13944683A JP 13944683 A JP13944683 A JP 13944683A JP S6031271 A JPS6031271 A JP S6031271A
Authority
JP
Japan
Prior art keywords
semiconductor layer
schottky barrier
layer
semiconductor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13944683A
Other languages
English (en)
Inventor
Yoshiteru Shimizu
清水 喜輝
Masami Naito
正美 内藤
Takahiro Nagano
隆洋 長野
Kazunori Morozumi
諸角 和則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13944683A priority Critical patent/JPS6031271A/ja
Publication of JPS6031271A publication Critical patent/JPS6031271A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ショットキバリヤを利用した半導体装置の改
良に関する。
〔発明の背景〕
ショットキバリヤを利用した半導体装置例えばショット
キバリヤダ・fオードは、pn接合ダイオードに比較し
て順電圧が低く、順方向の電力損失が小さいという特徴
をもっているが、反面逆方向洩れ電流が大きく逆方向降
伏電圧が低いという欠点がある。この欠点は、ダイオー
ドに限らず他の装置においても同様に存在している。
〔発明の目的〕
本発明の目的は、上記欠点を除去したショットバリヤ半
導体装置を提供することにある。
本発明を具体的に言えば、順電圧を低く保持した状態で
逆方向降伏電圧を高くしたショットキバリヤ半導体装置
を提供することにおる。
〔発明の概要〕
か\る目的を奏する本発明ショットキバリヤ半導体装置
の特徴とするところは、半導体基体の一方面が一方導電
型を有する第1の半導体層の露出面と、一方の主表面か
ら第1の半導体層内に延びる他方導電型の複数個の第2
の半導体層の露出面とから形成し、一方の主表面に設け
た主電極が第1の半導体層との間にショットキバリヤを
形成し、第2の半導体層との間にオーミックコンタクト
を形成した点にある。
本発明ショットキバリヤ半導体装置の他の特徴は、第1
の半導体層の抵抗率を10Ωml下に、第2の半導体層
相互間の距離Wと第2の半導体層の深さLとの比(W/
L )を0.5〜2.0にした点にちる。
本発明ショットキバリヤ半導体装置の他の特徴は、実施
例の説明から明らかとなろう。
〔発明の実施例〕
以下本発明を実施例として示した図面にょシ詳細に説明
する。
第1図及び第2図は本発明を適用したショットキバリヤ
ダイオードを示すもので、1は一対の主表面11.12
と、一方の主表面11に隣接するn型導電性の第1の半
導体層13と、一方の主表面11から第1の半導体層1
3内に延びかつ互いに一定間隔を有して配置され、第1
の半導体層13よシ高い不純物濃度を有するp型厚電性
の複数個の第2の半導体層14と、第1の半導体層13
と他方の主表面12との間にあって両者に隣接する第1
の半導体層13よシ高い不純物濃度を有するnq導電性
の第3の半導体層15とから成る半導体基体である。1
6は基体周辺に設けたチャネルカット領域である。一方
の主表面11は第1の半導体層13及び第2の半導体層
14の露出面から、他方の主表面12は第3の半導体層
15の露出面からそれぞれ形成されている、第1の半導
体層13の比抵抗は1oΩα以下に、第20半導体層1
4相互間の距離換言すれは一方の主表面11に露出する
第1の半導体層13の幅りと、第2の半導体層14の深
さ即ち第2の半導体層14の底部と一方の主表面11と
の距離Wとの比は0.5〜2.0の範囲となっている。
2は半導体基体lの一方の主表面11に設けられ、第1
の半導体層13との間にショットキバリヤ3を形成し、
第2の半導体層14との間にオーミックコンタクトを形
成する金属から成る第1の主電健、4は他方の主表面1
2に設けられ第3の半導体層15との間にオーミックコ
ンタクトを形成する金属から成る第2の主電極、5は例
えば810zからなる絶縁膜である。
このような構造のショットキバリヤダイオードの主電極
間に、逆方向電圧即ち第2の主電極4が第1の主電極2
よシ正電位となるような電圧が印加されると、第1の半
導体層13と第2の半導体14との間のpn接合Jには
空間電荷層即ち空乏層が形成される。印加電圧が増加す
るに従って空乏層は拡がシ、ある電圧(定格電圧よシ小
さい値)以上にあるとショットキバリヤ3のある近傍の
第1の半導体層13は、第1図に破線で示すように空乏
層によって閉塞(いわゆるピンチオフ)された状態にな
る。この状態になるとショットキバリヤ3のある領域で
の電界が弱められるため、ショットキバリヤ30の見か
けの降伏電圧が高くなる。
従って、順方向電圧が印加されているときはショットキ
バリヤダイオードして動作し、逆方向電圧が印加されて
いるときはpn接合ダイオードとして動作し、低い順電
圧と高い逆耐圧を合せもクシヨットキバリャダイオード
を得ることができるのである。
次に、第1の半導体層13の比抵抗を10Ωm以下にし
、W/Lを0.5〜2.、oの範囲にする理由について
説明する。
第2の半導体層14相互間の距離Wをチャネル幅、第2
半導体層14の深さLをチャネル深さと呼ぶことにする
。また、第1半導体層13の抵抗率をρイとする。
第3図は、ρ、=50Ωm、L=3μmの場合に、チャ
ネル幅Wを変えたときのチャネル部の中心線O−0′上
の電位分布を示す。印加電圧が一50Vの場合である。
ショットキバリヤ3のある近傍の電位の変化、即ち電界
はチャネル幅Wが狭くなるほど弱くなっていることがわ
かろうこれは、チャネル幅が狭くなるほど空乏層による
ピンチオフの効果が強くなっていることを示している。
第4図はチャネル幅W=4μm、チャネル深さL=3μ
mの場合に、第1半導体層13の抵抗率ρ、を変えたと
きのチャネル部の中心線0−07上の電位分布を示す。
印加電圧は一50Vである。
この場合、抵抗率ρ、が高いほどショットキバリヤ3の
おる近傍での電位の傾き、即ち電界は小さくなっている
。抵抗率ρ、が高いほど空乏層の拡がシが大きくなり、
ピンチオフ効果が強まるためである。
第5図はρ1=50Ωα、W=2μmの場合にチャネル
深さLを変えた場合のチャネル部中心線0−0′上での
電位分布を示す。印加電圧は一50Vである。この場合
、チャネル深さLが太きいほどショットキバリヤ近傍の
電界が小さくなっている。
チャネル深さLが大きいほど実効的なチャネル領域が長
くなるためピンチオフ効果が強まるためである。
第6図は第1半導体層13の抵抗率ρ、が5Ωmの場合
に、チャネル幅Wを変えたときの耐圧の変化を示してい
る。耐圧としてダイオードの洩れ電流密度が10−”A
/cm”であるときの電圧としている(以下、同様)。
図ではチャネル深さLをパラメータとしている。チャネ
ル幅Wを狭くしてゆくと共に耐圧が上ってゆくことがわ
かる。この場合1チャネル深さLが大きいほど、よシ広
いチャネル幅から耐圧が向上している。これは第5図か
らもわかるようにチャネル深さLが大きいほど、ンヨッ
トキハリャのある界面での電界が緩和される度合いが太
きくなシ、洩れ電流が低下するためである、 第7図、第8図、第9図は第6図と同じ構造で第1半導
体層13の抵抗率ρ、がそれぞれ10Ωα。
100Ω副の場合の素子のチャネル幅と耐圧の関係を示
している。いずれの場合もチャネル深さLが大きいほど
、また抵抗率ρ、が高いほど、よシ広いチャネル幅から
耐圧が上昇していることがわかる。これも第4図で示さ
れた抵抗率ρ、とショットキバリヤのある界面での電界
との関係から説明できる。
第10図は第7図、第8図、第9図からチャネル幅Wと
チャネル深さLとの比(W/L)と耐圧の関係について
まとめたものである。この場合、第1半導体層13の抵
抗率ρ、が同じであれば、チャネル深さLによらず、t
lは同じ特性曲線上に載っていることがわかる。そして
抵抗率ρ1が10Ω副よシ大きい場合には、耐圧は(W
/L)の値が、はホ2.0以下のとき立ち上ルはじめて
いることがわかる。このようにチャネル構造をもち、空
乏層のピンチオフ効果を利用して阻止特性の向上を図っ
たショットキバリヤダイオードでは、チャネル深さLと
チャネル幅Wの比<W/L)が2.0以下であることが
望ましい。
第11図は抵抗率ρ、と耐圧の関係を示す。
(W/L)をパラメータにしている。第1の半導体層1
3の第2の半導体層14と第3の半導体層15との間の
厚さは12μmとした。抵抗率ρ。
が高いほど耐圧は高くなるが、抵抗率ρ、が10Ωm以
下になると耐圧は急激に低下している。言換えれば、チ
ャネル構造をもつショットキバリヤダイオードでは抵抗
率ρ、がほぼ10Ωα以上で必るときピンチオフ効果に
よる耐圧の向上が著しい。このため第1半導体層13の
抵抗率は10Ωα以上であることが望ましい1以上の逆
阻止特性の結果から、本発明のショットキバリヤダイオ
ードでは第1半導体層13の抵抗率は10Ωα以上で、
チャネル幅Wとチャネル深さLとの比(W/L)は2.
0以下でおることが望ましい。
ショットキバリヤダイオードの重要は特性には、この他
に逆回復時間(tr’r)がある。第12図は第1半導
体層13の厚さdと逆回復時間trrの関係を表わす。
Wは1μmでおる。この場合、順バイアス状態ではショ
ットキバリヤおよびチャネルを形成するpn接合Jから
も少数キャリヤの注入が多少ある。第2の半導体層14
の厚みLが厚いほど、第1の半導体層13内の少数キャ
リヤの総量が多くなるため、逆回復時間trrは長くな
る。
このため逆阻止電圧の許す限シ、第2の半導体層14の
厚さLは薄い方が良い。
第13図は、チャネル幅Wと逆回復時間trrの関係を
示す。第2の半導体層14の底部の平坦部よりも小さく
なると逆回復時間trrは急激に大きくなる。また、第
2の半導体層14の厚さLが厚いほど逆回復時間は長い
が、逆回復時間が急激に増加するチャネル幅Wは広くな
る。
第14図は第]、3図からチャネル幅Wとチャネル深さ
Lとの比(W/L)と逆回復時間t□の関係をまとめた
ものである。第14図によればチャネル深さLに依らず
(W/L>が0.5以下で逆回復時間が急激に大きくな
ることがわかる。(W/L)がこれよりも大きい場合に
は、逆回復時間はおる一定値になる。以上、第10図の
耐圧と(W/L)の関係および第14図の逆回復時間t
ryと(W/L )の関係から、改良された逆降伏電圧
特性をもつショットキバリヤダイオードの構造としては
、第2半導体層の抵抗率が10Ωα以上で(W/L)の
値が0,5〜2..0の間にあることが望ましい0次に
、これまで述べて来たような改良された逆降伏電圧特性
をもつショットキバリヤダイオードの製作方法を第15
図に沿って述べる。先ず、第3の半導体層となる5X1
0” 〜1XiO”cm−”のn0型半導体ウエノ・5
1の上に、これよシも低い不純物濃度(IXIO”〜l
Xl0”crn−” )をもつng半導体層52をエピ
タキシャル成長により形成する。これは第1の半導体層
となる。次に、その表面全体に第2の半導体層14を部
分的に形成するだめの絶縁膜(Si02)54を形成す
る。これは通常、熱酸化膜を1μm程度に形成すること
で得られる。続いて第2の半導体層14が設けられるべ
きエピタキシャル層520表面領域にホトリソ技術でS
iOx膜54を貫通する孔を形成する。この場合、第2
の半導体層14はショットキバリヤのある領域の電界を
緩和するためのみにあるため、この幅は狭いほど素子の
面積利用率は良くなる。現状のホトリソ技術では2〜3
μm程度がその限界でアシ、孔の大きさけはぼこの値に
なる。次に、pmの不純物ソース(例えばボロン)を孔
を介してエピタキシャル層52上にデポジションする。
更に高温の熱処理(ドライブイン拡散)によってp1壓
半導体層53の目標の深さを得る。この場合、p”型半
導体層53は深さ方向とともに横方向へも拡散する。通
常、この横方向への拡散寸法は深さ方向に対して80〜
90%程度である。チャネル部の寸法設定には、このこ
とを考慮しなければならない。この後、エピタキシャル
層52にショットキバリヤを設けるため絶縁膜を一部除
去し、ショットキバリヤを形成する金属(例えばA t
HP t+ Mo等)を蒸着法、或いはスパッタ法によ
シ厚さ800〜2500人程度に形成して第1の主電極
2となる金属層55を得る。
その後、400〜600c程度の熱処理によってショッ
トキバリヤを形成する。次に、ウェハ51面に第2の主
電極4となる金属層を形成して出来上がる。
〔発明の効果〕
以上のように本発明によれば、順方向特性及び逆方向特
性が共に優れたショットキバリヤ半導体装置を得ること
ができる。
【図面の簡単な説明】
第1図は本発明を適用したショットキバリヤダイオード
の一実施例を示す断面図、第2図は第1図の拡大図、第
3図は第1図のショットキバリヤダイオードに於いて、
チャネル幅Wを変えた場合のショットバリヤのある近傍
での電位分布の変化を示す図、第4図は第1図のショッ
トキバリヤダイオードに於いて第1の半導体層の抵抗率
を変えた場合の7ヨツトキバリヤのおる近傍での電位分
布の変化を示す図、第5図は第1図の7ヨツトキバリヤ
ダイオードに於いて、第2の半導体層の深さLを変えた
場合のショットキバリヤのある近傍での電位分布の変化
を示す図、第6 + 718 + 9図はそれぞれ第1
の半導体層の抵抗率が5Ωm。 lOΩ譚、50Ωα、100Ω鋸である場合のチャネル
幅と耐圧の関係を示す図、第1θ図はチャネル幅Wと第
2の半導体層の深さLの比(W/L)と耐圧の関係を示
す図、第11図は、第1の半導体層の抵抗率と耐圧の関
係を示す図、第12図は第1の半導体層の厚さdと逆回
復時間t、の関係を示す図、第13図はチャネル幅Wと
逆回復時間tt、の関係を示す図、第14図はチャネル
幅Wと第2の半導体層の深さLの比(W/L)と逆回復
時間t□の関係を示す図、第15図は本発明を適用した
ショットキバリヤダイオードの製造プロセスを示す工程
図である。 13・・・第1の半導体層、14・・・第2の半導体層
、第1図 第 Z 図 第 3 図 第 14− 図 了ノードカ\ら/l HE All (*” ン第 5
 図 第 A 図 第 7 図 ナヤ 半ノl−暢 VJ()帆) + ヤ 半 ル 中凸 W(/I傾−)第 ′1 図 第11図 jL iL !IP!*(nc+’) 第 /Z 図 第13図 茶 7g−m (”/L) 第 75 m

Claims (1)

  1. 【特許請求の範囲】 1、一対の主表面を有し、一方の主表面が一方導電型の
    第1の半導体層の露出面と、一方の主表面から第1の半
    導体層内に延び第1の半導体層よシ高い不純物濃度を有
    する他方導電型の複数個の第2の半導体層の露出面とか
    ら形成された半導体基体と、 半導体基体の一方の主表面に設けられ、第1の半導体層
    との間にショットキバリヤを形成し、第2の半導体層と
    の間にオーミックコンタクトを形成する第1の主電極と
    、 半導体基体の他方の主表面に設けられた第2の主電極と
    、を具備し、 第1の半導体層の抵抗率が10Ωα以下で、第2の半導
    体層相互間の距離Wと第2の半導体層の一方の主表面と
    直角をなす方向の深さLとの比(W/L)が0.5〜2
    ,0の間にあることを特徴とするショットキバリヤ半導
    体装置。 2、半導体基体の第1の半導体層と他方の主表面との間
    に、両者に隣接して第1の半導体層より高い不純物濃度
    を有する一方導電型の第3の半導体層を設けたことを特
    徴とする特許請求の範囲第1項記載のショットキバリヤ
    半導体装置。
JP13944683A 1983-08-01 1983-08-01 シヨツトキバリヤ半導体装置 Pending JPS6031271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13944683A JPS6031271A (ja) 1983-08-01 1983-08-01 シヨツトキバリヤ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13944683A JPS6031271A (ja) 1983-08-01 1983-08-01 シヨツトキバリヤ半導体装置

Publications (1)

Publication Number Publication Date
JPS6031271A true JPS6031271A (ja) 1985-02-18

Family

ID=15245390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13944683A Pending JPS6031271A (ja) 1983-08-01 1983-08-01 シヨツトキバリヤ半導体装置

Country Status (1)

Country Link
JP (1) JPS6031271A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105975A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105975A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機

Similar Documents

Publication Publication Date Title
KR102343716B1 (ko) 트렌치 mos형 쇼트키 다이오드
KR920010677B1 (ko) 반도체장치
US8003991B2 (en) Silicon carbide MOS field effect transistor with built-in Schottky diode and method for fabrication thereof
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
US11081598B2 (en) Trench MOS Schottky diode
US20180358478A1 (en) Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof
US20040031971A1 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JPS61287266A (ja) 半導体デバイス
JP2003523086A (ja) 半導体デバイスおよび半導体デバイス用の材料を製造する方法
JPH0455347B2 (ja)
CN112038393B (zh) 一种碳化硅功率二极管器件及其制备方法
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
US5345100A (en) Semiconductor rectifier having high breakdown voltage and high speed operation
US4901120A (en) Structure for fast-recovery bipolar devices
US20220293800A1 (en) Silicon carbide power diode device and fabrication method thereof
US4089020A (en) High power semiconductor diode
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
TWI776173B (zh) 碳化矽半導體元件
US20210098579A1 (en) Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers
CN212725323U (zh) 一种碳化硅mps器件
JP3807023B2 (ja) 電力用ダイオード
JP2000049363A (ja) ショットキーダイオード及びその製造方法
US20220285485A1 (en) Schottky barrier diode and method for manufacturing the same
JP4154074B2 (ja) サージアブソーバ
JP2622521B2 (ja) ゲート遮断サイリスタ及びその製造方法