CN112038393B - 一种碳化硅功率二极管器件及其制备方法 - Google Patents

一种碳化硅功率二极管器件及其制备方法 Download PDF

Info

Publication number
CN112038393B
CN112038393B CN202010626798.6A CN202010626798A CN112038393B CN 112038393 B CN112038393 B CN 112038393B CN 202010626798 A CN202010626798 A CN 202010626798A CN 112038393 B CN112038393 B CN 112038393B
Authority
CN
China
Prior art keywords
type region
type
metal layer
region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010626798.6A
Other languages
English (en)
Other versions
CN112038393A (zh
Inventor
陶永洪
林志东
彭志高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Hunan Sanan Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Sanan Semiconductor Co Ltd filed Critical Hunan Sanan Semiconductor Co Ltd
Priority to CN202010626798.6A priority Critical patent/CN112038393B/zh
Priority to CN202310235688.0A priority patent/CN116613187A/zh
Priority to US16/928,373 priority patent/US11437525B2/en
Publication of CN112038393A publication Critical patent/CN112038393A/zh
Priority to JP2022580919A priority patent/JP2023532305A/ja
Priority to EP21182970.0A priority patent/EP3933934A1/en
Priority to PCT/CN2021/103440 priority patent/WO2022002111A1/en
Priority to US17/828,782 priority patent/US11967651B2/en
Application granted granted Critical
Publication of CN112038393B publication Critical patent/CN112038393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种碳化硅功率二极管器件及其制备方法。所述的碳化硅功率二极管器件至少包括：SiC衬底、SiC外延层、肖特基金属层、第一电极层、第一欧姆接触金属层、第二电极层；有源区设置大致两种规格的P型区，表面面积较大、较宽裕的第一P型区表面覆盖欧姆接触金属，表面面积较小、较细狭的第二P型区表面不设欧姆接触金属。在小电流的条件下，电流从有源区的N型区通过；在大电流的条件下，二极管的正向电压升高，第一P型区表面覆盖欧姆接触形成的PiN二极管势垒开启，电流可以从该区域通过，从而提升二极管的浪涌电流能力。所述的制备方法用于制备所述的碳化硅功率二极管器件，提高工艺兼容性，简化工艺的复杂度。

Description

一种碳化硅功率二极管器件及其制备方法
技术领域
本发明涉及半导体器件技术领域，更具体地说，涉及一种碳化硅功率二极管器件，以及一种碳化硅功率二极管器件的制备方法。
背景技术
SiC器件相较于传统Si基器件具有工作频率更快，工作损耗更小，工作温度更高等特点，SiC二极管作为SiC功率器件的代表性器件，被广泛应用在功率电源，新能源汽车等领域。
SiC SBD(Schottky Barrier Diode)的正向电压低，工作频率快，没有PiN二极管的反向恢复时间和损耗，但是由于其反向阻断特性较差，工作电压仅能在200V以下，不能满足在650V/1200V高压领域的需求。
SiC JBS(Junction Barrier Schottky)作为SiC SBD的改进结构，在SBD器件结构基础上增加了有源区的P型注入。通过调节PN比、注入的掺杂浓度和剂量等参数，可以极大减小漏电流，提升JBS器件的反向阻断特性，同时可以提升器件的可靠性。但是由于JBS的浪涌能力较差，且不稳定，所以在部分室外抗雷击测试等高浪涌需求的应用环境中不能满足客户需求。
SiC MPS(Merged PiN Schottky)是将JBS和PiN二极管的特性相结合的一种新的二极管结构，是在有源区的P型注入区域上面形成欧姆接触。在大电流的条件下，PiN二极管的势垒开启，可以进一步提升器件的浪涌电流，满足更高端领域需求。
在现有技术中，SiC MPS通常在有源区形成多个P型注入区，并且在每个P型注入区上面生长欧姆接触金属，但由于现有设备(光刻机)与刻蚀工艺的限制，为了更好地刻蚀出P型注入区，便于生长欧姆接触金属，需要适当增大P型注入区的面积，才能达到更好的工艺窗口，否则过高的深宽比不利于蚀刻与金属生长和刻蚀等相关工序的进行；而且为了保证器件的浪涌电流足够大，电流足够稳定，需要设置足够多的P型注入区，进而直接导致N型导电区域减少，正向导通压降升高，器件导通损耗增加，。因此，在保证N型导电区域的大小的情况下，P型注入区的数量需求与小型化设计方向存在相互制约的矛盾。
发明内容
本发明的目的在于克服现有技术的不足，提供一种碳化硅功率二极管器件及其制备方法，同时保证了MPS器件具备良好的正向浪涌能力和正向导通特性，同时避免了欧姆接触的工艺窗口偏窄造成的工艺问题。
本发明的技术方案如下：
一种碳化硅功率二极管器件，至少包括：
SiC衬底；
SiC外延层，设置于SiC衬底的第一表面，SiC外延层设置有有源区；
肖特基金属层，设置于SiC外延层的有源区表面；
第一电极层，设置于肖特基金属层表面；
第一欧姆接触金属层，设置于SiC衬底的第二表面；
第二电极层，设置于第一欧姆接触金属层表面；
其中，有源区包括至少一个或复数第一P型区、复数第二P型区、N型区，第一P型区与第二P型区间隔设置；第一P型区表面设有第二欧姆接触金属层，第二欧姆接触金属层位于第一P型区与肖特基金属层之间，第二P型区不设欧姆接触金属层。
其中，碳化硅外延层的有源区，给定设置第一P型区域的尺寸(包括但不限于表面面积)，然后最小化地设置第二P型区域的尺寸(包括但不限于表面面积)，并且最大化地设置N型区域的尺寸(包括但不限于表面面积)。
其中，给定设置的第一P型区域的尺寸(包括但不限于表面面积)，相比于第二P型区域的尺寸(包括但不限于表面面积)更宽(包括但不限于宽度)地设置。
其中，第二欧姆接触金属层完全覆盖第一P型区。
其中，第二欧姆接触金属层为不完全覆盖第一P型区的块状金属层。
其中，第一P型区与第二P型区均为条状，任意一个第一P型区表面的宽度大于任意一个第二P型区表面的宽度。
其中，每一个第一P型区的宽度相同且等间隔设置。
其中，第一P型区的宽度不全相同。
其中，相邻的第一P型区之间相对边的距离相同，即，第一P型区域的相对侧之间的距离在相邻的第一P型区域之间是相同的。
其中，第一P型区与第二P型区均为块状区域。
其中，任意一个第一P型区表面的平面面积大于任意一个第二P型区表面的平面面积。
其中，第一P型区、第二P型区为矩形区域、梯形区域、正多边形区域(例如正六边形)、圆形区域、异形区域或其组合。
其中，第一P型区、第二P型区为条状与块状区域(例如正方形区域)的组合。
其中，至少一个第一P型区为条状、至少一个第二P型区为块状区域，第一P型区表面的平面面积大于第二P型区表面的平面面积。
其中，至少一个第一P型区为块状区域、至少一个第二P型区为条状，第一P型区表面任一方向的径向宽度大于第二P型区表面宽度。
其中，N型区表面的总平面面积为第一P型区表面与第二P型区表面的总平面面积的1至10倍。
其中，任意一个第一P型区表面宽度值是1～10μm，数量≥2。
其中，任意一个第二P型区表面宽度值≥0.1μm。
其中，第一欧姆接触金属层、第二欧姆接触金属层为Ti、Ni、Al、Au、Ta或W中的任意一种或者多种组合。
其中，肖特基金属层为Ti、W，Ta、Ni、Mo或Pt中的任意一种或者多种组合。
一种碳化硅功率二极管器件的制备方法，包括如下步骤：
1)在SiC衬底的第一表面生长具有N型有源区的SiC外延层；
2)在SiC外延层表面沉积一层保护性薄膜，通过蚀刻打开N型有源区内多个间隔开的注入窗口，在N型有源区的注入窗口进行离子注入；通过高温激活，N型有源区形成间隔设置的至少一个第一P型区、复数第二P型区；
3)在第一P型区表面全部覆盖或部分覆盖一层金属层，第二P型区表面不覆盖金属层；通过高温退火，在第一P型区表面形成第二欧姆接触金属层；
4)在SiC外延表面覆盖一层金属层，通过高温退火，形成肖特基金属层，在肖特基金属层上沉积形成第一电极层。
其中，步骤2)中，还通过蚀刻打开终端区内的注入区，在终端区的注入区进行离子注入；通过激活(如高温激活)，终端区形成终端结构。
其中，还包括步骤5)在终端结构表面生长第一钝化层，在第一钝化层表面形成第二钝化层；蚀刻得到第一电极层的接触区域；在第一欧姆接触金属层表面沉积第二电极层。
其中，步骤3)或步骤5)中，还包括如下步骤：在SiC衬底的第二表面覆盖一层金属层，通过高温退火，在SiC衬底的第二表面形成第一欧姆接触金属层，在第一欧姆接触金属层表面沉积形成第二电极层。
其中，形成第一欧姆接触金属层、第二欧姆接触金属层的高温退火工艺，温度为800℃-1100℃，时间为60s-300s；形成肖特基金属层的高温退火工艺，温度为300℃-500℃，时间为60s–300s。
其中，第一电极层的厚度为2-5μm；第一钝化层的厚度为0.5-3μm；第二电极层的厚度为2-5μm。
其中，第一欧姆接触金属层、第二欧姆接触金属层为Ti、Ni、Al、Au、Ta或W中的任意一种或者多种组合。
其中，肖特基金属层为Ti、W，Ta、Ni、Mo或Pt中的任意一种或者多种组合。
其中，第一P型区与第二P型区均为条状，任意一个第一P型区表面的平面面积大于任意一个第二P型区表面的平面面积。
其中，第一P型区与第二P型区均为块状区域，任意一个第一P型区表面的平面面积大于任意一个第二P型区表面的平面面积。
其中，第一P型区、第二P型区为条状与块状区域的组合；当第一P型区为条状、第二P型区为块状区域时，第一P型区表面的平面面积大于第二P型区表面的平面面积；当第一P型区为块状区域、第二P型区为条状时，第一P型区表面任一方向的径向宽度大于第二P型区表面宽度。
本发明的有益效果如下：
本发明所述的碳化硅功率二极管器件，设置大致两种规格的P型区，表面面积较大、较宽裕的第一P型区表面覆盖欧姆接触金属，表面面积较小、较细狭的第二P型区表面不设欧姆接触金属。在小电流的条件下，电流从有源区的N型区通过；在大电流的条件下，二极管的正向电压升高，第一P型区表面覆盖欧姆接触形成的PiN二极管势垒开启，电流可以从该区域通过，从而提升二极管的浪涌电流能力。
本发明所述的碳化硅功率二极管器件的制备方法，用于制备本发明的碳化硅功率二极管器件。在小电流条件下，二极管的N型区是作为导通电流的区域，理论上在P型区表面面积相同的前提下，N型区表面面积越大，二极管的正向通流能力越强。在大电流条件下，理论上在N型区表面面积相同的前提下，P型区表面覆盖欧姆接触金属的面积越大，二极管的浪涌能力越大。因此，如何在二极管正向电流能力和浪涌能力之间取舍是器件结构设计的重点和难点。由于半导体设备和工艺能力的问题，在每个P型注入区上做欧姆金属接触对蚀刻工艺的精度要求太高。为了兼容工艺的稳定性和可量产型，P型区表面覆盖欧姆金属的宽度要大于0.3um，因此浪费了部分N型区的表面面积。本发明的碳化硅功率二极管器件，通过两种不同规格的P型区，表面面积较大、较宽裕的第一P型区表面覆盖欧姆金属，表面面积较小、较细狭的第二P型区表面不设欧姆接触金属，二者相结合可以在保持二极管浪涌能力相同条件下，提升二极管的电流密度，降低导通压降。
附图说明
图1是实施例一的有源区的结构示意图(第二欧姆接触金属层完全覆盖第一P型区)；
图2是实施例一的剖视示意图(第二欧姆接触金属层完全覆盖第一P型区)；
图3是实施例一的有源区的结构示意图(第二欧姆接触金属层为块状金属层)；
图4是参照例的有源区的结构示意图；
图5是参照例的剖视示意图；
图6是本发明与参照例的I-V特性曲线比较示意图；
图7是实施例二的有源区的结构示意图；
图8是实施例三的有源区的结构示意图；
图中：10是SiC衬底，20是SiC外延层，21是有源区，22是第一P型区，23是第二P型区，24是N型区，25是终端区，26是终端结构，30是肖特基金属层，40是第一电极层，50是第一欧姆接触金属层，60是第二电极层，70是第二欧姆接触金属层，81是第一钝化层，82是第二钝化层。
具体实施方式
以下结合附图及实施例对本发明进行进一步的详细说明。
本发明为了解决现有技术的MPS器件存在的正向浪涌能力和正向导通特性难兼顾、欧姆工艺窗口无法做到足够窄(因为需要兼顾欧姆金属沉积的效果)等不足，提供一种碳化硅功率二极管器件及其制备方法，特别是MPS器件，以提高工艺兼容性，简化工艺的复杂度，实现低正向导通压降，高反向电压，高浪涌电流的特性。
实施例一
如图1、图2所示，本发明所述的碳化硅功率二极管器件，即一种MPS器件，至少包括：
SiC衬底10；
SiC外延层20，设置于SiC衬底10的第一表面，SiC外延层20设置有有源区21；
肖特基金属层30，设置于SiC外延层20的有源区21表面；
第一电极层40，设置于肖特基金属层30表面；
第一欧姆接触金属层50，设置于SiC衬底10的第二表面；
第二电极层60，设置于第一欧姆接触金属层50表面；
有源区21包括复数第一P型区22、复数第二P型区23、N型区24；第一P型区22表面设有第二欧姆接触金属层70，即第一P型区22与第二欧姆接触金属层70为欧姆接触，第二欧姆接触金属层70位于第一P型区22与肖特基金属层30之间，第二P型区23不设欧姆接触金属层，即直接被肖特基金属层30覆盖。基于第一P型区22表面设有第二欧姆接触金属层70、第二P型区23不设欧姆接触金属层的结构。其中，SiC外延层20的有源区，给定设置第一P型区22的尺寸(包括但不限于表面面积)，然后最小化地设置第二P型区23的尺寸(包括但不限于表面面积)，并且最大化地设置N型区24的尺寸(包括但不限于表面面积)。并且，给定设置的第一P型区22域的尺寸(包括但不限于表面面积)，相比于第二P型区23域的尺寸(包括但不限于表面面积)更宽(包括但不限于宽度)地设置。
本发明中，第二P型区23的宽度可实施为尽可能窄，在有源区21大小一定的情况下，可通过减少第一P型区22与第二P型区23表面的总平面面积，使得N型区24表面的平面面积增加，进而在不增加器件面积的情况下，即可降低正向压降，提高正向导通特性。本发明中，第一P型区22范围内可供电流通过的有效范围大小实际上受第一P型区22与第二欧姆接触金属层70形成相交的范围大小而决定，进而，在任意一个第一P型区22都足够大的基础上，可使得第二欧姆接触金属层70的形状具有多样化，且满足良好的正向浪涌能力，同时第二P型区23能够尽可能地窄。本发明中，第一P型区22与第二P型区23的大小关系，可由如下原则进行选择，即，任意一个第一P型区22的表面完全覆盖或部分覆盖欧姆接触的情况下，假设任意一个第二P型区23的表面完全覆盖欧姆接触，通过第一P型区22的电流量必定大于第二P型区23。
具体实施时，第二欧姆接触金属层70可实施为超范围覆盖第一P型区22，或者大致与第一P型区22重合，或者略小于第一P型区22，或者仅覆盖第一P型区22的部分区域。
本实施例中，第一P型区22与第二P型区23均为条状，任意一个第一P型区22表面的宽度大于任意一个第二P型区23表面的宽度。当第一P型区22与第二P型区23均为条状时，第一P型区22与第二P型区23的长度差较小，则通过表现宽度值即可确定第一P型区22与第二P型区23表面的平面面积之差的大小关系。本发明中，第一P型区22与第二P型区23间隔设置，避免相邻的第二欧姆接触金属层70因工作产生的热量形成相互影响，进而影响器件的整体散热，导致器件的性能不稳定。
本实施例中，第一P型区22的宽度相同且等间隔设置；或者，第一P型区22的宽度不全相同，相邻第一P型区22之间相对边的距离相同；进而，第二欧姆接触金属层70因工作产生的热量均匀分布，既有利于散热，且有效地控制整体温升，保证器件工作的稳定性。具体实施时，相邻的第一P型区22之间的几何中心距离为10μm-300μm。
具体实施时，第一P型区22、第二P型区23可实施为矩形条状、梯形条状、正六边形、异形条状(如楔形或其他长边不规则的条状)或其组合。本实施例中，第二欧姆接触金属层70完全覆盖与第一P型区22，均实施为矩形条状。
作为另一种实施方式，如图3所示，第二欧姆接触金属层70为不完全覆盖第一P型区22的块状金属层，每个第一P型区22上至少设置一个第二欧姆接触金属层70。当第二欧姆接触金属层70为块状金属层时，相邻的第二欧姆接触金属层70的质心距离为10μm-300μm；且第二欧姆接触金属层70呈均匀布置，既有利于均匀散热，且有效地控制整体温升，保证器件工作的稳定性。
本发明为了平衡兼顾良好的正向浪涌能力和正向导通特性，N型区24表的总平面面积为第一P型区22表面与第二P型区23表面的总平面面积的1至10倍，优选地，N型区24表的总平面面积为第一P型区22表面与第二P型区23表面的总平面面积的3倍。并且，任意一个第一P型区22表面宽度值是1～10μm，数量≥2，任意一个第二P型区23表面宽度值≥0.1μm。
作为划定有源区21的有效区域，SiC外延层20还设置有终端区25，终端区25围绕有源区21，并在终端区25表面设置有第一钝化层81，第一钝化层81覆盖第一电极层40的表面边沿。进一步地，第一钝化层81表面覆盖第二钝化层82。本实施例中，第一钝化层81为氧化硅或氮化硅制备的介质层；第二钝化层82为聚酰亚胺制备的PI层。
为了保证第一欧姆接触金属层50与SiC衬底10、第二欧姆接触金属层70与第一P型区22之间具备良好的欧姆特性，第一欧姆接触金属层50、第二欧姆接触金属层70为Ti、Ni、Al、Au、Ta或W中的任意一种或者多种组合。本实施例中，第一欧姆接触金属层50、第二欧姆接触金属层70为Ti/Ni组合的多层金属。
为了保证肖特基金属与N型区24之间具备良好的肖特基特性，肖特基金属层30为Ti、W，Ta、Ni、Mo或Pt中的任意一种或者多种组合。本实施例中，肖特基金属层30为Ti/Ni/Ag组合的多层金属。
与基于现有技术的参照例(如图4、图5所示)相比，假定本发明与参照例有源区21的面积相同，且设置有数量相同的P型区，参照例的P型区均覆盖欧姆接触金属层，本发明中，仅第一P型区22覆盖第二欧姆接触金属层70，第二P型区23覆盖第二欧姆接触金属层70。
本发明在保证与参照例具备相同的正向浪涌能力的情况下，第一P型区22与第二P型区23的部平面面积小于参照例的P型区的总平面面积，则本发明的N型区24的平面面积大于参照例的N型区24的平面面积，本发明比参照例具备更良好的正向导通特性。
经实验，在通正向大电流的情况下，参照例的P型区与N型区24均可通大电流，本发明覆盖第二欧姆接触金属层70的总平面面积与N型区24可通大电流，本发明与参照例具备相同的正向浪涌能力。
在通正向小电流的情况下，参照例与本发明的N型区24通小电流，由于本发明的N型区24的平面面积大于参照例，电流密度更高，进而本发明相较参照例具备更良好的正向导通特性。
如图6所示，本发明在小电流的条件下，电流从有源区的N型区通过；在大电流的条件下，二极管的正向电压升高，第一P型区表面覆盖欧姆接触形成的PiN二极管势垒开启，电流可以从该区域通过，从而提升二极管的浪涌电流能力。
实施例二
本实施例与实施例一的区别在于第一P型区22与第二P型区23表面的形状不同，如图7所示，本实施例中，第一P型区22与第二P型区23均为块状区域。与实施例一同理，本实施例中，任意一个第一P型区22表面的平面面积大于任意一个第二P型区23表面的平面面积。
具体实施时，第一P型区22、第二P型区23为矩形区域、梯形区域、正多边形区域、圆形区域、异形区域或其组合，第二欧姆接触金属层70通常完全覆盖第一P型区22，进而第二欧姆接触金属层70的形状与第一P型区22相同。
其他部分与实施例一相同。
实施例三
本实施例与实施例一的区别在于第一P型区22与第二P型区23表面的形状不同，如图8所示，本实施例中，第一P型区22与第二P型区23为条状与块状区域的组合。与实施例一同理，本实施例中，当第一P型区22为条状、第二P型区23为块状区域时，第一P型区22表面的平面面积大于第二P型区23表面的平面面积；当第一P型区22为块状区域、第二P型区23为条状时，第一P型区22表面任一方向的径向宽度大于第二P型区23表面宽度。
具体实施时，第一P型区22、第二P型区23为矩形条状、梯形条状、异形条状、矩形区域、正多边形区域、圆形区域、异形区域或其组合，本实施例中，第一P型区22为矩形区域，第二P型区23为矩形条状；且第二欧姆接触金属层70通常完全覆盖第一P型区22，进而第二欧姆接触金属层70的形状与第一P型区22相同。
其他部分与实施例一相同。
实施例四
本发明还提供一种碳化硅功率二极管器件的制备方法，用于制备所述的碳化硅功率二极管器件，步骤如下：
1)在SiC衬底10的第一表面生长具有N型有源区21的SiC外延层20；具体地，在SiC衬底10进行RCA清洗流程，SiC衬底10晶型为4H-SiC，厚度为350μm，掺杂浓度为1E19-1E20/cm3；使用MOCVD，在N型SiC衬底10的第一表面生长具有N型有源区21的SiC外延层20，SiC外延层20的厚度为5-80μm，掺杂浓度为1E14-5E16/cm3。
2)在SiC外延层20表面沉积一层保护性薄膜，沉积方式可以为PVD或者CVD，通过干法蚀刻打开终端区25的注入区与N型有源区21内多个间隔开的注入窗口，在终端区25的注入区、N型有源区21的注入窗口进行离子注入；通过高温激活，终端区25形成终端结构26，N型有源区21形成间隔设置的复数第一P型区22、复数第二P型区23。
3)在SiC衬底10的第二表面覆盖一层金属层，在第一P型区22表面全部覆盖或部分覆盖一层金属层，第二P型区表面不覆盖金属层；通过高温退火，在SiC衬底10的第二表面形成第一欧姆接触金属层50，在第一P型区22表面形成第二欧姆接触金属层70。
其中，在SiC衬底10的第二表面通过沉积或者溅镀形成一层金属层，在第一P型区22通过沉积或者溅镀形成一层金属层；形成第一欧姆接触金属层50、第二欧姆接触金属层70的高温退火工艺，温度为800℃-1100℃，时间为60s-300s。
4)在SiC外延层20表面覆盖一层金属层，通过高温退火，形成肖特基金属层30，在肖特基金属层30上沉积形成第一电极层40。
其中，在SiC外延层20表面通过沉积或者溅镀形成一层金属层，形成肖特基金属层30的高温退火工艺，温度为300℃-500℃，时间为60s–300s。在肖特基金属层30上继续沉积2-5μm第一电极层40，作为阳极电极；通过刻蚀方法去除覆盖于终端结构26的肖特基金属层30、第一电极层40(即制备过程中，肖特基金属层30、第一电极层40不可避免地残留于终端结构26表面的金属)。
5)通过CVD或者PVD在终端结构26表面生长0.5-3μm介质层，作为第一钝化层81，在第一钝化层81表面涂2-5μm Polyimide，作为第二钝化层；通过湿法或者干法刻蚀方法蚀刻得到第一电极层40的接触区域；在第一欧姆接触金属层50表面沉积2-5μm第二电极层60，作为阴极电极。
本实施例中，步骤3)中的第一欧姆接触金属层50制备也可以在步骤5)中进行；步骤5)中的第二电极层60制备可以在步骤3)中的第一欧姆接触金属层50制备后连续进行，也可以与步骤3)中的第一欧姆接触金属层50制备在间隔进行。
其中，步骤1)中，SiC衬底10的掺杂浓度优选为2E19/cm3；SiC外延层20的厚度优选为10μm，掺杂浓度优选为1E16/cm3。
步骤3)中，第一欧姆接触金属层50、第二欧姆接触金属层70优选为Ti/Ni组合的多层金属；工艺温度优选为950℃，时间优选为100s；
步骤4)中，肖特基金属层30优选为Ti；工艺温度优选为450℃，时间优选为100s；第一电极层40优选为Al，厚度优选为4μm。
步骤5)中，第一钝化层81优选为氧化硅SiO2，厚度优选为1.2μm，第二钝化层82的厚度优选为5μm；第二电极层60优选为Ti/Ni/Ag组合的多层金属，厚度优选为2μm。
基于本实施例所述的制备方法，根据实施例一、实施例二、实施例三记载的结构，即可制备得到实施例一、实施例二、实施例三所述的碳化硅功率二极管器件。
上述实施例仅是用来说明本发明，而并非用作对本发明的限定。只要是依据本发明的技术实质，对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。

Claims (20)

1.一种碳化硅功率二极管器件，至少包括：
SiC衬底；
SiC外延层，设置于SiC衬底的第一表面，SiC外延层设置有有源区；
肖特基金属层，设置于SiC外延层的有源区表面；
第一电极层，设置于肖特基金属层表面；
第一欧姆接触金属层，设置于SiC衬底的第二表面；
第二电极层，设置于第一欧姆接触金属层表面；
其特征在于，有源区包括复数第一P型区、复数第二P型区、N型区，第一P型区与第二P型区间隔设置；第一P型区表面设有第二欧姆接触金属层，第二欧姆接触金属层位于第一P型区与肖特基金属层之间，第二P型区不设欧姆接触金属层；任意一个第一P型区的表面部分覆盖所述第二欧姆接触金属层，其中，所述第一P 型区与所述第二P型区的尺寸的关系被配置为：假设任意一个第二P型区的表面完全覆盖所述第二欧姆接触金属层的情况下，通过第一P型区的电流量大于通过第二P型区的电流量。
2.根据权利要求1所述的碳化硅功率二极管器件，其特征在于，第二欧姆接触金属层为不完全覆盖第一P型区的块状金属层。
3.根据权利要求1所述的碳化硅功率二极管器件，其特征在于，第一P型区与第二P型区均为条状，任意一个第一P型区表面的宽度大于任意一个第二P型区表面的宽度。
4.根据权利要求3所述的碳化硅功率二极管器件，其特征在于，第一P型区的宽度相同且等间隔设置；或者，第一P型区的宽度不全相同，相邻第一P型区之间相对边的距离相同。
5.根据权利要求1所述的碳化硅功率二极管器件，其特征在于，第一P型区与第二P型区均为块状区域，任意一个第一P型区表面的平面面积大于任意一个第二P型区表面的平面面积。
6.根据权利要求5所述的碳化硅功率二极管器件，其特征在于，第一P型区、第二P型区为矩形区域、梯形区域、正多边形区域、圆形区域、异形区域或其组合。
7.根据权利要求1所述的碳化硅功率二极管器件，其特征在于，第一P型区、第二P型区为条状与块状区域的组合；当第一P型区为条状、第二P型区为块状区域时，第一P型区表面的平面面积大于第二P型区表面的平面面积；当第一P型区为块状区域、第二P型区为条状时，第一P型区表面任一方向的径向宽度大于第二P型区表面宽度。
8.根据权利要求1至7任一项所述的碳化硅功率二极管器件，其特征在于，N型区表面的总平面面积为第一P型区表面与第二P型区表面的总平面面积的1至10倍；任意一个第一P型区表面宽度值是1~10μm，数量≥2，任意一个第二P型区表面宽度值≥0.1μm。
9.根据权利要求1所述的碳化硅功率二极管器件，其特征在于，第一欧姆接触金属层、第二欧姆接触金属层为Ti、Ni、Al、Au、Ta或W中的任意一种或者多种组合。
10.根据权利要求1所述的碳化硅功率二极管器件，其特征在于，肖特基金属层为Ti、W，Ta、Ni、Mo或Pt中的任意一种或者多种组合。
11.一种碳化硅功率二极管器件的制备方法，其特征在于，包括如下步骤：
1）在SiC衬底的第一表面生长具有N型有源区的SiC外延层；
2）在SiC外延层表面沉积一层保护性薄膜，通过蚀刻打开N型有源区内多个间隔开的注入窗口，在N型有源区的注入窗口进行离子注入；通过高温激活，N型有源区形成间隔设置的复数第一P型区、复数第二P型区；
3）在第一P型区表面部分覆盖一层金属层，第二P型区表面不覆盖金属层；通过高温退火，在第一P型区表面形成第二欧姆接触金属层；任意一个第一P型区的表面部分覆盖所述第二欧姆接触金属层，其中，所述第一P 型区与所述第二P型区的尺寸的关系被配置为：假设任意一个第二P型区的表面完全覆盖所述第二欧姆接触金属层的情况下，通过第一P型区的电流量大于通过第二P型区的电流量；
4）在SiC外延表面覆盖一层金属层，通过高温退火，形成肖特基金属层，在肖特基金属层上沉积形成第一电极层。
12.根据权利要求11所述的碳化硅功率二极管器件的制备方法，其特征在于，步骤2）中，还通过蚀刻打开终端区内的注入区，在终端区的注入区进行离子注入；通过高温激活后，终端区形成终端结构；
还包括步骤5）在终端结构表面生长第一钝化层，在第一钝化层表面生成第二钝化层；蚀刻得到第一电极层的接触区域。
13.根据权利要求12所述的碳化硅功率二极管器件的制备方法，其特征在于，步骤3）或步骤5）中，还包括如下步骤：
在SiC衬底的第二表面覆盖一层金属层，通过高温退火，在SiC衬底的第二表面形成第一欧姆接触金属层，在第一欧姆接触金属层表面沉积形成第二电极层。
14.根据权利要求13所述的碳化硅功率二极管器件的制备方法，其特征在于，形成第一欧姆接触金属层、第二欧姆接触金属层的高温退火工艺，温度为800℃-1100℃，时间为60s-300s；形成肖特基金属层的高温退火工艺，温度为300℃-500℃，时间为60s–300s。
15.根据权利要求13所述的碳化硅功率二极管器件的制备方法，其特征在于，第一电极层的厚度为2-5μm；第一钝化层的厚度为0.5-3μm；第二电极层的厚度为2-5μm。
16.根据权利要求13所述的碳化硅功率二极管器件的制备方法，其特征在于，第一欧姆接触金属层、第二欧姆接触金属层为Ti、Ni、Al、Au、Ta或W中的任意一种或者多种组合。
17.根据权利要求11所述的碳化硅功率二极管器件的制备方法，其特征在于，肖特基金属层为Ti、W，Ta、Ni、Mo或Pt中的任意一种或者多种组合。
18.根据权利要求11所述的碳化硅功率二极管器件的制备方法，其特征在于，第一P型区与第二P型区均为条状，任意一个第一P型区表面的宽度大于任意一个第二P型区表面的宽度。
19.根据权利要求11所述的碳化硅功率二极管器件的制备方法，其特征在于，第一P型区与第二P型区均为块状区域，任意一个第一P型区表面的平面面积大于任意一个第二P型区表面的平面面积。
20.根据权利要求11所述的碳化硅功率二极管器件的制备方法，其特征在于，第一P型区、第二P型区为条状与块状区域的组合；当第一P型区为条状、第二P型区为块状区域时，第一P型区表面的平面面积大于第二P型区表面的平面面积；当第一P型区为块状区域、第二P型区为条状时，第一P型区表面任一方向的径向宽度大于第二P型区表面宽度。
CN202010626798.6A 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法 Active CN112038393B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202010626798.6A CN112038393B (zh) 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法
CN202310235688.0A CN116613187A (zh) 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法
US16/928,373 US11437525B2 (en) 2020-07-01 2020-07-14 Silicon carbide power diode device and fabrication method thereof
JP2022580919A JP2023532305A (ja) 2020-07-01 2021-06-30 炭化ケイ素パワーダイオード装置およびその製造方法
EP21182970.0A EP3933934A1 (en) 2020-07-01 2021-06-30 Silicon carbide power diode device and fabrication method thereof
PCT/CN2021/103440 WO2022002111A1 (en) 2020-07-01 2021-06-30 Silicon carbide power diode device and fabrication method thereof
US17/828,782 US11967651B2 (en) 2020-07-01 2022-05-31 Silicon carbide power diode device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010626798.6A CN112038393B (zh) 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310235688.0A Division CN116613187A (zh) 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112038393A CN112038393A (zh) 2020-12-04
CN112038393B true CN112038393B (zh) 2023-05-05

Family

ID=73579811

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310235688.0A Pending CN116613187A (zh) 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法
CN202010626798.6A Active CN112038393B (zh) 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310235688.0A Pending CN116613187A (zh) 2020-07-01 2020-07-01 一种碳化硅功率二极管器件及其制备方法

Country Status (1)

Country Link
CN (2) CN116613187A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022002111A1 (en) * 2020-07-01 2022-01-06 Xiamen Sanan Integrated Circuit Co., Ltd. Silicon carbide power diode device and fabrication method thereof
US11437525B2 (en) 2020-07-01 2022-09-06 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power diode device and fabrication method thereof
CN113130664B (zh) * 2021-04-01 2022-07-12 浙江大学 一种新型的pin管微观结构
CN113823699A (zh) * 2021-08-30 2021-12-21 瑶芯微电子科技(上海)有限公司 一种大电流SiC肖特基功率二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534810A (zh) * 2011-05-18 2014-01-22 罗姆股份有限公司 半导体装置及其制造方法
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
JP6786956B2 (ja) * 2016-08-25 2020-11-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6995725B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534810A (zh) * 2011-05-18 2014-01-22 罗姆股份有限公司 半导体装置及其制造方法
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier

Also Published As

Publication number Publication date
CN112038393A (zh) 2020-12-04
CN116613187A (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
CN112038393B (zh) 一种碳化硅功率二极管器件及其制备方法
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
US20020066926A1 (en) Trench schottky rectifier
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
US20130140584A1 (en) Semiconductor device
CN112038398B (zh) 一种碳化硅功率二极管器件的制备方法
US11967651B2 (en) Silicon carbide power diode device and fabrication method thereof
JP2003523086A (ja) 半導体デバイスおよび半導体デバイス用の材料を製造する方法
US20070215885A1 (en) Semiconductor device
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
CN212725323U (zh) 一种碳化硅mps器件
Lynch et al. Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes
EP0506450B1 (en) A method of manufacturing a Schottky barrier diode
WO2023039918A1 (zh) 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
CN116487445B (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN211017091U (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管
CN113937168A (zh) 碳化硅结势垒肖特基半导体器件及其制造方法
CN110931571A (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法
JP3468571B2 (ja) 半導体装置
WO2022142371A1 (zh) 一种半导体器件及其制造方法
CN216528860U (zh) 用于增强可靠性的jbs碳化硅二极管器件结构
CN113517356B (zh) 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
US11437525B2 (en) Silicon carbide power diode device and fabrication method thereof
CN210349845U (zh) 一种碳化硅结势垒肖特基二极管
CN209766432U (zh) Mps二极管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230420

Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province

Applicant after: Hunan San'an Semiconductor Co.,Ltd.

Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000

Applicant before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant