JP6786956B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6786956B2
JP6786956B2 JP2016165174A JP2016165174A JP6786956B2 JP 6786956 B2 JP6786956 B2 JP 6786956B2 JP 2016165174 A JP2016165174 A JP 2016165174A JP 2016165174 A JP2016165174 A JP 2016165174A JP 6786956 B2 JP6786956 B2 JP 6786956B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
semiconductor
electrode
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016165174A
Other languages
English (en)
Other versions
JP2018032794A (ja
Inventor
祥司 北村
祥司 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016165174A priority Critical patent/JP6786956B2/ja
Priority to US15/632,939 priority patent/US10396162B2/en
Publication of JP2018032794A publication Critical patent/JP2018032794A/ja
Application granted granted Critical
Publication of JP6786956B2 publication Critical patent/JP6786956B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
炭化珪素(SiC)半導体を用いた半導体装置(以下、炭化珪素半導体装置)は、近年、シリコン(Si)半導体を用いた半導体装置の限界を超える素子として注目されている。特に、炭化珪素半導体は、シリコン半導体に比べて破壊電界強度が高い、熱伝導率が高いという特長を活かして高耐圧素子への応用が期待されている。
SiCを用いたダイオード構造としては、エピタキシャル膜の仕様が低膜厚、高不純物濃度にできることより、3300V程度まではSBD(Schottky Barrier Diode)構造が一般的である。図27は、従来の炭化珪素ダイオードの構造を示す上面図である。炭化珪素ダイオードは、素子構造が形成されオン状態のときに電流が流れる活性領域20と、ドリフト領域の基体おもて面側の電界を緩和し耐圧を保持するエッジ終端領域30と、活性領域20とエッジ終端領域30との境界のp+型ガードリング領域5と、を備える。
通常のSBD構造は、SBD表面の電界強度が高く、トンネリングによる逆方向電流またはSiC固有の表面欠陥に起因する逆方向電流増大の問題がある。このため、ショットキー接合とPN接合を混在させたJBS(Junction Barrier Schottky)構造を採用したダイオードが提案されている。図28は、従来のJBS構造を有する炭化珪素ダイオードの構造を示す上面図である。図28に示すように、JBS構造を形成するためのp型ウェル領域3が設けられている。JBS構造を採用することにより、表面電界強度を下げることができ、SiFWD(Free Wheeling Diode)並の逆方向電流が可能となった。
また、図27に示すSBD構造では、順方向サージ電流は小さい。これは、SBDはユニポーラデバイスのため、高電流域では高抵抗となり、表面発熱による局所電流集中によるショットキー接合および直下のn型シリコン層の破壊が生じるためである。図28のようなJBS構造をとることで、PN部のバイポーラ動作による電流の立ち上がり現象により順方向サージ電流は大きくなると予想された。しかし、SiのJBS構造では順方向サージ電流増大が認められるが、SiCにおいては顕著にその効果が表れない。この要因の一つに、JBS構造のp型SiC部との十分なオーミックコンタクトが得られないことがある。
そこで、p型SiC部に対するオーミック性を向上させた電極(オーミック電極)を形成することにより、高電流動作領域において、JBS構造部のPN接合部分に局所的に電流を流し、順方向サージ電流を向上させることが考えられている。
上記に関しては、特許文献1、特許文献2において、p+型層上のオーミック電極を形成後にショットキー電極を形成する手法が開示されている。オーミック電極としては、アルミニウム(Al)、ニッケル(Ni)が用いられ、ショットキー電極としてはモリブデン(Mo)を採用しており、またp型ウェル領域内に高濃度のp++型層を形成しオーミックコンタクト性を向上させることも記述されているが、p型ウェル領域パターンは通常のJBS構造であり、またサージ耐性向上に関する明確な記述はない。さらに特許文献3においては、p型ウェル領域の電圧立ち上がりを低くするために、p型ウェル領域幅と濃度を最適化する手法が開示されている。
またp型ウェル領域パターンに関しては、特許文献4においては、サージ耐量向上のためp型ウェル領域の立ち上がり電圧を低減させるためのパターンが開示されている。ここでは、幅15μm以上のp型ウェル領域と幅15μm未満のP型ウェル領域を有するものである。また、特許文献5では、特に3300V以上の耐圧クラスにおいては、p型ウェル領域間の幅を15μm以上、できれば36μm以上にすることが望ましいと開示されている。
また、特許文献6では、JBS構造のp型ウェル領域に垂直方向に、オーミックコンタクトストライプを形成する手法により、p型ウェル領域立ち上がり電圧が向上することが開示されている。p型ウェル領域およびコンタクトストライプは等間隔に配置されている。また、特許文献7においては、JBS構造のp型ウェル領域の一部の拡散深さを深くした領域を形成し、p型ウェル領域の立ち上がり電圧を低減させることを開示している。
特許第5546759号 特開2008−282972号公報 特開2010−87483号公報 特許第5306392号 特許第5175872号 特許第5550589号 特開2012−182405号公報
しかしながら、上記オーミック電極の形成には、NiやAl−Ni等の電極材料を1000℃程度の高温で処理する必要がある。このことから、ショットキーメタル(例えば、チタン(Ti)では500℃のアニール温度)工程とは両立せず、別にコンタクト領域を設ける必要がある。またSiCはp型拡散領域の動作抵抗が大きい。これらのこともあり、チップ内で均一に順方向サージ電流を流すのが難しく局部的電流集中が発生し期待通りの順方向サージ電流向上が達成できていないという課題がある。
この発明は、上述した従来技術による問題点を解消するため、サージ耐量が高く、順方向のサージ電流を向上させることが可能な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第1導電型の第1半導体層が、第1導電型の炭化珪素半導体基板のおもて面に設けられる。第2導電型の第1半導体領域が、前記第1半導体層の表面に選択的に設けられる。前記第1半導体領域と接続する第2導電型の第2半導体領域が、前記第1半導体層の表面に選択的に設けられる。前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極が設けられる。前記第2半導体領域とオーミック接触する第2電極が設けられる。また、前記第2電極の密度は、前記炭化珪素半導体基板の中心部が低く外周側ほど高くなる。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、を備え、前記活性領域は、中心部と中心部を取り囲む外周部とからなり、前記第2半導体領域は、前記活性領域内の外周部に設けられ、前記第2電極が、前記第2半導体領域の表面に設けられることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第2電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、素子耐圧が1700V以上であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第1導電型の炭化珪素半導体基板のおもて面に第1導電型の第1半導体層を形成する第1工程を行う。次に、前記第1半導体層の表面に第2導電型の第1半導体領域を選択的に形成する第2工程を行う。次に、前記第1半導体層の表面に、前記第1半導体領域と接続する第2導電型の第2半導体領域を選択的に形成する第3工程を行う。次に、前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極を形成する第4工程を行う。次に、前記第2半導体領域とオーミック接触する第2電極を形成する第5工程を行う。前記第5工程は、前記第2電極の密度を、前記炭化珪素半導体基板の中心部が低く外周側ほど高く形成する。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第1導電型の第1半導体層が、第1導電型の炭化珪素半導体基板のおもて面に設けられる。第2導電型の第1半導体領域が、前記第1半導体層の表面に選択的に設けられる。前記第1半導体領域と接続する第2導電型の第2半導体領域が、前記第1半導体層の表面に選択的に設けられる。前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極が設けられる。前記第2半導体領域とオーミック接触する第2電極が設けられる。また、前記第2電極の密度は、前記炭化珪素半導体基板の中心部が高く外周側ほど低くなる。前記第1半導体領域と前記第2半導体領域の外側には、前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域を取り囲む環状の第2導電型のガードリング領域が配置される。前記第2半導体領域と前記ガードリング領域との間に、複数の前記第1半導体領域が設けられている。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記活性領域と、前記活性領域の周囲を囲む終端領域と、を備え、前記活性領域は、中心部と中心部を取り囲む外周部とからなり、前記第2半導体領域は、前記活性領域内の中心部に設けられ、前記第2電極が、前記第2半導体領域の表面に設けられることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第2電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第2電極は、外部と電気的接続するワイヤーが接続される電極であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第2電極を覆うパッシベーション膜を備え、前記ワイヤーは、前記パッシベーション膜の開口部に接続されることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、素子耐圧が1200V以下であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第1導電型の炭化珪素半導体基板のおもて面に第1導電型の第1半導体層を形成する第1工程を行う。次に、前記第1半導体層の表面に第2導電型の第1半導体領域を選択的に形成する第2工程を行う。次に、前記第1半導体層の表面に、前記第1半導体領域と接続する第2導電型の第2半導体領域を選択的に形成する第3工程を行う。次に、前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極を形成する第4工程を行う。次に、前記第2半導体領域とオーミック接触する第2電極を形成する第5工程を行う。次に、前記第1半導体領域と前記第2半導体領域の外側の前記炭化珪素半導体基板に、主電流が流れる活性領域を取り囲む環状の第2導電型のガードリング領域を形成する第6工程を行う。前記第5工程は、前記第2電極の密度を、前記炭化珪素半導体基板の中心部が高く外周側ほど低く形成する。前記第2工程では、前記第2半導体領域と前記ガードリング領域との間に、複数の前記第1半導体領域が設けられるように前記第1半導体領域を形成する。
上述した発明によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて大きくなる。Alワイヤーの下地への接触部分は電流密度が上がり、温度上昇による抵抗変化により、電流分布が外周側に移動するが、オーミック電極の密度がチップ中心から外周に向けて大きくなることにより、面内均一にサージ電流を流すことができる。このため、1700V以上の耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
また、上述した発明によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて小さくなる。これにより、もっとも破壊されやすいワイヤーの素子への接触部付近の接触抵抗を下げることができる。このため、1200V以下の耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、サージ耐量が高く、順方向のサージ電流を向上させることを可能にするという効果を奏する。
実施の形態1にかかる炭化珪素半導体装置の構造を示す図6のA−A’断面図である。 従来のJBS構造を有する炭化珪素ダイオードにワイヤーを取り付けた際の上面図である。 従来の600V、1200Vの耐圧クラスのJBS構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。 従来の1700V、3300Vの耐圧クラスのJBS構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。 実施の形態1にかかる炭化珪素半導体装置の構造を示す上面図である。 実施の形態1にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態1にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その1)。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その2)。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その3)。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その4)。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その5)。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その6)。 実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その7)。 実施の形態1にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。 実施の形態2にかかる炭化珪素半導体装置の構造を示す図18のA−A’断面図である。 実施の形態2にかかる炭化珪素半導体装置の構造を示す上面図である。 実施の形態2にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態2にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態2にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態2にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態2にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態2にかかる炭化珪素半導体装置の構造を示す他の上面図である。 実施の形態2にかかる炭化珪素半導体装置のボンディングパッドを示す上面図である。 実施の形態2にかかる炭化珪素半導体装置のAlワイヤーを含む断面図である。 実施の形態2にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。 従来の炭化珪素ダイオードの構造を示す上面図である。 従来のJBS構造を有する炭化珪素ダイオードの構造を示す上面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態1)
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態1においては、ワイドバンドギャップ半導体として例えばSiCを用いて作製された炭化珪素半導体装置について、JBS構造のSBDを例に説明する。図1は、実施の形態1にかかる炭化珪素半導体装置の構造を示す図6のA−A’断面図である。
図1に示すように、実施の形態1にかかる半導体装置は、炭化珪素からなる半導体基体(以下、炭化珪素基体(半導体基板(半導体チップ))とする)40に、活性領域20と、活性領域20の周囲を囲むエッジ終端領域30と、を備える。活性領域20は、オン状態のときに電流が流れる領域である。エッジ終端領域30は、ドリフト領域の基体おもて面側の電界を緩和し耐圧を保持する領域である。
炭化珪素基体40は、炭化珪素からなるn型炭化珪素基板(第1導電型の炭化珪素半導体基板)1のおもて面上に、炭化珪素からなるn-型ドリフト層(第1導電型の第1半導体層)2を積層してなる。活性領域20において、n-型ドリフト層2の、n型炭化珪素基板1側に対して反対側(基体おもて面側)の表面層には、JBS構造となるp型ウェル領域3と、p型領域4とが選択的に設けられている。p型ウェル領域3はp型領域4と接するように設けられている。また、p型ウェル領域3とp型領域4の外側には、活性領域20を取り囲む環状の1つのp+型ガードリング領域5が配置されている(例えば、図5〜図7参照)。
また、エッジ終端領域30において、n-型ドリフト層2の、n型炭化珪素基板1側に対して反対側(基体おもて面側)の表面層には、エッジ終端領域30の電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させるための、p-型のJTE(接合終端:Junction Termination Extension)領域6が選択的に設けられている。JTE領域6は、p+型ガードリング領域5を囲むように設けられている。
炭化珪素基体40のおもて面側の活性領域20の部分では、p型領域4とオーミック接触するオーミック電極(第2電極)8と、n-型ドリフト層2およびp型ウェル領域3とショットキー接触するショットキー電極(第1電極)9が設けられている。ここで、p型領域4の表面で、オーミック電極8と接触する部分がオーミックコンタクト領域(以下、コンタクト領域と略する場合がある)となる。また、上部電極10が、ショットキー電極9を覆い、上部電極10および後述する層間絶縁膜7を保護するため、ポリイミドからなるパッシベーション膜11が設けられている。また、炭化珪素基体40の裏面(n型炭化珪素基板1の裏面)には、下部電極12が設けられている。
また、層間絶縁膜7が、エッジ終端領域30のJTE領域6を覆う。すなわち、エッジ終端領域30のJTE領域6は、層間絶縁膜7によって、ショットキー電極9および上部電極10と電気的に絶縁されている。層間絶縁膜7の内側端部は、p+型ガードリング5上に延在している。
ここで、炭化珪素ダイオードの耐圧クラスにより、順方向サージ電流の流れ方が面内で異なることもわかってきている。図2は、従来のJBS構造を有する炭化珪素ダイオードにワイヤーを取り付けた際の上面図である。図2のようにAlワイヤーから電流を供給する場合を考える。この方式は最も一般的な方法である。図2には、実際の下地のボンディングパッド16と、Alワイヤーのチップ面との接触部であるAlワイヤー接触部17を示す。例えば、500μmφのAlワイヤーを使う場合約1mm四方程度のAlワイヤー接触部17を想定する必要がある。
通電時には、当然Alワイヤー接触部17直下の電流密度がもっとも高くなる。図2の構造の素子にサージ電流を流して順方向サージ破壊耐量を測定した場合、その破壊痕は図3、図4のように大別される。図3は、従来の600V、1200Vの耐圧クラスのJBS構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。図4は、従来の1700V、3300Vの耐圧クラスのJBS構造を有する炭化珪素ダイオードの順方向サージ電流による破壊痕跡を示す上面図である。
図3の600V、1200Vの耐圧クラスでは、ほぼAlワイヤー直下の素子との接合部付近の最も電流密度が高い部分で破壊痕18が観測される。局所的温度上昇が先行するため接触部付近の高電流域付近の活性領域20の中央付近で貫通破壊に至るものと考えられる。一方、図4の1700V以上の耐圧クラスでは、破壊痕18は外周のp+型リング領域5付近に現れる。1700V以上の耐圧クラスのSiCSBDにおいては、高耐圧を実現するためにn-型ドリフト層2のキャリア濃度は1×1016/cm3以下と低く、それに伴いバリア高さも相対的に高くなる。このため、n-型ドリフト層2表面で局所的電流集中によりショットキー電極9およびn-型ドリフト層2が熱的に破壊する前に、ショットキー電極9への通電電流による温度上昇に伴う抵抗変化による電流集中箇所の外周側への移動が進行してしまい、最終的に最も高濃度の活性領域20外周のp+型ガードリング領域5で電流集中し熱破壊してしまう。
そこで、実施の形態1では、1700V以上の耐圧クラスのSiCSBDのp+型ガードリング領域5で電流集中を減少させ、p+型ガードリング領域5での破壊を防止する構造を提案する。図5は、実施の形態1にかかる炭化珪素半導体装置の構造を示す上面図である。実施の形態1の基本は、図5に示す構造である。図2で示した、Alワイヤーの下地(Al電極)への接触部分(2〜3μmAlメタル上に食い込む)下は電流密度が上がり、温度上昇による抵抗変化により、電流分布は外周側に移動する。従って、Alワイヤー近傍から外周に向けてオーミック電極8の密度を上げていけば面内均一にサージ電流を流すことができる。
このため、実施の形態1の基本的構造として、チップ内のオーミック電極8の密度がチップ中心から外周に向けて大きくなる(チップ外周付近で最も高くなる)構成とする。例えば、図5に示すように、オーミック電極8をドット状に設け、オーミック電極8を面内で外に向かって密に配置しても良い。
また、図6、図7は、実施の形態1にかかる炭化珪素半導体装置の構造を示す他の上面図である。実用的には、図6、図7で示したように、もっとも壊れやすいp+型ガードリング領域5内側に任意のオーミック電極8を設けることでサージ電流増加が実現できる。例えば、図6に示すように、p+型ガードリング領域5付近のチップ外周部に、帯状のオーミック電極8を設けることが効果的である。p+型ガードリング領域5の内側にp型領域4を形成後、その内部にオーミック電極8を形成したものである。ここで、外周部とは、チップ中心部を取り囲む領域であり、具体的には、活性領域20内でエッジ終端領域30の近傍の部分である。
また、図7に示すように、素子の比抵抗等で表面温度分布によっては、二重のオーミック電極8をp+型ガードリング領域5の内側に設けても良い。ここで、図6、図7では、オーミック電極8をすきまなく並べた全面ベタ構造としたが順方向電圧(VF)低減のために、オーミック電極8を任意のドット状またはストライプ状にしても良い。
また、上記図6、図7では、オーミック電極8は長方形領域としているが、これにこだわるものではない。p+型ガードリング領域5付近でのコンタクト抵抗を下げ、温度上昇を低減するものであれば形状にこだわらない。それに加えて、p+型ガードリング領域5からさらに内周側に、電流または温度上昇の外周部への伸びを止めない程度に適度な密度でオーミック電極8を設けることで、サージ耐量はさらに向上する。最終的には、図5に示すようにオーミック電極8の分布を中心付近から外周に向けて密にしていき、活性領域20全面のオーミック電極8で電流が流れる構造が理想である。なお、以上述べたオーミック電極8の配置は、図2のようにチップ中央付近にワイヤーボンディングされた場合であり、Alワイヤー位置、本数によりオーミック電極8パターンの入れ方は異なるが、Alワイヤー付近でオーミック電極8が疎、外周が密であることは変らない。
なお、オーミック電極8の材料のコンタクトメタルは、p型SiCにオーミックコンタクトが取りやすいNiまたはNi−AlまたはNi−Al−Ti系の材料を用い、約1000℃で熱処理して形成される。実施の形態1では、図4のような破壊痕は発生しない。これはサージ電流の局所集中が発生しにくいためである。
図6、図7では全面にコンタクトメタルを形成しているが、ドット状の集合、ストライプの集合でも良い。この場合、各ドットまたはストライプ下のp型ウェル領域6の間隔を広くしないことが必要である。広くするとこのショットキー接合部での電流局所集中により破壊してしまう。経験的には、この幅は1〜2μm程度であるが、n-型ドリフト層2の不純物濃度、p型ウェル領域3の不純物濃度により異なる値となる。サージ電流をさらに上げるには、p型ウェル領域3の間隔を大幅に狭める手法もあるが、この場合プロセス限界またはVF上昇の懸念がある。
(実施の形態1にかかる炭化珪素半導体装置の製造方法)
次に、実施の形態1にかかる炭化珪素半導体装置の製造方法について説明する。ここでは、図1および図6の炭化珪素半導体装置の製造方法を説明する。図8〜図14は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、n型炭化珪素基板1を用意する。次に、n型炭化珪素基板1のおもて面に、n-型ドリフト層2をエピタキシャル成長させる。
次に、活性領域20において、フォトリソグラフィおよびp型不純物のイオン注入により、n-型ドリフト層2の表面層に、p型ウェル領域3およびp型領域4をそれぞれ選択的に形成する。例えば、p型ウェル領域3の深さは、約0.8μmである。次に、エッジ終端領域30において、フォトリソグラフィおよびp型不純物のイオン注入により、n-型ドリフト層2の表面層に、p+型ガードリング領域5およびJTE領域6をそれぞれ選択的に形成する。p型ウェル領域3およびp型領域4と、p+型ガードリング領域5およびJTE領域6との形成順序を入れ替えてもよい。イオン注入が全て終わった後に、活性化アニールを施す。
次に、炭化珪素基体のおもて面に沿ってフィールド酸化膜13を例えば、膜厚0.5μmで形成する。ここまでの状態が図8に記載される。次に、p型領域4上に、フォトエッチング工程によりコンタクトメタル形成領域を酸化膜エッチングする。ここまでの状態が図9に記載される。
次に、炭化珪素基体のおもて面に沿って、コンタクトメタル14としてNiを60nm厚でスパッタリング法により形成する。ここまでの状態が図10に記載される。次に、p型領域4上に、オーミック電極8が形成される領域を残してコンタクトメタル14をエッチング除去する。ここまでの状態が図11に記載される。
次に、1000℃5分間のシンターリング工程によりオーミック電極8を形成する。次に、エッジ終端領域30の一部を残してフィールド酸化膜13をエッチング除去する。エッジ終端領域30に残ったフィールド酸化膜13が層間絶縁膜7となる。ここまでの状態が図12に記載される。
次に、炭化珪素基体のおもて面に沿って、ショットキーメタルとしてTiを0.5μm厚でスパッタリング法により形成し、p+型ガードリング領域5から外をエッチング除去し、ショットキー電極9を形成する。ここまでの状態が図13に記載される。
次に、上部電極10としてAl−Siを5μm厚で形成し、ショットキー電極9外周側のp+型ガードリング領域5上でエッチング除去する。次に最表面にポリイミドを塗布し、パッシベーション膜11を形成する。ここまでの状態が図14に記載される。
最後に、n型炭化珪素基板1の裏面に、下部電極12を形成する。これにより、図1および図6に示す半導体装置が製造される。
図15は、実施の形態1にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。図15において、縦軸は、順方向電流を示し、単位はAであり、横軸は、順方向電圧を示し、単位はVである。また、図15のAは、図28の従来のJBS構造を有する炭化珪素ダイオードの特性を示し、図15のBは、図6の実施の形態1にかかる炭化珪素ダイオードの特性を示す。
図15のA,Bの線は、ショットキー電極9とp型ウェル領域3を流れる電流の合成の線となっている。オーミック電極8を流れる電流を含むBの方が、高電流側での立ち上がり電圧が低くなっている。オーミック電極8を介した電流の広がりを最適化することにより、Bの立ち上がり波形をさらに定電圧側にシフトできる可能性がある。立ち上り電圧の低減によって、電流×電圧の大きなパワーをかけることができ、順方向サージ耐量は増加することになる。
以上、説明したように、実施の形態1にかかる炭化珪素半導体装置によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて大きくなる。Alワイヤーの下地への接触部分は電流密度が上がり、温度上昇による抵抗変化により、電流分布が外周側に移動するが、オーミック電極の密度がチップ中心から外周に向けて大きくなることにより、面内均一にサージ電流を流すことができる。このため、1700V以上の耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
(実施の形態2)
次に、実施の形態2にかかる炭化珪素半導体装置の構造について説明する。図16は、実施の形態2にかかる炭化珪素半導体装置の構造を示す図18のA−A’断面図である。図16の実施の形態2にかかる半導体装置の断面が、図1の実施の形態1にかかる半導体装置の断面と異なるところは、p型領域4とp+型ガードリング領域5との間に、複数のp型ウェル領域3が設けられていることである。これは、実施の形態2のp型領域4がチップ中心に設けられているためである。
上述したように、600V、1200Vの耐圧クラスでは、ほぼAlワイヤー直下の素子との接合部付近の最も電流密度が高い部分で破壊痕18が観測される。そこで、実施の形態2では、600V、1200Vの耐圧クラスのSiCSBDのAlワイヤー直下の素子との接合部付近で電流集中を減少させ、接合部での破壊を防止する構造を提案する。このため、実施の形態2では、基本的構造として、チップ内にオーミック電極8の密度がチップ中心から外周に向けて小さくなる(チップ中心で最も高くなる)構成とする。図17は、実施の形態2にかかる炭化珪素半導体装置の構造を示す上面図である。具体的には、図17に示すように、オーミック電極8をドット状に設け、オーミック電極8を面内で外に向かって疎に配置しても良い。
図18〜23は、実施の形態2にかかる炭化珪素半導体装置の構造を示す他の上面図である。例えば、図18は、実施の形態2にかかる炭化珪素半導体装置の構造を示す上面図である。図18に示すように、もっとも破壊されやすいAlワイヤーの素子への接触部付近の接触抵抗を下げた、大きさX×Yのp型領域4の領域Aを設ける構成とする。図18では、大きさX×Yのp型領域4を形成後、その内部に大きさx×yのオーミック電極8を形成したものである。領域Aの位置は、ワイヤーボンディングパッドをチップ表面に形成することにより、チップ内での位置を固定することが可能である。図18では、大きさx×yの領域すべてがオーミック電極8の構成となっているが、この構成に限らない。
例えば、図19、20で示すような大きさX×Yの領域内で、図19のようなドット状の集合または図20のようなストライプの集合でも良い。この場合、それぞれのオーミック電極8にそれぞれp型ウェル領域3を形成する必要があるが、図18に比べて、ショットキー電極9の面積を増加させ低VFにすることができる。また、各ドットまたはストライプ下のp型ウェル領域3の間隔を広くしないことが必要である。広くするとこのショットキー接合部での電流局所集中により破壊してしまう。この幅は1〜2μm程度であるが、n-型ドリフト層2の不純物濃度、p型ウェル領域3の不純物濃度により異なる値となる。また、上記図18〜20では、大きさX×Yの長方形領域を考えているがこれにこだわるものではなく、ワイヤー接合領域を包含するものであればその形状にこだわらない。
ここで、実施の形態2の基本は、図18に示す構造である。図2で示した、Alワイヤーの下地への接触部分を、ばらつきを含めて包含する大きさX×Yのp型領域4の領域Aを形成するものである。当然オーミック電極8は、広いp型領域4上に、オーミック電極8の材料のコンタクトメタルを形成して作製される。この場合、オーミック電極8の大きさはx×yである。コンタクトメタルは、p型SiCにオーミックコンタクトが取りやすいNiまたはNi−AlまたはNi−Al−Ti系の材料を用い、約1000℃で熱処理して形成される。
例えば、500μmφのAlワイヤーの下地への接触部分を、ばらつきを含めて包含する領域Aを形成した場合、X×Yは1mm×1mmであった。領域Aに大きさx×yのオーミック電極8を形成することにより、図3に示すようなSiCを貫通するような破壊痕18は発生しない。これはサージ電流の局所集中が発生しにくいためである。
以上のように、全面ベタ構成、ドット構成、ストライプ構成で、Alワイヤー下の破壊防止のための領域Aを形成したが、これは他の形態、内形ドットまたはリング状でも良く、Alワイヤー下の電流局所集中を防止すればよい。図18〜20では、領域Aのみにほとんどの電流が集中する。順方向サージ電流をさらに上げるには、p型ウェル領域3の間隔を大幅に狭める手法もあるが、この場合プロセス限界またはVF上昇の懸念がある。
そこで、領域Aのチップ内外周方向にオーミック電極8を形成する手法を示す。この目的は、領域Aから外周方向にサージ電流通電領域を広げることである。図21では、領域A以外の部分にドット状のオーミック電極8を形成する。電流の広がりを外に向けるため、領域A外周付近はドットを密に、外周に向かって疎にしていく構成にしている。図22では、図21のドット領域を一様に密に(例えば、図21の領域A外周部の密度で)形成するものである。図21と図22は、電流を広げる領域(これは順方向サージ電流に相関する)とVFとのトレードオフで任意に決めればよい。
図23は、領域A以外の領域に、ストライプ状のオーミック電極8を挿入した例である。この図では、一定間隔としているが、領域A付近を密に外を疎にするのが、VF上昇からから見て現実的と推定される。オーミック電極8のストライプは、p型ウェル領域3に垂直に形成することが望ましい。これは、もとのp型ウェル領域3幅および間隔から表面電界強度(漏れ電流等に関係する)を決めるため、広いオーミック電極8に対してはショットキー電極9の部分が広くなり、この部分での破壊確率が増加するためである。
図24は、実施の形態2にかかる炭化珪素半導体装置のボンディングパッドを示す上面図である。領域Aで安定に電流を流すには、Alワイヤー位置は固定しなければならない。従って、図24のようにポリイミドでボンディングパッドを形成する。図25は、実施の形態2にかかる炭化珪素半導体装置のAlワイヤーを含む断面図である。通常Alワイヤー15は、2〜3μm程度上部電極10のAlメタル内に食い込む。当然中央のオーミック電極8に最も電流が集中することになる。
実施の形態2にかかる半導体装置の製造方法は、実施の形態1とオーミック電極8が形成される場所が異なるのみで他は、実施の形態1にかかる半導体装置の製造方法と同様のため説明を省略する。
図26は、実施の形態2にかかる炭化珪素半導体装置の順方向特性を比較したグラフである。図26において、縦軸は、順方向電流を示し、単位はAであり、横軸は、順方向電圧を示し、単位はVである。また、図26のAは、図27の従来のJBS構造を有する炭化珪素ダイオードの特性を示し、図26のBは、図21の実施の形態2にかかる炭化珪素ダイオードの特性を示す。
図26のA,Bの線は、ショットキー電極9とp型ウェル領域3を流れる電流の合成の線となっている。オーミック電極8を流れる電流を含むBの方が、高電流側での立ち上がり電圧が低くなっている。オーミック電極8を介した電流の広がりを最適化することにより、Bの立ち上がり波形をさらに定電圧側にシフトできる可能性がある。立ち上り電圧の低減によって、電流×電圧の大きなパワーをかけることができ、順方向サージ耐量は増加することになる。
以上、説明したように、実施の形態2にかかる炭化珪素半導体装置によれば、チップ内のオーミック電極の密度がチップ中心から外周に向けて小さくなる。これにより、もっとも破壊されやすいワイヤーの素子への接触部付近の接触抵抗を下げることができる。このため、600、1200Vの耐圧クラスの炭化珪素半導体装置の順方向サージ電流増加が実現できる。
上記実施の形態1および実施の形態2では、オーミック電極8のパターンに注目して順方向サージ耐量の改善を図ったが、順方向サージ耐量を決めるパラメータは、ほかにp型ウェル領域3のバルク抵抗、n-型ドリフト層2のバルク抵抗、n型炭化珪素基板1の膜厚による立ち上がり後の動作抵抗もあり、順方向サージ耐量の改善には、これらの抵抗の低減も必要である。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧なパワー半導体装置に有用であり、特に600、1200Vの耐圧クラスおよび1700Vの耐圧クラス以上の炭化珪素半導体装置に適している。
1 n型炭化珪素基板
2 n-型ドリフト層
3 p型ウェル領域
4 p型領域
5 p+型ガードリング領域
6 JTE領域(耐圧構造部)
7 層間絶縁膜
8 オーミック電極
9 ショットキー電極
10 上部電極
11 パッシベーション膜
12 下部電極
13 フィールド酸化膜
14 コンタクトメタル
15 Alワイヤー
16 ボンディングパッド
17 Alワイヤー接触部
18 破壊痕
20 活性領域
30 エッジ終端領域
40 炭化珪素基体

Claims (12)

  1. 第1導電型の炭化珪素半導体基板のおもて面に設けられた第1導電型の第1半導体層と、
    前記第1半導体層の表面に選択的に設けられた第2導電型の第1半導体領域と、
    前記第1半導体層の表面に選択的に設けられた、前記第1半導体領域と接続する第2導電型の第2半導体領域と、
    前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極と、
    前記第2半導体領域とオーミック接触する第2電極と、
    を備え、
    前記第2電極の密度は、前記炭化珪素半導体基板の中心部が低く外周側ほど高くなることを特徴とする炭化珪素半導体装置。
  2. 前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域と、
    前記活性領域の周囲を囲む終端領域と、
    を備え、
    前記活性領域は、中心部と中心部を取り囲む外周部とからなり、
    前記第2半導体領域は、前記活性領域内の外周部に設けられ、
    前記第2電極が、前記第2半導体領域の表面に設けられることを特徴とする請求項1に記載の炭化珪素半導体装置。
  3. 前記第2電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする請求項2に記載の炭化珪素半導体装置。
  4. 素子耐圧が1700V以上であることを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体装置。
  5. 第1導電型の炭化珪素半導体基板のおもて面に第1導電型の第1半導体層を形成する第1工程と、
    前記第1半導体層の表面に第2導電型の第1半導体領域を選択的に形成する第2工程と、
    前記第1半導体層の表面に、前記第1半導体領域と接続する第2導電型の第2半導体領域を選択的に形成する第3工程と、
    前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極を形成する第4工程と、
    前記第2半導体領域とオーミック接触する第2電極を形成する第5工程と、
    を含み、
    前記第5工程は、前記第2電極の密度を、前記炭化珪素半導体基板の中心部が低く外周側ほど高く形成することを特徴とする炭化珪素半導体装置の製造方法。
  6. 第1導電型の炭化珪素半導体基板のおもて面に設けられた第1導電型の第1半導体層と、
    前記第1半導体層の表面に選択的に設けられた第2導電型の第1半導体領域と、
    前記第1半導体層の表面に選択的に設けられた、前記第1半導体領域と接続する第2導電型の第2半導体領域と、
    前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極と、
    前記第2半導体領域とオーミック接触する第2電極と、
    を備え、
    前記第2電極の密度は、前記炭化珪素半導体基板の中心部が高く外周側ほど低くなり、
    前記第1半導体領域と前記第2半導体領域の外側には、前記炭化珪素半導体基板に設けられた、主電流が流れる活性領域を取り囲む環状の第2導電型のガードリング領域が配置され、
    前記第2半導体領域と前記ガードリング領域との間に、複数の前記第1半導体領域が設けられていることを特徴とする炭化珪素半導体装置。
  7. 記活性領域と、
    前記活性領域の周囲を囲む終端領域と、
    を備え、
    前記活性領域は、中心部と中心部を取り囲む外周部とからなり、
    前記第2半導体領域は、前記活性領域内の中心部に設けられ、
    前記第2電極が、前記第2半導体領域の表面に設けられることを特徴とする請求項6に記載の炭化珪素半導体装置。
  8. 前記第2電極は、全面ベタ構造、ドット構造またはストライプ構造であることを特徴とする請求項7に記載の炭化珪素半導体装置。
  9. 前記第2電極は、外部と電気的に接続するワイヤーが接続される電極であることを特徴とする請求項7または8に記載の炭化珪素半導体装置。
  10. 前記第2電極を覆うパッシベーション膜を備え、
    前記ワイヤーは、前記パッシベーション膜の開口部に接続されることを特徴とする請求項9に記載の炭化珪素半導体装置。
  11. 素子耐圧が1200V以下であることを特徴とする請求項7〜10のいずれか一つに記載の炭化珪素半導体装置。
  12. 第1導電型の炭化珪素半導体基板のおもて面に第1導電型の第1半導体層を形成する第1工程と、
    前記第1半導体層の表面に第2導電型の第1半導体領域を選択的に形成する第2工程と、
    前記第1半導体層の表面に、前記第1半導体領域と接続する第2導電型の第2半導体領域を選択的に形成する第3工程と、
    前記第1半導体層および前記第1半導体領域とショットキー接触する第1電極を形成する第4工程と、
    前記第2半導体領域とオーミック接触する第2電極を形成する第5工程と、
    前記第1半導体領域と前記第2半導体領域の外側の前記炭化珪素半導体基板に、主電流が流れる活性領域を取り囲む環状の第2導電型のガードリング領域を形成する第6工程と、
    を含み、
    前記第5工程は、前記第2電極の密度を、前記炭化珪素半導体基板の中心部が高く外周側ほど低く形成し、
    前記第2工程では、前記第2半導体領域と前記ガードリング領域との間に、複数の前記第1半導体領域が設けられるように前記第1半導体領域を形成することを特徴とする炭化珪素半導体装置の製造方法。
JP2016165174A 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Expired - Fee Related JP6786956B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016165174A JP6786956B2 (ja) 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US15/632,939 US10396162B2 (en) 2016-08-25 2017-06-26 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016165174A JP6786956B2 (ja) 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018032794A JP2018032794A (ja) 2018-03-01
JP6786956B2 true JP6786956B2 (ja) 2020-11-18

Family

ID=61243523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016165174A Expired - Fee Related JP6786956B2 (ja) 2016-08-25 2016-08-25 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10396162B2 (ja)
JP (1) JP6786956B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832156B2 (ja) * 2016-12-28 2021-02-24 新電元工業株式会社 半導体装置
EP3989264A4 (en) 2019-07-29 2022-08-03 Fuji Electric Co., Ltd. SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MAKING SILICON CARBIDE SEMICONDUCTOR DEVICE
CN110581180A (zh) * 2019-09-12 2019-12-17 瑞能半导体科技股份有限公司 半导体器件及其制造方法
JP7371507B2 (ja) * 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
US11437525B2 (en) 2020-07-01 2022-09-06 Hunan Sanan Semiconductor Co., Ltd. Silicon carbide power diode device and fabrication method thereof
CN112038393B (zh) * 2020-07-01 2023-05-05 湖南三安半导体有限责任公司 一种碳化硅功率二极管器件及其制备方法
JP2023532305A (ja) 2020-07-01 2023-07-27 シアメン サンアン インテグレイテッド サーキット カンパニー リミテッド 炭化ケイ素パワーダイオード装置およびその製造方法
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
US20230042074A1 (en) * 2021-08-06 2023-02-09 Taiwan Semiconductor Manufacturing Company Silicon fragment defect reduction in grinding process
CN113782614B (zh) * 2021-11-12 2022-02-18 南京晟芯半导体有限公司 一种凸台栅SiC MOSFET器件及其制造方法
JP2024043740A (ja) * 2022-09-20 2024-04-02 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5546759B2 (ja) 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5713546B2 (ja) 2008-09-08 2015-05-07 三菱電機株式会社 半導体装置
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5175872B2 (ja) * 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP2012094683A (ja) * 2010-10-27 2012-05-17 National Institute Of Advanced Industrial & Technology ワイドバンドギャップ半導体装置
JP5306392B2 (ja) 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
JP5377548B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
JP5550589B2 (ja) * 2011-03-23 2014-07-16 株式会社東芝 半導体装置
JP6037664B2 (ja) * 2012-06-07 2016-12-07 株式会社 日立パワーデバイス 半導体装置およびその製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
JP6194779B2 (ja) * 2013-12-09 2017-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015057843A (ja) * 2014-11-04 2015-03-26 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
US20180061951A1 (en) 2018-03-01
JP2018032794A (ja) 2018-03-01
US10396162B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
JP6786956B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6274154B2 (ja) 逆導通igbt
CN103262248B (zh) 半导体装置及其制造方法
JP5224289B2 (ja) 半導体装置
JP5926893B2 (ja) 炭化珪素ダイオード
JP6082314B2 (ja) 半導体装置
JP6206862B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5474218B2 (ja) 半導体装置
JP5940500B2 (ja) 半導体装置及びその製造方法
JP6411258B2 (ja) 半導体装置
JP2010186805A (ja) 半導体装置
US20150287840A1 (en) Semiconductor device
JP6037664B2 (ja) 半導体装置およびその製造方法
JP5827020B2 (ja) 高耐圧半導体装置
JP2019050406A (ja) 半導体装置
JP2019054193A (ja) 半導体装置
JP5377548B2 (ja) 半導体整流装置
JP6028676B2 (ja) 炭化珪素半導体装置
JP4623259B2 (ja) ショットキバリアを有する半導体装置
JP2009224642A (ja) 炭化珪素半導体装置およびその製造方法
JP2021019156A (ja) 炭化珪素半導体装置
JP2013074148A (ja) 半導体装置およびその製造方法
JP2017027977A (ja) 半導体装置
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
US20240105858A1 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6786956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees