JP6411258B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6411258B2 JP6411258B2 JP2015056310A JP2015056310A JP6411258B2 JP 6411258 B2 JP6411258 B2 JP 6411258B2 JP 2015056310 A JP2015056310 A JP 2015056310A JP 2015056310 A JP2015056310 A JP 2015056310A JP 6411258 B2 JP6411258 B2 JP 6411258B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- barrier metal
- semiconductor substrate
- semiconductor
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
複数の溝部が形成された第1の主面および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体基板と、
前記溝部に充填され、前記溝部の側部で前記半導体基板と接触して第1のショットキー障壁を形成する複数の第1のバリア金属層と、
前記第1の主面および前記第1のバリア金属層の上面の上に設けられた第2のバリア金属層であって、前記第2のバリア金属層は前記半導体基板との間で第2のショットキー障壁を形成するとともに前記第1のバリア金属層との間でオーミック接触する、第2のバリア金属層と、
前記複数の溝部が形成された領域を囲うように前記第1の主面に設けられた第2導電型のガードリング部であって、前記ガードリング部は前記半導体基板との間で第1のpn接合を形成する、ガードリング部と、
前記溝部の底部に設けられた第2導電型の半導体層であって、前記半導体層は前記半導体基板との間で第2のpn接合を形成し、前記第2のpn接合の降伏電圧が前記第1のショットキー障壁により形成される第1のダイオードの降伏電圧、前記第2のショットキー障壁により形成される第2のダイオードの降伏電圧、および前記第1のpn接合の降伏電圧のいずれよりも低い、半導体層と、
を備えることを特徴とする。
前記第1のショットキー障壁の高さが、前記第2のショットキー障壁の高さよりも低いことを特徴とする。
前記第1のバリア金属層と前記第2のバリア金属層とは異なる導電材料からなることを特徴とする。
前記ガードリング部の降伏電圧が、前記第1のショットキー障壁により形成される第1のダイオードの降伏電圧および前記第2のショットキー障壁により形成される第2のダイオードの降伏電圧のいずれよりも高いことを特徴とする。
前記第1のバリア金属層および/または前記第2のバリア金属層が、チタン(Ti)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)、白金(Pt)およびアルミシリサイド(Al−Si)のいずれかにより構成されることを特徴とする。
前記第1の主面において隣り合う前記溝部の間に形成された別の溝部に充填され、前記別の溝部の側部および底部で前記半導体基板と接触して第3のショットキー障壁を形成する第3のバリア金属層をさらに備えることを特徴とする。
前記複数の溝部が、前記半導体基板の第1の主面側から見た平面視で、ストライプ状、メッシュ状またはアイランド状に形成されていることを特徴とする。
第1の主面および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体基板を準備する工程と、
前記第1の主面に第1の絶縁膜を形成し、前記第1の絶縁膜をパターニングして第1のマスクを形成する工程と、
前記第1のマスクを用いて前記半導体基板に第2導電型の不純物を導入することにより、前記半導体基板との間で第1のpn接合を形成するガードリング部を形成する工程と、
前記第1の主面に第2の絶縁膜を形成し、前記第2の絶縁膜をパターニングして第2のマスクを形成する工程と、
前記第2のマスクを用いて前記半導体基板をエッチングすることにより、前記第1の主面に複数の溝部を形成する工程と、
前記第2のマスクを用いて前記溝部に前記第2導電型の不純物を導入することにより、前記半導体基板との間で第2のpn接合を形成する半導体層を前記溝部の底部に形成する工程と、
前記ガードリング部の内側の前記第2のマスクを除去した後、前記溝部に第1のバリアメタルを充填することにより、前記溝部の側部で前記半導体基板と接触して第1のショットキー障壁を形成する第1のバリア金属層を形成する工程と、
前記第1の主面および前記第1のバリア金属層の上面の上に第2のバリアメタルを堆積して、前記半導体基板との間で第2のショットキー障壁を形成する第2のバリア金属層を形成する工程と、
を備えることを特徴とする。
第1の実施形態に係る半導体装置1は、ショットキーバリアダイオードであり、図1に示すように、カソード領域9を含む第1導電型の半導体基板2と、溝部3に充填された複数の第1のバリア金属層4と、第2のバリア金属層5と、第2導電型の半導体層6と、アノード電極層8と、第2導電型のガードリング部10と、絶縁膜11と、カソード電極層12とを備えている。以下、各構成要素について詳しく説明する。
次に、上記の半導体装置1の製造方法について説明する。
次に、図4を参照して、第2の実施形態に係る半導体装置1Aについて説明する。第2の実施形態と第1の実施形態との間の相違点の一つは、隣り合う第1のバリア金属層4の間に、半導体層6が設けられていない第3のバリア金属層7を有する点である。以下、相違点を中心に、第2の実施形態について説明する。
2 半導体基板
2a 上面
2b 下面
3,3A 溝部
4 第1のバリア金属層
5 第2のバリア金属層
6 半導体層
7 第3のバリア金属層
8 アノード電極層
9 カソード領域
10 ガードリング部
11 絶縁膜
12 カソード電極層
21 第1のマスク
21a 開口部
22 第2のマスク
22a 開口部
Claims (6)
- 複数の溝部が形成された第1の主面および前記第1の主面と反対側の第2の主面を有する第1導電型の半導体基板と、
前記溝部に充填され、前記溝部の側部で前記半導体基板と接触して第1のショットキー障壁を形成する複数の第1のバリア金属層と、
前記第1の主面および前記第1のバリア金属層の上面の上に設けられた第2のバリア金属層であって、前記第2のバリア金属層は前記半導体基板との間で第2のショットキー障壁を形成するとともに前記第1のバリア金属層との間でオーミック接触する、第2のバリア金属層と、
前記複数の溝部が形成された領域を囲うように前記第1の主面に設けられた第2導電型のガードリング部であって、前記ガードリング部は前記半導体基板との間で第1のpn接合を形成する、ガードリング部と、
前記溝部の底部に設けられた第2導電型の半導体層であって、前記半導体層は前記半導体基板との間で第2のpn接合を形成し、前記第2のpn接合の降伏電圧が前記第1のショットキー障壁により形成された第1のダイオードの降伏電圧、前記第2のショットキー障壁により形成された第2のダイオードの降伏電圧、および前記第1のpn接合の降伏電圧のいずれよりも低い、半導体層と、
前記第1の主面において隣り合う前記溝部の間に形成され前記半導体層間のピッチを確保する別の溝部に充填され、前記別の溝部の側部および底部で前記半導体基板と接触して、降伏電圧が前記第2のpn接合の降伏電圧よりも高い第3のショットキー障壁を形成する第3のバリア金属層と、
を備えることを特徴とする半導体装置。 - 前記第1のショットキー障壁の高さは、前記第2のショットキー障壁の高さよりも低いことを特徴とする請求項1に記載の半導体装置。
- 前記第1のバリア金属層と前記第2のバリア金属層とは異なる導電材料からなることを特徴とする請求項1または2に記載の半導体装置。
- 前記ガードリング部の降伏電圧は、前記第1のショットキー障壁により形成される第1のダイオードの降伏電圧および前記第2のショットキー障壁により形成される第2のダイオードの降伏電圧のいずれよりも高いことを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記第1のバリア金属層および/または前記第2のバリア金属層は、チタン(Ti)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)、白金(Pt)およびアルミシリサイド(Al−Si)のいずれかにより構成されることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
- 前記複数の溝部は、前記半導体基板の第1の主面側から見た平面視で、ストライプ状、メッシュ状またはアイランド状に形成されていることを特徴とする請求項1〜5のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015056310A JP6411258B2 (ja) | 2015-03-19 | 2015-03-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015056310A JP6411258B2 (ja) | 2015-03-19 | 2015-03-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016178182A JP2016178182A (ja) | 2016-10-06 |
JP6411258B2 true JP6411258B2 (ja) | 2018-10-24 |
Family
ID=57071542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015056310A Active JP6411258B2 (ja) | 2015-03-19 | 2015-03-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6411258B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6999104B2 (ja) * | 2017-07-08 | 2022-01-18 | 株式会社Flosfia | 半導体装置 |
JP6999103B2 (ja) * | 2017-07-08 | 2022-01-18 | 株式会社Flosfia | 半導体装置 |
JP6999105B2 (ja) * | 2017-07-08 | 2022-01-18 | 株式会社Flosfia | 半導体装置の製造方法 |
EP3654387A4 (en) | 2017-07-08 | 2021-03-31 | Flosfia Inc. | SEMICONDUCTOR DEVICE |
JP7132719B2 (ja) * | 2018-01-19 | 2022-09-07 | ローム株式会社 | 半導体装置 |
JP7224138B2 (ja) | 2018-10-23 | 2023-02-17 | 株式会社ダイセル | 半導体装置製造方法 |
CN110137268A (zh) * | 2019-06-21 | 2019-08-16 | 派恩杰半导体(杭州)有限公司 | 一种带有沟槽电极的高压二极管 |
JP2023079552A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ジャンクションバリアショットキーダイオード |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3588256B2 (ja) * | 1998-07-10 | 2004-11-10 | 三洋電機株式会社 | ショットキーバリアダイオード |
JP2000261005A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置 |
DE102004059640A1 (de) * | 2004-12-10 | 2006-06-22 | Robert Bosch Gmbh | Halbleitereinrichtung und Verfahren zu deren Herstellung |
-
2015
- 2015-03-19 JP JP2015056310A patent/JP6411258B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016178182A (ja) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6411258B2 (ja) | 半導体装置 | |
JP6296445B2 (ja) | ショットキーバリアダイオード | |
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4535151B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
US8624347B2 (en) | Schottky barrier diode | |
JP6477106B2 (ja) | 半導体装置 | |
JP4594113B2 (ja) | 半導体装置の製造方法 | |
JP2008193043A (ja) | 電力用半導体素子 | |
JP2009267032A (ja) | 半導体装置とその製造方法 | |
JP2010186805A (ja) | 半導体装置 | |
JP6460127B2 (ja) | 半導体装置 | |
JP6484304B2 (ja) | ショットキバリアダイオード | |
JP2009224485A (ja) | ダイオードとその製造方法 | |
WO2017187856A1 (ja) | 半導体装置 | |
JP2005229071A (ja) | ショットキーバリアダイオード | |
JP5846178B2 (ja) | 半導体装置及びその製造方法 | |
JP5982109B2 (ja) | 炭化珪素半導体装置 | |
JP4623259B2 (ja) | ショットキバリアを有する半導体装置 | |
EP3174102A1 (en) | Semiconductor device and method of making a semiconductor device | |
JP2009004566A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009224641A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2007235064A (ja) | ショットキーバリア半導体装置及びその製造方法 | |
JP6045971B2 (ja) | 半導体装置 | |
JP4659490B2 (ja) | ショットキバリアダイオードおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6411258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |