JP2009267032A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 半導体装置の小型化を実現するとともに、高い耐圧特性を持つ半導体装置を提供する。
【解決手段】 ダイオード１００は、ＳｉＣ基板２の表面にｎ型のドリフト層６と、ｐ型のガードリング領域８と、アノード電極１０と、カソード電極１２を備えている。ダイオード１００では、アノード電極１０の端部１０ａを覆う位置からＳｉＣ基板２の側面まで連続して絶縁膜であるＳＯＧ４が形成されている。ダイオード１００に逆方向の高電圧が印加されたときに、ＳＯＧ４が接地電位となるアノード電極１０の端部１０ａに接する位置から高電位となるＳｉＣ基板の側面２ａに接する位置までの距離を確保することができる。アノード電極１０と終端領域の距離を離さなくても、ＳＯＧ４の距離を確保することによって、沿面放電の発生を抑制することができる。
【選択図】 図１

Description

本発明は、半導体装置とその製造方法に関する。

耐圧特性の高い半導体装置が必要とされている。例えば、ダイオードの逆方向に高い電圧を印加しても主電極の間に電流が流れない半導体装置が必要とされている。あるいは、ゲート電極にゲートオン電圧を印加しない状態で一対の主電極の間に高い電圧を印加しても、主電極の間に電流が流れない半導体装置が必要とされている。

半導体素子を構成する半導体構造を改良することによって、高い耐圧特性を確保することができるようになっている。またＳｉＣ等の材料を利用することによって、高い耐圧特性を確保することができるようになっている。しかしながら半導体装置の耐圧には、半導体素子の内部における耐圧だけでは決まらず、半導体装置の表面に沿って放電するいわゆる沿面放電の起きやすさにも依存する。沿面放電が起きやすければ、半導体装置の耐圧特性は低下する。

特許文献１に、高い逆耐圧特性を実現したダイオードが開示されている。このダイオードでは、ｎ型のドリフト層の表面にｐ型のアノード領域が形成されている。ダイオードの終端領域には電界集中を抑制するためのターミネーション領域が形成されている。この技術によると、ダイオードの表面に形成されているアノード電極がターミネーション領域から所定の距離だけ離されて形成されていることによって、逆方向電圧の印加時に空乏層が終端領域に向けて広げられる。半導体装置の表面に沿って観測したときに、アノード電極の一部が表面保護膜で覆われており、アノード電極から電位の高いターミネーション領域の外縁までの距離が確保されているため、沿面放電の発生を抑制することができる。その結果、高い耐圧特性を確保することができる。

特開２００３−１９７９２１号公報

半導体装置の小型化が進められている。半導体装置を小型化していくと、電極と半導体装置の終端領域との距離が小さくなる。電極と終端領域との距離が小さくなると、例えばダイオードの耐圧試験等において逆方向の高電圧を印加したときに、空乏層が終端領域を超える位置まで伸びてしまうことがある。この場合、接地電位になっているアノード電極と高電位になっている終端領域の間の電位勾配が急になり、沿面放電が発生しやすくなる。その結果、半導体装置内部の耐電圧よりも低い電圧で半導体装置の外周に沿面放電が発生しやすくなる。沿面放電が発生すると半導体装置の耐圧が低下する。上記した特許文献１のダイオードでは、アノード電極をターミネーション領域から所定の距離だけ離すことによって沿面放電の発生を抑制している。現在の技術では、耐圧を低下させないで半導体装置の小型化を実現することができない。なおこれはダイオードに限らず、ＭＯＳやＩＧＢＴ等のスイッチング素子に高電圧を印加したときにもみられる問題である。

本発明は、上記の課題を解決するために提案された。本発明は、半導体装置の小型化を実現するとともに、高い耐圧特性を持つ半導体装置を提供することを目的とする。また、そのような半導体装置を製造する方法を提供することをも目的とする。

本発明の半導体装置は、半導体素子と、半導体素子の第１主面の一部に形成されている第１主電極と、半導体素子の第２主面に形成されている第２主電極を備えている。第２主電極は半導体素子の第２主面の一部に形成されていてもよいし、第２主面の全面に形成されていてもよい。

本発明の半導体装置は、第１主電極の少なくとも一部を覆う位置から第１主面に沿って半導体素子の側面まで連続して伸びている絶縁膜を備えている。絶縁膜で覆われている第１主電極の範囲は限定されない。外部との導通が取れてさえいれば、第１主電極のほぼ全面が絶縁膜で覆われていてもよい。絶縁膜は、第１主電極の一部と第１主面と半導体素子の側面を連続して覆っている。半導体素子の側面は、全面が絶縁膜で覆われていてもよいし、一部が露出していてもよい。絶縁膜の材料は限定されない。

本発明の半導体装置によると、絶縁膜が第１主電極の一部から半導体素子の側面まで連続して形成されている。そのため、半導体装置に高電圧が印加されたときに、大きな電位差が発生する絶縁膜の一方の端部（絶縁膜が第１主電極に接する位置）から絶縁膜の他方の端部（絶縁膜が半導体素子の側面に接する位置）までの距離を確保することができる。第１主電極と終端領域の間を離して形成しなくても、絶縁膜の距離を確保することによって、沿面放電の発生を抑制することができる。本発明の半導体装置によると、半導体装置の小型化を実現するとともに、沿面放電を抑えて高い耐圧特性を確保することができる。

本発明の半導体装置では、絶縁膜が、第２主電極の側面まで連続して伸びていることが好ましい。第２主電極は、外部との導通が取れてさえいれば、ほぼ全面が絶縁膜で覆われていてもよい。絶縁膜の一方の端部（絶縁膜が第１主電極に接する位置）から絶縁膜の他方の端部（絶縁膜が第２主電極の側面に接する位置）までの距離を確保することができる。さらに絶縁膜が第２主電極の側面まで伸びていることによって、終端領域である半導体装置の側面の全面が絶縁膜と接しているため、高電圧が印加されても沿面放電の発生をさらに抑制することができる。

本発明の半導体装置では、半導体素子が炭化珪素を材料として形成されていることが好ましい。炭化珪素はシリコン等に比して絶縁破壊に至る電界強度が約１０倍高い。そのため炭化珪素を材料として半導体素子を形成すると、半導体装置の小型化を実現するとともに、オン抵抗をも低減することができる。その一方において、炭化珪素を用いた半導体装置は、シリコン等による半導体装置よりも高い電圧で用いることから、沿面放電が発生しやすい。シリコン等の場合には大きな問題とならなかった沿面放電が半導体装置の耐圧を支配しやすい。本発明は、炭化珪素を用いる半導体装置に用いる場合に特に有効である。

本発明の半導体装置を製造する方法は、半導体素子の素子構造が形成されている半導体基板の第１主面の一部に第１主電極を形成する工程（第１主電極形成工程）と、半導体基板の第２主面に第２主電極を形成する工程（第２主電極形成工程）を備えている。第２主電極は、半導体基板の第２主面の一部に形成してもよいし、全面に形成してもよい。また、第２主電極形成工程を行う順番は限定されない。例えば後記する掘削工程の前に行ってもよいし、掘削工程の後に行ってもよい。

本発明の半導体装置を製造する方法は、第１主電極を形成した後に、半導体基板を複数個の半導体装置に分割するための分割線に沿って、半導体基板の第１主面から半導体基板を貫通しない深さまで掘削して溝を形成する工程（掘削工程）を備えている。掘削方法は限定されない。例えば分割線に沿ってハーフダイシングを行ってもよいし、エッチングを行ってもよい。

本発明の半導体装置を製造する方法は、半導体基板を掘削して溝を形成した後に、その溝の内部に絶縁材料を充填する工程（充填工程）を備えている。絶縁材料は、溝に充填するだけでなく、第１主電極と第１主面を覆うように塗布してもよい。絶縁材料は限定されない。

充填工程の後に、例えば第１主電極の一部のみが露出するように絶縁材料を選択的に固化することによって絶縁膜を形成してもよい。また、絶縁膜を固化した後に第１主電極の一部が露出するように絶縁膜の一部をエッチングしてもよい。また、絶縁膜を固化した後に、分割線に沿って半導体基板の第２主面から半導体基板を貫通しない深さまで掘削して溝を形成し、その後にその溝に絶縁材料をさらに充填することによって第２主電極の側面まで伸びる絶縁膜を形成してもよい。

本方法によると、第１主電極の一部を覆っている位置から半導体素子の側面まで連続して伸びている絶縁膜を備えている半導体装置を製造することができる。小型であるとともに、高い耐圧特性を持つ半導体装置を製造することができる。

本発明の半導体装置によると、半導体装置の小型化を実現するとともに、高い耐圧特性を持つ半導体装置を提供することができる。またそのような半導体装置を製造することができる。

下記に説明する実施例の好ましい特徴を列記する。
（第１特徴） 終端領域に、ドリフト層と異なる導電型のガードリング領域を形成する。（第２特徴） アノード電極のうち外部との導通部分を除く全ての範囲を絶縁膜で覆う。
（第３特徴） カソード電極の表面にまでは絶縁膜を形成しない。

（第１実施例）
図１に、本発明の第１実施例であるダイオード（半導体装置）１００の断面図を示す。ダイオード１００はショットキーバリアダイオードである。ダイオード１００は、ｎ型のＳｉＣ（炭化珪素）基板２の表面（第１主面）にｎ型のドリフト層６を備えている。ダイオード１００の終端領域であってドリフト層６の表面の一部には、ｐ型のガードリング領域８が形成されている。ｐ型のガードリング領域８は、ダイオード１００の第１主面を平面視したときに、ドリフト層６の輪郭の内側を一巡している。終端領域にガードリング領域８が形成されていることによって、ダイオード１００に逆方向の電圧が印加されたときに空乏層を終端領域まで伸ばすことができ、ダイオード１００の耐圧を向上させることができる。ドリフト層６の表面の一部には、アノード電極１０が形成されている。アノード電極１０はガードリング領域８の内側の範囲に形成されており、アノード電極１０の一部はガードリング領域８と接している。ＳｉＣ基板２の裏面（第２主面）には。カソード電極１２が形成されている。ダイオード１００では、アノード電極１０の端部１０ａを覆う位置からドリフト層６の側面６ａを経由してＳｉＣ基板２の側面２ａまで連続してＳＯＧ（Spin on glass）（絶縁膜）４が伸びている。

図２〜図５に、ダイオード１００を製造する方法を示す。
図２に示すように、ｎ型のＳｉＣ基板２の表面にｎ型のドリフト層６をエピタキシャル成長させる。ＳｉＣ基板２の不純物濃度は１×１０^１９ｃｍ^−３であり、厚みは３５０μｍである。ドリフト層６の不純物濃度は５×１０^１５ｃｍ^−３であり、厚みは１３μｍである。次にダイオード１００の終端領域であってドリフト層６の表面の一部に、ｐ型のガードリング領域８を形成する。ガードリング領域８は、ドリフト層６の表面の一部にＡｌ（アルミニウム）をイオン注入することによって形成する。その後に１６００℃に加熱して活性化処理を行う。ガードリング領域８の不純物濃度は１×１０^１９ｃｍ^−３であり、厚みは０．８μｍである。次にＳｉＣ基板２の裏面にスパッタリング法によってオーミック電極を成膜する。オーミック電極の材料にはＮｉ（ニッケル）を用いる。その後、１０００℃まで加熱してＮｉをシリサイド化する。シリサイド化したオーミック電極は、カソード電極１２の一部となる。次にドリフト層６の表面に真空蒸着法によってショットキー電極と接合用のＡｌ（アルミニウム）電極を成膜し、アノード電極１０を形成する。ショットキー電極の材料には、例えばＴｉ（チタン）等を用いる。その後にシリサイド化したオーミック電極の裏面に、接合用のＴｉ／Ｎｉ／Ａｌ（チタン／ニッケル／アルミニウム）等を蒸着し、カソード電極１２を形成する。

次に図３に示すように、ダイシングライン（分割線）（図示はしない）に沿ってドリフト層６の表面からＳｉＣ基板２を貫通しない深さまでハーフダイシングを行い、溝１４を形成する。ダイシングする深さは２５０μｍである。次に溝１４に液体のＳＯＧ４を充填するとともに、ＳｉＣ基板２の表面全面に液体のＳＯＧ４を塗布する。ＳＯＧ４は感光性のものを用いる。次にＳＯＧ４を熱処理して硬化させる。次にフォトリソグラフィーを利用して、アノード電極１０の端部１０ａを除いた範囲が露出するようにＳＯＧ４の一部を開口する。次にＳｉＣ基板２の裏面からダイシングラインに沿ってダイシングを行い、個々のダイオードに切り分けることによって、図１に示すダイオード１００を製造することができる。

ダイオード１００によると、絶縁膜であるＳＯＧ４がアノード電極の端部１０ａからドリフト層の側面６ａを経由してＳｉＣ基板２の側面２ａまで連続して形成されている。そのため、ダイオード１００に逆方向の高電圧が印加されたときに、絶縁膜４が接地電位となるアノード電極１０の端部１０ａに接する位置から、絶縁膜４が高電位となるＳｉＣ基板の側面２ａに接する位置までの距離を確保することができる。アノード電極と終端領域の間を大きく離さなくても、ＳＯＧ４の距離を確保することで、沿面放電の発生を抑制することができる。ダイオードの小型化を実現するとともに、高い耐圧特性を確保することができる。またダイオード１００は、炭化珪素を材料として形成されているため、オン抵抗をも低減することができる。

ダイオード１００に逆方向の高電圧が印加されたときに接地電位となっているアノード電極１０のうち、電極の端部１０ａから最も沿面放電が発生しやすい。ダイオード１００によると、アノード電極１０の端部１０ａが絶縁膜であるＳＯＧ４で覆われているため、アノード電極１０からの沿面放電の発生を抑制することもできる。さらにダイオード１００では、小型化を実現することによって製造コストを低減することもできる。ダイオード１００は、ＳｉＣで形成されており、高い電圧を印加して用いる。このとき絶縁膜４がなければ、沿面放電が発生するような高電圧を印加しても、ＳｉＣ半導体装置の内部構造は正常に機能し続ける。絶縁膜４を形成して沿面放電の発生を抑制したために、絶縁膜４がなければ沿面放電が発生するような高電圧でも用いることができる。

（第２実施例）
図４に、本発明の第２実施例であるダイオード（半導体装置）２００の断面図を示す。ダイオード２００はショットキーバリアダイオードである。ダイオード２００の構造は、絶縁膜が形成されている範囲のみがダイオード１００と異なる。そのため、絶縁膜以外の構造については説明を省略する。ダイオード２００では、アノード電極１０のうち外部との導通部１０ｂを除く範囲がＳＯＧ１６で覆われている。ダイオード２００では、ＳＯＧ１６がアノード電極１０の一部からドリフト層６の側面６ａとＳｉＣ基板２の側面２ａを経由してカソード電極１２の側面１２ａまで連続して伸びている。

次にダイオード２００の製造方法を示す。ＳｉＣ基板２をダイシングラインに沿ってドリフト層６の表面からハーフダイシングする工程まではダイオード１００の製造方法と同様であるので説明を省略する。
ハーフダイシングを行った後、溝１４に液体のＳＯＧ１６を充填するとともに、ＳｉＣ基板２の表面全面に液体のＳＯＧ１６を塗布する。次にＳＯＧ１６を熱処理して硬化させる。次にフォトリソグラフィーを利用して、アノード電極１０のうち外部との導通部分１０ｂのみがＳＯＧ１６から露出するようにＳＯＧ１６を選択的に露光して現像処理する。

次に図５に示すように、ＳｉＣ基板２の裏面からＳｉＣ基板２を貫通しない深さまでハーフダイシングを行い、第２の溝１８を形成する。次に、第２の溝１８に液体のＳＯＧ１６を充填する。次に熱処理を行って、第２の溝１８に充填しているＳＯＧ１６を硬化する。次にフォトリソグラフィーを利用して、カソード電極１２の表面のみがＳＯＧ１６から露出するようにＳＯＧ１６を選択的に露光して現像処理する。次にＳｉＣ基板２の裏面からダイシングラインに沿ってダイシングを行い、個々のダイオードに切り分けることによって、図４に示すダイオード２００を製造することができる。

ダイオード２００によると、絶縁膜であるＳＯＧ１６がアノード電極１０からカソード電極１２の側面１２ａまで連続して形成されている。そのため、ダイオード１００に逆方向の高電圧が印加されたときに、ＳＯＧ１６が接地電位となるアノード電極１０に接する位置から、高電位となるカソード電極１２の側面１２ａに接する位置までの距離を確保することができる。さらにダイオード２００ではＳＯＧ１６がカソード電極１２の側面１２ａまで伸びているため、沿面放電の発生が防止される。アノード電極と終端領域の間を大きく離さなくても、ＳＯＧ１６の距離を確保することによって、沿面放電の発生を抑制することができる。ダイオードの小型化を実現するとともに、高い耐圧特性を確保することができる。

本発明の半導体装置では、終端領域にドリフト層と異なる導電型のガードリング領域を形成することが好ましい。ガードリング領域を形成することによって、ガードリング領域の近傍で電界集中が緩和され、半導体装置の耐圧を向上させることができる。

本発明の半導体装置では、アノード電極のうち外部との導通部分を除く全ての範囲を絶縁膜で覆うことが好ましい。アノード電極からの沿面放電の発生を効果的に抑制することができる。

本発明の半導体装置では、カソード電極の表面にまでは絶縁膜を形成しないことが好ましい。半導体装置を回路基板に実装する際に、カソード電極が回路基板に取り付けられることが多い。絶縁膜がカソード電極の側面に接する位置まで伸びており、カソード電極の表面にまで及んでいなければ、半導体装置を回路基板に容易に取り付けることができる。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例ではショットキーバリアダイオードを記載したが、他の種類のダイオードであってもよい。またはＭＯＳやＩＧＢＴ等、他の種類の半導体装置であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本発明の第１実施例であるダイオード１００の断面図を示す。 ダイオード１００を製造する方法の工程（１）を示す。 ダイオード１００を製造する方法の工程（２）を示す。 本発明の第２実施例であるダイオード２００の断面図を示す。 ダイオード２００を製造する方法の工程を示す。

符号の説明

２：ＳｉＣ基板（半導体素子）
４、１６：ＳＯＧ（絶縁膜）
６：ドリフト層（半導体素子）
８：ガードリング領域
１０：アノード電極（第１主電極）
１０ａ：アノード電極の端部
１０ｂ：（アノード電極の）外部との導通部分
１２：カソード電極（第２主電極）
１４：溝
１８：第２の溝
１００、２００：ダイオード（半導体装置）

Claims (4)

1. 半導体素子と、
   その半導体素子の第１主面の一部に形成されている第１主電極と、
   前記半導体素子の第２主面に形成されている第２主電極と、
   前記第１主電極の少なくとも一部を覆う位置から前記第１主面に沿って前記半導体素子の側面まで連続して伸びている絶縁膜を備えていることを特徴とする半導体装置。
2. 前記絶縁膜が、前記第２主電極の側面まで連続して伸びていることを特徴とする請求項１の半導体装置。
3. 前記半導体素子が炭化珪素を材料として形成されていることを特徴とする請求項１又は２の半導体装置。
4. 請求項１〜３のいずれか１項に記載の半導体装置を製造する方法であり、
   内部に前記半導体素子の素子構造が形成されている半導体基板の第１主面の一部に前記第１主電極を形成する第１主電極形成工程と、
   前記半導体基板の第２主面に前記第２主電極を形成する第２主電極形成工程と、
   前記第１主電極形成工程の後に、前記半導体基板を複数個の前記半導体装置に分割するための分割線に沿って、前記半導体基板の第１主面から前記半導体基板を貫通しない深さまで掘削して溝を形成する掘削工程と、
   前記掘削工程の後に、その溝の内部に絶縁材料を充填する充填工程を備えていることを特徴とする半導体装置の製造方法。
   

Images