DE102011122091A1 - Schottky-Halbleiterprozess - Google Patents

Schottky-Halbleiterprozess Download PDF

Info

Publication number
DE102011122091A1
DE102011122091A1 DE201110122091 DE102011122091A DE102011122091A1 DE 102011122091 A1 DE102011122091 A1 DE 102011122091A1 DE 201110122091 DE201110122091 DE 201110122091 DE 102011122091 A DE102011122091 A DE 102011122091A DE 102011122091 A1 DE102011122091 A1 DE 102011122091A1
Authority
DE
Germany
Prior art keywords
diode
region
silicon wafer
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201110122091
Other languages
English (en)
Inventor
Brigitte Kelpe
Domenico Lo Verde
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIOTEC SEMICONDUCTOR AG
Original Assignee
DIOTEC SEMICONDUCTOR AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIOTEC SEMICONDUCTOR AG filed Critical DIOTEC SEMICONDUCTOR AG
Priority to DE201110122091 priority Critical patent/DE102011122091A1/de
Priority to PCT/EP2012/005297 priority patent/WO2013091872A1/de
Publication of DE102011122091A1 publication Critical patent/DE102011122091A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterdiode, insbesondere einer Schottky-Diode und ist durch folgende Verfahrensschritte gekennzeichnet: a) Herstellung mindestens eines P+ dotierten Abschnitts im epitaktischen Bereich eines EPI-Siliziumwafers (homoepitaktisch); b) Herstellung einer Metallsilizitschicht als Barriere zur Ausbildung eines Schottkyübergangs; c) Aufbringen von mindestens einer Metallschicht, auf eine oberseitige sowie eine unterseitige Fläche des Siliziumwafers; d) Führen eines mechanischen Schnitts durch den mindestens einen P+ dotierten Bereich wobei der mechanische Schnitt zumindest teilweise mindestens eine Begrenzungskante des Halbleiterbauteils der resultierenden Diode bildet.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterdiode, insbesondere einer Schottky-Diode.
  • Halbleiterdioden, insbesondere Schottky-Dioden finden im Bereich der Elektronik eine Vielzahl von Anwendungen. Eine übliche Halbleiterdiode besteht aus einem Schichtübergang eines Halbleiterkristalls mit einer p-Dotierung zu einer n-Dotierung. Eine Schottky-Diode hingegen weist einen Metall-Halbleiter-Übergang auf.
  • Die Leitfähigkeit eines derartigen Übergangs einer Diode hängt von der Polung einer Betriebsspannung zwischen den beiden Bereichen der Diode ab. Die Funktionsweise einer Diode wird als dem Fachmann hinreichend bekannt vorausgesetzt.
  • In der Halbleitertechnik hat sich die Nutzung epitaktischer Siliziumschichten in einer Vielzahl von Anwendungen als zweckmäßig herausgestellt. Ein Beispiel für homoepitaktische Schichten sind einkristalline Siliziumschichten auf einem Siliziumsubstrat. Auf diese Weise lassen sich spezielle Dotierprofile für Transistoren herstellen, beispielsweise ein abrupter Übergang in der Dotierstoffkonzentration, der mit üblichen Verfahren wie Diffusion und Ionenimplantation nicht möglich ist. Weiterhin sind die Epitaxie-Schichten weitaus reiner als übliche Czochralski-Siliziumsubstrate. Beispiele von Heteroepitaxie, also das Aufwachsen einer Schicht, dessen Material sich vom Substrat unterscheidet (im Gegensatz zur Homoepitaxie), sind Silizium auf Saphirsubstraten oder GaAs1-xPx-Schichten auf GaAs, beispielsweise leitfähige Schichten auf SOI-Substraten (Silicon an Insulator). Die entstehenden Schichten sind einkristallin, aber weisen ein Kristallgitter auf, das sich vom Substrat unterscheidet (Bezugnahme/Quelle: Wikipedia – Epitaxie).
  • Da Dioden, insbesondere Schottkydioden in der Halbleiterindustrie einen Massenartikel mit hohen Produktionsstückzahlen darstellen, ist eine stetige Optimierung des Herstellungsprozesses in Zeit und Kosten ein erheblicher Faktor für den Absatzmarkt.
  • Aufgabe der Erfindung ist es daher, eine Schottky-Diode bereitzustellen und den diesbezüglichen Herstellungsaufwand zu verringern. Erfindungsgemäß wird diese Aufgabe durch ein Herstellungsverfahren für eine Halbleiterdiode mit den Verfahrensschritten nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sowie zweckmäßige Ausgestaltungen des Verfahrens sind in den abhängigen Ansprüchen angegeben.
  • Das erfindungsgemäße Verfahren zur Herstellung einer Halbleiterdiode, insbesondere einer Schottky-Diode ist durch folgende Verfahrensschritte gekennzeichnet:
    • a) Herstellung mindestens eines P+ dotierten Abschnitts im epitaktischen Bereich eines EPY-Siliziumwafers (insbes. homoepitaktisch);
    • b) Herstellung einer Metallsilizitschicht als Barriere zur Ausbildung eines Schottkyübergangs;
    • c) Aufbringen von mindestens einer Metallschicht, auf eine oberseitige sowie eine unterseitige Fläche des Siliziumwafers;
    • d) Führen eines mechanischen Schnitts durch den mindestens einen P+ dotierten Bereich wobei der mechanische Schnitt zumindest teilweise mindestens eine Begrenzungskante des Halbleiterbauteils der resultierenden Diode bildet.
  • Durch die Nutzung des erfindungsgemäßen Verfahrens wird erreicht, dass im zentrischen Bereich der hergestellten Diode, welcher einen Metall-Halbleiterübergang aufweist, eine Schottky-Dioden-Funktionalität entsteht. Diese umgebend wird im Bereich des mechanischen Schnitts erzielt, dass die im P+ Bereich auftretenden Felder (Feldlinien) an der seitlichen Randfläche des Schnitts im wesentlichen senkrecht auf der Oberfläche stehen und auf diese Weise starke Feldlinienkrümmungen vermieden werden. Im Gegensatz zur Diode nach dem Stand der Technik, bei welcher der P+ Übergang außerhalb des Schottkybereichs an der Oberfläche der Diode und nicht am Randbereich liegt, und dadurch die Feldlinien eine erheblich stärkere Krümmung und daraus resultierende Dichte erfahren, wird auf diese Weise eine verbesserte Stabilität des Feldes im Halbleiter erzielt.
  • Im Gegensatz zu lithographischen Strukturierungsprozessen zur Feldoptimierung ist die Ausführung eines mechanischen Schnitts erheblich günstiger da einerseits die notwendigen Apparate preiswerter sind und der Schnitt im Prinzip ohne Reinraumbedingungen erfolgen kann.
  • Wie das später folgende Ausführungsbeispiel zeigt wird lediglich eine Lithographiemaske für die Herstellung der P+ Dotierung benötigt, was die Kosten senkt. Die Herstellung entsprechender Dioden ist auf diese Weise erheblich vereinfacht und dadurch kostengünstiger.
  • Eine erfindungsgemäße Weiterbildung des Herstellungsverfahrens gemäß der abhängigen Ansprüche 2 bis 6 ist im folgenden Ausführungsbeispiel einer Verfahrensausführung näher dargestellt. Die Erfindung ist jedoch nicht auf das beschriebene Ausführungsbeispiel beschränkt, sie umfasst vielmehr all diejenigen Herstellungsverfahren, welche vom erfindungswesentlichen Gedanken, insbesondere von den Verfahrensschritten des unabhängigen Anspruchs 1 Gebrauch machen.
  • Des Weiteren ist eine Diode beansprucht, welche nach dem erfindungsgemäßen Verfahren hergestellt wurde.
  • Im Rahmen des Ausführungsbeispiels zeigen
  • 1 bis 16 eine schrittweise Ausführung des erfindungsgemäßen Herstellungsverfahrens zur Herstellung einer Halbleiter-Schottky-Diode.
  • 1 zeigt den Silizium-Wafers 1. Die N+-Schicht 2 wird üblicherweise durch epitaktisches Aufbringen einer N-Epy Schicht 3 ergänzt (Schichtdicken N+ zu Epy in etwa 50:1).
  • 2 zeigt eine anschließend erfolgte Oberflächenoxidierung der beiden planen Oberflächen des Silizium-Wafers 1, bei welcher sich Silizium-Oxid 4 auf den Oberflächen der N-Epy-Schicht 3 der Oberseite und der N+-Schicht 2 der Unterseite gebildet hat.
  • In 3 ist die lithographische Einbringung einer ersten Vertiefung 5 durch die Silizium-Oxid-Schicht 4 bei der N-Epy-Schicht 3 des Silizium-Wafers 1 dargestellt. Die erste Vertiefung 5 wird umlaufend um einen mittleren Bereich 6 eingebracht, welcher als Insel mit einer darauf verbliebenen Silizium-Oxid-Schicht 7 verbleibt. Eine Abtragung der Silizium N-Epy-Schicht 3 findet nicht statt, so dass der Wafer in seiner Struktur unter der Oxid-Schicht 7 eben bleibt.
  • 4 zeigt die in einem weiteren Verfahrensschritt erfolgte Aufbringung eines Bor-Dotanden 8.
  • 5 zeigt den sodann mittels Diffusion des Bor-Dotanten 8 in die N-Epy-Schicht 3 des Silizium-Wafers 1 eingebrachten Bereich mit einer P+-Dotierung. Der entstandene P+-dotierten Bereich 9 liegt nur in der ersten Vertiefung 5 vor, in welchem vorher das Siliziumoxid 4 entfernt wurde.
  • In 6 wurde die Silizium-Oxid-Schicht 4,7 auf der Oberseite sowie der Unterseite des Silizium-Wafers 1 und die auf der Oberseite darauf liegende Bor-Dontanden-Schicht entfernt.
  • 7 zeigt eine mittels Sputteringverfahren, Aufdampfen, chemischem Verfahren oder dergleichen aufgebrachte Metallschicht 10, welche vorzugsweise als Platinschicht ausgebildet ist. Die Metallschicht überdeckt vollständig den gesamten Bereich der Oberseite, so dass sie sowohl im Bereich der ersten Vertiefung 5 Kontakt zum P+-Bereich 9 als auch im mittleren Bereich 6 Kontakt zum Silizium-Wafer 1 an der N-Epy-Schicht 3 herstellt.
  • 8 zeigt einen vorgenommenen Sinterschritt an der Metallschicht 10, so dass eine Silizid-Schicht 10a ausgebildet wird.
  • 9 zeigt sodann den Verfahrensschritt der Ausbildung eines optimierten Schottky-Übergangs durch ein Abätzen des Metalls/Metallsilizids, welches an der Oberfläche ausgeführt wird.
  • 10 zeigt die mittels Sputtering, chemisch (nasschemisch) oder CVD aufgebrachte Funktionalisierung der Oberfläche durch weitere Metallschichten, wobei exemplarisch vorliegend eine Titan-Schicht 11 vollständig auf die Oberfläche aufgebracht wurde. Die Titan-Schicht 11 überdeckt hierbei die Platin-Silizid-Schicht 10a vollständig, und trägt zur entsprechenden Funktionalisierung bei. 10 zeigt einen weiteren Schritt der Funktionalisierung der Oberfläche mittels Aufbringen einer Nickel-Schicht 12, welche durch Sputtering, durch Aufdampfen oder chemisch flächendeckend über die gesamte Oberfläche aufgebracht wird und als Haftvermittler dient. Einen weiteren Verfahrensschritt im Rahmen der Funktionalisierung durch Metallschichten der Oberfläche stellt das Aufbringen einer Gold-Schicht 13 zur späteren Kontaktierung dar.
  • Der funktionalisierende Schichtaufbau der Oberfläche setzt sich nunmehr im mittleren Bereich 7 ausgehend von der N-Epy-Schicht 3 des Silizium-Wafers 1 durch eine Metall-Silizid-Schicht 10a, eine Titan-Schicht 11, eine Nickel-Schicht 12 sowie eine Gold-Schicht 13 in unterschiedlichen Schichtdicken zusammen.
  • Im Bereich der ersten Vertiefung 5 ist zwischen der N-Epy-Schicht 3 des Silizium-Wafers 1 und der beschriebenen Funktionalisierungsschicht eine P+-Dotierung 9 angeordnet.
  • Exemplarisch darf an dieser Stelle erwähnt werden, dass die in den Figuren dargestellten Proportionen zu Gunsten der Darstellbarkeit verzerrt wurden, und keinen Bezug zu den realen Schichtdicken im Halbleiter-Herstellungsprozess haben.
  • 11 zeigt eine Funktionalisierung der Unterseite des Silizium-Wafers 1 im Bereich der N+-Schicht 2, wobei vorliegend eine Titanschicht 14, eine darauf angeordnete Nickel-Schicht 15 sowie eine wiederum darauf angeordnete Gold-Schicht 16 ausgehend von der N+-Schicht 2 des Silizium-Wafers 1 aufgebracht wurde.
  • 12 zeigt einen weiteren Verfahrensschritt, wobei durch das Einbringen eines mechanischen Schnitts eine umlaufende Vertiefung 20 durch den P+-Bereich 9 und vorliegend durch den gesamten Aufbau des Silizium-Wafers 1 mit den angeordneten Schichten eine Austrennung des später resultierenden Dioden-Chips erfolgt.
  • 13 zeigt einen vorteilhaften Verfahrensschritt, bei welchem die durch den Schnitt getrennten Bestandteile 21 und 22 an ihren Wandbereichen 23, 24 weiter voneinander beabstandet wurden. Dies erfolgt in vorteilhafte Weise durch vorheriges reversibles Aufbringen des Wafers 1 auf eine elastische klebende Unterlage 25 (gestrichelt dargestellt), welche durch eine Zugkraft F gedehnt wird. Der Durchmesser der Vertiefung wird dadurch von d1 auf d2 erhöht. Darüber hinaus wird der Randbereich 23, 24 der Vertiefung 20 einem weiteren Ätzprozess unterzogen. Durch einen Ätzprozess werden die, durch das schneidende Einbringen der Vertiefung 20 entstandenen Strukturen geglättet und erhalten eine verbesserte Funktionalität für die folgenden Verfahrensschritte.
  • 14 zeigt einen weiteren Verfahrensschritt des erfindungsgemäßen Verfahrens, wobei in die verbreiterte Vertiefung 20 der Breite d2 ein Passivator/Isolator 26 eingebracht wird. Dieser Passivator ist vorteilhafter Weise bei der Einbringung flüssig und härtet nach seiner Verarbeitung aus.
  • 15 zeigt den weiteren Verfahrensschritt des Chip-Zuschnitts, wobei im Bereich der Vertiefung 20, durchgehend durch den Passivator 26, der Chip 30 umlaufend vollständig durch einen Schnitt 27 durchtrennt wurde, um das Bauteil der herzustellenden Diode separat bereitzustellen.
  • 16 zeigt den Querschnitt des fertig hergestellten Chips 1, 30 einer Schottky-Diode. Entsprechende Kontaktierungen der einzelnen Bereiche sind vorliegend nicht dargestellt. Der Prozess bietet den erfindungsgemäßen Vorteil bei reduzierten Herstellungskosten und geringerem Aufwand (es muss lediglich eine Lithographiemaske genutzt werden gegenüber vier notwendigen Masken nach dem Stand der Technik).
  • Auf die dem Fachmann geläufigen Kenntnisse, insbesondere im Bezug auf die Aufbringung einzelner Metallschichten auf Halbleiteroberfläche mittels Sputtering oder die Prozessparameter zur Erzielung entsprechender Diffusionsreaktionen für Dotanden wird ausdrücklich Bezug genommen.
  • Der Verlauf des P+-Bereichs 9 am Rand 24 des Chips bietet eine vorteilhafte Grenzfläche für die entstehenden Feldlinien E im Betrieb der Diode, da diese nicht stark gekrümmt zu einer Oberseite des Bauteils zurückgeführt werden müssen, wodurch speziell im Eckbereich hohe Feldliniendichten entstehen, sondern nahezu senkrecht auf die Grenzfläche 24 treffen. Dies bietet eine hohe Stabilität und Funktionalität der Diode im Betrieb.
  • Eine auf diese Weise hergestellte Diode ist in der Lage, extreme Belastungen auszuhalten, was erste Tests ergaben. So ist die Diode in der Lage einer Belastung von 96 Stunden bei 160°C standzuhalten, wobei dabei noch kein Defekt zu verzeichnen war.
  • Bezugszeichenliste
    • 1
    Silizium Wafer
    2
    N+ Schicht
    3
    N-Epy Schicht
    4
    Silizium Oxid
    5
    erste Vertiefung
    6
    mittlerer Bereich
    7
    Silizium Oxid Schicht (verbleibend)
    8
    Bor Dotand
    9
    P+ dotierter Bereich
    10
    Metallschicht
    10a
    Silizid Schicht
    11
    Titan Schicht
    12
    Nickel Schicht
    13
    Gold Schicht
    14
    Titan Schicht
    15
    Nickel Schicht
    16
    Gold Schicht
    20
    Vertiefung
    21
    Bestandteil
    22
    Bestandteil
    23
    Wandbereich
    24
    Wandbereich
    25
    elastische klebende Unterlage
    26
    Passivator/Isolator
    27
    Schnitt
    30
    Chip
    F
    Zugkraft
    d1
    Ausgangsdurchmesser der Vertiefung
    d2
    gedehnter Durchmesser der Vertiefung Feldlinien

Claims (10)

  1. Verfahren zur Herstellung einer Diode, insbesondere einer Schottkydiode wobei folgende Verfahrensschritte umfasst sind: a) Herstellung mindestens eines P+ dotierten Abschnitts im epitaktischen Bereich eines EPI-Siliziumwafers; b) Herstellung einer Metallsilizitschicht als Barriere zur Ausbildung eines Schottkyübergangs; c) Aufbringen von mindestens einer Metallschicht, auf eine oberseitige sowie eine unterseitige Fläche des Siliziumwafers dadurch gekennzeichnet, dass in einem weiteren Verfahrensschritt durch den mindestens einen P+ dotierten Bereich ein mechanischer Schnitt geführt wird, wobei der mechanische Schnitt zumindest teilweise mindestens eine Begrenzungskante des Halbleiterbauteils der resultierenden Diode bildet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine P+ dotierte Bereich derart angeordnet ist, dass er einen Randbereich einer Oberseite der herzustellenden Diode bildet.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Schnitt durch den mindestens einen P+ dotierten Bereich bis in den verbleibenden Bereich, welcher eine andersartige Dotierung aufweisen kann, insbesondere in den nicht P+ dotierten Siliziumwafer hineingeführt wird, vorzugsweise den Siliziumwafer komplett durchtrennt.
  4. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass in einem weiteren Verfahrensschritt der durch den Schnitt entstandene Bereich mit einem Passivator, insbesondere einem Isolator, vorzugsweise einem Polymer gefüllt wird.
  5. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Siliziumwafer auf einer elastischen Unterlage befestigt, vorzugsweise lösbar aufgeklebt wird, sodass nach Ausführung des mechanischen Schnittes insbesondere durch den vollständigen Siliziumwafer die durch den Schnitt getrennten Bestandteile durch Streckung der Unterlage voneinander weiter beabstandet werden können, derart dass ein vergrößerter Zwischenspalt zwischen den Bestandteilen entsteht.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der vergrößerte Spalt mit einem Passivator, insbesondere einem Isolator, vorzugsweise einem Polymerisolator in flüssiger Form gefüllt wird, wobei der Passivator im Inneren des vergrößerten Spalts aushärtet und die Schnittkanten vorzugsweise vollständig abdeckt.
  7. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass dem Verfahrensschritt des Schnitts durch den mindestens einen P+ dotierten Bereich mindesten ein Ätz-Verfahrensschritt nachgeordnet ist, um Defekte und/oder Verunreinigungen von den Schnittkanten zu entfernen.
  8. Schottky-Halbleiterdiode wobei die Diode einen EPI Siliziumwafer mit einem Abschnittsweise P+ dotierten Bereich sowie einem Abschnittsweise mit einem Metallsilizit versehenen Bereich umfasst und dieser Siliziumwafer eine Oberseite sowie eine Unterseite als auch einen die Diode umgebenden Randbereich aufweist, dadurch gekennzeichnet, dass der Randbereich P+ dotierte Abschnitte sowie N bzw. N+ Abschnitte aufweist, wobei beide Abschnitte zumindest teilweise mit einem Passivator überdeckt sind.
  9. Schottkydiode nach Anspruch 8, dadurch gekennzeichnet, dass der Passivator den Randbereich vollständig abdeckt, insbesondere die Diode entlang ihres Randbereichs einfasst.
  10. Schottkydiode nach einem der vorangegangenen Ansprüche 8 oder 9, dadurch gekennzeichnet, dass der P+ dotierte Bereich eine epitaktische Schicht des Siliziumwafer zumindest teilweise durchsetzt wobei ein Rand des P+ Bereichs an der Außenseite der Diode vollständig mit Passivator überzogen ist.
DE201110122091 2011-12-22 2011-12-22 Schottky-Halbleiterprozess Withdrawn DE102011122091A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201110122091 DE102011122091A1 (de) 2011-12-22 2011-12-22 Schottky-Halbleiterprozess
PCT/EP2012/005297 WO2013091872A1 (de) 2011-12-22 2012-12-20 Herstellungsverfahren einer schottky - diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201110122091 DE102011122091A1 (de) 2011-12-22 2011-12-22 Schottky-Halbleiterprozess

Publications (1)

Publication Number Publication Date
DE102011122091A1 true DE102011122091A1 (de) 2013-06-27

Family

ID=47522458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110122091 Withdrawn DE102011122091A1 (de) 2011-12-22 2011-12-22 Schottky-Halbleiterprozess

Country Status (2)

Country Link
DE (1) DE102011122091A1 (de)
WO (1) WO2013091872A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150988A1 (de) * 2015-03-23 2016-09-29 Universität Duisburg-Essen Verfahren zur herstellung von bauelementen aufweisend eine schottky-diode mittels drucktechnik
TWI597853B (zh) * 2016-04-25 2017-09-01 雋佾科技有限公司 蕭基二極體結構及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550631A (zh) * 2018-06-01 2018-09-18 淄博汉林半导体有限公司 一种沟槽式mos势垒肖特基二极管及制造方法
CN108493259A (zh) * 2018-06-01 2018-09-04 淄博汉林半导体有限公司 一种结势垒肖特基二极管及制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19544326A1 (de) * 1995-11-28 1997-06-05 Siemens Ag Halbleiterbauelement mit Schottkykontakt
AU1531797A (en) * 1996-01-24 1997-08-20 Cree Research, Inc. Mesa schottky diode with guard ring
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
DE10057612B4 (de) * 2000-11-21 2012-03-08 Infineon Technologies Ag Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE10158307A1 (de) * 2001-11-28 2003-02-20 Infineon Technologies Ag Verfahren zum Anschließen von Schaltungseinheiten auf Wafer-Skale-Ebene durch Dehnen einer Folie
US7517725B2 (en) * 2005-11-28 2009-04-14 Xci, Inc. System and method for separating and packaging integrated circuits
JP2009267032A (ja) * 2008-04-24 2009-11-12 Toyota Motor Corp 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016150988A1 (de) * 2015-03-23 2016-09-29 Universität Duisburg-Essen Verfahren zur herstellung von bauelementen aufweisend eine schottky-diode mittels drucktechnik
US10411142B2 (en) 2015-03-23 2019-09-10 University Duisburg-Essen Method for production of components comprising a schottky diode by means of printing technology
TWI597853B (zh) * 2016-04-25 2017-09-01 雋佾科技有限公司 蕭基二極體結構及其形成方法

Also Published As

Publication number Publication date
WO2013091872A1 (de) 2013-06-27

Similar Documents

Publication Publication Date Title
DE112009001477B4 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE112012005031B4 (de) Super-Junction-Metall-Oxid-Halbleiter-Feldeffekttransistor-Vorrichtung und Verfahren zu dessen Herstellung
DE112010005626B4 (de) Halbleitervorrichtung
EP3336906B1 (de) Herstellungsverfahren eines schichtstapels aus einem p+ substrat, einer p-schicht, einer n-schicht und einer dritten schicht
EP3514837A1 (de) Iii-v-halbleiterdiode
DE112012003409B4 (de) Verfahren zum Ablösen einer Halbleitereinheit-Schicht von einem Grundsubstrat
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE112017007040T5 (de) Halbleitereinheit
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE4320780B4 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur
DE102011122091A1 (de) Schottky-Halbleiterprozess
DE102016100016A1 (de) Halbleiterstruktur
DE102019101142B4 (de) Verfahren zum Herstellen einer mehrschichtigen monokristallinen Siliziumfolie
DE19930781B4 (de) Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung
DE102016105373A1 (de) Iii-v-verbindungs-und germaniumverbindungs-nanodrahtaufhängung mit germanium enthaltender freigabeschicht
DE112013005837T5 (de) Halbleitervorrichtung mit einem vertikalen Mosfet mit Super-Junction-Struktur und Verfahren zur Herstellung davon
DE102005008191A1 (de) Verfahren zur Bestellung von VDMOS-Transistorenx
DE112018001768T5 (de) Siliciumcarbid-substrat, verfahren zum herstellen eines siliciumcarbid-substrats und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit
DE102019123636A1 (de) Fertigungsverfahren eines metallfreien soi-wafers

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination