DE102005008191A1 - Verfahren zur Bestellung von VDMOS-Transistorenx - Google Patents
Verfahren zur Bestellung von VDMOS-Transistorenx Download PDFInfo
- Publication number
- DE102005008191A1 DE102005008191A1 DE102005008191A DE102005008191A DE102005008191A1 DE 102005008191 A1 DE102005008191 A1 DE 102005008191A1 DE 102005008191 A DE102005008191 A DE 102005008191A DE 102005008191 A DE102005008191 A DE 102005008191A DE 102005008191 A1 DE102005008191 A1 DE 102005008191A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- layer
- contact
- source
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 3
- 238000004904 shortening Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000007775 late Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Shift Register Type Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung von VDMOS-Transistoren, bei dem durch eine bestimmte Schichtenanordnung und Verfahrensabfolge dafür gesorgt wird, dass bei der gleichzeitigen Herstellung von Source- und Gatekontakten unter Verwendung nur einer Kontaktlochmaske eine verbesserte Gatekontaktierung erzielt wird.
Description
- Nach dem Stand der Technik werden verschiedene Technologien für die Herstellung von VDMOS-Transistoren angewendet. Die einzelne VDMOS- Zelle als Basiselement der VDMOS-Transistoren ist hinreichend ausführlich in der Literatur beschrieben und wird als bekannt vorausgesetzt. Ein wesentlicher Teil des Herstellungsprozesses ist die Kontaktierung des Verbundes der VDMOS-Zellen, insbesondere die Kontaktierungsweise der Gateelektrode.
- Die VDMOS- Zellen werden an drei Stellen kontaktiert. Zum einen auf der Scheiben- bzw. Chiprückseite (großflächig), zum anderen auf der Scheiben- bzw. Chipoberfläche an eng begrenzten Kontaktstellen. An der Scheiben- bzw. Chipoberfläche müssen der Gate- und Source/Body-Kontakt realisiert werden. Die beiden Kontaktarten der Scheiben- bzw. Chipoberfläche erfordern entsprechende Maskenebenen. Bei einigen Technologien wird der Source/Body-Kontakt durch eine alleinige Ätzung in das einkristalline Silizium hergestellt. In diesem Fall ist die Verwendung nur einer Maskenebene für die beiden Kontaktlocharten problematisch. Das Problem besteht darin, dass während des Plasmaätzprozesses beide Kontaktlocharten, d.h. der Gate- und der Source/Body-Kontakt, gleichzeitig geätzt werden. Die Tiefe der Ätzung des Source/Body-Kontaktes in das Silizium liegt etwa in der gleichen Größenordnung wie die Dicke der Polysiliziumschichtunter dem Gatekontakt (ca. 0,3...0,5μm), welche der elektrische Anschluß des Gates ist. Am Ende des Plasmaätzprozesses tendiert die Polysilizium-Schichtdicke im Bereich der Gatekontaktlochfläche gegen Null.
- Hingegen ist es für das Sourcegebiet auch erforderlich, für die ausreichendene Kontaktierung die Zwischenisolatorschicht im Kontaktloch in ihrer lateralen Ausdehnung um ein bestimmtes Maß zu verringern. Bei dieser nasschemischen Ätzung erweitert sich das Sourcekontaktloch in Richtung Gate. Dieser Prozess ist hinreichend beschrieben. Der Nachteil des Verfahrens liegt darin, dass gleichzeitig bei vollständig oder teilweise entferntem Polysilizium im Gatekontaktloch das Feldoxid im Gatekontaktloch angeätzt wird. Der Ätzvorgang greift das Feldoxid in der Tiefe an und unterätzt das Polysilizium. Es entsteht dadurch ein deformierter Gatekontakt, aus dem Spätfolgen für die Zuverlässigkeit des Transistors resultieren können. Im Patent
US 60 37 631 A ,3d ist ein deformierter Gatekontakt (Detail 27b) in stilisierter Form dargestellt. - Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff des Anspruchs 1 so zu gestalten, dass die Gatekontaktierung der Einzelzellen und damit des Transistors verbessert wird, d.h. mit der konstruktiv angezielten ganzen Kontaktfläche und mit hoher Reproduziertbarkeit erreicht wird, womit Datenhaltigkeit und Zuverlässigkeit des Bauelementes verbessert werden.
- Gelöst wird die Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
- Der Gegenstand des Anspruchs 1 weist die Vorteile auf, daß die zusätzliche Oxidschicht (undotiertes Oxid z.B. TEOS), die auf das unstrukturierte Polysilizium aufgebracht wird, beim Siliziumätzen des Source-/Body-Kontaktes die Polysiliziumschicht schützt. Entfernt wird sie dann beim Rückätzen des Zwischenisolators, wonach in den Gatekontaktlöchern eine ungestörte homogene Kontaktfläche des Polysiliziums zur Verfügung steht. Ein weiterer Vorteil besteht darin, dass das Verfahren zur Herstellung beider Kontaktsysteme nur eine einzige Maske benötigt.
- Die Erfindung wird nun anhand eines Ausführungsbeispieles unter Zuhilfenahme der Zeichnung erläutert.
- Es zeigen
-
1 bis4 in schematischer Schnittdarstellung die Stadien des Verfahrensablaufes bei der Herstellung des Gate- und des Source/Body-Kontaktes entsprechend dem erfinderischen Vorgehen. -
1 zeigt die Randstruktur eines VDMOS-Transistors und eine VDMOS-Zelle in einem frühen Zustand des technologischen Prozesses. Das Basismaterial besteht aus einer hochdotierten Siliziumscheibe (1 ) mit einer Epitaxieschicht (2 ) gleichen Dotierungstyps. Auf die Epitaxieschicht läßt man eine dicke Oxidschicht (3 ) aufwachsen, die fotolithografisch strukturiert und geätzt wird. Die strukturierte Oxidschicht (3 ) hat neben der Funktion, die Fläche für die VDMOS-Zellen zu definieren, noch die Aufgabe, die Drainspannung zur Chipoberfläche abzubauen und eine Pufferschicht zwischen Epitaxieschicht (2 ) und Gatekontaktschicht zu bilden. Nach Erzeugung des Gateoxides (4 ), Abscheidung und Dotierung der Polysiliziumschicht (5 ) als Gatekontaktschicht wird eine undotierte Oxidschicht z.B. TEOS (6 ) abgeschieden. Sie ist bezüglich ihrer Schichtdicke und Ätzrate derart beschaffen, dass sie im späteren Prozeß beim Rückätzen des Sourcekontaktloches in Richtung Gate vollständig aus dem Gatekontaktloch entfernt wird. - Mit der folgenden Maske (
7 ) und den dazugehörigen Plasmaätzprozessen werden die Schichten (5 ) und (6 ) strukturiert und damit die Flächen für die Wanne (8 ),2 definiert. - Nach dem Resistentfernen wird mittels Implantation das sogenannte Wannengebiet (
8 ) eingebracht (2 ). Der Dotierungstyp ist dem der Epitaxieschicht entgegengesetzt. Die folgende Temperung dient u.a. zur Erzeugung des Kanalgebietes unter dem Polysiliziumgate. Im gleichen Gebiet wird mittels Implantation der hochdotierte Sourceanschluß (9 ) realisiert. Im nächsten Arbeitsgang wird vor Erzeugung der Kontaktlochmaske (11 ) die sogenannte Zwischenisolatorschicht aus z.B. Borphosphorsilikatglas (10 ) abgeschieden. - In
3 sind wesentliche Details für die Erzeugung der beiden Kontaktlochtypen Gate- und Source/Body-Kontakt dargestellt. Zunächst wird mit plasmachemischer Ätzung die Zwischenisolatorschicht (10 ) strukturiert. Mittels Endpunkterkennung im Source-/Body-Kontaktloch erfolgt ein automatischer Abbruch des Oxidätzprozesses nach Freilegung des Siliziums (nicht dargestellt). In den Gatekontaktlochgebieten befindet sich nach dem Ätzprozeß noch die undotierte Oxidschicht (6 ). In einem zweiten nachfolgenden Ätzprozeß wird mit einer Anlage zum Silizium- bzw. Polysilizium-Ätzen der Source-/Body-Kontakt mehrere hundert Nanometer in das Substrat strukturiert. Wegen der hohen Selektivität des Siliziumätzprozesses zum Oxid bleibt die Oxidschicht im Gatekontaktbereich erhalten. Im Anschluß an den Strukturierungsprozeß sorgt eine Hochdosisimplantation mit Dotanden gleichen Ladungstyps wie die Wanne für einen niederohmigen Bodykontakt (12 ). - Um die Flächen des Sourcekontakts (
9 ) zu vergrößern, muß die Zwischenisolatorschicht (10 ) im Source-/Body-Kontaktlach naßchemisch zurückgesetzt werden. Beim Zurücksetzen des Zwischenisolators (10 ) wird die Schicht (6 ) im Gatekontaktloch gleichzeitig vollständig entfernt (4 ). Neben dem in das Silizium geätzte Source-/Body-Kontaktloch sorgt der beschriebene Prozeß im Gatekantaktbereich für eine ungestörte planare Polysiliziumoberfläche. - Die nachfolgenden technologischen Schritte zur Realisierung des VDMOS-Transistors, wie das Entfernen der Resistschicht, Erzeugung der Metall- und Passivierungsebene sind Standardprozesse, die für die Erfindung nicht relevant sind.
-
- 1
- Si-Substrat (hochdotiert)
- 2
- Si-Epitaxieschicht (Dotierung entsprechend
- Transistorparameter)
- 3
- Oxidschicht (gewachsen)
- 4
- Gateoxidschicht
- 5
- Polysiliziumschicht (dotiert)
- 6
- Oxidschicht (undotiert, abgeschieden, z.B. TEOS)
- 7
- Resistmaske
(Strukturierung von Schicht
5 und6 ) - 8
- Wannendotierungsgebiet
- 9
- Sourcedotierungsgebiet
- 10
- Zwischenisolatorschicht (z.B. BPSG)
- 11
- Resistmaske (Strukturierung Source- und
- Gatekontakte)
- 12
- Body-Implantatschicht (hochdotiert)
Claims (2)
- Verfahren zur Herstellung von VDMOS-Transistoren in einer auf einem Si-Substrat (
1 ) befindlichen Si-Epitaxieschicht (2 ), bestehend aus einer Oxidschicht (3 ) einer Gateoxidschicht (4 ), einer Gatekontaktschicht aus dotiertem Polysilizium (5 ), einem Gatekontakt, einem Sourcegebiet (9 ) und einem in die Si-Epitaxieschicht (2 ) hineingesenkten im Bereich der Wannendotierung (8 ) befindlichen Source-/Bodykontakt (12 ) mit einer zwecks Vergrößerung der Kontaktfläche der Sourcedotierschicht (9 ) in Richtung auf das Gate zurückgeätzten Zwischenisolatorschicht (10 ), dadurch gekennzeichnet, dass auf die Gatekontaktschicht aus dotiertem Polysilizium (5 ) eine undotierte Oxidschicht (6 ) abgeschieden wird, welche die Schicht (5 ) während der Herstellung des Gate- und Sorcegebietes (8 ) und (9 ) sowie der Kontaktlöcher für den Gateanschluß und den Source-/Body-Kontaktanschluß und die Herstellung des Bodykontaktgebietes (12 ) erhalten bleibt und erst mit dem Prozeß des Zurückätzens der Zwischenisolatorschicht (10 ) zusammen mit deren Verkürzung entfernt wird, wobei die Dicke und die Ätzrate der Oxidschicht (6 ) so abgestimmt sind, dass die Oxidschicht (6 ) im späteren Prozeß des Rückätzens der Zwischenisolatorschicht (10 ) im Source-/Body-Kontaktloch in Richtung Gate vollständig aus dem Gatekontaktloch entfernt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Herstellung der Sourse- und Gatekontaktlöcher in einem Prozeß mit ein und derselben Kontaktmaske erfolgt.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005008191A DE102005008191B4 (de) | 2005-04-13 | 2005-04-13 | Verfahren zur Herstellung von VDMOS-Transistoren |
| PCT/EP2006/061497 WO2006108827A2 (de) | 2005-04-13 | 2006-04-10 | Herstellung von vdmos-transistoren mit optimierter gatekontaktierung |
| EP06725692A EP1869711A2 (de) | 2005-04-13 | 2006-04-10 | Herstellung von vdmos-transistoren mit optimierter gatekontaktierung |
| US11/911,624 US8268688B2 (en) | 2005-04-13 | 2006-04-10 | Production of VDMOS-transistors having optimized gate contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005008191A DE102005008191B4 (de) | 2005-04-13 | 2005-04-13 | Verfahren zur Herstellung von VDMOS-Transistoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102005008191A1 true DE102005008191A1 (de) | 2006-10-26 |
| DE102005008191B4 DE102005008191B4 (de) | 2010-12-09 |
Family
ID=36670688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102005008191A Expired - Fee Related DE102005008191B4 (de) | 2005-04-13 | 2005-04-13 | Verfahren zur Herstellung von VDMOS-Transistoren |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8268688B2 (de) |
| EP (1) | EP1869711A2 (de) |
| DE (1) | DE102005008191B4 (de) |
| WO (1) | WO2006108827A2 (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005008191B4 (de) | 2005-04-13 | 2010-12-09 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von VDMOS-Transistoren |
| CN103151268B (zh) | 2013-03-21 | 2016-02-03 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
| DE102015102130B4 (de) * | 2015-02-13 | 2022-07-14 | Infineon Technologies Ag | Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements |
| CN109300847B (zh) * | 2017-07-25 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| DE102017120943B4 (de) | 2017-09-11 | 2019-05-09 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines MOSFETs |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795793A (en) * | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
| DE19733350C1 (de) * | 1997-08-01 | 1999-03-04 | Siemens Ag | Verfahren zur Herstellung eines MOSFET's |
| JP3298472B2 (ja) * | 1997-09-26 | 2002-07-02 | 関西日本電気株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| ITVA20010045A1 (it) * | 2001-12-14 | 2003-06-16 | St Microelectronics Srl | Flusso di processo per la realizzazione di un vdmos a canale scalato e basso gradiente di body per prestazioni ad elevata densita' di corren |
| DE102005008191B4 (de) | 2005-04-13 | 2010-12-09 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von VDMOS-Transistoren |
-
2005
- 2005-04-13 DE DE102005008191A patent/DE102005008191B4/de not_active Expired - Fee Related
-
2006
- 2006-04-10 EP EP06725692A patent/EP1869711A2/de not_active Withdrawn
- 2006-04-10 US US11/911,624 patent/US8268688B2/en active Active
- 2006-04-10 WO PCT/EP2006/061497 patent/WO2006108827A2/de active Application Filing
Non-Patent Citations (1)
| Title |
|---|
| Widmann, Mader, Friedrich, Technologie hoch- integrierter Schaltung, Springer Verlag, 1996, Seiten 181 und 182 insbesondere Fig. 5.1 b * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006108827A2 (de) | 2006-10-19 |
| DE102005008191B4 (de) | 2010-12-09 |
| US8268688B2 (en) | 2012-09-18 |
| US20100035366A1 (en) | 2010-02-11 |
| EP1869711A2 (de) | 2007-12-26 |
| WO2006108827A3 (de) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68917995T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
| DE19625605B4 (de) | Herstellungsverfahren eines Halbleitersensors für eine physikalische Grösse | |
| DE69113579T2 (de) | Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator. | |
| DE10209989B4 (de) | Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie | |
| DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
| DE4331798A1 (de) | Verfahren zur Herstellung von mikromechanischen Bauelementen | |
| DE102018124822A1 (de) | Verfahren zum herstellen eines mems-packages mit mehreren tiefen | |
| DE10002121B4 (de) | Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten | |
| CH681921A5 (de) | ||
| DE102005008191B4 (de) | Verfahren zur Herstellung von VDMOS-Transistoren | |
| DE4320780A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung | |
| DE102014200429A1 (de) | Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren | |
| DE3689971T2 (de) | Herstellung einer halbleiteranordnung. | |
| DE69025888T2 (de) | Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut | |
| DE4446850A1 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
| EP0257328B1 (de) | Verfahren zur Stabilisierung von pn-Übergängen | |
| DE19621244C2 (de) | Verfahren zur Herstellung eines MOS-Transistors mit einem mesaförmigen Schichtstapel und MOS-Transistor | |
| DE10030444A1 (de) | Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur | |
| DE102020105644B4 (de) | Halbleiterbauelement und herstellungsverfahren | |
| DE102017216214B4 (de) | Verfahren zur Herstellung eines kombinierten Halbleiterbauelements | |
| DE19723330A1 (de) | Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor | |
| DE102015209018B3 (de) | Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken | |
| EP1380047B1 (de) | Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode | |
| EP2857832B1 (de) | Schichtsystem | |
| DE112011106034T5 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R020 | Patent grant now final |
Effective date: 20110309 |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |