DE102015209018B3 - Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken Download PDF

Info

Publication number
DE102015209018B3
DE102015209018B3 DE102015209018.3A DE102015209018A DE102015209018B3 DE 102015209018 B3 DE102015209018 B3 DE 102015209018B3 DE 102015209018 A DE102015209018 A DE 102015209018A DE 102015209018 B3 DE102015209018 B3 DE 102015209018B3
Authority
DE
Germany
Prior art keywords
mask
semiconductor substrate
regions
exposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015209018.3A
Other languages
English (en)
Inventor
Michael Grieb
Martin Rambach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015209018.3A priority Critical patent/DE102015209018B3/de
Application granted granted Critical
Publication of DE102015209018B3 publication Critical patent/DE102015209018B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere eines Mosfets, mit den Schritten: Erzeugen (1000, 2000) einer ersten Maske auf einem Halbleitersubstrat, insbesondere SiC, mittels Fotolithographie und selektivem Ätzen einer ersten Schicht eines ersten Materials, die auf eine Seite des Halbleitersubstrats aufgebracht ist, Prozessieren (1010, 2010) von ersten Bereichen des Halbleitersubstrats, die durch die erste Maske freigelegt sind, Erzeugen (1020, 2020) einer zweiten Maske auf dem Halbleitersubstrat mittels selektivem Ätzen einer ersten Schicht eines zweiten Materials, die auf die erste Maske aufgebracht ist, sodass eine zur ersten Maske invertierte zweite Maske erzeugt wird, Erzeugen (1030, 2030) von Spacern an Seitenwänden der zweiten Maske mittels selektivem Ätzen einer zweiten Schicht des zweiten Materials, die auf die zweite Maske aufgebracht ist, sodass eine dritte Maske erzeugt wird, und Prozessieren (1040, 2040) von dritten Bereichen des Halbleitersubstrats, die durch die dritte Maske freigelegt sind.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Siliziumkarbidhalbleiterbauelements und das Siliziumkarbidhalbleiterbauelement.
  • Das Dokument JP H11-274 173 A beschreibt ein Verfahren zur Herstellung eines Siliziumkarbidhalbleiters, bei welchem mittels mehrerer Masken prozessiert wird. Dazu wird das Maskenmaterial auf einer n-dotierte Siliziumkarbidepitaxieschicht geformt. Das Maskenmaterial weist eine Öffnung auf, dessen Seitenwände in einem vorgeschriebenen Bereich des Maskenmaterials angeschrägt sind. Durch die Öffnung wird eine Ionenimplantation durchgeführt, so dass eine p-dotierte Siliziumkarbidbasisregion und n+-dotierte Sourceregionen geformt werden. Auf diese Weise können sowohl die p-dotierten als auch die n+-dotierten Regionen mit derselben Maske hergestellt werden.
  • Leistungshalbleiter, insbesondere Leistungstransistoren, werden durch Aufbringen und Strukturieren verschiedener Schichten mit unterschiedlichen Eigenschaften erzeugt. Die Strukturierung der verschiedenen Schichten erfolgt mittels Fotolithographie. Dazu werden lichtempfindliche Lacke auf ein Halbleitersubstrat aufgebracht und mit Hilfe einer strukturierten Maske belichtet und entwickelt. Der auf diese Weise strukturierte Lack fungiert als Maske für die darunterliegenden Schichten. In Abhängigkeit des Fotolacks werden entweder die Bereiche unterhalb der Maske prozessiert, die von der Maske bedeckt sind oder freiliegend sind.
  • Nachteilig ist hierbei, dass die aufeinanderfolgenden Masken möglichst genau justiert werden müssen. In einem Siliziumprozess wird dazu eine erste Fotolithographie durchgeführt, sodass eine erste strukturierte Maske entsteht. Ausgehend von dieser Struktur können weitere Strukturen durch selbstjustierende Masken erzeugt werden. Diese selbstjustierenden Masken basieren auf dem sogenannten Spacerprinzip, d. h. die selbstjustierende Maske entspricht der ersten strukturierten Maske mit verändertem Öffnungsverhältnis.
  • Die Aufgabe der Erfindung besteht darin den Flächenbedarf eines Siliziumkarbidhalbleiterbauelements zu minimieren.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Erzeugen einer ersten Maske auf einem Halbleitersubstrat, insbesondere Siliziumkarbid. Die erste Maske wird dabei mittels Fotolithographie und selektivem Ätzen einer ersten Schicht eines ersten Materials erzeugt, wobei die erste Schicht des ersten Materials direkt auf eine Seite des Halbleitersubstrats aufgebracht ist. Unter dem Begriff selektives Ätzen werden dabei Ätzangriffe verstanden, die nur bestimmte Materialien ätzen können, d. h. die Ätzrate der Materialien ist signifikant unterschiedlich. Des Weiteren umfasst das erfindungsgemäße Verfahren das Prozessieren von ersten Bereichen, die durch die erste Maske freigelegt sind. Eine zweite Maske wird auf dem Halbleitersubstrat mittels selektivem Ätzen einer ersten Schicht eines zweiten Materials, die auf die erste Maske aufgebracht ist, und selektivem Ätzen der ersten Maske, erzeugt. Somit ist die zweite Maske zur ersten Maske invertiert. An den Seitenwänden der zweiten Maske werden mittels selektivem Ätzen einer zweiten Schicht des zweiten Materials, die auf die zweite Maske aufgebracht ist Spacer erzeugt. Bei dem Begriff Spacer handelt es sich oftmals um dünne vertikale Schichten, die bei der Herstellung von Halbleiterbauelementen benötigt werden. Diese Spacer bilden im Allgemeinen eine Schutzschicht, um das darunterliegende Material zu schützen. Mittels Spacer wird eine dritte Maske erzeugt. Des Weiteren werden dritte Bereiche des Halbleitermaterials prozessiert, die durch die dritte Maske freigelegt sind.
  • Der Vorteil ist hierbei, dass zur Erzeugung der horizontalen Veränderung der Ausgangsmaske keine weitere Fotolithographie notwendig ist, da sowohl die zweite als auch die dritte Maske selbstjustierend sind. Das bedeutet, dass beim Einsatz der selbstjustierenden und durch den Herstellungsprozess selbstproduzierten Maske keine weiteren Fotolithographievorhalte für Justagefehler benötigt werden. Dadurch werden die Strukturen in den Zellen verkleinert und ein minimaler Zell-Pitch erreicht. Außerdem wird die Anzahl der Fotolithographieschritte reduziert und die Fotolithographieschritte vereinfacht, da der Fotolithographieschritt lediglich auf einer planaren Schicht, die auf der Oberfläche des Halbleitersubstrats angeordnet ist, durchzuführen ist. Somit wird der Herstellungsprozess der Halbleiterbauelemente vereinfacht.
  • In einer weiteren Ausgestaltung werden beim Prozessieren der ersten Bereiche des Halbleitersubstrats Ionen implantiert. Dabei handelt es sich bevorzugt um p-dotierende Ionen.
  • In einer Weiterbildung werden beim Prozessieren der ersten Bereiche des Halbleitersubstrats im Wesentlichen vertikale Gräben erzeugt.
  • In einer weiteren Ausgestaltung werden Ionen in zweite Bereiche des Halbleitersubstrats implantiert, die durch die zweite Maske freigelegt sind. Dabei erzeugen die Ionen, die in die zweiten Bereiche des Halbleitersubstrats implantiert werden andere Raumladungsträger als die Ionen, die in die ersten Bereiche implantiert sind.
  • In einer Weiterbildung werden beim Prozessieren der dritten Bereiche im Wesentlichen vertikale Gräben erzeugt.
  • Vorteilhaft ist hierbei, dass sowohl ein Anschluss zum Kanal des Bauelements als auch vertikale Gräben als auch die Implantierung anderer Ionen kostengünstig und mit geringem Versatz realisiert werden können.
  • In einer weiteren Ausgestaltung werden an den Seitenwänden der Gräben und der dritten Maske Spacer erzeugt, die als vierte Maske fungieren.
  • Der Vorteil ist hierbei, dass die vierte Maske selbstjustierend ist, sodass der Versatz zu den vorhergehenden Masken gering ist.
  • In einer Weiterbildung werden in vierte Bereiche des Halbleitersubstrats, die durch die vierte Maske freiliegen, Ionen implantiert, die dritte Maske mittels selektivem Ätzen entfernt, ein Oxid am Boden der Gräben abgeschieden und ein Gateoxid sowie eine Gateelektrode aus Polysilizium in den Gräben erzeugt.
  • In einer weiteren Ausgestaltung wird eine fünfte Maske mittels Fotolithographie und selektivem Ätzen einer weiteren Schicht des ersten Materials, die planar auf der Oberfläche des Halbleitersubstrats angeordnet ist, erzeugt.
  • Vorteilhaft ist hierbei, dass die Fotolithographie auf planarer Oberfläche durchgeführt wird, sodass der Justagefehler gering ist.
  • In einer Weiterbildung werden fünfte Bereiche, die durch die fünfte Maske freigelegt werden selektiv geätzt. Spacer werden an den Seitenwänden der freiliegenden Gräben erzeugt und Metall auf die Oberfläche des Halbleitersubstrats abgeschieden.
  • Der Vorteil ist hierbei, dass zur Herstellung des Zellfelds eines Halbleiterbauelements, insbesondere eines Siliziumkarbid-Mosfets nur zwei Fotolithographieschritte notwendig sind, sodass sich der Herstellungsprozess verkürzt.
  • Ein erfindungsgemäßer Siliziumkarbid-Mosfet wird nach einem der erfindungsgemäßen Verfahren hergestellt.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
  • 1 ein Verfahren zur Herstellung eines Halbleiterbauelements mit Hilfe einer selbstjustierenden Maske,
  • 2a ein Zwischenprodukt des erfindungsgemäßen Verfahrens,
  • 2b ein weiteres Zwischenprodukt des erfindungsgemäßen Verfahrens,
  • 2c ein weiteres Zwischenprodukt des erfindungsgemäßen Verfahrens,
  • 2d ein weiteres Zwischenprodukt des erfindungsgemäßen Verfahrens,
  • 2e ein weiteres Zwischenprodukt des erfindungsgemäßen Verfahrens und
  • 3 ein Verfahren zur Herstellung eines SiC Mosfets mit Grabenstruktur.
  • 1 zeigt ein Verfahren zur Herstellung eines Halbleiterbauelements. Das Verfahren startet mit Schritt 1000 indem eine erste Schicht eines ersten Materials, die auf ein halbleitendes Substrat aufgebracht ist, mit Hilfe von Fotolithographie und anschließendem Ätzen strukturiert wird. Das bedeutet die strukturierte Schicht fungiert als eine erste Maske. Das erste Material weist dabei in Bezug auf die Ätzprozesse eine andere Selektivität auf als das halbleitende Substrat. In einem folgenden Schritt 1010 werden die freiliegenden Bereiche des halbleitenden Substrats, d. h. die Bereiche, die nicht von der ersten Maske verdeckt sind prozessiert. Dabei können in die freiliegenden Bereiche beispielsweise Ionen implantiert werden oder Gräben erzeugt werden, die Oberfläche des halbleitenden Materials durch Oxidation oder naßchemische Lösungen verändert werden und Oberflächenmodifikationen durch Adsorption von Elementen oder Molekülen eingestellt werden. In einem folgenden Schritt 1020 wird eine zweite Schicht eines zweiten Materials ganzflächig auf die erste Maske aufgebracht und strukturiert. Alternativ umfasst diese zweite Schicht erstes Material. Das zweite Material weist dabei in Bezug auf die Ätzprozesse eine andere Selektivität sowohl auf das erste Material als auch auf das halbleitende Substrat auf. Die Strukturierung erfolgt hierbei mit Hilfe eines selektiven Ätzprozesses, sodass eine zur fotolithographisch hergestellten ersten Maske invertierte zweite Maske entsteht. Optional kann nun das halbleitende Material in den freigelegten Bereichen bearbeitet werden. In einem folgenden Schritt 1030 werden Spacer an den Seitenwänden der zweiten Maske angeordnet. Dadurch kann die laterale Struktur der zweiten Maske verändert werden, d. h. es wird eine dritte Maske erzeugt ohne dass ein weiterer Fotolithographieschritt notwendig ist. Das bedeutet die dritte Maske ist selbstjustierend und während des Herstellungsverfahrens selbstproduziert. In einem folgenden Schritt 1040 werden die nun freiliegenden Bereiche des halbleitenden Substrats, d. h. die nicht von der dritten Maske verdeckt werden, prozessiert. In einem folgenden Schritt 1060 wird überprüft, ob zur Herstellung des Bauelements weitere laterale Veränderungen der dritten Maske notwendig sind. Ist dies der Fall, so wird das Verfahren mit dem Schritt 1030 fortgesetzt. Ist dies nicht der Fall so wird das Verfahren beendet. Alternativ kann das Verfahren mit Schritt 1020 fortgesetzt werden oder startet erneut, wenn weitere Prozessierungsschritte für die Herstellung des Halbleiterbauelements notwendig sind, die zwingend eine weitere fotolithographisch hergestellte Maske erfordern.
  • Ist dies der Fall, so wird das Verfahren mit dem optionalen Schritt 1030 bzw. dem Schritt 1040 fortgesetzt. Optional können dabei auch die Schritte zur Invertierung der Maske und der lateralen Veränderung der zweiten bzw. der dritten Maske mehrmals wiederholt werden. Das Verfahren ist dabei nicht auf zwei Fotolithographieprozesse beschränkt. Je nach herzustellendem Bauelement können weitere Fotolithographieschritte durchgeführt werden.
  • Alternativ können die Spacer bereits nach der Herstellung der ersten Maske erzeugt werden.
  • In einem Ausführungsbeispiel umfasst das halbleitende Substrat Siliziumkarbid SiC. Das erste Material umfasst Siliziumoxid und das zweite Material umfasst Polysilizium.
  • Die 2a2e zeigen ausgewählte Zwischenprodukte des erfindungsgemäßen Verfahrens aus 1 am Beispiel eines SiC Substrats. Die Vorrichtung 100 in 2a zeigt das Zwischenprodukt aus Schritt 1000 des Verfahrens. Die Vorrichtung 100 umfasst ein SiC n-Substrat 11. Auf dem SiC n-Substrat 11 ist eine SiC n-Epitaxieschicht 12 ganzflächig aufgebracht. Im oberen Drittel der SiC n-Epitaxieschicht 12 ist in diesem Beispiel ein p-dotierter Kanal 13 implantiert. Auf der SiC n-Epitaxieschicht 12 ist die erste Maske 14 angeordnet. Die erste Maske umfasst Siliziumoxid. Die Vorrichtung 101 in 2b zeigt das Zwischenprodukt aus Schritt 1010. Dabei sind in die durch die erste Maske 14 freiliegenden Bereiche p+ dotierende Ionen 15 implantiert. Dadurch wird sichergestellt, dass eine Verbindung zum p-dotierten Kanal 13 bereitgestellt wird. Die Vorrichtung 102 in 2c zeigt das Zwischenprodukt aus Schritt 1020, die zur ersten Maske 14 invertierte zweite Maske 16. Das Material der zweiten Maske 16 umfasst Polysilizium. Die erste Maske 14 ist nicht mehr vorhanden. Die Vorrichtung 103 in 2d zeigt das Zwischenprodukt aus Schritt 1030 bei dem an den Seitenwänden der zweiten Maske 16 Spacer angeordnet sind. Die Spacer umfassen das Material Siliziumoxid. Die Vorrichtung 104 in 2e zeigt das Zwischenprodukt aus Schritt 1040 in dem die Gräben, die den p-Kanal durchqueren und bis in die SiC n-Epitaxieschicht reichen, gezeigt sind.
  • 3 zeigt ein Verfahren zur Herstellung eines SiC-Mosfets mit Grabenstruktur am Beispiel eines n-Kanal Mosfets. Das SiC-Substrat umfasst n-dotiertes SiC mit einer n-dotierten SiC-Epitaxieschicht. In die SiC-Epitaxieschicht ist beabstandet zur Oberfläche ein p-dotierter Kanal implantiert. Das Verfahren startet mit einem Schritt 2000 indem die erste Schicht des ersten Materials, beispielsweise Siliziumoxid, auf die SiC-Epitaxieschicht aufgebracht und strukturiert wird. Die Strukturierung erfolgt hierbei mit Hilfe von Fotolithographie und Trockenätzen. Auf diese Weise wird die erste Maske erzeugt, die Bereiche der SiC-Epitaxieschicht verdeckt. In einem folgenden Schritt 2005 werden Spacer an den Seitenwänden der ersten Maske erzeugt. Dazu wird eine erste Schicht des zweiten Materials, z. B. Polysilizium, ganzflächig auf die erste Maske aufgebracht und mit Hilfe von Trockenätzen richtungsabhängig geätzt, sodass eine dünne Schicht des zweiten Materials an den Seitenwänden der ersten Maske angeordnet ist. Alternativ umfasst diese Schicht erstes Material. Die Spacer dienen als Schutzschicht für den folgenden Prozessierungsschritt 2010. In Schritt 2010 werden p dotierende Ionen in die freiliegenden Bereiche der SiC-Epitaxieschicht implantiert. Dadurch wird ein p+-Anschluss des n-Kanal Mosfets erzeugt. In einem folgenden Schritt 2011 wird die zweite Schicht des zweiten Materials ganzflächig auf die erste Maske mitsamt Spacer aufgebracht. In einem folgenden Schritt 2012 wird das zweite Material selektiv geätzt bis das zweite Material ungefähr die selbe Höhe aufweist wie das erste Material. In einem folgenden Schritt 2013 wird das erste Material selektiv geätzt. In einem folgenden Schritt 2014 wird eine Oxidation durchgeführt, sodass sich an der Oberfläche des übriggebliebenen zweiten Materials eine Oxidschicht bildet, die als Spacer fungiert. Das SiC-Substrat wird dabei aufgrund der geringen Oxidationsrate nicht verändert, sodass in einem folgenden Schritt 2020 die Oxidschicht selektiv mit Hilfe eines Ätzprozesses entfernt werden kann, sodass eine zur ersten, fotolithographisch hergestellten, Maske invertierte zweite Maske erzeugt wird. In einem folgenden Schritt 2021 werden n-dotierende Ionen in die durch die zweite Maske freigelegten Bereiche der SiC-Epitaxieschicht implantiert. In einem folgenden Schritt 2030 werden Spacer an den Seitenwänden des zweiten Materials bzw. zweiten Maske erzeugt, sodass eine dritte Maske erzeugt wird, die als selbstjustierende und durch bzw. während des Herstellungsprozesses selbstproduzierte Maske fungiert. In einem folgenden Schritt 2040 werden in den freiliegenden Bereichen Gräben durch selektives Ätzen des Substrats erzeugt. In einem folgenden Schritt 2041 werden Spacer an den Seitenwänden der Gräben bzw. der dritten Maske, die sowohl erstes als auch zweites Material aufweist, angeordnet, sodass eine vierte Maske erzeugt wird. Die vierte Maske ist selbstjustierend und ohne Fotolithographieschritt hergestellt. In einem folgenden Schritt 2042 wird eine weitere Implantation zur p-Dotierung durchgeführt, sodass in den Boden der Gräben p-dotierende Ionen eingefügt sind. In einem folgenden Schritt 2043 wird die dritte Maske mittels selektivem Ätzen entfernt. Dabei sind zwei Ätzschritte notwendig, da die dritte Maske sowohl das erste als auch das zweite Material aufweist. Alternativ kann eine nicht-selektive Ätzung durchgeführt werden. In einem folgenden Schritt 2044 wird ein Oxid in die Gräben abgeschieden. In einem folgenden Schritt 2045 wird das Gateoxid und das Gate-Polysilizium in den Gräben abgeschieden. In einem folgenden Schritt 2046 wird eine weitere Schicht des ersten Materials aufgebracht und in einem folgenden Schritt 2047 mittels Fotolithographie eine fünfte Maske erzeugt. In einem folgenden Schritt 2048 werden die Stellen selektiv geätzt, die durch die fünfte Maske freiliegen. Das bedeutet es wird das freiliegende Gate-Polysilizium und das Oxid geätzt. In einem folgenden Schritt 2049 werden Spacer aus dem ersten Material erzeugt, die an den Seitenwänden der freiliegenden Gräben angeordnet sind. In einem folgenden Schritt 2050 wird eine Vorder- und Rückseiten-Metallisierung durchgeführt, sodass ein SiC-Mosfet entsteht.
  • Der mit Hilfe des erfindungsgemäßen Verfahrens hergestellte Siliziumkarbid-Mosfet mit Grabenstruktur kann als Komponente in Invertern für Elektrofahrzeuge, Hybridfahrzeuge und weiteren elektrischen Maschinen verwendet werden. Des Weiteren ist eine Anwendung in Photovoltaikinvertern möglich.

Claims (10)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere eines Mosfets, mit den Schritten: • Erzeugen (1000, 2000) einer ersten Maske auf einem Halbleitersubstrat, insbesondere SiC, mittels Fotolithographie und selektivem Ätzen einer ersten Schicht eines ersten Materials, die auf eine Seite des Halbleitersubstrats aufgebracht ist, • Prozessieren (1010, 2010) von ersten Bereichen des Halbleitersubstrats, die durch die erste Maske freigelegt sind, • Erzeugen (1020, 2020) einer zweiten Maske auf dem Halbleitersubstrat mittels selektivem Ätzen einer ersten Schicht eines zweiten Materials, die auf die erste Maske aufgebracht ist, sodass eine zur ersten Maske invertierte zweite Maske erzeugt wird, • Erzeugen (1030, 2030) von Spacern an Seitenwänden der zweiten Maske mittels selektivem Ätzen einer zweiten Schicht des zweiten Materials, die auf die zweite Maske aufgebracht ist, sodass eine dritte Maske erzeugt wird, und • Prozessieren (1040, 2040) von dritten Bereichen des Halbleitersubstrats, die durch die dritte Maske freigelegt sind.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Prozessieren (1010, 2010) der ersten Bereiche des Halbleitersubstrats Ionen, insbesondere p dotierende Ionen, implantiert werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Prozessieren (1010, 2010) der ersten Bereiche des Halbleitersubstrats im Wesentlichen vertikalen Gräben erzeugt werden.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass Ionen in zweite Bereiche des Halbleitersubstrats, die durch die zweite Maske freigelegt sind, implantiert (2021) werden, wobei die Ionen, die in die zweiten Bereiche des Halbleitersubstrats implantiert werden andere Raumladungsträger erzeugen als die Ionen, die in die ersten Bereiche implantiert sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Prozessieren (1040, 2040) der dritten Bereiche im Wesentlichen vertikale Gräben erzeugt werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Spacer an den Seitenwänden der Gräben und der dritten Maske erzeugt werden, sodass eine vierte Maske erzeugt wird (2041).
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass Ionen in vierte Bereiche des Halbleitersubstrats implantiert werden, die dritte Maske mittels selektivem Ätzen entfernt wird, ein Oxid am Boden der Gräben abgeschieden wird und ein Gateoxid und eine Gateelektrode aus Polysilizium in den Gräben erzeugt werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass eine fünfte Maske mittels Fotolithographie und selektivem Ätzen (2047) einer weiteren Schicht des ersten Materials, die direkt auf der Oberfläche des Halbleitersubstrats angeordnet ist, erzeugt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass fünfte Bereiche, die durch die fünfte Maske freigelegt sind selektiv geätzt werden, Spacer an den Seitenwänden der freiliegenden Gräben erzeugt werden und Metall auf die Oberfläche des Halbleitersubstrats abgeschieden wird.
  10. Mosfet umfassend ein SiC-Substrat und eine Grabenstruktur, wobei der nach Anspruch 9 hergestellt wird.
DE102015209018.3A 2015-05-18 2015-05-18 Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken Active DE102015209018B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015209018.3A DE102015209018B3 (de) 2015-05-18 2015-05-18 Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015209018.3A DE102015209018B3 (de) 2015-05-18 2015-05-18 Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken

Publications (1)

Publication Number Publication Date
DE102015209018B3 true DE102015209018B3 (de) 2016-09-22

Family

ID=56853397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015209018.3A Active DE102015209018B3 (de) 2015-05-18 2015-05-18 Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken

Country Status (1)

Country Link
DE (1) DE102015209018B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923716B2 (en) 2019-09-13 2024-03-05 Milwaukee Electric Tool Corporation Power converters with wide bandgap semiconductors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274173A (ja) * 1998-03-20 1999-10-08 Denso Corp 炭化珪素半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274173A (ja) * 1998-03-20 1999-10-08 Denso Corp 炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923716B2 (en) 2019-09-13 2024-03-05 Milwaukee Electric Tool Corporation Power converters with wide bandgap semiconductors

Similar Documents

Publication Publication Date Title
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114485B4 (de) Halbleitervorrichtung und verfahren
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102016105520B4 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE102011003843A1 (de) SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE112009000651T5 (de) Durchdringendes Implantieren zum Bilden einer Halbleitereinheit
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE112016000050T5 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE10262313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE112010003053B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102016114913A1 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102015209018B3 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE102016100128A1 (de) LDMOS-Hochspannungstransistor und Verfahren zu dessen Herstellung
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE102014100867A1 (de) Verfahren zur Bearbeitung eines Trägers, Verfahren zur Herstellung einer Ladungsspeicherzelle, Verfahren zur Bearbeitung eines Chips und Verfahren zum elektrischen Kontaktieren einer Abstandhalterstruktur
DE19723330B4 (de) Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor
EP3042391A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat
DE102017100414B4 (de) Halbleiterbauteil und verfahren
DE102004025112B4 (de) Verfahren zur Implantierung eines Halbleiterwafers und integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final