DE112016000050T5 - Verfahren zur Herstellung eines Splitgate-Leistungsbauelements - Google Patents

Verfahren zur Herstellung eines Splitgate-Leistungsbauelements Download PDF

Info

Publication number
DE112016000050T5
DE112016000050T5 DE112016000050.2T DE112016000050T DE112016000050T5 DE 112016000050 T5 DE112016000050 T5 DE 112016000050T5 DE 112016000050 T DE112016000050 T DE 112016000050T DE 112016000050 T5 DE112016000050 T5 DE 112016000050T5
Authority
DE
Germany
Prior art keywords
insulating film
split
gate
etched
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016000050.2T
Other languages
English (en)
Other versions
DE112016000050B4 (de
Inventor
Zhendong Mao
Lei Liu
Wei Liu
Minzhi Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Oriental Semiconductor Co Ltd
Original Assignee
Suzhou Oriental Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201510182461.XA external-priority patent/CN104916544B/zh
Priority claimed from CN201510323899.5A external-priority patent/CN104952718B/zh
Application filed by Suzhou Oriental Semiconductor Co Ltd filed Critical Suzhou Oriental Semiconductor Co Ltd
Publication of DE112016000050T5 publication Critical patent/DE112016000050T5/de
Application granted granted Critical
Publication of DE112016000050B4 publication Critical patent/DE112016000050B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf die Technik zur Herstellung von Halbleiter-Leistungsbauelementen, insbesondere auf ein Verfahren zur Herstellung eines Splitgate-Leistungsbauelements. Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Splitgate-Leistungsbauelements wird während der Erzeugung einer Steuergate-Kerbe durch Ätzen durch einen zusätzlichen quergerichteten Ätzvorgang eine unterhalb eines ersten Isolierfilms befindliche querlaufende Einbuchtung der Steuergate-Kerbe erzeugt wird. Dadurch kann erreicht werden, dass nach dem Abscheiden eines ersten elektrisch leitfähigen Films dieser unmittelbar mittels des ersten Isolierfilms als Maske so geätzt wird, dass ein Steuergate entsteht. Mit der Erfindung wird ein vereinfachter, zuverlässiger, leicht steuerbarer Prozessablauf ermöglicht, was zur erheblichen Erhöhung der Produktausbeute von Splitgate-Leistungsbauelementen beiträgt. Die Erfindung eignet sich insbesondere zur Herstellung von 25 V–200 V Halbleiter-Leistungsbauelementen.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf die Technik zur Herstellung von Halbleiter-Leistungsbauelementen, insbesondere auf ein Verfahren zur Herstellung eines Splitgate-Leistungsbauelements.
  • Technischer Hintergrund
  • Wegen der ständigen Entwicklung der Mikroelektronik ersetzen Halbleiter-Leistungsbauelemente aufgrund hoher Eingangsimpedanz, geringer Verluste, schneller Schaltgeschwindigkeit, Freiheit von Sekundärdurchbrüchen, breiten betriebsicheren Funktionsbereiches, guten dynamischen Verhaltens, leichter Kopplungsmöglichkeit mit der jeweiligen vorigen Stufe zur Starkstromerzeugung, hoher Umsetzungseffizienz usw. nach und nach bipolare Bauteile und gehören zu den heutzutage am meisten untersuchten und entwickelten Leistungsbauelementen. Mit Splitgate-Leistungsbauelementen als Vorzugsstruktur der Halbleiter-Leistungsbauelemente kann die parasitäre Kapazität zwischen Steuergate und Drain-Zone verringert, der dynamische Leistungsverbrauch des jeweiligen Bauelements reduziert und die Schaltgeschwindigkeit erhöht werden. Ein typisches, derzeit bekanntes Verfahren zur Herstellung eines Splitgate-Leistungsbauelements umfasst das Erzeugen einer Steuergate-Kerbe in einer Substrat-Epitaxieschicht 100 und das anschließende Erzeugen jeweils eines Steuergates 105 im Bereich der beiden Seitenkanten der Steuergate-Kerbe durch Abscheiden und Rückätzen einer elektrisch leitenden Schicht, siehe hierzu 1a. Danach wird, wie aus 1b ersichtlich, ein Isolierfilm abgeschieden und rückgeätzt, um das Steuergate 105 zu überdecken und dadurch eine Seitenwand des Isolierfilms 201 zu erzeugen, entlang deren Rand dann die Substrat-Epitaxieschicht so geätzt wird, dass eine Splitgate-Kerbe entsteht.
  • Bei dem oben beschriebenen Verfahren zur Herstellung eines Splitgate-Leistungsbauelements sind jedoch folgende Probleme zu beobachten: Zum einen besitzt das Steuergate 105 eine verhältnismäßig geringe Breite in Querrichtung, was die Erzeugung von Kontaktlöchern des Steuergates erschwert. Andererseits ist beim Erzeugen der Seitenwand des Isolierfilms 201 durch Rückätzen ein oberhalb des Steuergates 105 befindlicher Abschnitt der Seitenwand des Isolierfilms leicht mitzuätzen, wodurch das Steuergate 105 nicht mehr ausreichend geschützt wird. Daraus ergeben sich insgesamt ein schwer zu steuernder Herstellungsprozess von Splitgate-Leistungsbauelementen und eine damit verbundene niedrige Produktionsausbeute.
  • Offenbarung der Erfindung
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Splitgate-Leistungsbauelements anzubieten, mit dem die Nachteile des Stands der Technik überwunden werden können und sich ein zuverlässiger, einfach steuerbarer Herstellungsprozess von Splitgate-Leistungsbauelementen mit einer hohen Ausbeute gewährleisten lässt.
  • Erfindungsgemäß wird ein erstes Verfahren zur Herstellung eines Splitgate-Leistungsbauelements vorgeschlagen, das folgende Schritte umfasst:
  • Schritt 1: Zunächst wird auf einer Substrat-Epitaxieschicht eines ersten Dotierungstyps ein erster Isolierfilm erzeugt, anschließend ein erster Fotoätzvorgang durchgeführt und danach der erste Isolierfilm geätzt, um in dem ersten Isolierfilm eine Öffnung des ersten Isolierfilms zu erzeugen;
  • Schritt 2: Es wird die Substrat-Epitaxieschicht mittels des ersten Isolierfilms als Maske geätzt, um in der Substrat-Epitaxieschicht eine Steuergate-Kerbe zu erzeugen, deren beide Seitenkanten sich bis zur Unterseite des ersten Isolierfilms beidseitig der Öffnung des ersten Isolierfilms erstrecken, so dass eine unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung entsteht;
  • Schritt 3: Es wird auf der Oberfläche der Steuergate-Kerbe ein zweiter Isolierfilm erzeugt und dann ein erster elektrisch leitfähiger Film abgeschieden, wobei der erste elektrisch leitfähige Film mindestens die im Bereich der beiden Seitenkanten der Steuergate-Kerbe unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung vollständig ausfüllt;
  • Schritt 4: Es wird der oberhalb des ersten Isolierfilms befindliche erste elektrisch leitfähige Film abgeätzt, wobei der erste elektrisch leitfähige Film entlang dem Rand der Öffnung des ersten Isolierfilms weiter so geätzt wird, dass im Bereich der beiden Seitenkanten der Steuergate-Kerbe ein Steuergate erzeugt wird;
  • Schritt 5: Es wird der dabei exponierte zweite Isolierfilm geätzt, anschließend ein dritter Isolierfilm abgeschieden und rückgeätzt, um an einer Flanke des Steuergates eine Seitenwand des dritten Isolierfilms zu erzeugen, und danach die Substrat-Epitaxieschicht entlang der Seitenkante der Seitenwand des dritten Isolierfilms so geätzt, dass eine Splitgate-Kerbe entsteht;
  • Schritt 6: Auf der Oberfläche der Splitgate-Kerbe wird ein vierter Isolierfilm erzeugt;
  • Schritt 7: Zunächst wird die Seitenwand des dritten Isolierfilms geätzt, um dann auf der Oberfläche des dabei exponierten Steuergates einen fünften Isolierfilm zu erzeugen;
  • Schritt 8: Es wird ein zweiter elektrisch leitfähiger Film abgeschieden und rückgeätzt, um in der Splitgate-Kerbe ein Splitgate zu erzeugen, dessen Oberfläche etwas tiefer als die Oberfläche der Substrat-Epitaxieschicht liegt;
  • Schritt 9: Zunächst wird der erste Isolierfilm geätzt, anschließend eine Ionenimplantation eines zweiten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht einen Kanalbereich zu erzeugen, und danach ein zweiter Fotoätzvorgang und eine Ionenimplantation des ersten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht eine Source-Zone zu erzeugen;
  • Schritt 10: Es wird ein sechster Isolierfilm abgeschieden und ein dritter Fotoätzvorgang durchgeführt, um ein Kontaktlochmuster zu erzeugen, anschließend der sechste Isolierfilm zum Erzeugen von Kontaktlöchern geätzt und danach eine Ionenimplantation des zweiten Dotierungstyps durchgeführt und eine Metallschicht abgeschieden, um einen ohmschen Kontakt herzustellen;
  • Schritt 11: Es wird ein vierter Fotoätzvorgang durchgeführt und dann die Metallschicht geätzt, um eine Source-Elektrode, eine Steuergate-Elektrode und eine Splitgate-Elektrode zu erzeugen.
  • Weitere bevorzugte Ausgestaltungen des oben beschriebenen ersten erfindungsgemäßen Verfahrens zur Herstellung eines Splitgate-Leistungsbauelements sind wie folgt:
    Der erste Isolierfilm besteht aus Siliziumoxid oder Siliziumnitrid.
  • Der dritte Isolierfilm besteht aus Siliziumnitrid.
  • Sowohl der zweite Isolierfilm als auch der vierte Isolierfilm und der fünfte Isolierfilm bestehen aus Siliziumoxid.
  • Der sechste Isolierfilm besteht aus Quarzglas, Boro-Phosphorsilikatglas oder Phosphorsilikatglas.
  • Bei dem Steuergate handelt es sich um ein Polysilizium-Gate oder ein Metall-Gate.
  • Der zweite elektrisch leitfähige Film besteht aus Polysilizium.
  • Es handelt sich bei dem ersten Dotierungstyp um eine n-Dotierung und bei dem zweiten Dotierungstyp um eine p-Dotierung.
  • Es handelt sich bei dem ersten Dotierungstyp um eine p-Dotierung und bei dem zweiten Dotierungstyp um eine n-Dotierung.
  • Erfindungsgemäß wird ein zweites Verfahren zur Herstellung eines Splitgate-Leistungsbauelements vorgeschlagen, das folgende Schritte umfasst:
  • Schritt 1: Zunächst wird auf einer Substrat-Epitaxieschicht eines ersten Dotierungstyps ein erster Isolierfilm erzeugt, anschließend ein erster Fotoätzvorgang durchgeführt und danach der erste Isolierfilm geätzt, um in dem ersten Isolierfilm eine Öffnung des ersten Isolierfilms zu erzeugen;
  • Schritt 2: Es wird die Substrat-Epitaxieschicht mittels des ersten Isolierfilms als Maske geätzt, um in der Substrat-Epitaxieschicht eine Steuergate-Kerbe zu erzeugen, deren beide Seitenkanten sich bis zur Unterseite des ersten Isolierfilms beidseitig der Öffnung des ersten Isolierfilms erstrecken, so dass eine unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung entsteht;
  • Schritt 3: Es wird auf der Oberfläche der Steuergate-Kerbe ein zweiter Isolierfilm erzeugt und dann ein erster elektrisch leitfähiger Film abgeschieden, wobei der erste elektrisch leitfähige Film mindestens die im Bereich der beiden Seitenkanten der Steuergate-Kerbe unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung vollständig ausfüllt;
  • Schritt 4: Es wird der oberhalb des ersten Isolierfilms befindliche erste elektrisch leitfähige Film abgeätzt und anschließend der erste elektrisch leitfähige Film entlang dem Rand der Öffnung des ersten Isolierfilms weiter so geätzt, dass im Bereich der beiden Seitenkanten der Steuergate-Kerbe ein Steuergate erzeugt wird;
  • Schritt 5: Es wird der dabei exponierte zweite Isolierfilm geätzt und anschließend die Substrat-Epitaxieschicht mittels des ersten Isolierfilms als Maske weiter so geätzt, dass innerhalb der Substrat-Epitaxieschicht eine Splitgate-Kerbe entsteht;
  • Schritt 6: Auf der Oberfläche des Steuergates und der Splitgate-Kerbe wird ein dritter Isolierfilm erzeugt;
  • Schritt 7: Es wird ein zweiter elektrisch leitfähiger Film abgeschieden und rückgeätzt, um in der Splitgate-Kerbe ein Splitgate zu erzeugen, dessen Oberfläche etwas tiefer als die Oberfläche der Substrat-Epitaxieschicht liegt;
  • Schritt 8: Es werden jeweils der dritte Isolierfilm und der erste Isolierfilm geätzt und dann wird eine Ionenimplantation eines zweiten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht einen Kanalbereich zu erzeugen;
  • Schritt 9: Es werden ein zweiter Fotoätzvorgang und dann eine Ionenimplantation des ersten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht eine Source-Zone zu erzeugen;
  • Schritt 10: Es wird ein vierter Isolierfilm abgeschieden und dann ein dritter Fotoätzvorgang durchgeführt, anschließend der vierte Isolierfilm zum Erzeugen von Kontaktlöchern geätzt und danach eine Ionenimplantation des zweiten Dotierungstyps durchgeführt und eine Metallschicht abgeschieden, um einen ohmschen Kontakt herzustellen;
  • Schritt 11: Es wird ein vierter Fotoätzvorgang durchgeführt und dann die Metallschicht geätzt, um eine Source-Elektrode, eine Steuergate-Elektrode und eine Splitgate-Elektrode zu erzeugen.
  • Weitere bevorzugte Ausgestaltungen des oben beschriebenen zweiten erfindungsgemäßen Verfahrens zur Herstellung eines Splitgate-Leistungsbauelements sind wie folgt: Der erste Isolierfilm besteht aus Siliziumoxid oder Siliziumnitrid.
  • Der zweite Isolierfilm besteht aus Siliziumoxid.
  • Der dritte Isolierfilm besteht aus Siliziumoxid und besitzt eine Dicke von 200–1000 nm.
  • Der vierte Isolierfilm besteht aus Quarzglas, Boro-Phosphorsilikatglas oder Phosphorsilikatglas.
  • Bei dem Steuergate handelt es sich um ein Polysilizium-Gate oder ein Metall-Gate.
  • Der zweite elektrisch leitfähige Film besteht aus Polysilizium.
  • Es handelt sich bei dem ersten Dotierungstyp um eine n-Dotierung und bei dem zweiten Dotierungstyp um eine p-Dotierung.
  • Es handelt sich bei dem ersten Dotierungstyp um eine p-Dotierung und bei dem zweiten Dotierungstyp um eine n-Dotierung.
  • Dem Stand der Technik gegenüber bietet die Erfindung folgende wesentliche Vorteile:
    Das erste erfindungsgemäße Verfahren zur Herstellung eines Splitgate-Leistungsbauelements stellt eine bei gegrabenen Splitgate-Leistungsbauelementen verwendbare erste Variante bereit, bei der während der Erzeugung einer Steuergate-Kerbe durch Ätzen durch einen zusätzlichen quergerichteten Ätzvorgang eine unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung der Steuergate-Kerbe erzeugt wird. Dadurch kann erreicht werden, dass nach dem Abscheiden eines ersten elektrisch leitfähigen Films dieser unmittelbar mittels des ersten Isolierfilms als Maske so geätzt wird, dass ein Steuergate entsteht. Damit ist ein insgesamt vereinfachter, zuverlässiger, leicht steuerbarer Prozessablauf verbunden, was zu einer erheblichen Erhöhung der Produktausbeute von gegrabenen Splitgate-Leistungsbauelementen führen kann.
  • Das zweite erfindungsgemäße Verfahren zur Herstellung eines Splitgate-Leistungsbauelements stellt eine bei gegrabenen Splitgate-Leistungsbauelementen verwendbare zweite Variante bereit, bei der nach dem Erzeugen eines Steuergates durch Ätzen die Substrat-Epitaxieschicht unmittelbar mittels des ersten Isolierfilms als Maske so geätzt, dass eine Splitgate-Kerbe entsteht. In diesem Ätzvorgang wird das Steuergate teilweise geätzt, so dass die Breite des Steuergates reduziert und die Anforderung an die Ätzgenauigkeit der Kontaktlöcher der Steuergate-Elektrode erhöht wird. Nach dem Erzeugen der Splitgate-Kerbe wird unmittelbar ein dicker dritter Isolierfilm abgeschieden, der die Oberfläche des Steuergates und der Splitgate-Kerbe überdeckt, um die durch mögliche Ausrichtungsfehler der Kontaktlöcher der Steuergate-Elektrode bedingte Beeinflussung zu vermindern und somit die Anforderung an die Ätzgenauigkeit der Kontaktlöcher der Steuergate-Elektrode zu vereinfachen. Daraus ergibt sich ebenfalls ein insgesamt einfacher, zuverlässiger, leicht steuerbarer Prozessablauf, womit eine wesentliche Erhöhung der Produktionsausbeute von Splitgate-Leistungsbauelementen verbunden ist.
  • Das erste und zweite erfindungsgemäße Verfahren zur Herstellung eines Splitgate-Leistungsbauelements eignen sich insbesondere zur Herstellung von 25 V–200 V Halbleiter-Leistungsbauelementen.
  • Darstellung der Abbildungen
  • Es zeigen
  • 1a und 1b in schematischer Teilansicht den Prozessablauf eines Verfahrens zur Herstellung eines gegrabenen Splitgate-Leistungsbauelements nach dem Stand der Technik,
  • 2 bis 10 in schematischer Darstellung den Prozessablauf eines Ausführungsbeispiels eines ersten erfindungsgemäßen Verfahrens zur Herstellung eines Splitgate-Leistungsbauelements und
  • 11 bis 15 in schematischer Darstellung den Prozessablauf eines Ausführungsbeispiels eines zweiten erfindungsgemäßen Verfahrens zur Herstellung eines Splitgate-Leistungsbauelements.
  • Konkrete Ausführungsformen
  • Im Folgenden werden konkrete Ausführungsformen der Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben.
  • Zum besseren Verständnis der Erfindung sind die einzelnen Schichten und Bereiche jeweils mit einer vergrößerten Dicke, d. h. nicht in ihrer tatsächlichen Größe, dargestellt. Obwohl das jeweilige Bauelement nicht maßstabsgetreu dargestellt ist, wird dabei die relative Position zwischen den einzelnen Bereichen und den jeweils zugeordneten Strukturen, insbesondere die Übereinander- bzw. Nebeneinanderanordnung der Strukturen, vollständig wiedergegeben. Darüber hinaus wird darauf hingewiesen, dass die nachstehend erläuterten Ausführungsbeispiele der Erfindung nicht auf die in den Zeichnungen dargestellte und angegebene Form der Bereiche beschränkt sind, sondern auch tatsächlich erhaltene Formen, wie beispielsweise herstellungsbedingte Abweichungen, mit umfassen.
  • 2 bis 10 zeigen den Prozessablauf eines Ausführungsbeispiels eines ersten erfindungsgemäßen Verfahrens zur Herstellung eines Splitgate-Leistungsbauelements mit folgenden Schritten: Wie in 2 dargestellt ist, wird zunächst oberhalb einer Drain-Zone 300 eines ersten Dotierungstyps eine Substrat-Epitaxieschicht 301 des ersten Dotierungstyps und oberhalb der Substrat-Epitaxieschicht 301 wiederum ein erster Isolierfilm 400 erzeugt, anschließend ein erster Fotoätzvorgang durchgeführt, um die Position einer Steuergate-Kerbe zu definieren, und danach der erste Isolierfilm 400 geätzt, um innerhalb des ersten Isolierfilms 400 eine Öffnung des ersten Isolierfilms 410 zu erzeugen.
  • Bei dem ersten Isolierfilm 400 kann es sich sowohl um Siliziumoxid oder Siliziumnitrid als auch um einen Schichtstapel aus Siliziumoxid und Siliziumnitrid handeln, wie z. B. ein Isolierfilm in ONO-Bauweise, bestehend aus einer ersten Oxidschicht, einer zweiten Nitridschicht und einer dritten Oxidschicht, welche sequenziell übereinander aufgetragen werden.
  • Als nächster Schritt gemäß 3 wird die Substrat-Epitaxieschicht 301 mittels des ersten Isolierfilms 400 als Maske geätzt, um in der Substrat-Epitaxieschicht 301 eine Steuergate-Kerbe 500 zu erzeugen. Hierbei kann durch einen zusätzlichen quergerichteten Ätzvorgang eine unterhalb des ersten Isolierfilms 400 befindliche querlaufende Einbuchtung der Steuergate-Kerbe 500 erzeugt werden, wobei die querlaufende Einbuchtung eine Breite in Querrichtung a besitzt.
  • Nachfolgend wird, wie in 4 erkennbar, zunächst auf der Oberfläche der Steuergate-Kerbe ein zweiter Isolierfilm 302 erzeugt und dann ein erster elektrisch leitfähiger Film 600 abgeschieden, wobei der erste elektrisch leitfähige Film 600 mindestens die im Bereich der beiden Seitenkanten der Steuergate-Kerbe 500 unterhalb des ersten Isolierfilms 400 befindliche querlaufende Einbuchtung vollständig ausfüllen soll. Im vorliegenden Ausführungsbeispiel füllt der erste elektrisch leitfähige Film 600 die Steuergate-Kerbe 500 vollständig aus.
  • Als Werkstoff für den zweiten Isolierfilm 302 wird vorzugsweise Siliziumoxid und für den ersten elektrisch leitfähigen Film 600 Polysilizium oder Metall eingesetzt.
  • In einem nächsten Schritt, wie er in 5 dargestellt ist, wird zunächst der oberhalb des ersten Isolierfilms 400 befindliche erste elektrisch leitfähige Film 600 abgeätzt und dann der erste elektrisch leitfähige Film 600 entlang dem Rand der Öffnung des ersten Isolierfilms 410 weiter so geätzt, dass im Bereich der beiden Seitenkanten der Steuergate-Kerbe jeweils ein Steuergate 303 mit einer Breite in Querrichtung a erzeugt wird. Dabei soll die Breite in Querrichtung a des Steuergates 303 so bemessen sein, dass eine spätere Erzeugung von Kontaktlöchern des Steuergates möglich ist. Eine zu geringe Breite in Querrichtung a des Steuergates 303 würde nämlich die Erzeugung von Kontaktlöchern des Steuergates erschweren oder sogar unmöglich machen.
  • Wie aus 6 hervorgeht, wird zunächst der dabei exponierte zweite Isolierfilm 302 abgeätzt, anschließend ein dritter Isolierfilm abgeschieden und rückgeätzt, um an einer Flanke des exponierten Steuergates 303 eine Seitenwand des dritten Isolierfilms 401 zu erzeugen, und danach die Substrat-Epitaxieschicht 301 entlang der Seitenkante der Seitenwand des dritten Isolierfilms 401 so geätzt, dass eine Splitgate-Kerbe entsteht. Die Seitenwand des dritten Isolierfilms 401 besteht hier bevorzugterweise aus Siliziumnitrid.
  • Im obenstehenden Schritt wird die Splitgate-Kerbe durch ein selbstausrichtendes Ätzen der Substrat-Epitaxieschicht 301 mittels der Seitenwand des dritten Isolierfilms 401 als Maske erzeugt. Dadurch, dass die Erzeugung der Steuergate-Kerbe und der Splitgate-Kerbe von einer und derselben Maske für das Ätzen der Steuergate-Kerbe Gebrauch macht, kann die Bearbeitung des Bauelements vereinfacht und der finanzieller Aufwand herabgesetzt werden.
  • Im Anschluss daran wird zunächst, wie 7 zeigt, auf der Oberfläche der Splitgate-Kerbe ein vierter Isolierfilm 304 vorzugsweise aus Siliziumoxid erzeugt, und dann, wie in 8 dargestellt, die Seitenwand des dritten Isolierfilms 401 abgeätzt, um auf der Oberfläche des dabei exponierten Steuergates 303 einen fünften Isolierfilm 305 vorzugsweise aus Siliziumoxid zu erzeugen.
  • Als nächster Schritt gemäß 9 wird die so gebildete Struktur durch Abscheiden und Rückätzen eines zweiten elektrisch leitfähigen Films überdeckt, um in der Splitgate-Kerbe ein Splitgate 306 zu erzeugen, dessen Oberfläche etwas tiefer als die Oberfläche der Substrat-Epitaxieschicht 301 liegen soll. Als bevorzugter Werkstoff für das Splitgate 306 wird dotiertes Polysilizium gewählt.
  • In einem nächsten Schritt, wie er der 10 zu entnehmen ist, wird zunächst der erste Isolierfilm 400 abgeätzt und durch Oxidieren eine dünne Oxidschicht 307 zur Wiederherstellung der Oberfläche der Substrat-Epitaxieschicht 301 erzeugt, anschließend eine Ionenimplantation eines zweiten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht 301 einen Kanalbereich 308 zu erzeugen, wobei der Boden des Kanalbereiches 308 vorzugsweise im gleichen Niveau wie der Boden der Steuergate-Kerbe liegt, und danach ein zweiter Fotoätzvorgang zum Definieren der Position einer Source-Zone und eine Ionenimplantation des ersten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht 301 eine Source-Zone 309 zu erzeugen. Es wird dann die so gebildete Struktur durch Abscheiden eines sechsten Isolierfilms 310 überdeckt und ein dritter Fotoätzvorgang durchgeführt, um ein Kontaktlochmuster zu erzeugen, anschließend der sechste Isolierfilm 310 zum Erzeugen von Kontaktlöchern geätzt und schließlich eine Ionenimplantation des zweiten Dotierungstyps durchgeführt und eine Metallschicht 311 abgeschieden, um einen ohmschen Kontakt herzustellen. Hierbei besteht der sechste Isolierfilm 310 aus Quarzglas, Boro-Phosphorsilikatglas oder Phosphorsilikatglas.
  • Erfindungsgemäß steht der zweite Dotierungstyp dem ersten Dotierungstyp entgegen. Das heißt, der zweite Dotierungstyp ist eine p-Dotierung, wenn als erster Dotierungstyp eine n-Dotierung vorgesehen ist. Umgekehrt handelt es sich bei dem zweiten Dotierungstyp um eine n-Dotierung, wenn der erste Dotierungstyp eine p-Dotierung ist.
  • Schließlich wird ein vierter Fotoätzvorgang durchgeführt und die Metallschicht geätzt, um eine Source-Elektrode, eine Steuergate-Elektrode und eine Splitgate-Elektrode zu erzeugen.
  • Bevorzugterweise lässt sich die Drain-Zone 300 nach dem Erzeugen der Source-Elektrode, der Steuergate-Elektrode und der Splitgate-Elektrode durch eine Ionenimplantation in der Substrat-Epitaxieschicht 301 erzeugen, woraufhin eine Metallschicht zum Erzeugen einer Drain-Elektrode abgeschieden wird.
  • 11 bis 15 zeigen den Prozessablauf eines Ausführungsbeispiels eines zweiten erfindungsgemäßen Verfahrens zur Herstellung eines Splitgate-Leistungsbauelements mit folgenden Schritten:
    In einem ersten Schritt wird gemäß dem in 2 und 3 dargestellten Verfahren zunächst innerhalb der Substrat-Epitaxieschicht 301 eine Steuergate-Kerbe 500 erzeugt, anschließend auf der Oberfläche der Steuergate-Kerbe ein zweiter Isolierfilm 302 erzeugt und danach die so gebildete Struktur durch Abscheiden eines ersten elektrisch leitfähigen Films 600 überdeckt, wobei der erste elektrisch leitfähige Film 600 mindestens die im Bereich der beiden Seitenkanten der Steuergate-Kerbe 500 unterhalb des ersten Isolierfilms 400 befindliche querlaufende Einbuchtung vollständig ausfüllen soll, siehe hierzu 11.
  • Als Werkstoff für den zweiten Isolierfilm 302, dessen Dicke im Bereich von 10–50 nm liegt, wird vorzugsweise Siliziumoxid und für den ersten elektrisch leitfähigen Film 600 Polysilizium oder Metall eingesetzt.
  • In einem nächsten Schritt, wie er in 12 gezeigt ist, wird zunächst der oberhalb des ersten Isolierfilms 400 befindliche erste elektrisch leitfähige Film 600 abgeätzt und dann der erste elektrisch leitfähige Film 600 entlang dem Rand der Öffnung des ersten Isolierfilms 410 weiter so geätzt, dass im Bereich der beiden Seitenkanten der Steuergate-Kerbe jeweils ein Steuergate 303 mit einer Breite in Querrichtung a erzeugt wird. Im Anschluss daran wird der dabei exponierte zweite Isolierfilm 302 geätzt und die Substrat-Epitaxieschicht 301 mittels des ersten Isolierfilms 400 als Maske entlang der Seitenkante des Steuergates 303 so geätzt, dass eine Splitgate-Kerbe entsteht.
  • Nachfolgend wird, wie in 13 erkennbar, ein dritter Isolierfilm 304 abgeschieden, der die Oberfläche des Steuergates 303 und der Splitgate-Kerbe überdeckt. Hierbei besteht der dritte Isolierfilm 304 vorzugsweise aus Siliziumoxid und hat eine Dicke, die nicht geringer als die Hälfte der Breite der Splitgate-Kerbe sein soll und bevorzugt 200–1000 nm beträgt.
  • Als nächster Schritt gemäß 14 wird die so gebildete Struktur durch Abscheiden und Rückätzen eines zweiten elektrisch leitfähigen Films überdeckt, um in der Splitgate-Kerbe ein Splitgate 306 zu erzeugen, dessen Oberfläche etwas tiefer als die Oberfläche der Substrat-Epitaxieschicht 301 liegen soll. Als bevorzugter Werkstoff für das Splitgate 306 wird dotiertes Polysilizium gewählt.
  • Schließlich werden, wie sich aus 15a und 15b ergibt, zunächst der exponierte dritte Isolierfilm 304 und der erste Isolierfilm 400 abgeätzt und dann wird durch Oxidieren eine dünne Oxidschicht 307 zur Wiederherstellung der Oberfläche der Substrat-Epitaxieschicht 301 erzeugt, anschließend eine Ionenimplantation eines zweiten Dotierungstypsdurchgeführt, um in der Substrat-Epitaxieschicht 301 einen Kanalbereich 308 zu erzeugen, wobei der Boden des Kanalbereiches 308 vorzugsweise im gleichen Niveau wie der Boden der Steuergate-Kerbe liegt, und danach ein zweiter Fotoätzvorgang zum Definieren der Position einer Source-Zone und eine Ionenimplantation des ersten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht 301 eine Source-Zone 309 zu erzeugen. Es wird dann die so gebildete Struktur durch Abscheiden eines vierten Isolierfilms 310 aus Quarzglas, Boro-Phosphorsilikatglas oder Phosphorsilikatglas überdeckt und ein dritter Fotoätzvorgang durchgeführt, um ein Kontaktlochmuster zu erzeugen, anschließend der vierte Isolierfilm 310 zum Erzeugen von Kontaktlöchern geätzt und danach eine Ionenimplantation des zweiten Dotierungstyps durchgeführt und eine Metallschicht 311 abgeschieden, um einen ohmschen Kontakt herzustellen.
  • In 15a ist die ohmsche Kontaktstruktur bei den Kontaktlöchern der Source-Elektrode und in 15b die ohmsche Kontaktstruktur bei den Kontaktlöchern der Steuergate-Elektrode dargestellt. Bei einem erfindungsgemäß hergestellten Splitgate-Leistungsbauelement besitzt der sich zwischen Splitgate und Steuergate befindende vierte Isolierfilm 304 eine verhältnismäßig große Dicke, so dass sich die Zuverlässigkeit des Bauelements selbst dann nicht beeinträchtigen lässt, wenn die Kontaktlöcher der Steuergate-Elektrode wegen einer Fehlausrichtung oberhalb des vierten Isolierfilms 304 liegen. Dadurch wird die Beeinflussung der Zuverlässigkeit eines Bauelements durch mögliche Ausrichtungsfehler der Kontaktlöcher der Steuergate-Elektrode vermindert und somit auch der technische Aufwand verringert.
  • Alles, worauf bei der Beschreibung der konkreten Ausführungsformen der Erfindung nicht eingegangen wurde, gehört zur bekannten Technik auf diesem Gebiet und kann der bekannten Technik gemäß ausgeführt werden.
  • Wiederholte Versuche haben gezeigt, dass sich die vorliegende Erfindung mit zufriedenstellenden Ergebnissen durchsetzt.
  • In den vorangehenden konkreten Ausführungsformen sind Ausführungsbeispiele enthalten, die eine konkrete Unterstützung für das erfindungsgemäße Verfahren zur Herstellung eines Splitgate-Leistungsbauelements bieten sollen und keineswegs den Schutzumfang der Erfindung einschränken. Jede gleichwertige Variation oder äquivalente Abänderung, welche von den Grundideen der Erfindung ausgeht und auf Basis der erfindungsgemäßen Ausgestaltungen vorgenommen wird, ist daher vom Schutzumfang der Erfindung umfasst.

Claims (18)

  1. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements, dadurch gekennzeichnet, dass es folgende Schritte umfasst: Schritt 1: Zunächst wird auf einer Substrat-Epitaxieschicht eines ersten Dotierungstyps ein erster Isolierfilm erzeugt, anschließend ein erster Fotoätzvorgang durchgeführt und danach der erste Isolierfilm geätzt, um in dem ersten Isolierfilm eine Öffnung des ersten Isolierfilms zu erzeugen; Schritt 2: Es wird die Substrat-Epitaxieschicht mittels des ersten Isolierfilms als Maske geätzt, um in der Substrat-Epitaxieschicht eine Steuergate-Kerbe zu erzeugen, deren beide Seitenkanten sich bis zur Unterseite des ersten Isolierfilms beidseitig der Öffnung des ersten Isolierfilms erstrecken, so dass eine unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung entsteht; Schritt 3: Es wird auf der Oberfläche der Steuergate-Kerbe ein zweiter Isolierfilm erzeugt und dann ein erster elektrisch leitfähiger Film abgeschieden, wobei der erste elektrisch leitfähige Film mindestens die im Bereich der beiden Seitenkanten der Steuergate-Kerbe unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung vollständig ausfüllt; Schritt 4: Es wird der oberhalb des ersten Isolierfilms befindliche erste elektrisch leitfähige Film abgeätzt, wobei der erste elektrisch leitfähige Film entlang dem Rand der Öffnung des ersten Isolierfilms weiter so geätzt wird, dass im Bereich der beiden Seitenkanten der Steuergate-Kerbe ein Steuergate erzeugt wird; Schritt 5: Es wird der dabei exponierte zweite Isolierfilm geätzt, anschließend ein dritter Isolierfilm abgeschieden und rückgeätzt, um an einer Flanke des Steuergates eine Seitenwand des dritten Isolierfilms zu erzeugen, und danach die Substrat-Epitaxieschicht entlang der Seitenkante der Seitenwand des dritten Isolierfilms so geätzt, dass eine Splitgate-Kerbe entsteht; Schritt 6: Auf der Oberfläche der Splitgate-Kerbe wird ein vierter Isolierfilm erzeugt; Schritt 7: Zunächst wird die Seitenwand des dritten Isolierfilms geätzt, um dann auf der Oberfläche des dabei exponierten Steuergates einen fünften Isolierfilm zu erzeugen; Schritt 8: Es wird ein zweiter elektrisch leitfähiger Film abgeschieden und rückgeätzt, um in der Splitgate-Kerbe ein Splitgate zu erzeugen, dessen Oberfläche etwas tiefer als die Oberfläche der Substrat-Epitaxieschicht liegt; Schritt 9: Zunächst wird der erste Isolierfilm geätzt, anschließend eine Ionenimplantation eines zweiten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht einen Kanalbereich zu erzeugen, und danach ein zweiter Fotoätzvorgang und eine Ionenimplantation des ersten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht eine Source-Zone zu erzeugen; Schritt 10: Es wird ein sechster Isolierfilm abgeschieden und ein dritter Fotoätzvorgang durchgeführt, um ein Kontaktlochmuster zu erzeugen, anschließend der sechste Isolierfilm zum Erzeugen von Kontaktlöchern geätzt und danach eine Ionenimplantation des zweiten Dotierungstyps durchgeführt und eine Metallschicht abgeschieden, um einen ohmschen Kontakt herzustellen; Schritt 11: Es wird ein vierter Fotoätzvorgang durchgeführt und dann die Metallschicht geätzt, um eine Source-Elektrode, eine Steuergate-Elektrode und eine Splitgate-Elektrode zu erzeugen.
  2. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass der erste Isolierfilm aus Siliziumoxid oder Siliziumnitrid besteht.
  3. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass der dritte Isolierfilm aus Siliziumnitrid besteht.
  4. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass sowohl der zweite Isolierfilm als auch der vierte Isolierfilm und der fünfte Isolierfilm aus Siliziumoxid bestehen.
  5. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass der sechste Isolierfilm aus Quarzglas, Boro-Phosphorsilikatglas oder Phosphorsilikatglas besteht.
  6. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass es sich bei dem Steuergate um ein Polysilizium-Gate oder ein Metall-Gate handelt.
  7. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass der zweite elektrisch leitfähige Film aus Polysilizium besteht.
  8. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass es sich bei dem ersten Dotierungstyp um eine n-Dotierung und bei dem zweiten Dotierungstyp um eine p-Dotierung handelt.
  9. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 1, dadurch gekennzeichnet, dass es sich bei dem ersten Dotierungstyp um eine p-Dotierung und bei dem zweiten Dotierungstyp um eine n-Dotierung handelt.
  10. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements, dadurch gekennzeichnet, dass es folgende Schritte umfasst: Schritt 1: Zunächst wird auf einer Substrat-Epitaxieschicht eines ersten Dotierungstyps ein erster Isolierfilm erzeugt, anschließend ein erster Fotoätzvorgang durchgeführt und danach der erste Isolierfilm geätzt, um in dem ersten Isolierfilm eine Öffnung des ersten Isolierfilms zu erzeugen; Schritt 2: Es wird die Substrat-Epitaxieschicht mittels des ersten Isolierfilms als Maske geätzt, um in der Substrat-Epitaxieschicht eine Steuergate-Kerbe zu erzeugen, deren beide Seitenkanten sich bis zur Unterseite des ersten Isolierfilms beidseitig der Öffnung des ersten Isolierfilms erstrecken, so dass eine unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung entsteht; Schritt 3: Es wird auf der Oberfläche der Steuergate-Kerbe ein zweiter Isolierfilm erzeugt und dann ein erster elektrisch leitfähiger Film abgeschieden, wobei der erste elektrisch leitfähige Film mindestens die im Bereich der beiden Seitenkanten der Steuergate-Kerbe unterhalb des ersten Isolierfilms befindliche querlaufende Einbuchtung vollständig ausfüllt; Schritt 4: Es wird der oberhalb des ersten Isolierfilms befindliche erste elektrisch leitfähige Film abgeätzt und anschließend der erste elektrisch leitfähige Film entlang dem Rand der Öffnung des ersten Isolierfilms weiter so geätzt, dass im Bereich der beiden Seitenkanten der Steuergate-Kerbe ein Steuergate erzeugt wird; Schritt 5: Es wird der dabei exponierte zweite Isolierfilm geätzt und anschließend die Substrat-Epitaxieschicht mittels des ersten Isolierfilms als Maske weiter so geätzt, dass innerhalb der Substrat-Epitaxieschicht eine Splitgate-Kerbe entsteht; Schritt 6: Auf der Oberfläche des Steuergates und der Splitgate-Kerbe wird ein dritter Isolierfilm erzeugt; Schritt 7: Es wird ein zweiter elektrisch leitfähiger Film abgeschieden und rückgeätzt, um in der Splitgate-Kerbe ein Splitgate zu erzeugen, dessen Oberfläche etwas tiefer als die Oberfläche der Substrat-Epitaxieschicht liegt; Schritt 8: Es werden jeweils der dritte Isolierfilm und der erste Isolierfilm geätzt und dann wird eine Ionenimplantation eines zweiten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht einen Kanalbereich zu erzeugen; Schritt 9: Es werden ein zweiter Fotoätzvorgang und dann eine Ionenimplantation des ersten Dotierungstyps durchgeführt, um in der Substrat-Epitaxieschicht eine Source-Zone zu erzeugen; Schritt 10: Es wird ein vierter Isolierfilm abgeschieden und dann ein dritter Fotoätzvorgang durchgeführt, anschließend der vierte Isolierfilm zum Erzeugen von Kontaktlöchern geätzt und danach eine Ionenimplantation des zweiten Dotierungstyps durchgeführt und eine Metallschicht abgeschieden, um einen ohmschen Kontakt herzustellen; Schritt 11: Es wird ein vierter Fotoätzvorgang durchgeführt und dann die Metallschicht geätzt, um eine Source-Elektrode, eine Steuergate-Elektrode und eine Splitgate-Elektrode zu erzeugen.
  11. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass der erste Isolierfilm aus Siliziumoxid oder Siliziumnitrid besteht.
  12. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass der zweite Isolierfilm aus Siliziumoxid besteht.
  13. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass der dritte Isolierfilm aus Siliziumoxid besteht und eine Dicke von 200–1000 nm besitzt.
  14. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass der vierte Isolierfilm aus Quarzglas, Boro-Phosphorsilikatglas oder Phosphorsilikatglas besteht.
  15. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass es sich bei dem Steuergate um ein Polysilizium-Gate oder ein Metall-Gate handelt.
  16. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass der zweite elektrisch leitfähige Film aus Polysilizium besteht.
  17. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass es sich bei dem ersten Dotierungstyp um eine n-Dotierung und bei dem zweiten Dotierungstyp um eine p-Dotierung handelt.
  18. Verfahren zur Herstellung eines Splitgate-Leistungsbauelements gemäß Anspruch 10, dadurch gekennzeichnet, dass es sich bei dem ersten Dotierungstyp um eine p-Dotierung und bei dem zweiten Dotierungstyp um eine n-Dotierung handelt.
DE112016000050.2T 2015-04-17 2016-03-15 Verfahren zur Herstellung eines Splitgate-Leistungsbauelements Active DE112016000050B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201510182461.XA CN104916544B (zh) 2015-04-17 2015-04-17 一种沟槽式分栅功率器件的制造方法
CN201510182461.X 2015-04-17
CN201510323899.5 2015-06-12
CN201510323899.5A CN104952718B (zh) 2015-06-12 2015-06-12 一种分栅功率器件的制造方法
PCT/CN2016/076432 WO2016165516A1 (zh) 2015-04-17 2016-03-15 分栅功率器件的制造方法

Publications (2)

Publication Number Publication Date
DE112016000050T5 true DE112016000050T5 (de) 2017-02-02
DE112016000050B4 DE112016000050B4 (de) 2021-11-25

Family

ID=57126977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016000050.2T Active DE112016000050B4 (de) 2015-04-17 2016-03-15 Verfahren zur Herstellung eines Splitgate-Leistungsbauelements

Country Status (5)

Country Link
US (1) US9673299B2 (de)
JP (1) JP6310577B2 (de)
KR (1) KR101812440B1 (de)
DE (1) DE112016000050B4 (de)
WO (1) WO2016165516A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731753B (zh) * 2020-07-21 2021-06-21 新唐科技股份有限公司 半導體結構及其形成方法
US11677011B2 (en) * 2020-12-18 2023-06-13 Omnivision Technologies, Inc. Fabrication process of vertical-channel, silicon, field-effect transistors
KR20220107451A (ko) 2021-01-25 2022-08-02 주식회사 엑사이트 가속도 및 각속도 또는 아이엠유센서를 이용한 가공 송전선로 이도 추정 방법
KR20220107456A (ko) 2021-01-25 2022-08-02 주식회사 엑사이트 실시간 측위 시스템 기술을 이용한 가공 송전선로 이도 측정 방법
CN113078066B (zh) * 2021-03-30 2023-05-26 电子科技大学 一种分离栅功率mosfet器件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155957A (ja) * 1984-08-27 1986-03-20 Toshiba Corp 半導体記憶装置
DE10153315B4 (de) * 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
JP4959928B2 (ja) * 2004-09-07 2012-06-27 株式会社東芝 絶縁ゲート型半導体装置
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US7381618B2 (en) * 2006-10-03 2008-06-03 Power Integrations, Inc. Gate etch process for a high-voltage FET
JP5221976B2 (ja) 2008-02-19 2013-06-26 株式会社日立製作所 半導体装置及びその製造方法
KR101024734B1 (ko) * 2008-10-06 2011-03-24 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
CN103681850B (zh) * 2012-09-13 2016-07-20 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN104952718B (zh) * 2015-06-12 2017-09-05 苏州东微半导体有限公司 一种分栅功率器件的制造方法
CN104916544B (zh) * 2015-04-17 2017-09-05 苏州东微半导体有限公司 一种沟槽式分栅功率器件的制造方法

Also Published As

Publication number Publication date
US20170062586A1 (en) 2017-03-02
KR101812440B1 (ko) 2017-12-26
DE112016000050B4 (de) 2021-11-25
JP6310577B2 (ja) 2018-04-11
US9673299B2 (en) 2017-06-06
WO2016165516A1 (zh) 2016-10-20
JP2017525139A (ja) 2017-08-31
KR20160146988A (ko) 2016-12-21

Similar Documents

Publication Publication Date Title
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE10234392B4 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102015204636A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
WO2000033383A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
DE102016202110A1 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102018127446B4 (de) Metallschienenleiter für nichtplanare Halbleiterbauteile und Verfahren zur Bildung derselben
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0899783B1 (de) Schaltungsanordnung mit mindestens vier Transistoren und Verfahren zu dessen Herstellung
DE19621244C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem mesaförmigen Schichtstapel und MOS-Transistor
DE3280420T2 (de) Verfahren zum herstellen eines mos-transistors auf einem substrat.
EP0924767B1 (de) EEPROM-Anordnung und Verfahren zu deren Herstellung
DE112020002907T5 (de) Verfahren zur herstellung einer halbleiter-leistungsvorrichtung
DE102004062956A1 (de) Verfahren zur Herstellung eines SRAM-Bauteiles
DE102015209018B3 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken
EP0996982B1 (de) Verfahren zur herstellung eines vertikalen mos-transistors
DE19651109B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final