CN104952718B - 一种分栅功率器件的制造方法 - Google Patents
一种分栅功率器件的制造方法 Download PDFInfo
- Publication number
- CN104952718B CN104952718B CN201510323899.5A CN201510323899A CN104952718B CN 104952718 B CN104952718 B CN 104952718B CN 201510323899 A CN201510323899 A CN 201510323899A CN 104952718 B CN104952718 B CN 104952718B
- Authority
- CN
- China
- Prior art keywords
- grid
- insulation film
- point
- power device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000009413 insulation Methods 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000000203 mixture Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件制造技术领域，特别是涉及一种分栅功率器件的制造方法。本发明的一种分栅功率器件的制造方法是在刻蚀形成控制栅后，直接以第一绝缘薄膜为掩膜刻蚀衬底外延层以形成分栅凹槽，在该刻蚀过程中，控制栅会被部分刻蚀，使得控制栅的宽度减小，从而提高了对控制栅电极接触孔的刻蚀精度要求；分栅凹槽形成后直接淀积一层厚的第三绝缘薄膜以覆盖控制栅和分栅凹槽的表面，以减小控制栅电极接触孔对准偏差造成的影响，从而能够降低控制栅电极接触孔的刻蚀精度要求，使得整个工艺过程简单可靠、易于控制，可大大提高分栅功率器件的成品率。本发明特别适用于25V‑200V半导体功率器件的制造。
Description
技术领域
本发明属于半导体功率器件制造技术领域,特别是涉及一种分栅功率器件的制造方法。
背景技术
随着微电子技术的不断发展，半导体功率器件以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。分栅功率器件可以减小控制栅与漏区之间的寄生电容，降低器件的动态功耗并提高开关速度，已成为半导体功率器件的优选结构。现有典型的分栅功率器件的制造方法，包括：先在衬底外延层100内形成控制栅凹槽，之后通过先淀积导电层再回刻的方法在控制栅凹槽的两侧分别形成控制栅105，如图1a所示。接下来，通过先淀积绝缘薄膜再回刻方法覆盖控制栅105形成绝缘薄膜侧墙201，然后沿着绝缘薄膜侧墙201的边沿刻蚀衬底外延层以形成分栅凹槽，如图1b所示。
现有典型的分栅功率器件的制造方法存在的问题是：首先控制栅105的横向宽度较窄，增加了控制栅接触孔的刻蚀难度；其次在通过回刻的方法形成绝缘薄膜侧墙201的过程中，位于控制栅105上部的绝缘薄膜侧墙部分容易被刻蚀，难以起到保护控制栅105的作用，由此使得分栅功率器件的制造工艺难以控制，成品率低。
本申请人提出的中国专利申请201510182461.X公开了“一种沟槽式分栅功率器件的制造方法”，该方法虽然有利于保证沟槽式分栅功率器件制造工艺的稳定性和提高器件的成品率，但还存在以下问题：首先在刻蚀形成分栅凹槽前需要先形成绝缘薄膜侧墙以保护控制栅,这增加了工艺复杂度；其次控制栅与分栅之间的绝缘层较薄，如果控制栅电极接触孔出现对准偏差，会对器件的可靠性造成影响。
发明内容
本发明的目的是为克服现有技术的不足而提出一种分栅功率器件的制造方法，本发明能够保证分栅功率器件的制造工艺稳定可靠、易于控制、成品率高。
根据本发明提出的一种分栅功率器件的制造方法，包括具体步骤：
步骤一：首先在第一种掺杂类型的漏区的上部形成第一种掺杂类型的衬底外延层，然后在所述衬底外延层的上部形成第一绝缘薄膜，之后进行第一道光刻,然后对所述第一绝缘薄膜进行刻蚀，在所述第一绝缘薄膜的内部形成第一绝缘薄膜的开口；
步骤二：以所述第一绝缘薄膜为掩膜刻蚀所述衬底外延层，在所述衬底外延层的内部形成控制栅凹槽，该控制栅凹槽的两侧边沿延延伸至所述第一绝缘薄膜的开口的两侧的第一绝缘薄膜的下部,形成位于所述第一绝缘薄膜的下部的横向凹陷；
其特征是在上述步骤一和步骤二的基础上，还依次包括如下步骤：
步骤三：在所述控制栅凹槽的表面形成第二绝缘薄膜，之后淀积第一导电薄膜，该第一导电薄膜至少填满所述控制栅凹槽两侧的位于所述第一绝缘薄膜的下部的横向凹陷；
步骤四：首先刻蚀位于所述第一绝缘薄膜上部的所述第一导电薄膜，之后沿着所述第一绝缘薄膜的开口的边沿继续刻蚀所述第一导电薄膜，在所述控制栅凹槽的两侧形成控制栅；
步骤五：首先对暴露出的所述控制栅凹槽表面的第二绝缘薄膜进行刻蚀，之后以所述第一绝缘薄膜为掩膜继续刻蚀所述衬底外延层，在所述衬底外延层的内部形成分栅凹槽；
步骤六：在所述控制栅以及分栅凹槽的表面形成第三绝缘薄膜；
步骤七：淀积第二导电薄膜并回刻，在所述分栅凹槽内部形成分栅，所述分栅的表面略低于所述衬底外延层的表面；
步骤八：首先对所述第三绝缘薄膜和第一绝缘薄膜进行刻蚀，然后进行第二种掺杂类型的离子注入,在所述衬底外延层内形成沟道区；
步骤九：首先进行第二道光刻，之后进行第一种掺杂类型的离子注入,在所述衬底外延层内形成源区；
步骤十：淀积第四绝缘薄膜，之后进行第三道光刻，然后对所述第四绝缘薄膜进行刻蚀以形成接触孔，然后进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤十：进行第四道光刻，之后刻蚀所述金属层以分别形成源电极、控制栅电极和分栅电极，最后进行钝化层的淀积、图形转移和刻蚀，从而形成分栅功率器件。
本发明的一种分栅功率器件的制造方法的进一步优选方案是：
本发明所述第一绝缘薄膜的材质为氧化硅或氮化硅。
本发明所述第二绝缘薄膜的材质为氧化硅。
本发明所述第三绝缘薄膜的材质为氧化硅，其厚度范围为200纳米-1000纳米。
本发明所述第四绝缘薄膜的材质为硅玻璃、硼磷硅玻璃或磷硅玻璃。
本发明所述控制栅为多晶硅栅或金属栅。
本发明所述第二导电薄膜的材质为多晶硅。
在上述本发明及其任一项优选方案中，所述第一种掺杂类型为n型掺杂，所述第二种掺杂类型为p型掺杂；或者所述第一种掺杂类型为p型掺杂，所述第二种掺杂类型为n型掺杂。
本发明与现有技术相比其显著优点在于：本发明的一种分栅功率器件的制造方法是在刻蚀形成控制栅后，直接以第一绝缘薄膜为掩膜刻蚀衬底外延层以形成分栅凹槽，在该刻蚀过程中，控制栅会被部分刻蚀，使得控制栅的宽度减小，从而提高了对控制栅电极接触孔的刻蚀精度要求；分栅凹槽形成后直接淀积一层厚的第三绝缘薄膜以覆盖控制栅和分栅凹槽的表面，以减小控制栅电极接触孔对准偏差造成的影响，从而能够降低控制栅电极接触孔的刻蚀精度要求，使得整个工艺过程简单可靠、易于控制，可大大提高分栅功率器件的成品率。本发明提出的一种分栅功率器件的制造方法特别适用于25V-200V半导体功率器件的制造。
附图说明
图1a和图1b为现有典型的一种分栅功率器件的制造方法的局部工艺流程示意图。
图2至图9为本发明提出的一种分栅功率器件的制造方法的一个实施例的工艺流程示意图。
具体实施方式
下面将结合附图和实施例对本发明的具体实施方式作进一步的详细说明。
为方便说明，在附图中放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管所示附图并不完全准确地反映出器件的实际尺寸，但是它们还是完整地反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。以下所述本发明的实施例不应被认为仅限于附图中所示区域的特定形状，而是包括所得到的形状，如制造引起的偏差等。
结合图2至图9，本发明提出的一种分栅功率器件的制造方法的一个实施例的工艺过程具体包括：
首先，如图2所示，首先在第一种掺杂类型的漏区300的上部形成第一种掺杂类型的衬底外延层301，然后在衬底外延层301的上部形成第一绝缘薄膜400，之后进行第一道光刻工艺定义出控制栅凹槽的位置，然后刻蚀第一绝缘薄膜400，在第一绝缘薄膜400的内部形成第一绝缘薄膜的开口410。
第一绝缘薄膜400的材质为氧化硅或氮化硅，在本实施例中以氧化硅为例；第一种掺杂类型为n型掺杂或者p型掺杂。
接下来，如图3所示，以第一绝缘薄膜400为掩膜刻蚀衬底外延层301，在衬底外延层301的内部形成控制栅凹槽500；在该步骤的刻蚀工艺中，通过增加横向的刻蚀可形成控制栅凹槽500两侧的位于第一绝缘薄膜400下部的横向凹陷，该横向凹陷的横向宽度为a。
接下来，如图4所示，首先在控制栅凹槽的表面形成第二绝缘薄膜302，然后覆盖所形成的结构淀积第一导电薄膜600，该第一导电薄膜600应至少填满控制栅凹槽500两侧的位于第一绝缘薄膜400下部的横向凹陷。
所述第二绝缘薄膜302的材质优选为氧化硅，其厚度范围为10纳米-50纳米；第一导电薄膜600的材质为多晶硅或者金属。
接下来，如图5所示，刻蚀掉第一绝缘薄膜400上部的第一导电薄膜600，然后沿着第一绝缘薄膜的开口410的边沿继续刻蚀第一导电薄膜600，从而在控制栅凹槽的两侧分别形成横向宽度为a的控制栅303。
接下来，如图6所示，刻蚀暴露出的第二绝缘薄膜302，然后以第一绝缘薄膜为掩膜沿着控制栅303的边沿刻蚀衬底外延层301以形成分栅凹槽；在分栅凹槽的刻蚀过程中，控制栅303会被部分刻蚀掉，使得控制栅303的横向宽度减小，即该步骤刻蚀后的控制栅303的横向宽度会小于a，控制栅303的横向宽度减小提高了后续工艺中对控制栅电极接触孔的刻蚀精度要求,从而增加了工艺难度。
接下来，如图7所示，淀积第三绝缘薄膜304，该第三绝缘薄膜304覆盖控制栅303和分栅凹槽的表面；第三绝缘薄膜304的材质优选为氧化硅，第三绝缘薄膜304的厚度应不小于分栅凹槽的宽度的一半，优选的为200纳米-1000纳米。
接下来，如图8所示，覆盖所形成的结构淀积第二导电薄膜并回刻，在分栅凹槽内形成分栅306，该分栅306的表面应略低于衬底外延层301的表面，分栅306的材质优选为掺杂的多晶硅。
最后，如图9a和图9b所示，首先刻蚀掉暴露的第三绝缘薄膜304和第一绝缘薄膜400，然后氧化形成一层薄的氧化层307用以修复衬底外延层301的表面；接着进行第二种掺杂类型的离子注入以在衬底外延层301内形成沟道区308，该沟道区308的底部优选位于控制栅凹槽的底部位置，之后进行第二道光刻工艺定义源区的位置，再进行第一种掺杂类型的离子注入，在衬底外延层301内形成源区309；之后覆盖所形成的结构淀积第四绝缘薄膜310，；所述第四绝缘薄膜310的材质为硅玻璃、硼磷硅玻璃或磷硅玻璃；之后进行第三道光刻工艺形成接触孔的图形，然后刻蚀所述第四绝缘薄膜310形成接触孔；之后进行第二种掺杂类型的离子注入并淀积金属层311形成欧姆接触。
图9a中示出了源电极接触孔处的欧姆接触结构，图9b中示出了控制栅电极接触孔处的欧姆接触结构；现有技术中由于控制栅与分栅之间的绝缘层的厚度较薄，控制栅电极接触孔的对准精度要求很高，其必须位于分栅之上，否则会对器件的可靠性造成影响，而通过本发明方法得到的分栅功率器件的分栅与控制栅之间的第四绝缘薄膜304的厚度较厚，即使控制栅电极接触孔由于对准偏差位于第四绝缘薄膜304之上，也不会影响器件的可靠性,从而减小了因控制栅电极接触孔对准偏差对器件可靠性造成的影响,也就降低了工艺难度。
本发明所述第二种掺杂类型与第一种掺杂类型为相反的掺杂类型，即若第一种掺杂类型为n型掺杂，则第二种掺杂类型为p型掺杂；或者，若第一种掺杂类型为p型掺杂，则第二种掺杂类型为n型掺杂。
最后，进行第四道光刻，并对金属层进行刻蚀，以分别形成源电极、控制栅电极和分栅电极，之后进行钝化层的淀积、图形转移和刻蚀，从而形成分栅功率器件。
本发明的具体实施方式中凡未涉到的说明属于本领域的公知技术，可参考公知技术加以实施。
本发明经反复试验验证，取得了满意的试用效果。
以上具体实施方式中所涉及的实施例是对本发明提出的一种分栅功率器件的制造方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
Claims (8)
1.一种分栅功率器件的制造方法，包括具体步骤：
步骤一：首先在第一种掺杂类型的漏区的上部形成第一种掺杂类型的衬底外延层，然后在所述衬底外延层的上部形成第一绝缘薄膜，之后进行第一道光刻,然后对所述第一绝缘薄膜进行刻蚀，在所述第一绝缘薄膜的内部形成第一绝缘薄膜的开口；
步骤二：以所述第一绝缘薄膜为掩膜刻蚀所述衬底外延层，在所述衬底外延层的内部形成控制栅凹槽，该控制栅凹槽的两侧边沿延伸至所述第一绝缘薄膜的开口的两侧的第一绝缘薄膜的下部,形成位于所述第一绝缘薄膜的下部的横向凹陷；
其特征是在上述步骤一和步骤二的基础上，还依次包括如下步骤：
步骤三：在所述控制栅凹槽的表面形成第二绝缘薄膜，之后淀积第一导电薄膜，该第一导电薄膜至少填满所述控制栅凹槽两侧的位于所述第一绝缘薄膜的下部的横向凹陷；
步骤四：首先刻蚀位于所述第一绝缘薄膜上部的所述第一导电薄膜，之后沿着所述第一绝缘薄膜的开口的边沿继续刻蚀所述第一导电薄膜，在所述控制栅凹槽的两侧形成控制栅；
步骤五：首先对暴露出的所述控制栅凹槽表面的第二绝缘薄膜进行刻蚀，之后以所述第一绝缘薄膜为掩膜继续刻蚀所述衬底外延层，在所述衬底外延层的内部形成分栅凹槽；
步骤六：在所述控制栅以及分栅凹槽的表面形成第三绝缘薄膜；
步骤七：淀积第二导电薄膜并回刻，在所述分栅凹槽内部形成分栅，所述分栅的表面略低于所述衬底外延层的表面；
步骤八：首先对所述第三绝缘薄膜和第一绝缘薄膜进行刻蚀，然后进行第二种掺杂类型的离子注入,在所述衬底外延层内形成沟道区；
步骤九：首先进行第二道光刻，之后进行第一种掺杂类型的离子注入,在所述衬底外延层内形成源区；
步骤十：淀积第四绝缘薄膜，之后进行第三道光刻，然后对所述第四绝缘薄膜进行刻蚀以形成接触孔，然后进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤十一：进行第四道光刻，之后刻蚀所述金属层以分别形成源电极、控制栅电极和分栅电极，最后进行钝化层的淀积、图形转移和刻蚀，从而形成分栅功率器件。
2.根据权利要求1所述的一种分栅功率器件的制造方法，其特征在于所述第一绝缘薄膜的材质为氧化硅或氮化硅。
3.根据权利要求1所述的一种分栅功率器件的制造方法，其特征在于所述第二绝缘薄膜的材质为氧化硅。
4.根据权利要求1所述的一种分栅功率器件的制造方法，其特征在于所述第三绝缘薄膜的材质为氧化硅，其厚度范围为200纳米-1000纳米。
5.根据权利要求1所述的一种分栅功率器件的制造方法，其特征在于所述第四绝缘薄膜的材质为硅玻璃、硼磷硅玻璃或磷硅玻璃。
6.根据权利要求1所述的一种分栅功率器件的制造方法，其特征在于所述控制栅为多晶硅栅或金属栅。
7.根据权利要求1所述的一种分栅功率器件的制造方法，其特征在于所述第二导电薄膜的材质为多晶硅。
8.根据权利要求1和7任一项所述的一种分栅功率器件的制造方法，其特征在于所述第一种掺杂类型为n型掺杂，所述第二种掺杂类型为p型掺杂；或者所述第一种掺杂类型为p型掺杂，所述第二种掺杂类型为n型掺杂。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510323899.5A CN104952718B (zh) | 2015-06-12 | 2015-06-12 | 一种分栅功率器件的制造方法 |
| US15/307,341 US9673299B2 (en) | 2015-04-17 | 2016-03-15 | Method for manufacturing split-gate power device |
| DE112016000050.2T DE112016000050B4 (de) | 2015-04-17 | 2016-03-15 | Verfahren zur Herstellung eines Splitgate-Leistungsbauelements |
| JP2016570830A JP6310577B2 (ja) | 2015-04-17 | 2016-03-15 | スプリットゲート型パワーデバイスの製造方法 |
| PCT/CN2016/076432 WO2016165516A1 (zh) | 2015-04-17 | 2016-03-15 | 分栅功率器件的制造方法 |
| KR1020167033055A KR101812440B1 (ko) | 2015-04-17 | 2016-03-15 | 스플릿 게이트 출력소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510323899.5A CN104952718B (zh) | 2015-06-12 | 2015-06-12 | 一种分栅功率器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104952718A CN104952718A (zh) | 2015-09-30 |
| CN104952718B true CN104952718B (zh) | 2017-09-05 |
Family
ID=54167289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510323899.5A Active CN104952718B (zh) | 2015-04-17 | 2015-06-12 | 一种分栅功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104952718B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101812440B1 (ko) * | 2015-04-17 | 2017-12-26 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 스플릿 게이트 출력소자의 제조방법 |
| CN105513971A (zh) * | 2015-12-25 | 2016-04-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅功率器件的制造方法 |
| CN105551964B (zh) * | 2015-12-25 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
| CN106057675B (zh) * | 2016-05-31 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN108258027A (zh) * | 2016-12-28 | 2018-07-06 | 苏州东微半导体有限公司 | 一种超级结功率晶体管及其制备方法 |
| CN109755238B (zh) * | 2017-11-01 | 2020-12-01 | 苏州东微半导体有限公司 | 一种分栅结构的超结功率器件 |
| CN110867443B (zh) * | 2018-08-27 | 2022-02-22 | 苏州东微半导体股份有限公司 | 半导体功率器件 |
| CN110957324B (zh) * | 2018-09-27 | 2022-05-17 | 苏州东微半导体股份有限公司 | 一种半导体存储器 |
| CN110957325B (zh) * | 2018-09-27 | 2022-04-19 | 苏州东微半导体股份有限公司 | 半导体存储器及其制造方法 |
| WO2020063919A1 (zh) * | 2018-09-29 | 2020-04-02 | 苏州东微半导体有限公司 | 半导体功率器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1729558A (zh) * | 2002-12-19 | 2006-02-01 | 皇家飞利浦电子股份有限公司 | 垂直分离栅非易失性存储单元及其制造方法 |
| CN1897305A (zh) * | 2005-07-15 | 2007-01-17 | 三星电子株式会社 | 垂直沟道半导体器件及其制造方法 |
| US7183609B2 (en) * | 2003-12-30 | 2007-02-27 | Dongbu Electronics Co., Ltd. | Semiconductor devices and methods for fabricating the same |
| CN101325157A (zh) * | 2007-06-11 | 2008-12-17 | 南亚科技股份有限公司 | 一种存储器结构及其制作方法 |
| CN102157527A (zh) * | 2009-12-31 | 2011-08-17 | 三星电子株式会社 | 半导体存储器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607785B1 (ko) * | 2004-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 스플릿 게이트 플래시 이이피롬의 제조방법 |
-
2015
- 2015-06-12 CN CN201510323899.5A patent/CN104952718B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1729558A (zh) * | 2002-12-19 | 2006-02-01 | 皇家飞利浦电子股份有限公司 | 垂直分离栅非易失性存储单元及其制造方法 |
| US7183609B2 (en) * | 2003-12-30 | 2007-02-27 | Dongbu Electronics Co., Ltd. | Semiconductor devices and methods for fabricating the same |
| CN1897305A (zh) * | 2005-07-15 | 2007-01-17 | 三星电子株式会社 | 垂直沟道半导体器件及其制造方法 |
| CN101325157A (zh) * | 2007-06-11 | 2008-12-17 | 南亚科技股份有限公司 | 一种存储器结构及其制作方法 |
| CN102157527A (zh) * | 2009-12-31 | 2011-08-17 | 三星电子株式会社 | 半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104952718A (zh) | 2015-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104952718B (zh) | 一种分栅功率器件的制造方法 | |
| CN104916544B (zh) | 一种沟槽式分栅功率器件的制造方法 | |
| CN102479809B (zh) | 用于在集成电路中形成鳍的器件和方法 | |
| US9997626B2 (en) | NLDMOS device and method for manufacturing the same | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN103178006B (zh) | 调整低温多晶硅晶体管阀值电压的方法 | |
| CN104779166B (zh) | 一种沟槽式分栅功率器件及其制造方法 | |
| JP2006186303A5 (zh) | ||
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| US9673299B2 (en) | Method for manufacturing split-gate power device | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN104795445A (zh) | 一种低损耗的超结功率器件及其制造方法 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN202948934U (zh) | 一种沟槽mosfet | |
| CN209515675U (zh) | 一种分离栅mosfet器件 | |
| CN104576532A (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
| CN101764061A (zh) | 功率金属氧化物半导体场效晶体管结构及其制程方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN104241356A (zh) | 一种dmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Mao Zhendong Inventor after: Liu Wei Inventor after: Liu Lei Inventor before: Mao Zhendong Inventor before: Lin Minzhi Inventor before: Liu Wei Inventor before: Liu Lei |
|
| CB03 | Change of inventor or designer information | ||
| CP01 | Change in the name or title of a patent holder |
Address after: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd. Address before: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |