CN103178006B - 调整低温多晶硅晶体管阀值电压的方法 - Google Patents
调整低温多晶硅晶体管阀值电压的方法 Download PDFInfo
- Publication number
- CN103178006B CN103178006B CN201310109382.7A CN201310109382A CN103178006B CN 103178006 B CN103178006 B CN 103178006B CN 201310109382 A CN201310109382 A CN 201310109382A CN 103178006 B CN103178006 B CN 103178006B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon layer
- etching
- polycrystalline silicon
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 150000001875 compounds Chemical class 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910000967 As alloy Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 229910021478 group 5 element Inorganic materials 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 87
- 239000010408 film Substances 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明公开了一种调整低温多晶硅薄膜晶体管阀值电压的方法，其属于低温多晶硅技术领域，N型多晶硅应用于LTPS产品中，LTPS产品中包括N型多晶硅和P型多晶硅；N型多晶硅由下至上依次包括基板层，SiOx层，SiNx层以及金属层和光刻胶，基板层为A型硅层；其中，控制N型多晶硅阀值电压的调整方法具体包括：步骤1，刻蚀金属层和SiNx层，并过刻蚀少量的SiOx层；步骤2，过刻蚀金属层，并刻蚀掉部分SiOx层，SiOx层不被刻蚀吃穿；上述技术方案的有益效果是：增加离子的物理碰撞作用，从而刻蚀掉更多的SiOx层，增加N+离子的掺杂量，从而控制Vth增加电流的稳定性。
Description
技术领域
本发明涉及低温多晶硅技术领域，尤其涉及一种控制N型多晶硅阀值电压的调整方法。
背景技术
低温多晶硅（LTPS，Low Temperature Poly-silicon）产品要求P型器件和N型器件的Vth（阈值电压或者是门阀电压）关于0V电压对称，这样做的好处在于电路的开关效应比较明显，不容易出现开关异常的现象。但是在实际生产过程中，容易出现N型器件的I-V曲线左偏从而导致Vth过小的现象，进而导致P型器件与N型器件的Vth不对称。
如图1A～1B所示的LTPS器件，基板10上方有缓冲层氮化物11（SiNx）、氧化物（SiOx）12，多晶硅13位于氧化物12的局部区域的上方。在现行的工艺制程中，刻蚀通常分为两步：第一步：通过干刻蚀的ICP（即InductivelyCoupled Plasma，反应耦合等离子体）模式，利用光刻胶17，借助SF6和O2气体刻蚀金属层16（M1）和硅基氮化物15（SiNx）层，同时会过刻蚀少量的硅基氧化物14（SiOx）层，由于通常需要考虑到金属层16和氮化物15经刻蚀后的特征尺寸，所以过刻蚀的量会微乎其微，在我们后续讨论的技术领域内，认为其刻蚀量基本可以忽略不计。第二步：通过Cl2和O2刻蚀金属层16，形成所期望的金属栅极16'，此步骤不会刻蚀SiNx层和SiOx层，从而形成图示的SiNx、SiOx的大体形貌。该制作工艺的缺陷在于，SiOx层无法被充分刻蚀，导致在漏源区的掺杂步骤中，离子无法穿透氧化物14而被植入进多晶硅13，以致薄膜晶体管的阈值电压Vth不容易被调整，其不利因素正如图1C的虚线所示，产生实际阈值电压Vth比所期盼的常态阈值电压要小的现象。
中国专利（CN101852893A）公开了一种以光刻胶为掩膜对二氧化硅进行深刻蚀的方法；该方法包括：在二氧化硅样品表面制备光刻胶掩膜；步骤2，对光刻胶掩膜进行梯度升温坚模；步骤3，采用ICP干法刻蚀二氧化硅样品；该专利并未涉及对多晶硅采取一定处理以控制阀值电压的相关技术方案，因此无法解决现有技术中的缺陷。
中国专利（CN1560657）公开了一种利用复合掩膜进行反应离子深刻蚀二氧化硅的方法，利用光刻胶在反应离子刻蚀过程中不易产生附着颗粒，以及Cr、Al、Ni等金属掩膜在含F等离子体刻蚀二氧化硅的时候刻蚀选择比高的特点，解决了以金属掩膜为刻蚀掩膜时，刻蚀表面粗糙、射频偏压不能过高、刻蚀速率不快的缺陷，同时可以避免单纯以光刻胶为掩膜侧壁顶角钝化产生的负面影响。该专利未涉及控制多晶硅阀值电压的相关技术方案，无法解决现有技术中阀值电压过小导致不对称的问题。
美国专利（US2007249182A1）公开了一种刻蚀二氧化硅的方法，其中具有高介电系数介质层的硅片和具有氧化物和氮化物的层在电感耦合等离子处理室中被刻蚀，通过施加的源功率产生电感耦合等离子体，引入腔室的气体（包括三氯化硼），并设置硅片的温度在100℃至350℃之间，在氧化物和氮化物为10:1的情况下刻蚀具有高介电系数的硅片。虽然该专利对硅片采用许多加工工艺，但其结果并非为了控制多晶硅的阀值电压，因此并未披露本发明所提供的技术方案。
发明内容
本发明提供了一种调整低温多晶硅（LTPS）晶体管阀值电压的方法，包括以下步骤：
步骤S1、在一基板上方形成一多晶硅层，并在多晶硅层上方自下而上依次沉积第一介质层、第二介质层，其后在第二介质层之上形成一金属层；
步骤S2、利用一涂覆在金属层上的图案化的光刻胶作为掩膜，刻蚀所述金属层、第二介质层，分别形成一过渡栅极和一第二栅极绝缘膜；
步骤S3、执行一过刻蚀步骤，分别对图案化的光刻胶和过渡栅极各自的两侧的边缘部分进行刻蚀，以使图案化的光刻胶和过渡栅极由第一宽度变为第二宽度，并形成一金属栅极，其中第二宽度小于第一宽度；
其中，同时还对第一介质层进行刻蚀，形成多晶硅层的局部区域和第二栅极绝缘膜之间的一第一栅极绝缘膜和多晶硅层余下区域上方的预留层；
步骤S4、利用籍由第一、第二栅极绝缘膜构成的复合栅极绝缘层和所述金属栅极作为掺杂物注入的掩蔽物，以自对准工艺，在复合栅极绝缘层的未被所述金属栅极覆盖住的区域下方的多晶硅层中形成低浓度掺杂区；以及
在预留层下方的多晶硅层中形成高浓度掺杂区，相互邻接的所述低浓度掺杂区、高浓度掺杂区构成晶体管的具有阶梯掺杂浓度的源极和漏极。
上述的方法，在步骤S1中，形成一多晶硅层的步骤还包括在基板上方形成一非晶硅层，并进行退火工艺，使非晶硅层再结晶为所述的多晶硅层。
上述的方法，在步骤S1中，在基板上形成一多晶硅层之前，还包括先在基本上形成一缓冲层的步骤，所述缓冲层包括自下而上的一氮化硅层和一氧化硅层，然后再在缓冲层上形成多晶硅层。
上述的方法，所述第一介质层、第二介质层分别为氧化硅和氮化硅；以及在步骤S2的干法刻蚀步骤中，刻蚀气体包括SF6和O2；在步骤S3的干法刻蚀步骤中，刻蚀气体包括Cl2和O2。
上述的方法，在步骤S3的干法过刻蚀步骤中，刻蚀功率为12-15KW，压强为12-15mtorr，温度为100℃。
上述的方法，所述预留层的厚度是第一介质层原始厚度的1/10～1/2。
上述的方法，所述晶体管为N型晶体管，步骤S4中所注入的掺杂物包括第Ⅴ族元素。
上述的方法，所述第一介质层是以等离子增强化学气相沉积工艺所形成，包括以四乙基原硅酸酯为基础的氧化硅；所述第二介质层是以等离子增强化学气相沉积工艺所形成，包括氮化硅。
上述的方法，所述氧化硅的厚度为500～1200埃，所述氮化硅的厚度为100～500埃。
附图说明
图1A～1B是现有技术中对金属层及氮化物和氧化物进行刻蚀的步骤。
图1C是基于图1A～1B的方法使得阈值电压发生偏离的示意图。
图2A～2C是本发明的实施例的步骤流程。
图3是基于本发明的实施例中的步骤所形成的晶体管。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，作为解释但不作为本发明的限定。
如图2A，在LTPS产品中，例如包含N型薄膜晶体管的LTPS器件，具有大致为0.3～0.7mm的绝缘基板20，譬如玻璃基板或者石英基板等，对基板20经过清洗之后，其上方通过PECVD沉积有包括例如大致为50～100nm的SiNx层21、例如大致为100～150nm的SiOx层22的缓冲层33，多晶硅层23位于缓冲层33之上。SiNx层21可抑制基板20中金属原子对多晶硅层23的影响，SiOx层22可防止SiNx层21的缺陷态对多晶硅层23造成潜在的负面质量影响。缓冲层33完成制备后可以选择进行退火处理，以优化缓冲层33的质量。多晶硅层23的原始状态一般是先通过PECVD形成非晶硅（α-Si），非晶硅经过例如准分子激光退火工序、固相结晶工艺等手段之后才再结晶为多晶硅的。
处理完多晶硅层23之后，在多晶硅层23上方形成的绝缘层可以是复合的第一介质层和第二介质层，如分别为SiOx24薄膜和SiOx24薄膜之上的SiNx薄膜，厚度例如分别为30～100nm和60～150nm。其后在SiNx薄膜之上采用溅射法形成一厚度为250-400nm的金属层，材料可以为Al、Mo、复合的Al/Mo、复合的Nd-Al等电极材料，并随之在金属层上涂覆光刻胶，这已经为本领域的技术人员所熟知，所以部分流程并未示意出。注意图2A中原始的光刻胶已经经过光刻工艺的曝光显影处理，获得图案化的光刻胶27，然后以图案化的光刻胶27作为掩膜，进行干法刻蚀，刻蚀气体包括SF6和O2，原始的金属层经刻蚀形成保留下来的金属的过渡栅极26，而同时刻蚀SiOx24之上的SiNx薄膜，并形成一个保留下来的第二栅极绝缘膜25。
如图2B-1，再执行一干法刻蚀的过刻蚀步骤。在过刻蚀时，相比于现有制程增强了对SiOx24的过刻蚀的程度，譬如使现有的G4.5代技术通常所采用的各参数—刻蚀功率10KW、压强10mtorr、温度80℃分别再增加10%-50%，以强化过刻蚀的刻蚀力度（即本发明的实施例中，刻蚀力度为现有技术中的110%-150%），但同时要注意的是，为避免将SiOx层刻蚀穿而损伤到多晶硅层23，不宜增加过大的刻蚀力，上述刻蚀力的提升可经由调整刻蚀功率、刻蚀压强、刻蚀温度和刻蚀时间来完成。如刻蚀所用的混合气体包括Cl2和O2，刻蚀功率为12-15KW，压强为12-15mtorr，温度为80～150℃，例如100℃。图案化的光刻胶27在厚度上被部分刻蚀的同时，还对图案化的光刻胶27两侧的边缘部分进行了刻蚀，亦同步对过渡栅极26两侧的边缘部分进行刻蚀，以使图案化的光刻胶27的宽度经刻蚀后由第一宽度变为第二宽度，和使过渡栅极26的宽度经刻蚀后由第一宽度变为第二宽度，其中，第二宽度小于第一宽度，过渡栅极26经刻蚀后形成一最终的金属栅极26'。在此过刻蚀步骤中，同时还对第一介质层即对SiOx24薄膜进行了刻蚀，SiOx24薄膜的夹在多晶硅层23和第二栅极绝缘膜25之间的部分，由于受到金属栅极26'、第二栅极绝缘膜25对刻蚀的掩蔽作用，所以SiOx24经刻蚀后形成了位于多晶硅层23和第二栅极绝缘膜25之间的一第一栅极绝缘膜24a，该第一栅极绝缘膜24a位于多晶硅层23的与第二栅极绝缘膜25形成交叠的一个局部区域的上方，并夹在该局部区域与第二栅极绝缘膜25之间。与此同时，由于SiOx24的没有夹在多晶硅层23和第二栅极绝缘膜25之间的余下的部分缺乏金属栅极26'、第二栅极绝缘膜25对刻蚀的掩蔽作用，所以SiOx24经刻蚀后还形成了位于多晶硅层23的除了前述区域局域以外的余下的区域上方的预留层24b，在一些可选实施例中，预留层24b的厚度是SiOx24原始厚度的1/10～1/2，这仅仅作为可选择的方式但不作为本发明的限制条件。在图2B-1中，由于第二栅极绝缘膜25两侧的部分在刻蚀中会有损失，所以第一栅极绝缘膜24a两侧的未被第二栅极绝缘膜25覆盖住的部分在刻蚀步骤中受到刻蚀的影响，会形成如图所示的具有倾斜侧壁的第一栅极绝缘膜24a的形貌，第一栅极绝缘膜24a的竖截面呈现为梯形，其宽度自上至下逐步增加。实质上在过刻蚀的条件下，第二栅极绝缘膜25两侧的侧壁也会因为受到刻蚀的影响，正如图2B-2所示，以致形成侧壁倾斜的第二栅极绝缘膜25的形貌，所以籍由第一栅极绝缘膜24a、第二栅极绝缘膜25构成的复合栅极绝缘层也具有倾斜的侧壁，复合栅极绝缘层的竖截面呈现为梯形，其宽度自上至下逐步增加。
如图2C，利用由第一栅极绝缘膜24a、第二栅极绝缘膜25构成的复合栅极绝缘层和金属栅极26'作为掺杂物注入的掩蔽物，以自对准工艺（Selfalign），在多晶硅层23中进行例如磷的掺杂，N型薄膜晶体管主要是植入元素周期表中第Ⅴ族的元素。在复合栅极绝缘层的未被所述金属栅极26'覆盖住的区域（即图2C中虚线框定的区域）下方的多晶硅层23中形成低浓度掺杂区23a-2、23b-2，以及在预留层24b下方的多晶硅层23中形成高浓度掺杂区23a-1、23b-1，主要原因是预留层24b虽然是一个掺杂物注入的屏蔽层，但是其在过刻蚀步骤中已经显得较薄，不会影响掺杂物植入到多晶硅层23中，几乎所有的掺杂物都可以直接穿透预留层24b进入到它下方的多晶硅层23中，即形成掺杂区23a-1、23b-1，所以预留层24b下方的多晶硅层23的掺杂区23a-1、23b-1具有较高的掺杂浓度。而复合栅极绝缘层的未被所述金属栅极26'覆盖住的区域相对于预留层24b显得较厚，但是该复合栅极绝缘层依然可以使得部分掺杂物穿过该未被所述金属栅极26'覆盖住的区域而进入到它下方的多晶硅层23中，即形成掺杂区23a-2、23b-2，获得相对于掺杂区23a-1、23b-1而言浓度要低得多的掺杂区23a-2、23b-2。此外，金属栅极26'的特性是直接屏蔽掺杂物的注入，没有掺杂物可以穿透金属栅极26'，所以多晶硅层23的与金属栅极26'形成交叠的通道区23c没有被注入掺杂物。相互邻接的掺杂区23b-1、23b-2共同构成晶体管的一个漏极/源极，同时，相互邻接的掺杂区23a-1、23a-2共同构成晶体管的一个源极/漏极。基于形成了具有倾斜侧壁的复合栅极绝缘层，在离子注入的步骤中，低浓度掺杂区23a-2、23b-2位于复合栅极绝缘层的倾斜侧壁下方的区域的掺杂浓度具有梯度，譬如掺杂区23a-2位于倾斜侧壁底部边缘50b正下方到倾斜侧壁顶部边缘50a正下方之间的区域的掺杂浓度，在自倾斜侧壁底部边缘50b正下方到倾斜侧壁顶部边缘50a正下方的方向上逐步递减，对于掺杂区23b-2而言也同样如此，所以不再赘述。由于受到掺杂物注入或轰击的影响，预留层24b在完成离子注入之后可以被选择性的刻蚀掉，之后再在多晶硅层20裸露的区域上重新生长致密的氧化硅。
图3是按照实施图2A～2C可制备的一种含有两个晶体管单元的示范，在基板200上形成有氮化硅层210和氧化硅层220，作为缓冲层，多晶硅层230形成在氧化硅层220上，第一栅极绝缘层240覆盖多晶硅层230，第二栅极绝缘层250和其上方的栅极260、260'位于第一栅极绝缘层240上方。多晶硅层230中形成有重掺杂区230b-1和轻掺杂区230b-2构成一个晶体管（栅极260）的源极/漏极，多晶硅层230中还形成有重掺杂区230a-1和轻掺杂区230a-2、230'a-2构成一个晶体管（栅极260）的漏极/源极，源极/漏极和漏极/源极之间的通道区230c形成电流的通道并受控于栅极260的控制，其中，轻掺杂区230a-2、230b-2除了与第一栅极绝缘层240形成交叠，还皆与栅极260下方的第二栅极绝缘层250未被栅极260覆盖住的区域形成交叠。重掺杂区230a-1和轻掺杂区230a-2、230'a-2同时还构成另一个晶体管（栅极260'）的漏极/源极，多晶硅层230中还形成有重掺杂区230'b-1和轻掺杂区230'b-2构成另一个晶体管（栅极260'）的源极/漏极，源极/漏极和漏极/源极之间的通道区230'c形成电流的通道并受控于栅极260'的控制，其中，轻掺杂区230'a-2、230'b-2除了与第一栅极绝缘层240形成交叠，还皆与栅极260'下方的第二栅极绝缘层250未被栅极260'覆盖住的区域形成交叠。层间介质层290覆盖在栅极260、260'和第一栅极绝缘层240上方，绝缘膜291覆盖在层间介质层290上方，内部填充有导电材料的接触孔292作为互连结构，形成在层间介质层290、绝缘膜291中，并分别对准和接触重掺杂区230b-1、230'b-1。图3所示的多晶硅薄膜晶体管可获得较佳的阈值电压Vth。
如图1C所示，现有技术中刻蚀的功率为10KW，刻蚀压强为10mtorr（豪托），刻蚀温度为80℃，形成虚线所示的阈值电压，而在新式制程中使得过刻蚀（over etch）的刻蚀力提升了10%-50%，增加了离子的物理碰撞作用，因此可以刻蚀掉部分SiOx层，此时SiOx层中注入的N+/N-离子的阶梯式分布更加明显，如图2A～2C所示。此时如图1C中实线所示，现有制程中LTPS产品的Vth（阀值电压）为图中左侧虚线曲线，新式制程后LTPS产品中的Vth如图中右侧实线曲线所示，经过新式制程后使得N型器件的Vth与P型器件的Vth对称，从而调整Vth，增加电流的稳定性。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种调整低温多晶硅晶体管阀值电压的方法，其特征在于，包括以下步骤：
步骤S1、在一基板上方形成一多晶硅层，并在多晶硅层上方自下而上依次沉积第一介质层、第二介质层，其后在第二介质层之上形成一金属层；
步骤S2、利用一涂覆在金属层上的图案化的光刻胶作为掩膜，刻蚀所述金属层、第二介质层，分别形成一过渡栅极和一第二栅极绝缘膜；
步骤S3、执行一过刻蚀步骤，分别对图案化的光刻胶和过渡栅极各自的两侧的边缘部分进行刻蚀，以使图案化的光刻胶和过渡栅极由第一宽度变为小于第一宽度的第二宽度，并形成一金属栅极；
其中，同时还对第一介质层进行刻蚀，形成多晶硅层的局部区域和第二栅极绝缘膜之间的一第一栅极绝缘膜和多晶硅层余下区域上方的预留层；
步骤S4、利用籍由第一、第二栅极绝缘膜构成的具有倾斜侧壁的复合栅极绝缘层和所述金属栅极作为掺杂物注入的掩蔽物，以自对准工艺，在复合栅极绝缘层的未被所述金属栅极覆盖住的区域下方的多晶硅层中形成低浓度掺杂区；以及
在预留层下方的多晶硅层中形成高浓度掺杂区，相互邻接的所述低浓度掺杂区、高浓度掺杂区构成晶体管的具有阶梯掺杂浓度的源极或漏极；并且
于所述步骤S4之后，选择性的去除所述预留层，并于所述多晶硅层裸露的区域上生长氧化硅。
2.如权利要求1所述的方法，其特征在于，在步骤S1中，形成一多晶硅层的步骤还包括在基板上方形成一非晶硅层，并进行退火工艺，使非晶硅层再结晶为所述的多晶硅层。
3.如权利要求1所述的方法，其特征在于，在步骤S1中，在基板上形成一多晶硅层之前，还包括先在基板上形成一缓冲层的步骤，所述缓冲层包括自下而上的一氮化硅层和一氧化硅层，然后再在缓冲层上形成多晶硅层。
4.如权利要求1所述的方法，其特征在于，所述第一介质层、第二介质层分别为氧化硅和氮化硅；以及
在步骤S2的干法刻蚀步骤中，刻蚀气体包括SF6和O2；
在步骤S3的干法刻蚀步骤中，刻蚀气体包括Cl2和O2。
5.如权利要求4所述的方法，其特征在于，在步骤S3的干法过刻蚀步骤中，刻蚀功率为12-15KW，压强为12-15mtorr，温度为100℃。
6.如权利要求1所述的方法，其特征在于，所述预留层的厚度是第一介质层原始厚度的1/10～1/2。
7.如权利要求1所述的方法，其特征在于，所述晶体管为N型晶体管，步骤S4中所注入的掺杂物包括第Ⅴ族元素。
8.如权利要求1所述的方法，其特征在于，所述第一介质层是以等离子增强化学气相沉积工艺所形成，包括以四乙基原硅酸酯为基础的氧化硅；
第二介质层是以等离子增强化学气相沉积工艺所形成的，包括氮化硅。
9.如权利要求8所述的方法，其特征在于，所述氧化硅的厚度为500～1200埃，所述氮化硅的厚度为100～500埃。
10.如权利要求1所述的方法，其特征在于，在步骤S3的刻蚀步骤中，形成具有倾斜侧壁的复合栅极绝缘层，并且在完成步骤S4之后，所述低浓度掺杂区位于复合栅极绝缘层的倾斜侧壁下方的区域的掺杂浓度，在自倾斜侧壁底部边缘正下方到倾斜侧壁顶部边缘正下方的方向上逐步递减。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310109382.7A CN103178006B (zh) | 2013-03-29 | 2013-03-29 | 调整低温多晶硅晶体管阀值电压的方法 |
| TW102114548A TWI528462B (zh) | 2013-03-29 | 2013-04-24 | 調整低溫多晶矽電晶體閥值電壓的方法 |
| US14/229,337 US9059215B2 (en) | 2013-03-29 | 2014-03-28 | Method for adjusting the threshold voltage of LTPS TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310109382.7A CN103178006B (zh) | 2013-03-29 | 2013-03-29 | 调整低温多晶硅晶体管阀值电压的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103178006A CN103178006A (zh) | 2013-06-26 |
| CN103178006B true CN103178006B (zh) | 2015-09-23 |
Family
ID=48637775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310109382.7A Active CN103178006B (zh) | 2013-03-29 | 2013-03-29 | 调整低温多晶硅晶体管阀值电压的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9059215B2 (zh) |
| CN (1) | CN103178006B (zh) |
| TW (1) | TWI528462B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6464178B1 (en) * | 2000-07-07 | 2002-10-15 | Kidd, Iii Odis Q. | Hose guide |
| CN104538455A (zh) * | 2014-12-31 | 2015-04-22 | 上海天马有机发光显示技术有限公司 | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 |
| CN104882482A (zh) * | 2015-03-31 | 2015-09-02 | 上海和辉光电有限公司 | 一种半导体结构及其制备方法 |
| DE112016000170T5 (de) * | 2015-06-17 | 2017-08-03 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung |
| CN105304470A (zh) * | 2015-09-29 | 2016-02-03 | 武汉华星光电技术有限公司 | 一种ltps阵列基板及其制造方法、显示装置 |
| CN106169473A (zh) * | 2016-08-31 | 2016-11-30 | 深圳市华星光电技术有限公司 | 一种基于ltps的coms器件及其制作方法 |
| CN106340457A (zh) * | 2016-09-30 | 2017-01-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示面板 |
| CN107919367B (zh) * | 2016-10-09 | 2020-05-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN106298948B (zh) * | 2016-10-12 | 2019-08-02 | 武汉华星光电技术有限公司 | 一种轻掺杂区形成方法及半导体器件制造方法 |
| CN108198862B (zh) * | 2017-12-28 | 2020-12-08 | 友达光电（昆山）有限公司 | 一种低温多晶硅晶体管及其显示装置 |
| CN110197851A (zh) * | 2018-02-27 | 2019-09-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和电子装置 |
| WO2019227359A1 (zh) * | 2018-05-30 | 2019-12-05 | 深圳市柔宇科技有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1553517A (zh) * | 2003-05-29 | 2004-12-08 | 统宝光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN1763975A (zh) * | 2004-10-18 | 2006-04-26 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| KR100195195B1 (ko) * | 1995-12-16 | 1999-07-01 | 윤종용 | 저온 폴리실리콘 초박막액정표시소자의 게이트 형성방법 |
| US6825488B2 (en) * | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7223643B2 (en) * | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4037117B2 (ja) * | 2001-02-06 | 2008-01-23 | 株式会社日立製作所 | 表示装置 |
| SG103846A1 (en) * | 2001-02-28 | 2004-05-26 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| JP4926329B2 (ja) * | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
| SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
| TW561531B (en) * | 2001-08-08 | 2003-11-11 | Ind Tech Res Inst | Polysilicon thin film transistor having a self-aligned lightly doped drain (LDD) structure |
| US6911675B2 (en) * | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
| JP2003188183A (ja) * | 2001-12-20 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置、その製造方法及び液晶表示装置 |
| US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| KR101006439B1 (ko) * | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| CN1560657A (zh) | 2004-03-05 | 2005-01-05 | 武汉光迅科技有限责任公司 | 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法 |
| US8722547B2 (en) | 2006-04-20 | 2014-05-13 | Applied Materials, Inc. | Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries |
| JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN101852893B (zh) | 2009-03-30 | 2011-12-21 | 中国科学院半导体研究所 | 以光刻胶为掩膜对二氧化硅进行深刻蚀的方法 |
| CN104241389B (zh) * | 2013-06-21 | 2017-09-01 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 |
| CN104241390B (zh) * | 2013-06-21 | 2017-02-08 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 |
-
2013
- 2013-03-29 CN CN201310109382.7A patent/CN103178006B/zh active Active
- 2013-04-24 TW TW102114548A patent/TWI528462B/zh not_active IP Right Cessation
-
2014
- 2014-03-28 US US14/229,337 patent/US9059215B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1553517A (zh) * | 2003-05-29 | 2004-12-08 | 统宝光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN1763975A (zh) * | 2004-10-18 | 2006-04-26 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI528462B (zh) | 2016-04-01 |
| US9059215B2 (en) | 2015-06-16 |
| CN103178006A (zh) | 2013-06-26 |
| TW201438110A (zh) | 2014-10-01 |
| US20140295627A1 (en) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103178006B (zh) | 调整低温多晶硅晶体管阀值电压的方法 | |
| CN101840865B (zh) | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 | |
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| CN101673687B (zh) | 场效应晶体管制造方法 | |
| CN104882485A (zh) | 薄膜晶体管及其制造方法 | |
| CN105097550A (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| WO2006050283A2 (en) | Resonant tunneling device using metal oxide semiconductor processing | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| CN103578992A (zh) | 一种集成vdmos芯片及其制作方法 | |
| CN105185788A (zh) | 阵列基板及其制造方法 | |
| CN101621009A (zh) | 一种制作部分耗尽soi器件体接触结构的方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| US20090256203A1 (en) | Top Gate Thin Film Transistor with Independent Field Control for Off-Current Suppression | |
| CN203910798U (zh) | 一种u形沟道的半浮栅存储器 | |
| CN103681859A (zh) | 一种碳化硅半导体器件及其制作方法 | |
| CN106783734A (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
| CN104347639A (zh) | 薄膜晶体管基板及其制作方法 | |
| CN108122759A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN100369204C (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
| CN109616510A (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
| CN109192784A (zh) | 薄膜晶体管、显示面板及所述薄膜晶体管的制作方法 | |
| CN104701175A (zh) | 一种薄膜晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201506, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201506, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |
|
| CP01 | Change in the name or title of a patent holder |