KR101812440B1 - 스플릿 게이트 출력소자의 제조방법 - Google Patents

스플릿 게이트 출력소자의 제조방법 Download PDF

Info

Publication number
KR101812440B1
KR101812440B1 KR1020167033055A KR20167033055A KR101812440B1 KR 101812440 B1 KR101812440 B1 KR 101812440B1 KR 1020167033055 A KR1020167033055 A KR 1020167033055A KR 20167033055 A KR20167033055 A KR 20167033055A KR 101812440 B1 KR101812440 B1 KR 101812440B1
Authority
KR
South Korea
Prior art keywords
insulating film
control grid
film
etching
doping
Prior art date
Application number
KR1020167033055A
Other languages
English (en)
Other versions
KR20160146988A (ko
Inventor
젠동 마오
레이 리우
웨이 리우
민지 린
Original Assignee
수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201510182461.XA external-priority patent/CN104916544B/zh
Priority claimed from CN201510323899.5A external-priority patent/CN104952718B/zh
Application filed by 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 filed Critical 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Publication of KR20160146988A publication Critical patent/KR20160146988A/ko
Application granted granted Critical
Publication of KR101812440B1 publication Critical patent/KR101812440B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 출력소자의 제조기술분야에 관한 것으로서, 특히 스플릿 게이트 출력소자의 제조방법에 관한 것이다. 본 발명의 스플릿 게이트 출력소자의 제조방법은 제어 그리드 요홈을 에칭 형성하는 과정에서 횡방향 에칭을 증가하여 제어 그리드 요홈의 제1절연 필름 하부에 위치한 횡방향 홈을 형성함으로써 진일보로 제1도전 필름을 집적한 후 제어 그리드를 형성하도록 직접 제1절연 필름을 마스크로 하여 제1도전 필름을 에칭한다. 본 발명은 공정과정이 간단하고 신뢰성이 있으며 제어가 용이한 바, 스플릿 게이트의 수익률을 대폭으로 향상시킬 수 있다. 본 발명은 25V～200V의 반도체 출력소자의 제조에 특별히 적용된다.

Description

스플릿 게이트 출력소자의 제조방법{MANUFACTURING METHOD FOR SPLIT-GATE POWER DEVICE}
본 발명은 반도체 출력소자의 제조기술분야에 관한 것으로서 특히 스플릿 게이트 출력소자의 제조방법에 관한 것이다.
마이크로 전자기술의 끊임없는 발전과 더불어 반도체 출력소자는 입력저항이 높고 소모가 낮으며 스위치 속도가 빠르고 2차적인 파괴가 없으며 안전작업구역이 넓고 동적기능이 우수하며 전극과 접합하여 대전류화를 실현하기 쉽고 전환효율이 높은 등 장점으로 인하여 점차 양극형 소자를 대신하여 현재 출력소자 발전의 주류가 되고 있다. 스플릿 게이트 출력소자는 제어 그리드와 드레인 영역사이의 기생 커패시턴스를 감소할 수 있고 소자의 동적 전력을 하락시켜 스위치 속도를 향상시켜 이미 반도체 출력소자의 바람직한 구조로 되었다. 도1a에 도시된 바와 같이 기존의 전형적인 스플릿 게이트 출력소자의 제조방법은 우선 기판 외연층(100) 내에 제어 그리드 요홈을 형성한 후 먼저 도전층을 집적하고 다시 에치 백하는 방법으로 제어 그리드 요홈의 양측에 각각 제어 그리드(105)를 형성한다. 이어서, 도1b에 도시된 바와 같이 먼저 도전층을 집적하고 다시 에치 백하는 방법으로 제어 그리드(105)를 커버하여 절연 필름 측벽(201)을 형성한 후 스플릿 게이트 요홈을 형성하도록 절연 필름 측벽(201)의 테두리를 따라 기판 외연층을 에칭한다.
기존의 전형적인 스플릿 게이트 출력소자의 제조방법에는 하기와 같은 문제점이 존재한다. 우선은 제어 그리드(105)의 횡방향 폭이 비교적 좁아 제어 그리드 접촉홀의 에칭 난이도를 증가하는 것이고, 두번째는 에치 백의 방법을 통하여 절연 필름 측벽(201)을 형성하는 과정에서 제어 그리드(105) 상부에 위치한 절연 필름 측벽부분은 쉽게 에칭될 수 있어 제어 그리드(105)를 보호하는 역할을 하기 어려워 스플릿 게이트 출력소자의 제조공정을 제어하기 어렵게 되며 수익률을 하락시킨다.
본 발명의 목적은 선행기술의 부족점을 극복하기 위하여 스플릿 게이트 출력소자의 제조방법을 제공하는 것인 바, 본 발명은 스플릿 게이트 출력 소자의 제조공정의 안정성과 신뢰성을 담보하고 제어가 쉽도록 하며 수익률을 향상시킬 수 있다.
본 발명에 따라 제기한 스플릿 게이트 출력소자의 제조방법(1)은 아래와 같은 단계를 포함한다.
1. 우선 첫번째 도핑 타입의 기판 외연층 상에 제1절연 필름을 형성한 후 첫번째 포토에칭을 진행하고 그 후 상기 제1절연 필름에 대해 에칭을 진행하여 상기 제1절연 필름 내에 제1절연 필름의 개구를 형성하는 단계와;
2. 상기 제1절연 필름을 마스크로 하여 상기 기판 외연층을 에칭하고 상기 기판 외연층 내에 제어 그리드 요홈을 형성하되, 상기 제어 그리드 요홈의 양측 테두리는 상기 제1절연 필름의 개구 양측의 제1절연 필름의 하부까지 연장되어 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 형성하는 단계와;
3. 상기 제어 그리드의 표면에 제2절연 필름을 형성한 후 제1도전 필름을 집적하되, 상기 제1도전 필름은 적어도 상기 제어 그리드 요홈 양측의 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 가득 채우는 단계와;
4. 상기 제1절연 필름 상부의 상기 제1도전 필름을 에칭하여 제거하고 상기 제1절연 필름의 개구의 태두리를 따라 상기 제1도전 필름을 계속하여 에칭하며 상기 제어 그리드 요홈의 양측에 제어 그리드를 형성하는 단계와;
5. 노출된 상기 제2절연 필름에 대해 에칭을 진행한 후 제3절연 필름을 집적하여 에치 백하여 제어 그리드의 측벽상에 제3절연 필름 측벽을 형성한 후 스플릿 게이트를 형성하도록 상기 제3절연 필름 측벽의 테두리를 따라 상기 기판 외연층을 에칭하는 단계와;
6. 상기 스플릿 게이트의 표면에 제4절연 필름을 형성하는 단계와;
7. 우선 상기 제3절연 필름 측벽에 대해 에칭한 후 노출된 상기 제어 그리드 표면에 제5절연 필름을 형성하는 단계와;
8. 제2도전 필름을 집적하여 에치 백하고 상기 스플릿 게이트 요홈 내에 스플릿 게이트를 형성하되, 상기 스플릿 게이트 표면은 상기 기판 외연층의 표면보다 조금 낮은 단계와;
9. 우선 상기 제1절연 필름에 대해 에칭한 후 두번째 도핑 타입의 이온을 주입하고 상기 기판 외연층 내에 채널 영역을 형성한 후 두번째 포토에칭과 첫번째 타입의 이온을 주입하여 상기 기판 외연층 내에 소스 영역을 형성하는 단계와;
10. 제6절연 필름을 집적하고 접촉홀의 도형을 형성하도록 세번째 포토에칭을 진행한 후 상기 제6절연 필름에 대해 에칭을 진행하여 접촉홀을 형성하되, 그 후 두번째 도핑 타입의 이온 주입을 진행함과 동시에 금속층을 집적하여 옴 접촉을 형성하는 단계와;
11. 소스 전극, 제어 그리드 전극 및 스플릿 게이트를 각각 형성하도록 네번째 포토에칭을 진행한 후 상기 금속층을 에칭하는 단계를 포함하는 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
상기 본 발명이 제기한 스플릿 게이트 출력소자의 제조방법(1)의 진일보로 바람직한 해결방안은 하기와 같다.
상기 제1절연 필름의 재질은 산화 규소 또는 질화 규소이다.
상기 제3절연 필름의 재질은 질화 규소이다.
상기 제2절연 필름, 제4절연 필름 및 제5절연 필름의 재질은 모두 산화 규소이다.
상기 제6절연 필름의 재질은 실리카 유리,붕소 포스포로실리카 유리 또는 인산염 실리카 유리이다.
상기 제어 그리드는 다결정 실리콘 그리드 또는 금속 그리드이다.
상기 제2도전 필름의 재질은 다결정 실리콘이다.
상기 첫번째 도핑 타입은 n형 도핑이고 상기 두번째 도핑 타입은 p형 도핑이다.
상기 첫번째 도핑 타입은 p형 도핑이고 상기 두번째 도핑 타입은 n형 도핑이다.
본 발명에 따라 제기한 스플릿 게이트 출력소자의 제조방법(2)은 아래와 같은 단계를 포함한다.
1. 우선 첫번째 도핑 타입의 기판 외연층 상에 제1절연 필름을 형성한 후 첫번째 포토에칭을 진행하고 그 후 상기 제1절연 필름에 대해 에칭을 진행하여 상기 제1절연 필름 내에 제1절연 필름의 개구를 형성하는 단계와;
2. 상기 제1절연 필름을 마스크로 하여 상기 기판 외연층을 에칭하고 상기 기판 외연층 내에 제어 그리드 요홈을 형성하되, 상기 제어 그리드 요홈의 양측 테두리는 상기 제1절연 필름의 개구 양측의 제1절연 필름의 하부까지 연장되어 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 형성하는 단계와;
3. 상기 제어 그리드의 표면에 제2절연 필름을 형성한 후 제1도전 필름을 집적하되, 상기 제1도전 필름은 적어도 상기 제어 그리드 요홈 양측의 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 가득 채우는 단계와;
4. 상기 제1절연 필름 상부의 상기 제1도전 필름을 에칭하여 제거한 후 상기 제1절연 필름의 개구의 테두리를 따라 상기 제1도전 필름을 계속하여 에칭하여 상기 제어 그리드 요홈의 양측에 제어 그리드를 형성하는 단계와;
5. 노출된 상기 제2절연 필름에 대해 에칭을 진행한 후 상기 제1절연 필름을 마스크로 하여 상기 기판 외연층을 계속하여 에칭하여 상기 기판 외연층의 내부에 스플릿 게이트 요홈을 형성하는 단계와;
6. 상기 제어 그리드 및 스플릿 게이트의 표면에 제3절연 필름을 형성하는 단계와;
7. 제2도전 필름을 집적하여 에치 백하고 상기 스플릿 게이트 요홈 내에 스플릿 게이트를 형성하되, 상기 스플릿 게이트 표면은 상기 기판 외연층의 표면보다 조금 낮은 단계와;
8. 상기 제3절연 필름과 제1절연 필름에 대해 각각 에칭을 진행하여 두번째 도핑 타입의 이온을 주입하고 상기 기판 외연층 내에 채널 영역을 형성하는 단계와;
9. 두번째 포토에칭을 진행한 후 첫번째 도핑 타입의 이온을 주입하여 상기 기판 외연층 내에 소스 영역을 형성하는 단계와;
10. 제4절연 필름을 집적한 후 세번째 포토에칭을 진행하며 그 후 접촉홀을 형성하도록 상기 제4절연 필름에 대해 에칭을 진행하고 옴 접촉을 형성하도록 두번째 도핑 타입의 이온을 주입함과 동시에 금속층을 집적하는 단계와;
11. 소스 전극, 제어 그리드 전극 및 스플릿 게이트를 각각 형성하도록 네번째 포토에칭을 진행한 후 상기 금속층을 에칭하는 단계를 포함하는 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
상기 본 발명이 제기한 스플릿 게이트 출력소자의 제조방법(2)의 진일보로 바람직한 해결방안은 하기와 같다.
상기 제1절연 필름의 재질은 산화 규소 또는 질화 규소이다.
상기 제2절연 필름의 재질은 산화 규소이다.
상기 제3절연 필름의 재질은 산화 규소, 이의 두께범위는 200나노미터～1000나노미터이다.
상기 제4절연 필름의 재질은 실리카 유리, 붕소 포스포로실리카 유리 또는 인산염 실리카 유리이다.
상기 제어 그리드는 다결정 실리콘 그리드 또는 금속 그리드이다.
상기 제2도전 필름의 재질은 다결정 실리콘이다.
상기 첫번째 도핑 타입은 n형 도핑, 상기 두번째 도핑 타입은 p형 도핑이다.
상기 첫번째 도핑 타입은 p형 도핑, 상기 두번째 도핑 타입은 n형 도핑이다.
선행기술과 비교하면 본 발명의 현저한 장점은 하기와 같다.
본 발명에서 제기한 스플릿 게이트 출력소자의 제조방법(1)은 트랜치 타입의 스플릿 게이트 출력소자에 적용되는 첫번째 해결방안으로서, 제어 그리드 요홈을 에칭 형성하는 과정에서 횡방향 에칭을 증가하여 제어 그리드 요홈의 제1절연 필름 하부에 위치한 횡방향 홈부분을 형성함으로써 진일보로 제1도전 필름을 집적한 후 제어 그리드를 형성하도록 직접 제1절연 필름을 마스크로 하여 제1도전 필름을 에칭하여 모든 공정과정이 간단하고 신뢰성이 있도록 하고 제어가 용이하도록 하며 트랜치 타입의 출력소자의 수익률을 크게 향상시킨다.
본 발명에서 제기한 스플릿 게이트 출력소자의 제조방법(2)은 트랜치 타입의 스플릿 게이트 출력소자에 적용되는 두번째 해결방안으로서, 제어 그리드를 에칭 형성한 후 직접적으로 제1절연 필름을 마스크로 하여 스플릿 게이트 요홈을 형성하도록 기판 외연층을 에칭하되, 상기 에칭과정에서 제어 그리드는 일부 에칭되어 제어 그리드의 폭을 절감시킴으로써 제어 그리드 전극 접촉홀의 에칭 정밀도에 대한 요구를 향상시키고 제어 그리드와 스플릿 게이트 요홈의 표면을 커버하도록 스플릿 게이트를 형성한 후 한층 두께의 제3절연 필름을 직접적으로 집적하여 제어 그리드 전극 접촉홀의 조준편차가 가져온 영향을 절감하도록 함으로써 제어 그리드 전극 접촉홀의 에칭 정밀도 요구를 저감할 수 있어 모든 공정과정이 간단하고 신뢰성이 있으며 제어가 용이하도록 하여 스플릿 게이트의 수익률을 대폭으로 향상시킬 수 있다.
본 발명이 제기한 스플릿 게이트 출력소자의 제조방법(1)과 스플릿 게이트 출력소자의 제조방법(2)은 25V～200V의 반도체 출력소자의 제조에 특별히 적용된다.
도 1a과 도 1b는 선행기술의 트랜치 타입 스플릿 게이트 출력소자의 제조방법의 국부적인 공정 흐름 모식도이다.
도 2 내지 도 10은 본 발명이 제기한 스플릿 게이트 출력소자의 제조방법(1)의 실시예의 공정 흐름 모식도이다.
도 11 내지 도 15는 본 발명이 제기한 스플릿 게이트 출력소자의 제조방법(2) 의 실시예의 공정 흐름 모식도이다.
이하 도면 및 실시예와 결부하여 본 발명의 발명의 실시를 위한 형태에 대해 진일보로 상세히 설명한다.
설명의 편리를 위하여 도면에서는 층과 영역의 두께를 확대하였으나 도시된 크기는 실제 크기를 대표하지 않는다. 비록 도시된 도면이 소자의 실제 크기를 완전히 정확하게 반영하지는 않지만 이들은 여전히 영역 및 조성구조 사이의 상호적인 위치, 특히 조성구조 사이의 상하 및 인접 관계를 완전하게 반영한다. 이하 상기 본 발명의 실시예는 도면에 도시된 영역의 특정된 형상에 한정되지 않고 획득한 형상, 예를 들어 제조에 인한 편차 등을 포함하는 것으로 보아야 한다.
도2 내지 도10은 본 발명이 제기한 게이트 출력소자의 제조방법(1)의 실시예의 공정과정을 나타내는 바, 하기와 같은 단계를 포함한다.
우선, 도2에 도시된 바와 같이 첫번째 도핑 타입의 드레인 영역(300)의 상부에 첫번째 도핑 타입의 기판 외연층(301)을 형성한 후 기판 외연층(301)의 상부에 제1절연 필름(400)을 형성하고 그 후 첫번째 포토에칭공정을 진행하여 제어 그리드 요홈의 위치를 정의하며 이어서 제1절연 필름(400)을 에칭하여 제1절연 필름(400)의 내부에 제1절연 필름의 개구(410)을 형성한다.
상기 제1절연 필름(400)의 재질은 산화 규소거나 또는 질화 규소 일 수 있고 산화 규소와 질화 규소의 적층, 예를 들어, 순서대로 적층된 제1산화층, 제2질화층, 제3산화층을 포함하는 ONO구조의 절연 필름일 수도 있다.
이어서, 도 3에 도시된 바와 같이 제1절연 필름(400)을 마스크로 하여 기판 외연층(301)을 에칭하고 기판 외연층(301) 내에 제어 그리드 요홈(500)을 형성하는데, 상기 단계의 에칭공정에서는 횡방향의 에칭을 증가함으로써 제어 그리드 요홈(500)이 제1절연 필름(400) 하부에 위치하는 횡방향 홈을 형성할 수 있고 상기 횡방향 홈의 횡방향 폭은 a이다.
이어서, 도 4에 도시된 바와 같이 제어 그리드 요홈의 표면에 제2절연 필름(302)를 형성하고 제1도전 필름(600)을 집적하되, 제1도전 필름(600)은 적어도 제어 그리드 요홈(500) 양측의 제1절연 필름(400)의 하부에 위치한 횡방향 홈을 가득 채우는 바, 본 실시예에서 제1도전 필름(600)은 제어 그리드 요홈(500)을 가득 채운다.
바람직하게, 제2절연 필름(302)의 재질은 산화 규소이고 제1도전 필름(600)의 재질은 다결정 실리콘 또는 금속이다.
이어서, 도 5에 도시된 바와 같이 우선 제1절연 필름(400) 상부의 제1도전 필름(600)을 에칭한 후 제1절연 필름의 개구(410)의 테두리를 따라 계속하여 제1도전 필름(600)을 에칭함으로써 제어 그리드 요홈의 양측에 횡방향 폭이 a인 제어 그리드(303)를 각각 형성하되, 제어 그리드(303)의 횡방향 폭 a는 응당 후속적인 제어 그리드 접촉홀의 형성을 만족시키는 것을 기준으로 하고 만약 제어 그리드(303)의 횡방향 폭 a가 너무 작으면 제어 그리드 접촉홀의 형성에 영향을 미치게 된다.
도 6에 도시된 바와 같이 우선 노출된 상기 제2절연 필름(302)을 에칭하고 제3절연 필름을 집적하여 에치 백하여 노출된 제어 그리드(303)의 측벽에 제3절연 필름 측벽(401)을 형성하며 그 후 스플릿 게이트 요홈을 형성하도록 제3절연 필름 측벽(401)의 테두리를 따라 기판 외연층(301)을 에칭하되, 상기 제3절연 필름 측벽(401)의 재질은 바람직하게 질화 규소이다.
상기 단계에서 스플릿 게이트 요홈은 제3절연 필름 측벽(401)을 마스크로 하여 조준한 기판 외연층(301)을 에칭하여 형성된 것으로서 제어 그리드 요홈과 스플릿 게이트 요홈의 에칭이 제어 그리드 요홈을 에칭하기 위한 하나의 마스크패드를 사용하므로 소자 가공의 복접성과 원가를 절감시켰다.
이어서, 도 7에 도시된 바와 같이 우선 스플릿 게이트의 표면에 제4절연 필름(304)을 형성하되, 상기 제4절연 필름(304)의 재질은 바람직하게 산화 규소이고 그 후 도 8에 도시된 바와 같이 제3절연 필름 측벽(401)을 에칭하여 노출된 제어 그리드(303)의 표면에 제5절연 필름(305)하되, 제5절연 필름(305)의 재질은 바람직하게 산화 규소이다.
이어서, 도 9에 도시된 바와 같이 형성된 구조를 커버하도록 제2도전 필름을 집적하여 에치 백하고 스플릿 게이트 요홈 내에 스플릿 게이트(306)를 형성하되 상기 스플릿 게이트(306)의 표면은 기판 외연층(301)의 표면보다 조금 낮고 스플릿 게이트(306)의 재질은 바람직하게 도핑된 다결정 실리콘이다.
이어서, 도 10에 도시된 바와 같이 우선 제1절연 필름(400)을 에칭한 후 한층의 얇은 산화층(307)을 산화 형성하여 기판 외연층(301)의 표면을 복원시키며 이어서 두번째 도핑 타입의 이온 주입을 진행하여 기판 외연층(301) 내에 채널 영역(308)을 형성하 되, 상기 채널 영역(308)의 바닥은 바람직하게 제어 그리드 요홈의 바닥위치에 위치하게 되고, 그 후 두번째 포토에칭공정을 진행하여 소스 영역의 위치로 정의하고 다시 첫번째 도핑 타입의 이온주입을 진행하며 기판 외연층(301) 내에 소스 영역(309)을 형성한 후 형성된 구조를 커버하도록 제6절연 필름(310)을 집적하고 다시 세번째 포토에칭공정을 진행하여 접촉홀의 도형을 형성하며, 이어서 제6절연 필름(310)을 에칭하여 접촉홀을 형성하고 마지막으로 두번째 도핑 타입의 이온주입을 진행하고 금속층(311)을 집적하여 옴 접촉을 형성한다. 여기서 제6절연 필름(310)의 재질은 실리카 유리, 붕소 포스포로실리카 유리 또는 인산염 실리카 유리이다.
본 발명에서 설명한 두번째 도핑 타입과 첫번째 도핑 타입은 서로 반대되는 도핑 타입인 바, 즉 첫번째 도핑 타입이 n형 도핑이면 두번째 도핑 타입은 p형 도핑이거나 또는 첫번째 도핑 타입이p형 도핑이면 두번째 도핑 타입은 n형 도핑이다.
마지막으로 소스 전극, 제어 그리드 전극 및 스플릿 게이트를 각각 형성하도록 네번째 포토에칭을 진행하고 금속층을 에칭한다.
바람직하게, 드레인 영역(300)은 상기 소스 전극, 제어 그리드 전극 및 스플릿 게이트 전극을 형성한 후 이온 주입의 방법을 통하여 기판 외연층(301) 내에 형성될 수 있고, 그 후 다시 금속층을 집적하여 드레인 전극을 형성할 수 있다.
도 11 내지 도 15는 본 발명이 제기한 스플릿 게이트 출력소자의 제조방법(2)의 실시예의 공정과정을 나타내는 바, 하기와 같은 단계를 포함한다.
우선 도2와 도3에 도시된 방법에 따라 기판 외연층(301)의 내부에 제어 그리드 요홈(500)을 형성한 후 제어 그리드 요홈의 표면에 제2절연 필름(302)을 형성하고 형성된 구조를 커버하도록 제1도전 필름(600)을 집적하는 바, 도11에 도시된 바와 같이 상기 제1도전 필름(600)은 적어도 제어 그리드 요홈(500) 양측의 제1절연 필름(400) 하부의 횡방향 홈을 가득 채워야 한다.
상기 제2절연 필름(302)의 재질은 바람직하게 산화 규소이고 이의 두께범위는 10나노미터～50나노미터이고 제1도전 필름(600)의 재질은 다결정 실리콘 또는 금속이다.
이어서, 도12에 도시된 바와 같이 우선 제1절연 필름(400) 상부의 제1도전 필름(600)을 에칭한 후 제1절연 필름의 개구(410)의 테두리를 따라 계속하여 제1도전 필름(600)을 에칭하여 제어 그리드 요홈의 양측에 횡방향 폭이 a인 제어 그리드(303)를 각각 형성한 후 노출된 제2절연 필름(302)을 에칭하고 스플릿 게이트 요홈을 형성하도록 제1절연 필름(400)을 마스크로 하여 제어 그리드(303)의 테두리를 따라 기판 외연층(301)을 에칭한다.
이어서, 도 13에 도시된 바와 같이 제4절연 필름(304)을 집적하되 상기 제4절연 필름(304)은 제어 그리드(303)와 스플릿 게이트 요홈의 표면을 커버하고 제4절연 필름(304)의 재질은 바람직하게 산화 규소이고 제4절연 필름(304)의 두께는 스플릿 게이트 요홈의 폭의 절반보다 작지 말아야 하며 바람직하게는 200나노미터～1000나노미터이다.
이어서, 도 14에 도시된 바와 같이 형성된 구조를 커버하도록 제2도전 필름을 집적하여 에치 백하고 스플릿 게이트 요홈 내에 스플릿 게이트(306)를 형성하되 상기 스플릿 게이트(306)의 표면 위치는 기판 외연층(301)의 표면 위치보다 조금 낮고 스플릿 게이트(306)의 재질은 바람직하게 도핑된 다결정 실리콘이다.
마지막으로 도 15a와 도 15b에 도시된 바와 같이 우선 노출된 제3절연 필름(304)과 제1절연 필름(400)을 에칭한 후 한층의 얇은 산화층(307)을 산화 형성하여 기판 외연층(301)의 표면을 복원시키며 이어서 두번째 도핑 타입의 이온 주입을 진행하여 기판 외연층(301) 내에 채널 영역(308)을 형성하되, 상기 채널 영역(308)의 바닥은 바람직하게 제어 그리드 요홈의 바닥위치에 위치하게 되고, 그 후 두번째 포토에칭공정을 진행하여 소스 영역의 위치로 정의하고 다시 첫번째 도핑 타입의 이온주입을 진행하며 기판 외연층(301) 내에 소스 영역(309)을 형성한 후 형성된 구조를 커버하도록 제6절연 필름(310)을 집적하되, 상기 제6절연 필름(310)의 재질은 실리카 유리， 붕소 포스포로실리카 유리 또는 인산염 실리카 유리이고 이어서 접촉홀의 도형을 형성하도록 제3포토에칭공정을 진행한 후 접촉홀을 형성하도록 상기 제6절연 필름(310)을 에칭하며 그 후 옴 접촉을 이루도록 두번째 도핑 타입의 이온 주입을 진행하고 금속층(311)을 집적한다.
도 15a는 소스 전극 접촉홀에서의 옴 접촉 구조를 도시하고, 도 15b는 제어 그리드 전극 접촉홀에서의 옴 접촉 구조를 도시한다.본 발명에서 획득한 스플릿 게이트 출력소자의 스플릿 게이트와 제어 그리드 사이의 제4절연 필름(304)의 두께는 비교적 두꺼운 바,제어 그리드 전극 접촉홀이 조준편차로 인하여 제4절연 필름(304) 위에 위치한다 하더라도 소자의 신뢰성에 영향을 미치지 않으므로 제어 그리드 전극 접촉홀 조준편차로 인한 소자의 신뢰성에 영향을 미치는 문제를 감소하고 이로써 공정 난이도를 낮추게 된다.
본 발명의 발명의 실시를 위한 형태에서 관련되지 않은 설명은 본 발명이 속하는 기술분야의 공지된 기술에 속하는 바, 공지된 기술을 참조하여 실시할 수 있다.
본 발명은 반복적인 실험과 검증을 거쳐 만족하는 시용효과를 얻었다.
이상 발명의 실시를 위한 형태에서 관련된 실시예는 본 발명이 제기한 스플릿 게이트 출력소자의 제조방법의 기술적 사상의 구체적인 지지이며 이로써 본 발명의 보호범위를 한정할 수 없고 본 발명에 따라 제기한 기술적 사상, 본 발명의 기술적 해결방안의 기초상에서 진행한 그 어떤 동등한 변화 또는 등가적인 변경은 모두 본 발명의 기술적 해결방안의 보호범위에 속한다.
300:드레인 영역 400:제1절연 필름
500:제어 그리드 요홈 600:제1도전 필름

Claims (18)

1. 우선 첫번째 도핑 타입의 기판 외연층 상에 제1절연 필름을 형성한 후 첫번째 포토에칭을 진행하고 그 후 상기 제1절연 필름에 대해 에칭을 진행하여 상기 제1절연 필름 내에 제1절연 필름의 개구를 형성하는 단계와;
2. 상기 제1절연 필름을 마스크로 하여 상기 기판 외연층을 에칭하고 상기 기판 외연층 내에 제어 그리드 요홈을 형성하되, 상기 제어 그리드 요홈의 양측 테두리는 상기 제1절연 필름의 개구 양측의 제1절연 필름의 하부까지 연장되어 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 형성하는 단계와;
3. 상기 제어 그리드의 표면에 제2절연 필름을 형성한 후 제1도전 필름을 집적하되, 상기 제1도전 필름은 적어도 상기 제어 그리드 요홈 양측의 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 가득 채우는 단계와;
4. 상기 제1절연 필름 상부의 상기 제1도전 필름을 에칭하여 제거하고 상기 제1절연 필름의 개구의 태두리를 따라 상기 제1도전 필름을 계속하여 에칭하며 상기 제어 그리드 요홈의 양측에 제어 그리드를 형성하는 단계와;
5. 노출된 상기 제2절연 필름에 대해 에칭을 진행한 후 제3절연 필름을 집적하여 에치 백하여 제어 그리드의 측벽상에 제3절연 필름 측벽을 형성한 후 스플릿 게이트 요홈을 형성하도록 상기 제3절연 필름 측벽의 테두리를 따라 상기 기판 외연층을 에칭하는 단계와;
6. 상기 스플릿 게이트 요홈의 표면에 제4절연 필름을 형성하는 단계와;
7. 우선 상기 제3절연 필름 측벽에 대해 에칭한 후 노출된 상기 제어 그리드 표면에 제5절연 필름을 형성하는 단계와;
8. 제2도전 필름을 집적하여 에치 백하고 상기 스플릿 게이트 요홈 내에 스플릿 게이트를 형성하되, 상기 스플릿 게이트 표면은 상기 기판 외연층의 표면보다 조금 낮은 단계와;
9. 우선 상기 제1절연 필름에 대해 에칭한 후 두번째 도핑 타입의 이온을 주입하고 상기 기판 외연층 내에 채널 영역을 형성한 후 두번째 포토에칭과 첫번째 타입의 이온을 주입하여 상기 기판 외연층 내에 소스 영역을 형성하는 단계와;
10. 제6절연 필름을 집적하고 접촉홀의 도형을 형성하도록 세번째 포토에칭을 진행한 후 상기 제6절연 필름에 대해 에칭을 진행하여 접촉홀을 형성하되, 그 후 두번째 도핑 타입의 이온 주입을 진행함과 동시에 금속층을 집적하여 옴 접촉을 형성하는 단계와;
11. 소스 전극, 제어 그리드 전극 및 스플릿 게이트를 각각 형성하도록 네번째 포토에칭을 진행한 후 상기 금속층을 에칭하는 단계를 포함하는 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 제1절연 필름의 재질은 산화 규소 또는 질화 규소인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 제3절연 필름의 재질은 질화 규소인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 제2절연 필름, 제4절연 필름 및 제5절연 필름의 재질은 모두 산화 규소인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 제6절연 필름의 재질은 실리카 유리,붕소 포스포로실리카 유리 또는 인산염 실리카 유리인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 제어 그리드는 다결정 실리콘 그리드 또는 금속 그리드인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 제2도전 필름의 재질은 다결정 실리콘인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 첫번째 도핑 타입은 n형 도핑이고 상기 두번째 도핑 타입은 p형 도핑인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항1에 있어서,
상기 첫번째 도핑 타입은 p형 도핑이고 상기 두번째 도핑 타입은 n형 도핑인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
1. 우선 첫번째 도핑 타입의 기판 외연층 상에 제1절연 필름을 형성한 후 첫번째 포토에칭을 진행하고 그 후 상기 제1절연 필름에 대해 에칭을 진행하여 상기 제1절연 필름 내에 제1절연 필름의 개구를 형성하는 단계와;
2. 상기 제1절연 필름을 마스크로 하여 상기 기판 외연층을 에칭하고 상기 기판 외연층 내에 제어 그리드 요홈을 형성하되, 상기 제어 그리드 요홈의 양측 테두리는 상기 제1절연 필름의 개구 양측의 제1절연 필름의 하부까지 연장되어 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 형성하는 단계와;
3. 상기 제어 그리드의 표면에 제2절연 필름을 형성한 후 제1도전 필름을 집적하되, 상기 제1도전 필름은 적어도 상기 제어 그리드 요홈 양측의 상기 제1절연 필름의 하부에 위치한 횡방향 홈을 가득 채우는 단계와;
4. 상기 제1절연 필름 상부의 상기 제1도전 필름을 에칭하여 제거한 후 상기 제1절연 필름의 개구의 테두리를 따라 상기 제1도전 필름을 계속하여 에칭하여 상기 제어 그리드 요홈의 양측에 제어 그리드를 형성하는 단계와;
5. 노출된 상기 제2절연 필름에 대해 에칭을 진행한 후 상기 제1절연 필름을 마스크로 하여 상기 기판 외연층을 계속하여 에칭하여 상기 기판 외연층의 내부에 스플릿 게이트 요홈을 형성하는 단계와;
6. 상기 제어 그리드 및 스플릿 게이트의 표면에 제3절연 필름을 형성하는 단계와;
7. 제2도전 필름을 집적하여 에치 백하고 상기 스플릿 게이트 요홈 내에 스플릿 게이트를 형성하되, 상기 스플릿 게이트 표면은 상기 기판 외연층의 표면보다 조금 낮은 단계와;
8. 상기 제3절연 필름과 제1절연 필름에 대해 각각 에칭을 진행하여 두번째 도핑 타입의 이온을 주입하고 상기 기판 외연층 내에 채널 영역을 형성하는 단계와;
9. 두번째 포토에칭을 진행한 후 첫번째 도핑 타입의 이온을 주입하여 상기 기판 외연층 내에 소스 영역을 형성하는 단계와;
10. 제4절연 필름을 집적한 후 세번째 포토에칭을 진행하며 그 후 접촉홀을 형성하도록 상기 제4절연 필름에 대해 에칭을 진행하고 옴 접촉을 형성하도록 두번째 도핑 타입의 이온을 주입함과 동시에 금속층을 집적하는 단계와;
11. 소스 전극, 제어 그리드 전극 및 스플릿 게이트를 각각 형성하도록 네번째 포토에칭을 진행한 후 상기 금속층을 에칭하는 단계를 포함하는 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 제1절연 필름의 재질은 산화 규소 또는 질화 규소인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 제2절연 필름의 재질은 산화 규소인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 제3절연 필름의 재질은 산화 규소이고 이의 두께범위는 200나노미터～1000나노미터인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 제4절연 필름의 재질은 실리카 유리, 붕소 포스포로실리카 유리 또는 인산염 실리카 유리인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 제어 그리드는 다결정 실리콘 그리드 또는 금속 그리드인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 제2도전 필름의 재질은 다결정 실리콘인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 첫번째 도핑 타입은 n형 도핑이고 상기 두번째 도핑 타입은 p형 도핑인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
청구항10에 있어서,
상기 첫번째 도핑 타입은 p형 도핑이고 상기 두번째 도핑 타입은 n형 도핑인 것을 특징으로 하는 스플릿 게이트 출력소자의 제조방법.
KR1020167033055A 2015-04-17 2016-03-15 스플릿 게이트 출력소자의 제조방법 KR101812440B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201510182461.X 2015-04-17
CN201510182461.XA CN104916544B (zh) 2015-04-17 2015-04-17 一种沟槽式分栅功率器件的制造方法
CN201510323899.5A CN104952718B (zh) 2015-06-12 2015-06-12 一种分栅功率器件的制造方法
CN201510323899.5 2015-06-12
PCT/CN2016/076432 WO2016165516A1 (zh) 2015-04-17 2016-03-15 分栅功率器件的制造方法

Publications (2)

Publication Number Publication Date
KR20160146988A KR20160146988A (ko) 2016-12-21
KR101812440B1 true KR101812440B1 (ko) 2017-12-26

Family

ID=57126977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033055A KR101812440B1 (ko) 2015-04-17 2016-03-15 스플릿 게이트 출력소자의 제조방법

Country Status (5)

Country Link
US (1) US9673299B2 (ko)
JP (1) JP6310577B2 (ko)
KR (1) KR101812440B1 (ko)
DE (1) DE112016000050B4 (ko)
WO (1) WO2016165516A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731753B (zh) * 2020-07-21 2021-06-21 新唐科技股份有限公司 半導體結構及其形成方法
US11677011B2 (en) * 2020-12-18 2023-06-13 Omnivision Technologies, Inc. Fabrication process of vertical-channel, silicon, field-effect transistors
KR20220107451A (ko) 2021-01-25 2022-08-02 주식회사 엑사이트 가속도 및 각속도 또는 아이엠유센서를 이용한 가공 송전선로 이도 추정 방법
KR20220107456A (ko) 2021-01-25 2022-08-02 주식회사 엑사이트 실시간 측위 시스템 기술을 이용한 가공 송전선로 이도 측정 방법
CN113078066B (zh) * 2021-03-30 2023-05-26 电子科技大学 一种分离栅功率mosfet器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080378A1 (en) 2001-10-29 2003-05-01 Markus Zundel Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor
CN103681850A (zh) 2012-09-13 2014-03-26 台湾积体电路制造股份有限公司 功率mosfet及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155957A (ja) * 1984-08-27 1986-03-20 Toshiba Corp 半導体記憶装置
JP4959928B2 (ja) * 2004-09-07 2012-06-27 株式会社東芝 絶縁ゲート型半導体装置
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US7381618B2 (en) * 2006-10-03 2008-06-03 Power Integrations, Inc. Gate etch process for a high-voltage FET
JP5221976B2 (ja) 2008-02-19 2013-06-26 株式会社日立製作所 半導体装置及びその製造方法
KR101024734B1 (ko) 2008-10-06 2011-03-24 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
CN104916544B (zh) 2015-04-17 2017-09-05 苏州东微半导体有限公司 一种沟槽式分栅功率器件的制造方法
CN104952718B (zh) 2015-06-12 2017-09-05 苏州东微半导体有限公司 一种分栅功率器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080378A1 (en) 2001-10-29 2003-05-01 Markus Zundel Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor
CN103681850A (zh) 2012-09-13 2014-03-26 台湾积体电路制造股份有限公司 功率mosfet及其形成方法

Also Published As

Publication number Publication date
DE112016000050B4 (de) 2021-11-25
US9673299B2 (en) 2017-06-06
JP6310577B2 (ja) 2018-04-11
WO2016165516A1 (zh) 2016-10-20
KR20160146988A (ko) 2016-12-21
JP2017525139A (ja) 2017-08-31
US20170062586A1 (en) 2017-03-02
DE112016000050T5 (de) 2017-02-02

Similar Documents

Publication Publication Date Title
KR101812440B1 (ko) 스플릿 게이트 출력소자의 제조방법
CN104733531B (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN104952718B (zh) 一种分栅功率器件的制造方法
TW201503366A (zh) 溝渠式功率半導體元件及其製作方法
CN104937720A (zh) 半导体装置及其制造方法
TWI421923B (zh) 具有源極溝槽之溝槽式功率半導體元件的製造方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN104916544B (zh) 一种沟槽式分栅功率器件的制造方法
US8557646B2 (en) Method for fabricating a vertical transistor
TWI572040B (zh) 溝槽型－垂直式雙擴散金氧半電晶體結構及其製造方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
CN103021867B (zh) 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法
CN110718452A (zh) 碳化硅器件及其制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
TWI524524B (zh) 功率半導體元件之製法及結構
TWI514578B (zh) 雙溝渠式整流器及其製造方法
CN107346738B (zh) 超结功率器件的制作方法
CN103377939B (zh) 沟槽式功率半导体结构的制造方法
TWI511293B (zh) 雙溝渠式ｍｏｓ電晶體結構及其製造方法
CN104241356A (zh) 一种dmos器件及其制作方法
CN112086506B (zh) 半导体超结器件的制造方法
CN103855089A (zh) 逆导型绝缘栅双极晶体管及其制作方法
TW201419532A (zh) 具有低米勒電容之金氧半場效電晶體元件及其製作方法
CN108010968B (zh) 鳍式场效应晶体管及其制作方法
CN115832020A (zh) 半导体器件的制作方法以及半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant