CN104937720A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104937720A
CN104937720A CN201380070729.XA CN201380070729A CN104937720A CN 104937720 A CN104937720 A CN 104937720A CN 201380070729 A CN201380070729 A CN 201380070729A CN 104937720 A CN104937720 A CN 104937720A
Authority
CN
China
Prior art keywords
mentioned
semiconductor
groove
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380070729.XA
Other languages
English (en)
Other versions
CN104937720B (zh
Inventor
大泽青吾
户松裕
荻野诚裕
大林友视
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104937720A publication Critical patent/CN104937720A/zh
Application granted granted Critical
Publication of CN104937720B publication Critical patent/CN104937720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在半导体装置中，形成：第1导电型的第1半导体区域(15a)，与接触用沟槽(16)中的开口部侧的侧面接触，与第2半导体层(15)相比为高杂质浓度；第2导电型的第2半导体区域(11a)，与接触用沟槽(16)的底面及底面侧的侧面接触，与第1半导体层(11)相比为高杂质浓度。并且，将与第1半导体区域(15a)及第2半导体区域(11a)电连接的第1电极(18)配置到接触用沟槽(16)。即使通过使接触用沟槽的宽度变短而进行微细化，也能够抑制半导体装置在从开启状态变化为截止状态时被破坏。

Description

半导体装置及其制造方法
相关申请的相互参照
本公开基于2013年1月17日申请的日本专利申请2013－6598号及2013年10月31日申请的日本专利申请2013－226352号主张优先权，这里引用其记载内容。
技术领域
本发明涉及具有接触用沟槽的半导体装置及其制造方法。
背景技术
以往，提出了具有沟槽栅型的MOSFET(Metal Oxide SemiconductorField Effect Transistor)的半导体装置(例如，参照专利文献1)。
具体而言，在该半导体装置中，在N－型的漂移层的表层部形成有P型的基底层。并且，形成有将基底层贯通而达到漂移层的多个栅极用沟槽，在各栅极用沟槽的壁面上依次形成有栅极绝缘膜和栅极电极。此外，在基底层的表层部，以与栅极用沟槽的侧面相接触的方式形成有N+型的源极层。
在相邻的栅极用沟槽之间，形成有达到基底层的接触用沟槽。并且，以仅与接触用沟槽的开口部侧的侧面接触的方式形成有杂质浓度比源极层高的N++型的源极用接触区域，以仅与接触用沟槽的底面接触的方式形成有杂质浓度比基底层高的P+型的基底用接触区域。
此外，在接触用沟槽中埋入有源极电极，源极电极与源极层、源极用接触区域、基底层、基底用接触区域电连接。此外，在漂移层的背面侧形成有漏极电极。
现有技术文献
专利文献
专利文献1：日本特开2003－92405号公报
发明概要
可是，近年来，有想要使半导体装置微细化的希望，例如，可以考虑为了使半导体装置微细化而使接触用沟槽的宽度变短。但是，在上述半导体装置中，如果想要通过使接触用沟槽的宽度变短来微细化，则仅接触在接触用沟槽的底面上的基底用接触区域也变小。因此，当使半导体装置从开启状态变化为截止状态时，半导体装置容易被破坏。
即，在上述半导体装置中，由源极层及源极用接触区域、基底层及基底用接触区域、漂移层构成寄生双极晶体管。此外，上述半导体装置如果连接到马达或线圈等的具有电感的负载上，则当从开启状态变化为截止状态时，在负载上发生逆电动势，形成在漂移层与基底层之间的二极管成为逆偏置状态。并且，在电场集中的栅极用沟槽附近的区域中发生击穿而流过电流。在此情况下，电流(载流子)从已击穿的区域经由基底用接触区域向源极电极流动，但如果基底用接触区域较小，则电流(载流子)难以从基底用接触区域向源极电极流动。即，如果使接触用沟槽的宽度变短而使半导体装置微细化，则基底层中的电阻(电压下降)变大，寄生双极晶体管容易开启，通过寄生双极晶体管开启，半导体装置容易被破坏。
另外，这样的问题不是仅在形成有沟槽栅型的MOSFET的半导体装置中发生的，例如在形成有沟槽栅型的IGBT(Insulated Gate BipolarTransistor)的半导体装置中也同样地发生。此外，这样的问题不仅在沟槽栅型的半导体装置中发生，在平面型的半导体装置中也同样发生。这是因为，在平面型的半导体装置中，也当从开启状态变化为截止状态时，如果基底用接触区域较小则电流(载流子)难以从基底用接触区域流到源极电极中。
发明内容
本公开鉴于上述问题，目的是提供一种当从开启状态变化为截止状态时、即使通过使接触用沟槽的宽度变短而进行微细化也能够抑制被破坏的半导体装置及其制造方法。
根据本公开的第一技术方案，半导体装置具备：第1导电型的漂移层；第2导电型的第1半导体层，设在漂移层的表层部；第1导电型的第2半导体层，设在第1半导体层的表层部；接触用沟槽，形成在第2半导体层；第1导电型的第1半导体区域，与接触用沟槽中的开口部侧的侧面接触，与第2半导体层相比为高杂质浓度；第2导电型的第2半导体区域，与接触用沟槽的底面及底面侧的侧面接触，与第1半导体层相比为高杂质浓度；第1电极，配置在接触用沟槽，与第1半导体区域及第2半导体区域电连接；以及第2电极，电连接于与电连接第1电极的区域不同的区域，在与第1电极之间流过电流。
据此，即使使接触用沟槽的宽度变短而使半导体装置微细化，形成在接触用沟槽的侧面上的第2半导体区域的大小也不变化。即，即使使半导体装置微细化，也能够确保第2半导体区域的大小。因此，即使半导体装置从开启状态变化为截止状态而发生击穿，电流也容易流入到第2半导体区域中，能够抑制在第1半导体层中电阻(电压下降)变大。因而，能够抑制寄生双极晶体管开启，能够抑制半导体装置被破坏。
根据本公开的第二技术方案，在第一技术方案的半导体装置中，可以设为，第1半导体区域与第2半导体区域相接触。
据此，相比第1电极(接触用沟槽的壁面)与第1半导体层及第2半导体层接触的情况，能够降低接触电阻。此外，由于能够降低与第1电极的接触电阻，所以也可以不为了使与第1电极的接触面积增加而使接触用沟槽变深。由此，能够抑制漂移层与第1半导体层之间的耗尽层达到接触用沟槽，能够抑制耐压下降。
根据本公开的第三技术方案，在第一技术方案的半导体装置中，可以设为，第1半导体区域与第2半导体区域的接合位置比第1半导体层与第2半导体层的接合位置浅。
根据本公开的第四的技术方案，在第一技术方案的半导体装置中，可以设为，第1半导体区域与第2半导体区域的接合位置比第1半导体层与第2半导体层的接合位置深。
在上述第三技术方案的半导体装置中，由于第2半导体区域变大，所以能够进一步抑制半导体装置被破坏。此外，由于能够使接触用沟槽变浅，所以能够容易将第1电极埋入。在上述第四技术方案的半导体装置中，由于第1半导体区域变大，所以能够在抑制半导体装置被破坏的同时还实现开启电阻的降低。
本公开的一技术方案的半导体装置的制造方法是关于第1半导体区域与第2半导体区域相接触的半导体装置的制造方法的。
半导体装置的制造方法具备：在具有一面及与一面相反侧的另一面并构成漂移层的半导体基板的一面侧形成第1半导体层；在第1半导体层的表层部形成第2半导体层；在半导体基板的一面形成掩模，将掩模图案化而在掩模中形成使半导体基板的一面中的接触用沟槽的预定形成区域露出的开口部；使用掩模从半导体基板的一面将第1导电型的杂质进行离子注入并进行热扩散，形成扩展到掩模的下方的第1半导体区域；使用掩模形成将第1半导体区域贯通的接触用沟槽；对于接触用沟槽，以比形成1半导体区域时的剂量少的剂量将第2导电型的杂质进行离子注入并进行热扩散，从而形成与接触用沟槽的底面及底面侧的侧面相接触并与第1半导体区域相接触的第2导电型的第2半导体区域。
这样，通过在形成第2半导体区域时、用比形成1半导体区域时的剂量少的剂量将第2导电型的杂质进行离子注入并进行热扩散，能够制造第1半导体区域与第2半导体区域相接触的半导体装置。
附图说明
关于本公开的上述目的及其他目的、特征及优点一边参照附图一边通过下述详细的记述会变得更明确。
图1是本公开的第1实施方式的半导体装置的剖视图。
图2是表示图1所示的栅极用沟槽与接触用沟槽的关系的平面图。
图3(a)～图3(f)是表示图1所示的半导体装置的制造工序的剖视图。
图4是表示本公开的第2实施方式的栅极用沟槽与接触用沟槽的关系的平面图。
图5是表示基底用接触区域的与接触用沟槽相接触的面积、与负载耐受量的关系的图。
图6是表示基底用接触区域的与接触用沟槽相接触的面积是1.16μm2时的接触用沟槽的半径与基底用接触区域的爬升高度的关系的图。
图7是表示基底用接触区域的表面浓度与负载耐受量的关系的图。
图8是本公开的第3实施方式的半导体装置的剖视图。
图9是本公开的其他实施方式的半导体装置的剖视图。
图10是本公开的其他实施方式的半导体装置的剖视图。
图11是本公开的其他实施方式的半导体装置的剖视图。
图12是表示本公开的其他实施方式的栅极用沟槽与接触用沟槽的关系的平面图。
图13是本公开的其他实施方式的半导体装置的剖视图。
具体实施方式
以下，基于附图对本公开的实施方式进行说明。另外，在以下的各实施方式相互中，对相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照附图对本公开的第1实施方式进行说明。另外，在本实施方式中，对将本公开应用到n沟道型的MOSFET中的例子进行说明。
如图1所示，半导体装置使用作为N－型的漂移层10发挥功能的半导体基板1而构成，在该半导体基板1中的一面1a侧的表层部形成有规定厚度的P型的基底层11。并且，形成有将基底层11贯通而达到漂移层10的多个栅极用沟槽12。
栅极用沟槽12如图2所示，设半导体基板1的一面1a的面方向中的一方向(图2中纸面上下方向)为长度方向，与该长度方向平行地延伸设置。在本实施方式中，各栅极用沟槽12形成为条状，但各栅极用沟槽12也可以将延设方向的前端部绕回而做成环状构造。
并且，各栅极用沟槽12内如图1所示，被埋入以将各个栅极用沟槽12的内壁表面覆盖的方式形成的栅极绝缘膜13和形成在该栅极绝缘膜13上的栅极电极14。由此，构成沟槽栅构造。
另外，作为栅极绝缘膜13例如使用硅氧化膜，作为栅极电极14例如使用多晶硅等。
在基底层11的表层部，形成有为比漂移层10高杂质浓度的N+型的源极层15。该源极层15以与栅极用沟槽12的侧面接触的方式沿着栅极用沟槽12的长度方向形成，在基底层11内终止。
此外，在相邻的栅极用沟槽12之间，形成有接触用沟槽16。该接触用沟槽16如图1及图2所示，沿着栅极用沟槽12的长度方向形成，使其比栅极用沟槽12浅。虽然没有特别限定，但本实施方式的接触用沟槽16比漂移层10与基底层11的接合位置稍深。
并且，如图1所示，以与接触用沟槽16的开口部侧的侧面接触的方式，形成有为比源极层15高杂质浓度的N++型的源极用接触区域15a。该源极用接触区域15a在本实施方式中形成在源极层15内并沿着接触用沟槽16的长度方向形成，在源极层15内终止。
此外，以与接触用沟槽16的底面及底面侧的侧面接触的方式，形成有为比基底层11高杂质浓度的P+型的基底用接触区域11a。该基底用接触区域11a遍及基底层11到源极层15而形成，并且沿着接触用沟槽16的长度方向形成，在基底层11内终止。
此外，本实施方式的基底用接触区域11a在接触用沟槽16的侧面与源极用接触区域15a接触。并且，基底用接触区域11a与源极用接触区域15a的接合位置比基底层11与源极层15的栅极用沟槽12侧的接合位置浅。换言之，基底用接触区域11a和源极用接触区域15a的接合位置，与基底层11和源极层15的栅极用沟槽12侧的接合位置相比，位于半导体基板1的一面1a侧。
在栅极绝缘膜13及栅极电极14上，形成有由BPSG膜等构成的层间绝缘膜17。并且，以将接触用沟槽16埋入的方式，在层间绝缘膜17上形成有源极电极18。
源极电极18在半导体基板1的一面1a与源极用接触区域15a电连接，在接触用沟槽16的壁面与源极用接触区域15a及基底用接触区域11a电连接。此外，在半导体基板1的另一面1b侧形成有漏极电极19，漏极电极19与漂移层10电连接。
以上是本实施方式的半导体装置的结构。另外，在本实施方式中，N型，N－型、N+型、N++型相当于本公开的第1导电型，P型、P+型相当于本公开的第2导电型。此外，基底层11相当于本公开的第1半导体层，源极层15相当于本公开的第2半导体层，源极用接触区域15a相当于本公开的第1半导体区域，基底用接触区域11a相当于本公开的第2半导体区域。并且，源极电极18相当于本公开的第1电极，漏极电极19相当于本公开的第2电极。
接着，参照图3对上述半导体装置的制造方法进行说明。
首先，如图3(a)所示，准备构成漂移层10的半导体基板1，在半导体基板1的一面1a侧形成基底层11并在基底层11的表层部形成源极层15。另外，基底层11及源极层15通过将规定的杂质进行离子注入后热扩散而形成。此外，在本实施方式中，以从半导体基板1的一面1a侧起在厚度方向上杂质浓度变低的方式形成源极层15。
并且，在半导体基板1上形成上述沟槽栅构造。关于沟槽栅构造的具体的制造工序与周知的工序是同样的，虽然没有详细地说明，但只要形成将基底层11及源极层15贯通而达到漂移层10的栅极用沟槽12、在该栅极用沟槽12的内壁表面上形成栅极绝缘膜13和作为栅极电极14的多晶硅就可以。
接着，以将栅极绝缘膜13及栅极电极14覆盖的方式，在半导体基板1的一面1a的整面上成膜BPSG膜而形成层间绝缘膜17。
接着，如图3(b)所示，以未图示的抗蚀剂等为掩模而将层间绝缘膜17形成图案，形成使半导体基板1的一面1a中的接触用沟槽16的预定形成区域露出的开口部17a。并且，通过以层间绝缘膜17为掩模将规定的杂质离子注入并热扩散，在源极层15的表层部形成源极用接触区域15a。
另外，由于源极用接触区域15a通过将杂质热扩散而形成，所以与被注入杂质的区域相比较宽地形成。即，源极用接触区域15a扩展到层间绝缘膜17的下方而形成。
此外，源极用接触区域15a通过使用与构成源极层15的杂质不同的杂质而构成，能够使与源极层15的边界变明确。例如，在作为构成源极层15的杂质而使用As(砷)的情况下，作为构成源极用接触区域15a的杂质可以使用P(磷)。
接着，如图3(c)所示，以层间绝缘膜17为掩模进行干式蚀刻，形成将源极用接触区域15a及源极层15贯通而达到基底层11的接触用沟槽16。在本实施方式中，形成从开口部朝向底面宽度变窄的锥状的接触用沟槽16。
另外，与接触用沟槽16的开口部侧的侧面相接触的源极用接触区域15a，由在上述图3(b)的工序中形成的源极用接触区域15a中的向层间绝缘膜17的下方扩展而形成的部分构成。
接着，如图3(d)所示，通过以层间绝缘膜17为掩模，对接触用沟槽16的侧面及底面离子注入P型的杂质并热扩散，形成上述基底用接触区域11a。
具体而言，接触用沟槽16为从开口部朝向底面而宽度变窄的锥状，由于接触用沟槽16的侧面相对于半导体基板1的一面1a倾斜，所以从相对于半导体基板1的一面1a的法线方向将P型的杂质进行离子注入。
此外，离子注入以比形成基底层11时的剂量大、比形成源极用接触区域15a时的剂量少的剂量进行。由此，即使将用来形成基底用接触区域11a的杂质对接触用沟槽16的侧面及底面(壁面整面)进行离子注入，在源极用接触区域15a中的杂质浓度较高的区域中源极用接触区域15a也原样残留。并且，由源极用接触区域15a中的杂质浓度与基底用接触区域11a相等的部分构成与基底用接触区域11a的界面。即，形成与源极用接触区域15a相接触的基底用接触区域11a。
另外，在本实施方式中，以从半导体基板1的一面1a侧起在厚度方向上杂质浓度变低的方式形成源极层15。因此，基底层11侧的源极层15的杂质浓度变低，能够抑制源极层15的杂质浓度干预基底用接触区域11a的形成。此外，基底用接触区域11a与源极用接触区域15a同样，使用与构成基底层11的杂质不同的杂质而构成，从而能够使与基底层11的边界明确。例如，在作为构成基底层11的杂质而使用了Boron(硼)的情况下，作为构成基底用接触区域11a的杂质，可以使用Al(铝)。
接着，如图3(e)所示，进行湿式蚀刻，使形成在层间绝缘膜17及半导体基板1的一面1a上的栅极绝缘膜13后退，使源极用接触区域15a从半导体基板1的一面1a露出。
然后，如图3(f)所示，将层间绝缘膜(BPSG膜)17回流焊而使层间绝缘膜17变圆。并且，以将接触用沟槽16埋入的方式在层间绝缘膜17上形成源极电极18并在半导体基板1的另一面1b侧形成漏极电极19，从而制造出上述图1所示的半导体装置。
另外，源极电极18优选的是通过在从半导体基板1的一面1a侧成膜Ti、TiN等的阻挡金属后、在阻挡金属上成膜Al而形成。通过将源极电极18做成具有阻挡金属的结构，能够抑制Al尖峰(spike)的发生。
如以上说明，在本实施方式中，以与接触用沟槽16的底面及底面侧的侧面接触的方式形成基底用接触区域11a。因此，即使使接触用沟槽16的宽度变短而将半导体装置微细化，形成在接触用沟槽16的侧面上的部分的大小也不变化。即，即使使半导体装置微细化，也能够确保基底用接触区域11a的大小。因此，即使半导体装置连接在马达或线圈等的具有电感的负载上，并从开启状态变化为截止状态，也能够抑制半导体装置被破坏。换言之，能够使半导体装置的负载耐受量变高。
即，上述半导体装置如果从在栅极－源极间施加有规定的阈值电压以上的电压的状态起到施加在栅极－源极间的电压成为规定的阈值电压以下，则形成在基底层11中的与栅极用沟槽12接触的部分上的N型的沟道层消失，成为截止状态。
此时，如上述那样，在负载中产生逆电动势，形成在漂移层10与基底层11之间的二极管成为逆偏置状态，在电场集中的栅极用沟槽12附近的区域中发生击穿而流过电流。
在此情况下，电流(载流子)从已击穿的区域经由基底用接触区域11a向源极电极18流动，但在本实施方式中，基底用接触区域11a形成在接触用沟槽16的底面及底面侧的侧面上。因此，通过击穿产生的电流容易流入到基底用接触区域11a中，能够抑制在基底层11中电阻(电压下降)变大。因而，能够抑制寄生双极晶体管开启，能够抑制半导体装置被破坏。
此外，在本实施方式中，源极用接触区域15a与基底用接触区域11a接触。即，接触用沟槽16的壁面被源极用接触区域15a及基底用接触区域11a包围。
因此，相比源极电极18与源极层15及基底层11接触的情况，能够降低接触电阻。并且，能够降低与源极电极18的接触电阻，所以也可以不为了使与源极电极18的接触面积增加而使接触用沟槽16变深。因此，能够抑制漂移层10与基底层11之间的耗尽层达到接触用沟槽16，能够抑制耐压下降。
进而，基底用接触区域11a与源极用接触区域15a的接合位置变得比基底层11与源极层15的栅极用沟槽12侧的接合位置浅。因此，能够使接触用沟槽16变浅，能够容易地将源极电极18埋入。
并且，在本实施方式中，作为将源极用接触区域15a形成的离子注入时的掩模、将接触用沟槽16形成时的掩模、将基底用接触区域11a形成时的掩模而全部使用相同的层间绝缘膜17。因此，与在各工序中使用不同的掩模的情况相比，能够抑制对准(alignment)偏差发生。
进而，在本实施方式中，以从半导体基板1的一面1a侧起在厚度方向上杂质浓度变低的方式形成源极层15。因此，基底层11侧的源极层15的杂质浓度变低，能够抑制源极层15的杂质浓度干预基底用接触区域11a的形成。因此，能够实现制造工序的简略化。
(第2实施方式)
对本公开的第2实施方式进行说明。本实施方式相对于第1实施方式变更了栅极用沟槽12及接触用沟槽16的形状，关于其他结构与第1实施方式是同样的，所以这里省略说明。
本实施方式的半导体装置其基本的结构与上述第1实施方式是同样的，但如图4所示，栅极用沟槽12设为梯子状。即，在本实施方式中，做成了具有所谓的网格单元(mesh cell)的半导体装置。接触用沟槽16底面为圆(正圆)状而形成在由栅极用沟槽12包围的区域中，底面侧的侧面的整周与基底用接触区域11a接触。并且，基底用接触区域11a的与接触用沟槽16的侧面相接触的爬升高度(以下称作基底用接触区域11a的爬升高度)如以下这样规定。另外，所谓基底用接触区域11a的与接触用沟槽16的侧面相接触的爬升高度，换言之，是在从接触用沟槽16的底面侧起朝向开口部侧的方向中与接触用沟槽16的侧面相接触的长度。
即，负载耐受量依存于与接触用沟槽16接触的基底用接触区域11a的面积。具体而言，如图5所示，如果与接触用沟槽16接触的基底用接触区域11a的面积为1.16μm2以下，则负载耐受量急剧地下降。因此，与接触用沟槽16接触的基底用接触区域11a的面积优选的是1.16μm2以上。
在此情况下，如图6所示，如果设基底用接触区域11a的爬升高度为y[μm]，设接触用沟槽16的半径为x[μm]，则在是y≧－x/4+0.37/x的情况下，与接触用沟槽16接触的基底用接触区域11a的面积为1.16μm2以上。因而，基底用接触区域11a及接触用沟槽16形成为，满足y≧－x/4+0.37/x。
此外，如图7所示，基底用接触区域11a的表面浓度(与接触用沟槽16的底面接触的部分的浓度)如果变得比1.0×1018cm－3低则急剧地下降。因此，基底用接触区域11a的表面浓度为1.0×1018cm－3以上。
即，在本实施方式中，基底用接触区域11a形成为，表面浓度为1.0×1018cm－3以上，满足y≧－x/4+0.37/x。
如以上说明，在本实施方式中，基底用接触区域11a形成为，表面浓度为1.0×1018cm－3以上，满足y≧－x/4+0.37/x。因此，能够在得到更稳定的负载耐受量的同时得到与上述第1实施方式同样的效果。
(第3实施方式)
对本公开的第3实施方式进行说明。本实施方式相对于第1实施方式使栅极绝缘膜13部分地厚膜化，关于其他与第1实施方式是同样的，所以这里省略说明。
如图8所示，在本实施方式中，栅极绝缘膜13由形成在栅极用沟槽12的侧面上的侧面用栅极绝缘膜13a、形成在栅极用沟槽12的开口部上的开口部用栅极绝缘膜13b、形成在栅极用沟槽12的底部上的底部用栅极绝缘膜13c构成。
并且，开口部用栅极绝缘膜13b及底部用栅极绝缘膜13c形成得比侧面用栅极绝缘膜13a厚。侧面用栅极绝缘膜13a例如将硅氧化膜、硅氮化膜、硅氧化膜依次层叠而构成。
此外，源极层15以使用来在基底层11上形成反型层的阈值电压不变大的方式较深地形成到栅极绝缘膜13的厚度为一定的部分。
在这样的能够用硅氮化膜、开口部用栅极绝缘膜13b、底部用栅极绝缘膜13c将栅极用沟槽12的周围的电场缓和的半导体装置中，也通过应用本公开，能够得到与上述第1实施方式同样的效果。
(其他实施方式)
本公开并不限定于上述实施方式，在权利要求书所记载的范围内能够适当变更。
例如，在上述第1实施方式中，对使第1导电型为N型、使第2导电型为P型的例子进行了说明，但也可以使第1导电型为P型，使第2导电型为N型。
此外，在上述各实施方式中，说明了将本公开应用到MOSFET中的例子，但也可以将本公开应用到在半导体基板1的另一面1b侧形成有P+型的集电极层的IGBT中。
并且，在上述各实施方式中，说明了将本公开应用到在半导体基板1的厚度方向上流过电流的半导体装置中的例子，但也可以将本公开应用到将漏极电极19形成在半导体基板1的一面1a侧而在半导体基板1的平面方向上流过电流的半导体装置中。
进而，在上述各实施方式中，如图9所示，也可以使基底用接触区域11a与源极用接触区域15a的接合位置比基底层11与源极层15的栅极用沟槽12侧的接合位置深。即，基底用接触区域11a和源极用接触区域15a的接合位置也可以与基底层11和源极层15的栅极用沟槽12侧的接合位置相比，位于半导体基板1的另一面1b侧。在此情况下，由于源极用接触区域15a与源极电极18接触的面积增加，所以能够实现开启电阻的降低。即，基底用接触区域11a与源极用接触区域15a的接合位置和基底层11与源极层15的接合位置的关系可以根据用途而适当变更。
并且，在上述各实施方式中，如图10所示，基底用接触区域11a也可以不与源极用接触区域15a接触。即，只要基底用接触区域11a形成为与接触用沟槽16的底面及底面侧的侧面接触，就能够得到本公开的效果。
此外，在上述各实施方式中，也可以使接触用沟槽16的底面与侧面之间的部分变圆。
进而，在上述各实施方式中，举出栅极用沟槽12为从开口部朝向底面宽度变窄的锥状的沟槽为例进行了说明，但也可以从开口部朝向底面使宽度为一定。在此情况下，当为了形成图3(d)的基底用接触区域11a而进行离子注入时，通过一边相对于半导体基板1的一面1a倾斜规定角度一边进行离子注入，能够对接触用沟槽16的侧面及底面(壁面整面)注入杂质。
并且，当为了形成上述图3(d)的基底用接触区域11a而进行离子注入时，可以仅对接触用沟槽16的底面注入杂质。在此情况下，只要适当控制基底用接触区域11a与接触用沟槽16的底面侧的侧面相接触地进行热扩散时的条件等就可以。
此外，如图11所示，也可以将本公开应用到使用了具有在N+型基板20上反复交替地配置有N型区域10a及P型区域10b的超结构造的半导体基板1的半导体装置中。
进而，如图12所示，在平面形状中，栅极用沟槽12也可以形成为六边栅格状，接触用沟槽16的底面(开口部)也可以为六边形(hexagonalshape)。
此外，也可以将本公开应用到不具备沟槽栅构造的半导体装置中。即，能够将本公开应用到图13所示那样的平面型的半导体装置中。具体而言，在该半导体装置中，在作为漂移层10发挥功能的半导体基板1中的一面1a侧的表层部相互离开地形成有多个基底层11。并且，在基底层11的表层部形成有源极层15，在该源极层15中形成有接触用沟槽16。
此外，以与接触用沟槽16的开口部侧的侧面相接触的方式形成有源极用接触区域15a，以与接触用沟槽16的底面及底面侧的侧面相接触的方式形成有基底用接触区域11a。
并且，在半导体基板1的一面1a上形成有栅极绝缘膜13，在栅极绝缘膜13上形成有栅极电极14。此外，以将栅极电极14覆盖的方式形成有层间绝缘膜17，在层间绝缘膜17上以将接触用沟槽16埋入的方式形成有源极电极18。
作为这样的半导体装置，也由于以与接触用沟槽16的底面及底面侧的侧面相接触的方式形成有基底用接触区域11a，所以能够抑制半导体装置被破坏。即，能够使半导体装置的负载耐受量变高。
在本公开中，所谓基底用接触区域11a以与接触用沟槽16的底面及底面侧的侧面接触的方式形成，也可以理解为基底用接触区域11a形成接触用沟槽16的底面及底面侧的侧面，此外，所谓源极用接触区域15a以与接触用沟槽16的开口部侧的侧面相接触的方式形成，也可以理解为源极用接触区域15a形成接触用沟槽16的开口部侧的侧面。换言之，也可以说接触用沟槽16的底面及底面侧的侧面由基底用接触区域11a形成，接触用沟槽16的开口部侧的侧面由源极用接触区域15a形成。此外，所谓接触用沟槽16的底面侧的侧面的整周与基底用接触区域11a接触，也可以理解为接触用沟槽16的底面侧的侧面的整周由基底用接触区域11a形成。
本公开依据实施例进行了记述，但可以理解的是本公开并不限定于该实施例或构造。本公开也包含各种各样的变形例或等价范围内的变形。除此以外，各种各样的组合或形态、还有在它们中仅包含一要素、其以上或其以下的其他组合或形态也包含在本公开的范畴或思想范围中。

Claims (13)

1.一种半导体装置，其特征在于，具备：
第1导电型的漂移层(10)；
第2导电型的第1半导体层(11)，设在上述漂移层的表层部；
第1导电型的第2半导体层(15)，设在上述第1半导体层的表层部；
接触用沟槽(16)，设在上述第2半导体层；
第1导电型的第1半导体区域(15a)，与上述接触用沟槽中的开口部侧的侧面接触，与上述第2半导体层相比为高杂质浓度；
第2导电型的第2半导体区域(11a)，与上述接触用沟槽的底面及上述底面侧的侧面接触，与上述第1半导体层相比为高杂质浓度；
第1电极(18)，配置在上述接触用沟槽中，与上述第1半导体区域及上述第2半导体区域电连接；以及
第2电极(19)，电连接于与电连接上述第1电极的区域不同的区域，在与上述第1电极之间流过电流。
2.如权利要求1所述的半导体装置，其特征在于，
上述第1半导体区域与上述第2半导体区域相接触。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述第1半导体区域与上述第2半导体区域的接合位置比上述第1半导体层与上述第2半导体层的接合位置浅。
4.如权利要求1或2所述的半导体装置，其特征在于，
上述第1半导体区域与上述第2半导体区域的接合位置比上述第1半导体层与上述第2半导体层的接合位置深。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于，
上述接触用沟槽的上述底面为圆状。
6.如权利要求5所述的半导体装置，其特征在于，
上述第2半导体区域与上述接触用沟槽的上述底面侧的侧面的整周相接触，与上述接触用沟槽的底面相接触的部分的浓度为1.0×1018[cm－3]以上，当设上述接触用沟槽的半径为x[μm]时，与上述接触用沟槽的上述底面侧的侧面相接触的爬升高度为－x/4+0.37/x以上。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，
上述接触用沟槽的底面为六边形。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，具备：
多个栅极用沟槽(12)，将上述第1半导体层贯通而达到上述漂移层；
栅极绝缘膜(13)，分别设在上述多个栅极用沟槽的壁面；以及
栅极电极(14)，分别设在上述栅极绝缘膜上。
9.一种半导体装置的制造方法，其特征在于，具备如下工序：
在半导体基板(1)的一面侧形成第2导电型的第1半导体层(11)，上述半导体基板(1)具有上述一面(1a)及与上述一面相反侧的另一面(1b)并构成第1导电型的漂移层(10)；
在上述第1半导体层的表层部形成第2半导体层(15)；
在上述半导体基板的一面形成掩模(17)，将上述掩模图案化，形成使上述半导体基板的一面中的接触用沟槽(16)的预定形成区域露出的开口部(17a)；
使用上述掩模从上述半导体基板的一面侧将第1导电型的杂质进行离子注入并进行热扩散，形成扩展到上述掩模的下方的第1导电型的第1半导体区域(15a)；
使用上述掩模形成将上述第1半导体区域贯通的上述接触用沟槽；以及
对于上述接触用沟槽，以比形成上述1半导体区域时的剂量少的剂量将第2导电型的杂质进行离子注入并进行热扩散，从而形成与上述接触用沟槽的底面及底面侧的侧面相接触且与上述第1半导体区域相接触的第2导电型的第2半导体区域(11a)。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
在形成上述第2半导体区域的工序中，对于上述接触用沟槽的侧面及底面将上述第2导电型的杂质进行离子注入。
11.如权利要求9或10所述的半导体装置的制造方法，其特征在于，
在形成上述接触用沟槽的工序中，形成在深度方向上宽度变窄的锥状的上述接触用沟槽；
在形成上述第2半导体区域的工序中，从相对于上述半导体基板的一面的法线方向进行上述离子注入。
12.如权利要求9～11中任一项所述的半导体装置的制造方法，其特征在于，
在形成上述第1半导体区域的工序之前，具备在上述半导体基板的一面上形成层间绝缘膜的工序；
作为上述掩模而使用上述层间绝缘膜。
13.如权利要求9～12中任一项所述的半导体装置的制造方法，其特征在于，
在形成上述开口部的工序之前，具备：形成将上述第1、第2半导体层贯通而达到上述漂移层的栅极用沟槽(12)的工序、在上述栅极用沟槽中形成栅极绝缘膜(13)的工序、和在上述栅极绝缘膜上形成栅极电极(14)的工序；
在形成上述第2半导体层的工序中，以从上述半导体基板的一面起在该半导体基板的厚度方向上杂质浓度变低的方式形成上述第2半导体层；
在形成上述第2半导体区域的工序中，形成比上述第1半导体层与上述第2半导体层的接合位置浅的上述第2半导体区域。
CN201380070729.XA 2013-01-17 2013-12-23 半导体装置及其制造方法 Active CN104937720B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013006598 2013-01-17
JP2013-006598 2013-01-17
JP2013226352A JP5831526B2 (ja) 2013-01-17 2013-10-31 半導体装置およびその製造方法
JP2013-226352 2013-10-31
PCT/JP2013/007520 WO2014112015A1 (ja) 2013-01-17 2013-12-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104937720A true CN104937720A (zh) 2015-09-23
CN104937720B CN104937720B (zh) 2017-09-12

Family

ID=51209143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380070729.XA Active CN104937720B (zh) 2013-01-17 2013-12-23 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9634095B2 (zh)
JP (1) JP5831526B2 (zh)
CN (1) CN104937720B (zh)
DE (1) DE112013006445T5 (zh)
WO (1) WO2014112015A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369955A (zh) * 2016-03-29 2018-08-03 密克罗奇普技术公司 用于场效应晶体管的经组合源极与基极触点
CN109074767A (zh) * 2016-04-28 2018-12-21 索尼公司 显示装置和电子设备
CN109873032A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种沟槽栅igbt器件及其制造方法
CN113196500A (zh) * 2019-01-16 2021-07-30 株式会社电装 半导体装置及其制造方法
CN113421920A (zh) * 2021-06-02 2021-09-21 广东美的白色家电技术创新中心有限公司 一种igbt器件及其制备方法和电子产品
CN115084274A (zh) * 2022-08-24 2022-09-20 华羿微电子股份有限公司 一种高可靠性半导体功率器件及制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6405814B2 (ja) * 2014-09-11 2018-10-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319508B2 (ja) 2015-02-16 2018-05-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE112017000689T5 (de) 2016-09-14 2018-10-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
JP6864288B2 (ja) * 2016-12-28 2021-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018117070A (ja) 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法
JP6825719B2 (ja) 2017-11-13 2021-02-03 富士電機株式会社 半導体装置および半導体装置の製造方法
US10714580B2 (en) * 2018-02-07 2020-07-14 Alpha And Omega Semiconductor (Cayman) Ltd. Source ballasting for p-channel trench MOSFET
JP7119449B2 (ja) * 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6969586B2 (ja) * 2019-04-23 2021-11-24 株式会社デンソー 半導体装置およびその製造方法
JP2021012995A (ja) * 2019-07-09 2021-02-04 トヨタ自動車株式会社 トレンチゲート型半導体装置
CN114503280A (zh) * 2020-04-16 2022-05-13 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2022016842A (ja) 2020-07-13 2022-01-25 富士電機株式会社 半導体装置
JP7121152B2 (ja) * 2021-02-02 2022-08-17 ローム株式会社 半導体装置
JPWO2023127253A1 (zh) * 2021-12-27 2023-07-06
JP2023136403A (ja) * 2022-03-17 2023-09-29 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113655A (ja) * 1990-09-03 1992-04-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20040021174A1 (en) * 2002-04-24 2004-02-05 Kenya Kobayashi Vertical MOSFET reduced in cell size and method of producing the same
JP2005183547A (ja) * 2003-12-17 2005-07-07 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN101989602A (zh) * 2009-08-03 2011-03-23 力士科技股份有限公司 一种沟槽mosfet

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3748337B2 (ja) 1999-02-04 2006-02-22 株式会社東芝 半導体装置
JP4371521B2 (ja) 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP2001284587A (ja) 2000-03-28 2001-10-12 Kaga Toshiba Electron Kk 半導体装置およびその製造方法
JP2001345445A (ja) * 2000-06-02 2001-12-14 Nec Corp 半導体装置
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型ｍｏｓｆｅｔの製造方法
JP2002280553A (ja) 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP2002353452A (ja) 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP4469524B2 (ja) * 2001-09-20 2010-05-26 株式会社東芝 半導体装置の製造方法
JP2003101027A (ja) 2001-09-27 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP4025063B2 (ja) * 2001-12-06 2007-12-19 株式会社ルネサステクノロジ 半導体装置
JP3993454B2 (ja) 2002-04-04 2007-10-17 株式会社東芝 半導体装置の製造方法
JP3964811B2 (ja) 2002-07-09 2007-08-22 株式会社東芝 半導体装置及びその製造方法
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
JP2006120894A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置
JP4839599B2 (ja) 2004-11-11 2011-12-21 富士電機株式会社 半導体装置及びその製造方法
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
JP4890780B2 (ja) 2005-04-11 2012-03-07 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
JP2007005723A (ja) 2005-06-27 2007-01-11 Toshiba Corp 半導体装置
JP2007035841A (ja) 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
US8564053B2 (en) * 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
JP2011204808A (ja) 2010-03-25 2011-10-13 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2012199468A (ja) * 2011-03-23 2012-10-18 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113655A (ja) * 1990-09-03 1992-04-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20040021174A1 (en) * 2002-04-24 2004-02-05 Kenya Kobayashi Vertical MOSFET reduced in cell size and method of producing the same
JP2005183547A (ja) * 2003-12-17 2005-07-07 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN101989602A (zh) * 2009-08-03 2011-03-23 力士科技股份有限公司 一种沟槽mosfet

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369955A (zh) * 2016-03-29 2018-08-03 密克罗奇普技术公司 用于场效应晶体管的经组合源极与基极触点
CN109074767A (zh) * 2016-04-28 2018-12-21 索尼公司 显示装置和电子设备
CN109074767B (zh) * 2016-04-28 2021-01-12 索尼公司 显示装置和电子设备
US11100857B2 (en) 2016-04-28 2021-08-24 Sony Corporation Display device and electronic apparatus
CN109873032A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种沟槽栅igbt器件及其制造方法
CN113196500A (zh) * 2019-01-16 2021-07-30 株式会社电装 半导体装置及其制造方法
CN113196500B (zh) * 2019-01-16 2024-04-09 株式会社电装 半导体装置及其制造方法
CN113421920A (zh) * 2021-06-02 2021-09-21 广东美的白色家电技术创新中心有限公司 一种igbt器件及其制备方法和电子产品
CN115084274A (zh) * 2022-08-24 2022-09-20 华羿微电子股份有限公司 一种高可靠性半导体功率器件及制备方法

Also Published As

Publication number Publication date
WO2014112015A1 (ja) 2014-07-24
JP5831526B2 (ja) 2015-12-09
US20150372090A1 (en) 2015-12-24
CN104937720B (zh) 2017-09-12
US9634095B2 (en) 2017-04-25
JP2014158013A (ja) 2014-08-28
DE112013006445T5 (de) 2015-10-08

Similar Documents

Publication Publication Date Title
CN104937720A (zh) 半导体装置及其制造方法
JP6421570B2 (ja) 半導体装置
US10707343B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN107316899B (zh) 半超结器件及其制造方法
CN104380471A (zh) 碳化硅半导体装置及其制造方法
US8981462B2 (en) Semiconductor device
WO2001088997A2 (en) Trench-gate semiconductor device and method of making the same
US10825909B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7674678B2 (en) Method for producing a transistor component having a field plate
TW201820469A (zh) 複合屏蔽自對準的溝槽mosfet及其製備方法
EP3509110A1 (en) Component having integrated junction field-effect transistor, and method for manufacturing same
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN113035944A (zh) 半导体装置
CN111223931B (zh) 沟槽mosfet及其制造方法
CN108133963B (zh) 场效应管及其制作方法
CN213601874U (zh) 一种mosfet器件
CN105448993A (zh) 半导体装置
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN104037206A (zh) 超级结器件及制造方法
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
CN114203824B (zh) 一种超结功率半导体器件及其制造方法
CN216958042U (zh) 一种ldmos晶体管结构

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant