DE112017000689T5 - Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112017000689T5
DE112017000689T5 DE112017000689.9T DE112017000689T DE112017000689T5 DE 112017000689 T5 DE112017000689 T5 DE 112017000689T5 DE 112017000689 T DE112017000689 T DE 112017000689T DE 112017000689 T5 DE112017000689 T5 DE 112017000689T5
Authority
DE
Germany
Prior art keywords
contact
trench
semiconductor device
region
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017000689.9T
Other languages
English (en)
Inventor
Tatsuya Naito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017000689T5 publication Critical patent/DE112017000689T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitervorrichtung mit einem Kontaktgraben bereitgestellt. Die Halbleitervorrichtung, enthaltend: ein Halbleitersubstrat; ein Driftgebiet der ersten Leitfähigkeitsart, das auf einer Oberseite des Halbleitersubstrats bereitgestellt ist; ein Basisgebiet der zweiten Leitfähigkeitsart, das über dem Driftgebiet bereitgestellt ist; ein Source-Gebiet der ersten Leitfähigkeitsart, das über dem Basisgebiet bereitgestellt ist; zwei oder mehr Grabenabschnitte, die durch das Source-Gebiet und das Basisgebiet hindurchgehend von einer oberen Endseite des Source-Gebiets bereitgestellt sind; einen Kontaktgraben, der in direktem Kontakt mit dem Source-Gebiet zwischen benachbarten Grabenabschnitten bereitgestellt ist; und einen Kontaktschicht der zweiten Leitfähigkeitsart, der unter dem Kontaktgraben bereitgestellt ist, wird bereitgestellt. Eine Spitze einer Dotierungskonzentration der Kontaktschicht ist seichter positioniert als eine Position eines unteren Endes des Source-Gebiets.

Description

  • HINTERGRUND
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren dafür.
  • ALLGEMEINER STAND DER TECHNIK
  • Üblicherweise ist eine Halbleitervorrichtung mit zwei oder mehr Grabenabschnitte bekannt, die einen Kontaktgraben zwischen benachbarten Grabenabschnitten und eine P+-Typ Kontaktschicht unter dem Kontaktgraben hat (siehe zum Beispiel Patentdokuments 1 und 2).
    • Patentdokument 1: Japanische Patentanmeldung, Veröffentlichung Nr. 2015-213193 .
    • Patentdokument 2: Japanische Patentanmeldung, Veröffentlichung Nr. 2015-065420 .
  • Wenn jedoch eine herkömmliche Halbleitervorrichtung miniaturisiert wird und eine Mesa-Breite verschmälert wird kann eine P+-Typ Kontaktschicht eine Schwellenspannung Vth beeinflussen.
  • KURZDARSTELLUNG
  • [Allgemeine Offenbarung]
  • Im ersten Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung bereitgestellt, enthaltend: ein Halbleitersubstrat; ein Driftgebiet der ersten Leitfähigkeitsart, das auf einer Oberseite des Halbleitersubstrats bereitgestellt ist; ein Basisgebiet der zweiten Leitfähigkeitsart, das über dem Driftgebiet bereitgestellt ist; ein Source-Gebiet der ersten Leitfähigkeitsart, das über dem Basisgebiet bereitgestellt ist; zwei oder mehr Grabenabschnitte, durch das Source-Gebiet und das Basisgebiet hindurchgehend von einer oberen Endseite des Source-Gebiets bereitgestellt sind; ein Kontaktgraben, der in direktem Kontakt mit dem Source-Gebiet zwischen benachbarten Grabenabschnitten bereitgestellt ist; und ein Kontaktschicht der zweiten Leitfähigkeitsart, der unter dem Kontaktgraben bereitgestellt ist. Eine Spitze einer Dotierungskonzentration der Kontaktschicht ist seichter als eine Position eines unteren Endes des Source-Gebiets positioniert.
  • Die Kontaktschicht kann eine Vielzahl von Spitzen einer Dotierungskonzentration haben.
  • Die Spitzenposition kann eine Spitzenposition einer Spitze mit der maximalen Dotierungskonzentration von der Vielzahl von Spitzen sein.
  • Das untere Ende des Source-Gebiets kann tiefer als eine Position eines unteren Endes des Kontaktgrabens positioniert sein.
  • Jeder der zwei oder mehr Grabenabschnitte kann einen leitfähigen Grabenabschnitt haben. Das untere Ende des Source-Gebiets kann tiefer als eine Position eines oberen Endes des leitfähigen Grabenabschnitts positioniert sein.
  • Das untere Ende des Source-Gebiets kann eine Breite von 10 % bis 30 % inklusive einer Mesa-Breite zwischen den zwei oder mehr Grabenabschnitten, in einer Anordnungsrichtung der Grabenabschnitte haben.
  • Das Source-Gebiet kann sich in einer Verlaufsrichtung der Grabenabschnitte erstreckend bereitgestellt sein.
  • Ferner kann ein Kontaktgebiet der zweiten Leitfähigkeitsart enthalten sein, das über dem Basisgebiet bereitgestellt ist. Source-Gebiete und Kontaktgebiete können abwechselnd in der Verlaufsrichtung der Grabenabschnitte bereitgestellt sein.
  • Kontaktschichten können sich in der Verlaufsrichtung der zwei oder mehr Grabenabschnitte erstreckend bereitgestellt sein.
  • Die Kontaktschichten können an zumindest Teilen von Seitenwänden von Kontaktgräben bereitgestellt sein.
  • Unter Enden der Kontaktschichten können tiefer als Positionen von unteren Enden der Source-Gebiete positioniert sein.
  • Eine Dicke einer Kontaktschicht in einer Tiefenrichtung 0,1 µm bis 1,0 µm inklusive sein.
  • Ein unteres Ende der Kontaktschicht kann seichter positioniert sein als eine Position bei der halben Dicke des Basisgebiets.
  • Das untere Ende der Kontaktschicht kann an einer Position liegen, die so tief wie eine Position des unteren Endes des Basisgebiets ist.
  • Ein oberes Ende der Kontaktschicht kann seichter positioniert sein als die Position des unteren Endes des Source-Gebiets.
  • Eine Breite des unteren Endes der Kontaktschicht kann schmäler sein als eine Breite des oberen Endes der Kontaktschicht in der Anordnungsrichtung der Grabenabschnitte.
  • Unter dem Kontaktgraben kann eine Dotierungskonzentration der Kontaktschicht größer sein als eine Dotierungskonzentration eines Source-Gebiets bei derselben Tiefe.
  • Das untere Ende des Kontaktgrabens kann eine Breite von 0,1 µm bis 0,4 µm inklusive in der Anordnungsrichtung der Grabenabschnitte haben.
  • Der Kontaktgraben kann konisch verjüngt sein.
  • Die Halbleitervorrichtung kann ferner die zweite Kontaktschicht der zweiten Leitfähigkeitsart enthalten, die unter der ersten Kontaktschicht bereitgestellt ist.
  • Ein Ansammlungsgebiet der ersten Leitfähigkeitsart, das zwischen dem Driftgebiet und dem Basisgebiet bereitgestellt ist, kann ferner enthalten sein. Das Ansammlungsgebiet hat eine höhere Konzentration als eine Konzentration des Driftgebiets.
  • Die Kontaktschicht kann in direktem Kontakt mit dem Ansammlungsgebiet sein.
  • Das untere Ende der Kontaktschicht kann an einer Position bereitgestellt sein, die tiefer als der halbe Abstand zwischen einem oberen Ende des Ansammlungsgebiets und dem unteren Ende des Source-Gebiets ist.
  • Die Halbleitervorrichtung kann ferner das zweite Ansammlungsgebiet der ersten Leitfähigkeitsart enthalten, das an einer Position tiefer als eine Position des ersten Ansammlungsgebiets gebildet ist. Das zweite Ansammlungsgebiet hat eine höhere Dotierungskonzentration als eine Dotierungskonzentration des Driftgebiets.
  • Im zweiten Aspekt der vorliegenden Erfindung ist ein Herstellungsverfahren einer Halbleitervorrichtung bereitgestellt, enthaltend: Bilden eines Driftgebiets der ersten Leitfähigkeitsart, eines Basisgebiets der zweiten Leitfähigkeitsart, eines Source-Gebiets der ersten Leitfähigkeitsart, von zwei oder mehr Grabenabschnitten durch das Source-Gebiet und das Basisgebiet hindurchgehend, an einer Oberseite eines Halbleitersubstrats; Bilden eines Kontaktgrabens zwischen zwei Grabenabschnitten, so dass er in direktem Kontakt mit dem Source-Gebiet ist; und Bilden einer Kontaktschicht der zweiten Leitfähigkeitsart durch Implantieren eines Dotierungsmittel unter dem Basisgebiet von einem unteren Ende des Kontaktgrabens, sodass eine Spitze einer Dotierungskonzentration seichter ist als eine Position eines unteren Endes des Source-Gebiets, in einem Gebiet, das dem unteren Ende des Kontaktgrabens zugewandt ist.
  • Das Bilden der Kontaktschicht kann ein Implantieren des ersten Dotierungsmittels und Implantieren des zweiten Dotierungsmittels enthalten.
  • Das Bilden des Source-Gebiets kann ein Bilden des Source-Gebiets in der gesamten Oberfläche des Basisgebiets enthalten und das Bilden des Kontaktgrabens kann ein Bilden des Kontaktgrabens zwischen den zwei Grabenabschnitten im Inneren des Source-Gebiets enthalten, das in der gesamten Oberfläche des Basisgebiets gebildet ist.
  • Es ist zu beachten, dass die Kurzdarstellung nicht unbedingt alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung beschreibt. Die vorliegende Erfindung kann auch eine Teilkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 1 zeigt.
    • 1B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 1.
    • 2 zeigt ein Beispiel einer vergrößerten Ansicht in der Nähe einer Kontaktschicht 28.
    • 3 zeigt Beispiele von Dotierungskonzentrationsverteilungen in Querschnitten Z-Z' in der Nähe der Kontaktschicht 28 in 2.
    • 4 zeigt ein konkreteres Beispiel einer Struktur einer Halbleitervorrichtung 100.
    • 5A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1 zeigt.
    • 5B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1.
    • 5C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1.
    • 6 ist eine Grafik, die eingebaute Potentiale ΔVbi von Beispiel 1 und Vergleichsbeispielen 2 und 3 zeigt.
    • 7A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 2 zeigt.
    • 7B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 2.
    • 7C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 100 gemäß Beispiel 2.
    • 8 zeigt ein Beispiel einer Konfiguration einer Halbleitervorrichtung 100 gemäß Beispiel 3.
    • 9 zeigt ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 100.
    • 10A zeigt ein Beispiel des Querschnitts a-a' einer Halbleitervorrichtung 100 gemäß Beispiel 4.
    • 10B zeigt ein konkreteres Beispiel einer Struktur der Halbleitervorrichtung 100 gemäß Beispiel 4.
    • 10C zeigt Beispiele von Dotierungskonzentrationsverteilungen in den Querschnitten Y-Y' in der Nähe von Kontaktschichten 28 in 10B.
    • 11A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 5 zeigt.
    • 11B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 5.
    • 12A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 6 zeigt.
    • 12B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 6.
  • BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
  • In der Folge wird die vorliegende Erfindung durch Ausführungsformen der Erfindung beschrieben. Die folgenden Ausführungsformen sollten die beanspruchte Erfindung jedoch nicht einschränken. Ebenso sind nicht alle Kombinationen von Merkmalen, die in den Ausführungsformen beschrieben sind, für Mittel zur Lösung der Probleme essenziell, die durch Aspekte der Erfindung bereitgestellt sind.
  • [Beispiel 1]
  • 1A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 1 zeigt. 1B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 1. Die Halbleitervorrichtung 100 des vorliegenden Beispiels ist ein Halbleiter-Chip mit einem Transistorabschnitt 70, der einen Transistor wie einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode), und einen Diodenabschnitt 80, enthaltend eine Diode wie eine FWD (Freilaufdiode) enthält. In 1A, ist eine Chip-Oberfläche in der Nähe eines Chip-Endabschnitts dargestellt und andere Gebiete sind weggelassen.
  • Es ist zu beachten, dass in der vorliegenden Beschreibung eine Seite als die „obere“ bezeichnet ist und die andere Seite als „untere“ in einer Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats 10 bezeichnet ist. Die Phrasen „obere“ und „untere“ können nicht durch Richtungen in Richtung der Schwerkraft eingeschränkt sein. Eine Richtung, die eine Emitterelektrode und eine Kollektorelektrode verbindet, wird als Tiefenrichtung bezeichnet. Ebenso ist in jeder Ausführungsform ein Beispiel dargestellt, in dem die erste Leitfähigkeitsart und die zweite Leitfähigkeitsart ein N-Typ bzw. ein P-Typ sind. Leitfähigkeitsarten eines Substrats, einer Schicht, eines Gebiets oder dergleichen können jeweils umgekehrter Polarität sein.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels hat Source-Gebiete 12, Kontaktgebiete 15, ein Wannengebiet 17, Kontaktgräben 27, Dummy-Grabenabschnitte 30, Gate-Grabenabschnitte 40, ein Gate-Metallschicht 50, eine Emitter-Elektrode 52, Kontaktlöcher 55, 56 und 57, und Emitter-Grabenabschnitte 60 auf einer Chip-Oberseite. Es ist zu beachten, dass wenn in der vorliegenden Beschreibung einfach Grabenabschnitte erwähnt sind, diese sich auf die Dummy-Grabenabschnitte 30, die Gate-Grabenabschnitte 40 und die Emitter-Grabenabschnitte 60 beziehen.
  • The Halbleitersubstrat 10 ist ein Substrat, das aus einem Siliziumhalbleiter oder dergleichen gebildet ist. Das Halbleitersubstrat 10 kann auch aus einem Verbindungshalbleiter wie einem Siliziumcarbid-Halbleiter oder einem Galliumnitrid-Halbleiter gebildet sein. Das Halbleitersubstrat 10 des vorliegenden Beispiels ist von einem N+-Typ. Das Halbleitersubstrat 10 enthält Source-Gebiete 12, Basisgebiete 14, Kontaktgebiete 15, Ansammlungsgebiete 16, ein Wannengebiet 17, ein Driftgebiet 18, ein Puffergebiet 20, ein Kollektorgebiet 22 und ein Kathodengebiet 82. Ebenso sind die Gate-Metallschicht 50 und die Emitterelektrode 52 auf der oberen Oberfläche gebildet und eine Kollektorelektrode 24 ist auf der unteren Oberfläche des Halbleitersubstrats 10 gebildet. Ein dielektrischer Zwischenschichtfilm ist zwischen der Emitterelektrode 52 und der Gate-Metallschicht 50 und der oberen Oberfläche des Halbleitersubstrats 10 gebildet. Es ist jedoch in der Zeichnung des vorliegenden Beispiels weggelassen.
  • Das Driftgebiet 18 ist auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Die obere Oberflächenseite des Halbleitersubstrats 10 kann sich auf die obere Oberfläche des Halbleitersubstrats 10 beziehen oder kann sich auf die Nähe der oberen Oberfläche im Inneren des Halbleitersubstrats 10 beziehen. Das Driftgebiet 18 ist an Rückseiten der Ansammlungsgebiete 16 gebildet. Das Driftgebiet 18 des vorliegenden Beispiels ist von einem N--Typ.
  • Die Basisgebiete 14 sind über dem Driftgebiet 18 gebildet. Die Basisgebiete 14 können durch Implantieren von Dotierungsmitteln von der oberen Oberflächenseite des Driftgebiets 18 gebildet werden. Die Basisgebiete 14 sind jeweils in Mesa-Abschnitten gebildet, die zwischen den Grabenabschnitten liegen. Die Mesa-Abschnitte beziehen sich auf Gebiete zwischen benachbarten Grabenabschnitten. Die Basisgebiete 14 haben Dotierungskonzentrationen geringer als eine Dotierungskonzentration des Wannengebiets 17. Die Basisgebiete 14 des vorliegenden Beispiels sind vom P--Typ.
  • Die Source-Gebiete 12 sind über den Basisgebieten 14 gebildet. Ebenso sind die Source-Gebiete 12 so gebildet, dass sie sich in Verlaufsrichtungen der Grabenabschnitte erstrecken. Die Source-Gebiete 12 des vorliegenden Beispiels sind in Mesa-Abschnitten zwischen zwei benachbarten Grabenabschnitten aus einer Vielzahl von Grabenabschnitten gebildet. Die Source-Gebiete 12 können durch Implantieren von Dotierungsmitteln von den oberen Oberflächenseiten der Basisgebiete 14 gebildet werden. Die Source-Gebiete 12 des vorliegenden Beispiels sind vom N+-Typ. Es ist zu beachten, dass in der vorliegenden Beschreibung die Y-Achsenrichtung eine Verlaufsrichtung eines Grabenabschnitts ist und die X-Achsenrichtung eine Anordnungsrichtung des Grabenabschnitts ist. Die Z-Achsenrichtung ist eine Tiefenrichtung der Halbleitervorrichtung 100.
  • Die Kontaktgräben 27 sind auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Die Kontaktgräben 27 sind zwischen benachbarten Grabenabschnitten gebildet und in direktem Kontakt mit den Source-Gebieten 12 bereitgestellt. In einem Beispiel sind die Kontaktgräben 27 durch Ätzen der Source-Gebiete 12 gebildet. Leitfähige Materialien können in die Kontaktgräben 27 in demselben Prozess wie einem Prozess zum Einbetten leitfähiger Materialien in die Emitterelektrode 52 eingebettet werden.
  • Kontaktschichten 28 sind unter den Kontaktgräben 27 bereitgestellt. Ebenso ist jede Kontaktschicht 28 zwischen zwei Grabenabschnitten so gebildet, dass sie sich in der Verlaufsrichtung der zwei Grabenabschnitte erstreckt. Die Kontaktschichten 28 können durch Implantieren von Dotierungsmitteln über die Kontaktgräben 27 gebildet werden. Zum Beispiel werden die Kontaktschichten 28 durch Implantieren von Bor (B) oder Borfluorid (BF2) gebildet. Die Kontaktschichten 28 können durch Implantieren von zwei oder mehr Arten von Dotierungsmitteln in zwei oder mehr Schritten gebildet werden. Die Kontaktschichten 28 des vorliegenden Beispiels sind vom P+-Typ. Die Kontaktschichten 28 unterdrücken Latch-Ups durch Extrahieren von Löchern. Es ist zu beachten, dass die Kontaktschichten 28 ein Beispiel der ersten Kontaktschicht sind.
  • Ebenso sind Spitzen einer Dotierungskonzentration in den Kontaktschichten 28 seichter positioniert als Positionen der unteren Enden der Source-Gebiete 12. Das heißt, Spitzen einer Dotierungskonzentration in den Kontaktschichten 28 des vorliegenden Beispiels sind fern von Seitenwänden der Basisgebiete 14 gebildet, in welchen die Schwellenspannung Vth festgelegt wird. Dadurch haben die Kontaktschichten 28 des vorliegenden Beispiels, selbst wenn sie miniaturisiert sind, einen geringen Einfluss auf die Schwellenspannung Vth. Ebenso kann jede Kontaktschicht 28 eine Vielzahl von Spitzen einer Dotierungskonzentration haben. vorzugsweise ist eine Spitze der maximalen Konzentration aus einer Vielzahl von Spitzen in einer Kontaktschicht 28 seichter als eine Position eines unteren Endes eines Source-Gebiets 12.
  • Das Puffergebiet 20 ist an der Rückseite des Driftgebiets 18 gebildet. Eine Dotierungskonzentration des Puffergebiets 20 ist höher als eine Dotierungskonzentration des Driftgebiets 18. Verarmungsschichten dehnen sich von den Rückseiten der Basisgebiete 14 aus. Das Puffergebiet 20 dient als eine Feldstoppschicht, die verhindert, dass die Verarmungsschichten das Kollektorgebiet 22 und das Kathodengebiet 82 erreicht. Das Puffergebiet 20 des vorliegenden Beispiels ist von einem N--Typ.
  • Die Kontaktgebiete 15 werden über den Basisgebieten 14 gebildet. Die Kontaktgebiete 15 haben Dotierungskonzentrationen, die höher als die Dotierungskonzentrationen der Basisgebiete 14 sind. Die Kontaktgebiete 15 können durch Implantieren von Dotierungsmitteln von den oberen Oberflächenseiten der Basisgebiete 14 gebildet werden. Die Kontaktgebiete 15 des vorliegenden Beispiels sind vom P+-Typ.
  • Die Ansammlungsgebiete 16 sind zwischen dem Driftgebiet 18 und den Basisgebieten 14 gebildet. Die Ansammlungsgebiete 16 sind so gebildet, dass sie höhere Konzentrationen als eine Dotierungskonzentration des Halbleitersubstrats 10 haben. Ebenso sind die Dotierungskonzentrationen der Ansammlungsgebiete 16 höher als die Dotierungskonzentration des Driftgebiets 18. In einem Beispiel reichen die Dotierungskonzentrationen der Ansammlungsgebiete 16 von 1E16cm-3 bis 1E18cm-3 inklusive. Zum Beispiel werden die Ansammlungsgebiete 16 durch Implantieren von N-Typ Dotierungsmitteln, wie Phosphor, von der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Es ist zu beachten, dass E „10 hoch“ bedeutet, zum Beispiel 1E16cm-3 1×1016cm-3 bedeutet.
  • Ebenso ist jedes Ansammlungsgebiet 16 zwischen benachbarten Grabenabschnitten gebildet. Zum Beispiel ist ein Ansammlungsgebiet 16 zwischen einem Dummy-Grabenabschnitt 30 und einem Gate-Grabenabschnitt 40 im Transistorabschnitt 70 gebildet. Das Ansammlungsgebiet 16 kann so bereitgestellt sein, dass es das gesamte Gebiet zwischen dem Dummy-Grabenabschnitt 30 und dem Gate-Grabenabschnitt 40 bedeckt. Durch Bereitstellen des Ansammlungsgebiets 16 werden Löcher, die vom Kollektorgebiet 22 in das Driftgebiet 18 implantiert werden, daran gehindert, in das Basisgebiet 14 in einem EIN-Zustand zu strömen. Dadurch wird ein Implantieren von Elektronen vom Source-Gebiet 12 zum Basisgebiet 14 erleichtert. Dadurch wird die EIN-Spannung der Halbleitervorrichtung 100 verringert.
  • Falls jedoch eine Halbleitervorrichtung 100 Ansammlungsgebiete 16 hat, steigt eine Trägerdichte durch einen Trägerinjektionsverstärkungs- (IE) Effekt und es treten leicht Latch-Ups auf. In der Halbleitervorrichtung 100 des vorliegenden Beispiels werden Löcher durch die Kontaktschichten 28 beim Ausschalten extrahiert. Dadurch ist es möglich, Latch-Ups zu unterdrücken. Daher ist es in der Halbleitervorrichtung 100 möglich, die EIN-Spannung zu verringern, wie auch Latch-Ups zu unterdrücken.
  • Das Kollektorgebiet 22 ist an der Rückseite des Puffergebiets 20 im Transistorabschnitt 70 gebildet. Das Kathodengebiet 82 ist an der Rückseite des Puffergebiets 20 im Diodenabschnitt 80 gebildet. Ebenso sind die Rückflächen des Kollektorgebiets 22 und des Kathodengebiets 82 mit der Kollektorelektrode 24 bereitgestellt. Die Kollektorelektrode 24 ist aus einem Metallmaterial wie Aluminium, Gold oder Silber gebildet.
  • Die Kontaktlöcher 55, 56 und 57 werden so gebildet, dass sie durch den dielektrischen Zwischenschichtfilm hindurchgehen, der über dem Halbleitersubstrat 10 gebildet ist. Das Kontaktloch 55 verbindet die Gate-Metallschicht 50 und einen leitfähigen Gate-Abschnitt 44. Die Kontaktlöcher 56 verbinden die Emitterelektrode 52 und leitfähige Dummy-Abschnitte 34. Das Kontaktloch 57 verbindet die Emitterelektrode 52 und einen leitfähigen Emitterabschnitt 64. Positionen zur Bildung der Kontaktlöcher 55, 56 und 57 sind nicht im Speziellen auf jene in dem vorliegenden Beispiel beschränkt.
  • Die Emitterelektrode 52 kontaktiert das Halbleitersubstrat 10 durch die Kontaktlöcher 56 und 57. Die Emitterelektrode 52 ist aus einem Material gebildet, das Metall enthält. In einem Beispiel ist zumindest ein Teil eines Gebiets der Emitterelektrode 52 aus Aluminium gebildet. Die Emitterelektrode 52 kann ein Gebiet haben, das aus einem Material gebildet ist, das Wolfram enthält.
  • The Gate-Metallschicht 50 kontaktiert das Halbleitersubstrat durch das Kontaktloch 55. Die Gate-Metallschicht 50 ist aus einem Material gebildet, das Metall enthält. In einem Beispiel ist zumindest ein Teil eines Gebiets der Gate-Metallschicht 50 aus Aluminium gebildet. Die Gate-Metallschicht 50 kann ein Gebiet haben, das aus einem Material gebildet ist, das Wolfram enthält. Die Gate-Metallschicht 50 des vorliegenden Beispiels ist aus demselben Material wie ein Material der Emitter-Elektrode 52 gebildet. Die Gate-Metallschicht 50 kann jedoch aus einem anderen Material als dem Material der Emitter-Elektrode 52 gebildet sein.
  • Zwei oder mehr Gate-Grabenabschnitte 40, zwei oder mehr Dummy-Grabenabschnitte 30 und zwei oder mehr Emitter-Grabenabschnitte 60 sind auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Die Reihenfolge einer Anordnung der Grabenabschnitte ist nicht auf jene des vorliegenden Beispiels beschränkt.
  • Die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 werden von den oberen Endseiten der Source-Gebiete 12 gebildet, wobei sie durch die Source-Gebiete 12, die Basisgebiete 14 und die Ansammlungsgebiete 16 hindurchgehen. Ebenso werden die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 so gebildet, dass sie sich in vorbestimmten Verlaufsrichtungen auf der oberen Oberfläche des Halbleitersubstrats 10 erstrecken. Ein oder mehr Dummy-Grabenabschnitte 30 werden entlang einer vorbestimmten Anordnungsrichtung, während ein vorbestimmter Spalt zu den Gate-Grabenabschnitten 40 verbleibt, in einem Gebiet des Transistorabschnitts 70 angeordnet. Die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 des vorliegenden Beispiels sind so gebildet, dass sie sich in einer Richtung senkrecht zur Anordnungsrichtung erstrecken. Die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 können jeweils an ihren Enden in Verlaufsrichtung eine Schlingenform aufweisen.
  • Die Gate-Grabenabschnitte 40 und die Dummy-Grabenabschnitte 30 des vorliegenden Beispiels sind abwechselnd in einer vorbestimmten Anordnungsrichtung angeordnet. Ebenso können die Grabenabschnitte so angeordnet sein, dass ein regelmäßiger Spalt zueinander entsteht. Die Anordnung jedes Grabens ist jedoch nicht auf das obenerwähnte Beispiel beschränkt. Es kann eine Vielzahl von Gate-Grabenabschnitten 40 zwischen zwei Dummy-Grabenabschnitten 30 angeordnet sein. Ebenso kann jede Anzahl von Gate-Grabenabschnitten 40, die zwischen Dummy-Grabenabschnitte 30 bereitgestellt sind, nicht konstant sein.
  • Die Emitter-Grabenabschnitte 60 werden von den oberen Endseiten der Source-Gebiete 12 gebildet, die durch die Source-Gebiete 12, die Basisgebiete 14 und die Ansammlungsgebiete 16 hindurchgehen. Die Emitter-Grabenabschnitte 60 sind in einem Gebiet des Diodenabschnitts 80 bereitgestellt. Die Emitter-Grabenabschnitte 60 werden so gebildet, dass sie sich in vorbestimmten Verlaufsrichtungen auf der oberen Oberfläche des Halbleitersubstrats 10 erstrecken. Ein Spalt zwischen Emitter-Grabenabschnitten 60 des vorliegenden Beispiels kann mit einem Spalt zwischen einem Dummy-Grabenabschnitt 30 und einem Gate-Grabenabschnitt 40 übereinstimmen, aber dies ist nicht essenziell. Es ist zu beachten, dass, ein P+-Typ Wannengebiet 17 an Enden in den Verlaufsrichtungen der Dummy-Grabenabschnitte 30, der Gate-Grabenabschnitte 40 und der Emitter-Grabenabschnitte 60 gebildet ist.
  • Die Gate-Grabenabschnitte 40 haben dielektrische Filme 42 und leitfähige Gate-Abschnitte 44, die auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet sind. Die leitfähigen Gate-Abschnitte 44 enthalten zumindest ein Gebiet, das einem benachbarten Basisgebiet 14 zugewandt ist. Falls vorbestimmte Spannungen an die leitfähigen Gate-Abschnitte 44 über die Gate-Metallschicht 50 angelegt werden, werden Kanäle im Basisgebiet 14 an einem seichteren Abschnitt über dem Gate-Grabenabschnitt 40 gebildet. Die leitfähigen Gate-Abschnitte 44 des vorliegenden Beispiels sind aus leitfähigen Materialien wie Polysilizium gebildet. Die leitfähigen Gate-Abschnitte 44 sind ein Beispiel von leitfähigen Grabenabschnitten. Die dielektrischen Filme 42 können durch Oxidieren oder Nitrieren von Halbleitern an den Innenwänden von Gate-Gräben gebildet werden, um so die Umgebung der leitfähigen Gate-Abschnitte 44 zu bedecken.
  • Die Dummy-Grabenabschnitte 30 haben dielektrische Filme 32 und die leitfähigen Dummy-Abschnitte 34, die auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet sind. Die leitfähigen Dummy-Abschnitte 34 können aus denselben Materialien wie den Materialien der leitfähigen Gate-Abschnitte 44 gebildet sein. Zum Beispiel sind die leitfähigen Dummy-Abschnitte 34 aus leitfähigen Materialien wie Polysilizium gebildet. Die leitfähigen Dummy-Abschnitte 34 sind ein Beispiel leitfähiger Grabenabschnitte. Die dielektrischen Filme 32 können durch Oxidieren oder Nitrieren von Halbleitern an den Innenwänden von Dummy-Gräben gebildet werden, um so die Umgebung der leitfähigen Dummy-Abschnitte 34 zu bedecken.
  • Der Diodenabschnitt 80 ist in einem Gebiet in direktem Kontakt mit dem Transistorabschnitt 70 bereitgestellt. Der Diodenabschnitt 80 hat Basisgebiete 14, Ansammlungsgebiete 16, ein Driftgebiet 18 und ein Puffergebiet 20, die ähnlich jenen des Transistorabschnitts 70 in derselben Ebene sind. Das Kathodengebiet 82 ist an der Rückseite des Puffergebiets 20 im Diodenabschnitt 80 bereitgestellt. Es ist zu beachten, dass in der vorliegenden Beschreibung ein Gebiet der unteren Oberfläche, das dem Kathodengebiet 82 in einem aktiven Gebiet entspricht, als der Diodenabschnitt 80 genommen wird. Alternativ kann ein Projektionsgebiet, auf das das Kathodengebiet 82 projiziert ist, als der Diodenabschnitt 80 genommen werden, wenn das Kathodengebiet 82 auf die obere Oberfläche des Halbleitersubstrats 10 in einer Richtung senkrecht zur unteren Oberfläche des Halbleitersubstrats 10 projiziert wird. Ebenso wird in einem aktiven Gebiet ein Projektionsgebiet, auf das das Kollektorgebiet 22 projiziert ist, als der Transistorabschnitt 70 genommen, wenn das Kollektorgebiet 22 auf die obere Oberfläche des Halbleitersubstrats 10 in einer Richtung senkrecht zur unteren Oberfläche des Halbleitersubstrats 10 projiziert wird. Das Projektionsgebiet ist auch ein Gebiet, in dem vorbestimmte Einheitskonfigurationen, die jeweils ein Source-Gebiet 12 und ein Kontaktgebiet 15 enthalten, regelmäßig angeordnet sind.
  • Im Diodenabschnitt 80 kann das Kathodengebiet 82 in einer Richtung weg vom äußersten Kontaktgebiet 15 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 1A), weg von einer Grenzposition zwischen einem Source-Gebiet 12 und dem Kontaktgebiet 15 auf der oberen Oberfläche des Halbleitersubstrats 10 positioniert sein. Ebenso kann das Kathodengebiet 82 in einer Richtung weg von einem Ende eines Kontaktgrabens 27 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 1A), weg vom Ende positioniert sein. Dadurch ist es möglich, eine übermäßige Implantation von Löchern aus den Kontaktgebieten 15 zu unterdrücken.
  • Die Emitter-Grabenabschnitte 60 werden so gebildet, dass sie das Driftgebiet 18 von den oberen Oberflächenseiten der Basisgebiete 14 erreichen, wobei sie durch die Basisgebiete 14 und die Ansammlungsgebiete 16 hindurchgehen. Jeder Emitter-Grabenabschnitt 60 enthält einen dielektrischem Film 62 und einen leitfähigen Emitterabschnitt 64. Dielektrische Filme 62 können durch Oxidieren oder Nitrieren von Halbleitern an den Innenwänden von Emitter-Gräben gebildet werden, um so die Umgebung von leitfähigen Emitterabschnitten 64 zu bedecken.
  • 2 zeigt ein Beispiel einer vergrößerten Ansicht in der Nähe einer Kontaktschicht 28. Das vorliegende Beispiel zeigt einen Mesa-Abschnitt zwischen einem Dummy-Grabenabschnitt 30 und einem Gate-Grabenabschnitt 40. Es kann jedoch im vorliegenden Beispiel jeder Mesa-Abschnitt zwischen einem Paar von Abschnitten, die beliebige zwei von den Dummy-Grabenabschnitten 30, den Gate-Grabenabschnitten 40 und den Emitter-Grabenabschnitten 60 sind, dieselbe Struktur wie eine Struktur des Mesa-Abschnitts haben.
  • Eine Mesa-Breite WM stellt eine Breite eines Mesa-Abschnitts in der X-Achsenrichtung dar. Die Mesa-Breite WM des vorliegenden Beispiels ist eine Mesa-Breite des Mesa-Abschnitts zwischen dem Dummy-Grabenabschnitt 30 und dem Gate-Grabenabschnitt 40. Die Mesa-Breite WM des vorliegenden Beispiels ist 0,7 µm.
  • Eine Lochextraktionsbreite WH ist eine Breite des unteren Endes eines Source-Gebiets 12 in der X-Achsenrichtung. Das heißt, die Lochextraktionsbreite WH ist eine Distanz von einer Seitenwand eines Grabenabschnitts zu einer Kontaktschicht 28. Die Lochextraktionsbreite WH entspricht der Distanz von Löchern, die von der Seitenwand des Grabenabschnitts strömen, durch die die Löcher zur Kontaktschicht 28 gegangen sind. Eine Verkürzung der Lochextraktionsbreite WH verringert einen Widerstandswert eines Wegs zum Extrahieren der Löcher. Dadurch wird es wahrscheinlich, dass die Löcher zum Zeitpunkt des Ausschaltens extrahiert werden. Wenn es wahrscheinlich wird, dass die Löcher extrahiert werden, ist es für einen parasitären NPN-Transistor schwierig zu arbeiten. Dadurch werden Latch-Ups unterdrückt.
  • In einem Beispiel misst die Lochextraktionsbreite WH 10 % bis 30 % inklusive der Mesa-Breite WM. Wenn zwei Source-Gebiete 12 zwischen benachbarten Grabenabschnitte gebildet werden, wie jene im vorliegenden Beispiel, stellt die Lochextraktionsbreite WH eine Breite des unteren Endes eines der Source-Gebiete 12 dar. Das heißt, wenn Source-Gebiete 12 an beiden Enden einer Mesa gebildet werden, beträgt die Lochextraktionsbreite WH 20 bis 60 % inklusive der Mesa-Breite WM. Zum Beispiel ist die Lochextraktionsbreite WH 0,05 µm bis 0,25 µm inklusive. Die Lochextraktionsbreite WH des vorliegenden Beispiels ist 0,1 µm.
  • Eine Kontaktbreite WC ist eine Breite eines Gebiets in der Mesa-Breite WM in der X-Achsenrichtung, ausschließlich der Lochextraktionsbreite WH. Das heißt, die Kontaktbreite Wc stellt eine Breite einer Kontaktschicht 28 in der X-Achsenrichtung, bei derselben Tiefe wie eine Position des unteren Endes eines Source-Gebiets 12 dar. In einem Beispiel beträgt die Kontaktbreite WC 40 bis 80 % inklusive der Mesa-Breite WM. Zum Beispiel ist die Kontaktbreite WC 0,2 µm bis 0,6 µm inklusive. Die Kontaktbreite Wc des vorliegenden Beispiels ist 0,5 µm.
  • Eine Kontaktgrabenbreite WCT ist eine Breite eines Kontaktgrabens 27 in der X-Achsenrichtung. In einem Beispiel ist die Kontaktgrabenbreite WCT 0,1 µm bis 0,4 µm inklusive. Die Kontaktgrabenbreite WCT des vorliegenden Beispiels ist 0,3 µm. Ebenso ist eine Tiefe D2 des Kontaktgrabens 27 0,3 µm vom oberen Ende des Halbleitersubstrats 10. Die Kontaktgrabenbreite WCT und die Tiefe D2 können abhängig von einem erforderlichen Kontaktwiderstand festgelegt werden. Ebenso kann die Kontaktgrabenbreite WCT abhängig von der Größe einer Kontaktschicht 28 festgelegt werden, die durch Ionenimplantation über einem Kontaktgraben 27 gebildet wird.
  • Ein unteres Ende eines Source-Gebiets 12 ist tiefer als eine Position eines unteren Endes eines Kontaktgrabens 27 positioniert. Zusätzlich wird eine Spitze einer Dotierungskonzentration der Kontaktschicht 28 an einer Position gebildet, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist. Dadurch haben, selbst bei einer Miniaturisierung, Kontaktschichten 28 einen geringen Einfluss auf die Schwellenspannung Vth. Es ist zu beachten, dass das untere Ende des Source-Gebiets 12 tiefer positioniert ist als Positionen von oberen Enden eines leitfähigen Dummy-Abschnitts 34 und eines leitfähigen Gate-Abschnitts 44. Eine Tiefe D1 eines unteren Endes eines Source-Gebiets 12 des vorliegenden Beispiels ist 0,45 µm vom oberen Ende des Halbleitersubstrats 10.
  • Ein oberes Ende einer Kontaktschicht 28 ist seichter positioniert als die Position des unteren Endes des Source-Gebiets 12. Ebenso ist das untere Ende der Kontaktschicht 28 tiefer positioniert als die Position des unteren Endes des Source-Gebiets 12. Eine Bildung einer dicken Kontaktschicht 28 macht eine Extraktion von Löchern wahrscheinlich. Dadurch werden Latch-Ups mit Wahrscheinlichkeit unterdrückt. In einem Beispiel kann das untere Ende der Kontaktschicht 28 genauso tief wie die Position eines unteren Endes eines Basisgebiets 14 positioniert werden. In diesem Fall, da das untere Ende der Kontaktschicht 28 vom Source-Gebiet 12 distanziert ist, wird ein Lochextraktionseffekt signifikanter. Zum Beispiel ist eine Dicke D3 in einer Tiefenrichtung der Kontaktschicht 28 0,1 µm bis 1,0 µm inklusive. Eine Dicke D3 in einer Tiefenrichtung der Kontaktschicht 28 des vorliegenden Beispiels ist 0,5 µm.
  • Es ist zu beachten, dass die Kontaktschicht 28 so gebildet werden kann, dass das untere Ende der Kontaktschicht 28 seichter positioniert ist als eine Position bei der halben Dicke des Basisgebiets 14. Ein Bilden einer seichten Kontaktschicht 28 erlaubt, dass die Häufigkeit einer Ionenimplantation zum Bilden der Kontaktschicht 28 reduziert wird. Daher werden Herstellungskosten für Halbleitervorrichtungen 100 verringert.
  • Ebenso kann unter einem Kontaktgraben 27 eine Dotierungskonzentration einer Kontaktschicht 28 größer als eine Dotierungskonzentration eines Source-Gebiets 12 bei derselben Tiefe sein. Das heißt, ein Gebiet unter dem Kontaktgraben 27 ist ein Gebiet, in dem sich ein N+-Typ Source-Gebiet 12 durch Implantieren eines hochkonzentrierten Dotierungsmittels zu einer P+-Typ Kontaktschicht 28 geändert hat.
  • 3 zeigt Beispiele von Dotierungskonzentrationsverteilungen in Querschnitten Z-Z' in der Nähe der Kontaktschicht 28 in 2. Die vertikale Achse stellt die Dotierungskonzentration dar und die horizontale Achse stellt die Distanz in der Tiefenrichtung vom unteren Ende des Kontaktgrabens 27 dar. Die volle Linie stellt Dotierungskonzentrationen der Kontaktschicht 28 und des Basisgebiets 14 dar, beobachtet in der Tiefenrichtung vom Punkt O. Die gestrichelte Linie stellt eine Dotierungskonzentration des Source-Gebiets 12 dar, beobachtet in der Tiefenrichtung vom Punkt O'. Das heißt, der Graph der Dotierungskonzentrationsverteilungen des vorliegenden Beispiels zeigt Dotierungskonzentrationen in der Tiefenrichtungen von zwei verschiedenen Punkten O bzw. O' in einer überlappenden Weise an. Es ist zu beachten, dass der Punkt O und der Punkt O' Ursprünge des Graphen Dotierungskonzentrationen darstellen, die jeweils in 3 dargestellt sind. Die Tiefe des Punkts O und die Tiefe des Punkts O' entsprechen einer Tiefe des unteren Endes des Kontaktgrabens 27.
  • Das Source-Gebiet 12 wird durch Ionenimplantation von Arsen (As) von der oberen Oberflächenseite des Basisgebiets 14 gebildet. Die Dotierungskonzentration des Source-Gebiets 12 ist ungefähr 1E18cm-3 an Punkt O' des unteren Endes des Kontaktgrabens 27.
  • Die Kontaktschicht 28 wird durch Ionenimplantation von Borfluorid und Bor über dem Kontaktgraben 27 in zwei Schritten gebildet. Die erste Spitze P1 der Kontaktschicht 28 ist ungefähr 1E20cm-3. Die erste Spitze P1 der Kontaktschicht 28 wird an einer Position gebildet, die seichter als eine Position des unteren Endes des Source-Gebiets 12 ist. Die zweite Spitze P2 des vorliegenden Beispiels ist an einer Position gebildet, die tiefer als die Position des unteren Endes des Source-Gebiets 12 ist. Die zweite Spitze P2 kann jedoch an einer Position gebildet werden, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist.
  • Ebenso kann die Kontaktschicht 28 drei oder mehr Spitzen haben. In diesem Fall können alle Spitzen an einer Position gebildet werden, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist, oder ein Teil der Spitzen kann an einer Position gebildet werden, die tiefer als die Position des unteren Endes des Source-Gebiets 12 ist. Das heißt, es ist ausreichend, wenn zumindest eine der Spitzen der Dotierungskonzentration der Kontaktschicht 28 an einer Position gebildet ist, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist. Ebenso kann von den Spitzen der Dotierungskonzentration der Kontaktschicht 28 die maximale Spitze an einer Position gebildet sein, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist.
  • Es ist zu beachten, dass die Verteilungen der Dotierungskonzentrationen des vorliegenden Beispiel nur ein Beispiel sind. Zur Ausführung der Halbleitervorrichtung 100, die in der vorliegenden Beschreibung offenbart ist, können die Anzahl der Spitzen, die Tiefe oder dergleichen angemessen geändert werden.
  • 4 zeigt ein konkreteres Beispiel einer Struktur einer Halbleitervorrichtung 100. Im vorliegenden Beispiel, ist ein dielektrischer Zwischenschichtfilm 26 in der Zeichnung nicht weggelassen.
  • Der dielektrische Zwischenschichtfilm 26 wird über dem Halbleitersubstrat 10 gebildet. Der dielektrische Zwischenschichtfilm 26 des vorliegenden Beispiels ist ein BPSG- (Bor-Phosphor-Siliziumglas) Film. Der dielektrische Zwischenschichtfilm 26 kann eine Vielzahl von Schichten haben, die aus verschiedenen Materialien gebildet sind. In einer Schicht mit einer Dicke D1 vom oberen Ende des Source-Gebiets 12 hat der dielektrische Zwischenschichtfilm 26 eine untere Endöffnung, deren Breite W1 ist und eine oberen Endöffnung, deren Breite W2 ist.
  • Ein Kontaktgraben 27 ist konisch verjüngt. Ein Kontaktgraben 27 des vorliegenden Beispiels ist so konisch verjüngt, dass eine Breite des oberen Endes größer ist als seine Breite des unteren Endes. Der konisch verjüngte Kontaktgraben 27 erleichtert ein Implantieren von Dotierungsmitteln in Seitenwände des Kontaktgrabens 27.
  • Eine Kontaktschicht 28 ist über dem konisch verjüngten Kontaktgraben 27 gebildet. Dadurch wird die Kontaktschicht 28 auf zumindest Teilen von Seitenwänden des Kontaktgrabens 27 gebildet. Zum Beispiel wird eine Kontaktschicht 28 des vorliegenden Beispiels sich nach oben, in direkten Kontakt mit Seitenwänden des Kontaktgrabens 27 vom unteren Ende des Kontaktgrabens 27 erstreckend gebildet. Ebenso ändert sich eine Kontaktbreite WC abhängig von einer Öffnungsbreite W2 am unteren Ende eines BPSG-Films. Das heißt, eine Lochextraktionsbreite WH ändert sich auch abhängig von der Öffnungsbreite W2 am unteren Ende des BPSG-Films. Im vorliegenden Beispiel ist eine Öffnungsbreite W1 am oberen Ende des BPSG-Films 0,45 µm und eine Öffnungsbreite W2 am unteren Ende des BPSG-Films ist 0,3 µm.
  • Ebenso kann eine Kontaktschicht 28 in direktem Kontakt mit einem Ansammlungsgebiet 16 gebildet werden. In diesem Fall ist L1=L2. Die Distanz L1 stellt eine Distanz in einer Tiefenrichtung zwischen einem unteren Ende eines Source-Gebiets 12 und einem oberen Ende eines Ansammlungsgebiets 16 dar. Die Distanz L2 stellt eine Distanz in einer Tiefenrichtung zwischen dem unteren Ende eines Source-Gebiets 12 und dem unteren Ende einer Kontaktschicht 28 dar. Ebenso kann das untere Ende der Kontaktschicht 28 an einer Position bereitgestellt sein, die tiefer als die halbe Distanz zwischen dem oberen Ende des Ansammlungsgebiets 16 und dem unteren Ende des Source-Gebiets 12 ist. In diesem Fall ist L1/2<L2.
  • Es ist zu beachten, dass ein mehrschichtiger Film als eine Emitterelektrode 52 auf dem Kontaktgraben 27 und einem geöffneten dielektrischen Zwischenschichtfilm 26 gebildet werden kann. In einem Beispiel kann die Emitterelektrode 52 eine Struktur haben, in der Titan/Titannitrid (Ti/TiN), Wolfram und Aluminium gestapelt sind.
  • [Vergleichsbeispiel 1]
  • 5A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1 zeigt. 5B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1. 5C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1.
  • Die Halbleitervorrichtung 500 des vorliegenden Beispiels hat keine Kontaktgräben 27 und Kontaktschichten 28. Eine Lochextraktionsbreite WH0 stellt eine Distanz von Trägern dar, die entlang einer Seitenwand eines Grabenabschnitts zu einem Kontaktgebiet 15 strömen. In der Halbleitervorrichtung 500 strömen Löcher durch eine Seitenwand eines Gate-Grabenabschnitts 40 unter einem Source-Gebiet 12, strömen dann von der Seitenwand der Gate-Grabenabschnitte 40 zum Kontaktgebiet 15.
  • Hier kann die Lochextraktionsbreite WH0 in der Verlaufsrichtung eines Grabenabschnitts breiter sein als eine Lochextraktionsbreite in der Anordnungsrichtung eines Grabenabschnitts. In diesem Fall ist die Lochextraktionsbreite WH0 der Halbleitervorrichtung 500 breiter als eine Lochextraktionsbreite WH einer Halbleitervorrichtung 100. Das heißt, eine Lochextraktionseffizienz ist vermindert und eine Unterdrückung von Latch-Ups in der Halbleitervorrichtung 500 wird schwierig. Insbesondere steigt eine Stromdicht in Mesa-Abschnitten. Dadurch treten mit Wahrscheinlichkeit Latch-Ups zum Zeitpunkt eines Abschaltens in der Halbleitervorrichtung 500 auf.
  • 6 ist ein Graph, der eingebaute Potentiale ΔVbi von Beispiel 1 und Vergleichsbeispielen 2 und 3 zeigt. Die vertikale Achse stellt den relativen Wert des eingebauten Potentials ΔVbi dar und die horizontale Achse stellt den relativen Wert von Lochextraktionsbreiten WH, und WH0 dar. Es ist ein Fall dargestellt, in dem Beispiel 1 und Vergleichsbeispiel 2 Teilungen von 1,9 µm haben. Es ist ein Fall dargestellt, in dem Vergleichsbeispiel 3 eine Teilung von 2,3 µm hat. Eine Teilung bezieht sich auf eine Distanz von einem Mittelpunkt eines gewissen Grabenabschnitts zu einem Mittelpunkt eines anderen Grabenabschnitts, der dem gewissen Grabenabschnitt in der Anordnungsrichtung benachbart ist. Sobald ein relativer Wert eines eingebauten Potentials ΔVbi 2 wird, tritt ein Latch-Up ein.
  • Je kleiner eine Teilung durch Miniaturisierung wird, umso schmäler wird die Lochextraktionsbreite WH in Beispiel 1. Andererseits, selbst wenn eine Teilung durch Miniaturisierung kleiner wird, werden die Lochextraktionsbreiten WH0 gemäß Vergleichsbeispielen 2 und 3 nicht unbedingt schmäler. Je kleiner die Teilung durch Miniaturisierung wird, um so relativ schmäler wird daher die Lochextraktionsbreite WH verglichen mit der Lochextraktionsbreite WH0. Wenn zum Beispiel die Lochextraktionsbreite WH gemäß Beispiel 1 gleich 1 ist, sind die Lochextraktionsbreiten WH von Vergleichsbeispielen 2 und 3 ungefähr 50 % bis 170 % der Größe der Breite WH des Beispiels 1.
  • Ebenso, wenn in Vergleichsbeispielen 2 und 3 Teilungen von 2,3 µm auf 1,9 mm miniaturisiert werden, steigen die eingebauten Potentiale ΔVbi. Wenn die eingebauten Potentiale ΔVbi steigen, treten wahrscheinlich Latch-Ups in Halbleitervorrichtungen 500 auf. Andererseits ist es in Bezug auf Beispiel 1 möglich, Latch-Ups selbst bei fortschreitender Miniaturisierung zu unterdrücken, da die Lochextraktionsbreite WH kurz ist und Löcher wahrscheinlich extrahiert werden. Wenn überhaupt, werden in Bezug auf Beispiel 1 Löcher in der Anordnungsrichtung extrahiert. Daher wird die Lochextraktionsbreite WH umso kürzer, je kleiner die Teilung wird.
  • [Beispiel 2]
  • 7A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 2 zeigt. 7B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 2. 7C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 100 gemäß Beispiel 2. Source-Gebiete 12 und Kontaktgebiete 15 des vorliegenden Beispiels werden in den Verlaufsrichtungen der Grabenabschnitte in einem Transistorabschnitt 70 abwechselnd bereitgestellt.
  • Die Source-Gebiete 12 und die Kontaktgebiete 15 werden auf der oberen Oberflächenseite eines Halbleitersubstrats 10 gebildet. Source-Gebiete 12 und Kontaktgebiete 15 werden von einem Grabenabschnitt zum anderen benachbarten Grabenabschnitt gebildet. Dann wird ein Kontaktgraben 27 in der Verlaufsrichtung eines Grabenabschnitts gebildet, so dass der Kontaktgraben 27 die Source-Gebiete 12 und die Kontaktgebiete 15 quert. Dadurch werden die Source-Gebiete 12 und die Kontaktgebiete 15 abwechselnd in Verlaufsrichtungen von Grabenabschnitten jeweils entlang Seitenwänden der Grabenabschnitte bereitgestellt Es ist zu beachten, dass, in einem Diodenabschnitt 80 des vorliegenden Beispiels ein Source-Gebiet 12 zwischen benachbarten Emitter-Grabenabschnitten 60 auf ähnliche Weise wie beim Bilden des Source-Gebiets 12 des Beispiels 1 gebildet wird.
  • Im Diodenabschnitt 80 kann das Kathodengebiet 82 in einer Richtung weg von einem äußersten Kontaktgebiet 15 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 7A), weg von einer Grenzposition zwischen einem Source-Gebiet 12 und dem Kontaktgebiet 15 auf der oberen Oberfläche des Halbleitersubstrats 10 positioniert werden. Ebenso kann das Kathodengebiet 82 in einer Richtung weg von einem Ende eines Kontaktgrabens 27 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 7A), weg vom Ende positioniert werden. Dadurch ist es möglich, eine Implantation von übermäßigen Löchern von den Kontaktgebieten 15 zu unterdrücken.
  • Ähnlich der Halbleitervorrichtung 100 gemäß Beispiel 1 ist es möglich, Latch-Ups durch Lochextraktion zu unterdrücken, da die Halbleitervorrichtung 100 des vorliegenden Beispiels Kontaktschichten 28 hat, die unter Kontaktgräben 27 gebildet sind. Ebenso sind die Source-Gebiete 12 und die Kontaktgebiete 15 abwechselnd in der Halbleitervorrichtung 100 des vorliegenden Beispiels bereitgestellt. Dadurch wird ein Sättigungsstrom unterdrückt und somit können ferner Latch-Ups unterdrückt werden.
  • [Beispiel 3]
  • 8 zeigt ein Konfigurationsbeispiel einer Halbleitervorrichtung 100 gemäß Beispiel 3. Kontaktschichten 28 des vorliegenden Beispiels werden durch Implantieren von Dotierungsmitteln in mehreren Schritten gebildet. Zum Beispiel werden die Kontaktschichten 28 durch drei Schritte von Implantationsprozessen gebildet.
  • Die dielektrischen Zwischenschichtfilme 26 dienen als Masken, während Dotierungsmittel in den Kontaktschichten 28 implantiert werden. Ebenso sind die dielektrischen Zwischenschichtfilme 26 des vorliegenden Beispiels konisch verjüngt. Daher hängt eine Dicke eines dielektrischen Zwischenschichtfilms 26 als eine Maske von einer Dotierungsmittelimplantationsposition für eine Kontaktschicht 28 ab. Eine Tiefe der Dotierungsmittelimplantation ist in einem Gebiet seicht, wo ein dielektrischer Zwischenschichtfilm 26 dick gebildet ist. Daher wird für die Kontaktschicht 28 ein Dotierungsmittel an einer tiefen Position nahe dem Mittelpunkt eines Kontaktgrabens 27 implantiert und ein Dotierungsmittel wird an einer seichten Position an einem Ende des Kontaktgrabens 27 implantiert.
  • Dadurch ist eine Breite eines unteren Endes der Kontaktschicht 28 schmäler als eine Breite eines oberen Endes der Kontaktschicht 28. Das heißt, die Kontaktschicht 28 des vorliegenden Beispiels hat eine Form, die allmählich von der oberen Seite zur unteren Seite schmäler wird. Wenn hier eine Form einer Kontaktschicht 28 eine maximale Breite irgendwo zwischen der oberen Seite und der unteren Seite hat, anstatt einer Form mit der Breite, die allmählich schmäler wird, besteht eine Gefahr, dass elektrische Felder an einem Ende der Kontaktschicht 28 konzentriert sind. Andererseits hat die Kontaktschicht 28 des vorliegenden Beispiels eine Breite, die so gebildet ist, dass sie allmählich schmäler wird. Dadurch ist es in einem Fall, in dem sich eine Verarmungsschicht erstreckt, schwierig, dass sich elektrische Felder an einem Ende der Kontaktschicht 28 konzentrieren.
  • 9 zeigt ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 100. Im vorliegenden Beispiel wird insbesondere ein Herstellungsverfahren der Halbleitervorrichtung 100 gemäß Beispiel 3 beschrieben. In der Zeichnung ist eine Querschnittsansicht einer Zelle dargestellt. Es können jedoch andere Zellen auf gleiche Weise gebildet werden.
  • Zuerst wird ein Halbleitersubstrat 10 vorbereitet. Das Halbleitersubstrat 10 ist ein Siliziumsubstrat mit einem Driftgebiet 18. Eine Dotierungskonzentration des Driftgebiets 18 des vorliegenden Beispiels ist zum Beispiel 3,0E+13cm-3 bis 2.0E+14cm-3. Eine Dicke des Driftgebiets 18 hängt von einer Stehspannungsklasse der Halbleitervorrichtung 100 ab.
  • Danach werden in Schritt S300 ein Source-Gebiet 12, ein Basisgebiet 14 und Gate-Grabenabschnitte 40 auf einer Oberfläche des Halbleitersubstrats 10 gebildet. Zuerst werden Ätzmasken mit vorbestimmten Mustern auf der Oberfläche des Halbleitersubstrats 10 bereitgestellt, um Rillen der Gate-Grabenabschnitte 40 zu bilden. Dielektrische Gate-Filme werden an Innenwänden der Rillen der Gate-Grabenabschnitte 40 gebildet. Dann werden leitfähige Gate-Abschnitt 44 durch Abscheiden von Polysilizium, in dem N-Typ Dotierungsmittel bei hoher Konzentration dotiert sind, in den Grabenabschnitten gebildet. Dadurch werden die Gate-Grabenabschnitte 40 gebildet.
  • Anschließend wird ein Oxidfilm auf der oberen Oberfläche des Halbleitersubstrats 10 in einem Gebiet gebildet, in dem das Basisgebiet 14 und das Source-Gebiet 12 nicht gebildet sind. Dann wird ein P-Typ Dotierungsmittel selektiv von der Oberflächenseite des Halbleitersubstrats 10 implantiert und eine Wärmebehandlung wird für ungefähr 2 Stunden bei einer Temperatur von ungefähr 1100°C ausgeführt. Auf diese Weise wird ein P--Typ Basisgebiet 14 auf der gesamten Oberfläche des Halbleitersubstrats 10 gebildet. Das P-Typ Dotierungsmittel kann Bor sein. Ein P-Typ Dotierungsmittel kann in das P--Typ Basisgebiet 14 bei einer Dotierungskonzentration von 2,5E+13cm-2 dotiert werden. Das Basisgebiet 14 wird in direktem Kontakt mit den Gate-Grabenabschnitten 40 gebildet und dessen Gebiete, die mit den Gate-Grabenabschnitten 40 in Kontakt sind, dienen als Kanäle.
  • Anschließend wird als ein N-Typ Dotierungsmittel zum Bilden des Source-Gebiets 12 Arsen, Phosphor oder dergleichen von der oberen Oberflächenseite des Halbleitersubstrats 10 ionenimplantiert. Das Source-Gebiet 12 wird auf der gesamten Oberfläche des Gebiets gebildet, in dem das Basisgebiet 14 gebildet ist. Ein N-Typ Dotierungsmittel kann im Source-Gebiet 12 bei einer Dotierungskonzentration von 5,0E+19cm-2 dotiert werden. Nach der Ionenimplantation wird eine Wärmebehandlung oder dergleichen zur Bildung des Source-Gebiets 12 durchgeführt. Das Source-Gebiet 12 wird auch in direktem Kontakt mit den Gate-Grabenabschnitten 40 gebildet. Danach wird ein dielektrischer Zwischenschichtfilm 26 auf der oberen Oberfläche des Halbleitersubstrats 10 durch ein CVD-Verfahren gebildet.
  • Danach wird in Schritt S302 ein Fotolackmuster auf der oberen Oberfläche des dielektrischen Zwischenschichtfilms 26 gebildet. Der dielektrische Zwischenschichtfilm 26, der durch eine Öffnung des Fotolackmusters freiliegt, wird durch RIE geätzt, wodurch das Halbleitersubstrat 10 freigelegt wird. Danach wird die freiliegende obere Oberfläche des Halbleitersubstrats 10 geätzt, um einen Kontaktgraben 27 zwischen zwei Grabenabschnitten zu bilden, der durch den dielektrischen Zwischenschichtfilm 26 hindurchdurchgeht und in direktem Kontakt mit dem Source-Gebiet 12 steht. Ebenso wird der Kontaktgraben 27 im Inneren des Source-Gebiets 12 gebildet, das auf der gesamten Oberfläche gebildet ist. Durch Bilden des Kontaktgrabens 27 im Inneren des Source-Gebiets 12, kann eine Spitze der Kontaktschicht 28 an einer Position seichter als die Position des unteren Endes des Source-Gebiets 12 gebildet werden.
  • Danach wird in Schritt S304 ein P-Typ Dotierungsmittel wie Bor in einem Implantationsgebiet 93 ionenimplantiert, das in direktem Kontakt mit einem unteren Ende des Kontaktgrabens 27 ist. Im vorliegenden Beispiel ist eine Beschleunigungsenergie des P-Typ Dotierungsmittels ungefähr 30 keV und eine Dosierung des P-Typ Dotierungsmittels ist 1,0E+15cm-2 bis 5,0E+15cm-2 inklusive.
  • Danach wird ein Dotierungsmittel unter dem Basisgebiet 14 vom unteren Ende des Kontaktgrabens 27 implantiert. Zum Beispiel werden zum Implantieren eines P-Typ Dotierungsmittels wie Bor unter dem Basisgebiet 14 Ionen senkrecht vom unteren Ende des Kontaktgrabens 27 implantiert. Auf diese Weise wird die Kontaktschicht 28 in einem Gebiet gebildet, das dem unteren Ende des Kontaktgrabens 27 zugewandt ist, sodass eine Spitze einer Dotierungskonzentration der Kontaktschicht 28 seichter positioniert ist als die Position des unteren Endes des Source-Gebiets 12. Dotierungsmittel können in der Kontaktschicht 28 in mehreren Schritten implantiert werden. Der Schritt zum Bilden der Kontaktschicht 28 des vorliegenden Beispiels enthält einen Schritt zum Implantieren des ersten Dotierungsmittels und einen Schritt zum Implantieren des zweiten Dotierungsmittels. Zum Beispiel wird Bor als das erste Dotierungsmittel implantiert und Borfluorid wird als das zweite Dotierungsmittel implantiert. Ebenso kann in jeder P-Typ Dotierungsmittelimplantation eine Beschleunigungsenergie abhängig von der Tiefe der zu bildenden Kontaktschicht 28 geändert werden. Es werden ein oder mehr Implantationsgebiete 94 unter dem Basisgebiet 14 durch die P-Typ Dotierungsmittelimplantation gebildet.
  • Danach wird in Schritt S306 die Halbleitervorrichtung 100 wärmebehandelt, um die P-Typ Dotierungsmittel zu aktivieren, die im Implantationsgebiet 93 und Implantationsgebiet 94 implantiert sind. Es ist bevorzugt, die Wärmebehandlung in einer kurzen Zeit auszuführen, um eine übermäßige Diffusion des P-Typ Dotierungsmittels zu vermeiden. Als ein Beispiel sind die Temperatur und die Dauer der Wärmebehandlung ungefähr 950 Grad Celsius bzw. 30 Minuten.
  • Auf diese Weise wird die Kontaktschicht 28 gebildet. Nach dem Schritt S306 werden eine Emitterelektrode 52, eine Kollektorelektrode 24 und dergleichen gebildet, um die Halbleitervorrichtung 100 zu vollenden. Es ist zu beachten, dass zur Unterdrückung einer wechselseitigen Diffusion zwischen der Emitterelektrode 52 und dem Halbleitergebiet bevorzugt ist, eine Metallsperrschicht zu bilden, die einen Titanfilm, einen Titannitridfilm, einen Tantalfilm, einen Tantalnitridfilm oder dergleichen an einer Innenwand des Kontaktgrabens 27 enthält. Ebenso kann zur Verbesserung der Flachheit der Emitterelektrode 52 der Kontaktgraben 27 mit Wolfram, Molybdän, Polysilizium, dotiert mit einem Dotierungsmittel oder dergleichen vor Bilden der Emitterelektrode 52 gefüllt werden.
  • 10A zeigt ein Beispiel des Querschnitts a-a' einer Halbleitervorrichtung 100 gemäß Beispiel 4. Eine Draufsicht der Halbleitervorrichtung 100 des vorliegenden Beispiels entspricht der Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 1, dargestellt in 1A. Das heißt, der Querschnitt a-a' des vorliegenden Beispiels entspricht dem Querschnitt a-a' von 1A. Die Halbleitervorrichtung 100 des vorliegenden Beispiels enthält eine Vielzahl von Ansammlungsgebieten 16a und Ansammlungsgebieten 16b und eine Vielzahl von Kontaktschichten 28a und Kontaktschichten 28b.
  • Ansammlungsgebiete 16a und Ansammlungsgebiete 16b sind in zumindest einem von einem Transistorabschnitt 70 und einem Diodenabschnitt 80 bereitgestellt. Die Ansammlungsgebiete 16a und die Ansammlungsgebiets 16b des vorliegenden Beispiels sind sowohl im Transistorabschnitt 70 wie auch im Diodenabschnitt 80 bereitgestellt. Ein Ansammlungsgebiet 16a und ein Ansammlungsgebiet 16b sind Beispiele für Ansammlungsgebiete 16 mit unterschiedlichen Tiefen. Ansammlungsgebiete 16a sind an seichteren Positionen als Positionen der Ansammlungsgebiete 16b gebildet. Dotierungskonzentrationen der Ansammlungsgebiete 16a und der Ansammlungsgebiete 16b können dieselben sein. Es ist zu beachten, dass ein Ansammlungsgebiet 16a ein Beispiel des ersten Ansammlungsgebiets ist. Ein Ansammlungsgebiet 16b ist ein Beispiel des zweiten Ansammlungsgebiets.
  • Kontaktschichten 28a und Kontaktschichten 28b sind in zumindest einem vom Transistorabschnitt 70 und Diodenabschnitt 80 bereitgestellt. Die Kontaktschichten 28a und die Kontaktschichten 28b des vorliegenden Beispiels sind sowohl im Transistorabschnitt 70 wie auch im Diodenabschnitt 80 bereitgestellt.
  • Die Kontaktschichten 28a und die Kontaktschichten 28b sind unter den Kontaktgräben 27 bereitgestellt. Ebenso sind die Kontaktschichten 28b unter den Kontaktschichten 28a bereitgestellt. Die Kontaktschichten 28a und die Kontaktschichten 28b sind vom P+-Typ. Die Dotierungskonzentrationen der Kontaktschichten 28b können dieselben sein wie die Dotierungskonzentrationen der Kontaktschichten 28a. Ebenso können Dotierungsmittel der Kontaktschichten 28b dieselben sein wie Dotierungsmittel der Kontaktschichten 28a.
  • Die Struktur der Kontaktschichten 28, die in einem anderen Beispiel beschrieben ist, kann angemessen auf die Kontaktschichten 28a des vorliegenden Beispiels aufgetragen werden. Zum Beispiel kann jede Kontaktschicht 28a eine Vielzahl von Spitzen in einer Dotierungskonzentration haben. Ebenso können die Kontaktschichten 28b eine Vielzahl von Spitzen einer Dotierungskonzentration haben. Es ist zu beachten, dass eine Kontaktschicht 28a ein Beispiel der ersten Kontaktschicht ist und eine Kontaktschicht 28b ein Beispiel der zweiten Kontaktschicht ist.
  • Da die Halbleitervorrichtung 100 des vorliegenden Beispiels eine Vielzahl von Kontaktschichten 28 hat, ist wahrscheinlich, dass Löcher extrahiert werden. Dadurch ist es möglich, eine Latch-Up-Festigkeitskapazität zu verbessern. Insbesondere kann die Vielzahl von Kontaktschichten 28 aufgrund der Vielzahl von Ansammlungsgebieten 16 Latch-Ups unterdrücken, selbst wenn eine Trägerdichte steigt. Da die Halbleitervorrichtung 100 auch die Vielzahl von Ansammlungsgebieten 16 hat, ist es möglich, einen Einschaltverlust zu verringern wie auch einen Kompromiss zwischen der EIN-Spannung und einem Ausschaltverlust zu verbessern.
  • 10B zeigt ein konkreteres Beispiel einer Struktur der Halbleitervorrichtung 100 gemäß Beispiel 4. Die Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von der in 4 dargestellten Ausführungsform darin, dass sie die Ansammlungsgebiete 16b und die Kontaktschichten 28b hat. Eine Distanz L1, eine Distanz L2, eine Öffnungsbreite W1, eine Öffnungsbreite W2 und eine Tiefe D1 können unter derselben Bedingung wie der Bedingung für jene in der in 4 dargestellten Ausführungsform definiert sein.
  • Eine Distanz L3 stellt ein Distanz zwischen einem oberen Ende einer Kontaktschicht 28b und einem unteren Ende einer Kontaktschicht 28b in einer Tiefenrichtung dar. Das heißt, die Distanz L3 entspricht der Dicke der Kontaktschicht 28b. Hier kann das untere Ende der Kontaktschicht 28b in direktem Kontakt mit einem Ansammlungsgebiet 16a gebildet werden. In diesem Fall ist L1=L2+L3.
  • Ebenso kann das untere Ende der Kontaktschicht 28b an einer tieferen Position als der halbe Abstand zwischen einem oberen Ende des Ansammlungsgebiets 16a und einem unteren Ende eines Source-Gebiets 12 bereitgestellt sein. In diesem Fall ist L1/2<L2+L3.
  • Eine Breite einer Kontaktschicht 28b kann im Wesentlichen dieselbe sein wie eine Breite einer Kontaktschicht 28a. In diesem Fall wird die Kontaktschicht 28b auf dieselbe Weise, durch Implantieren eines Dotierungsmittels über einen Kontaktgraben 27, gebildet wie die Kontaktschicht 28a gebildet wird.
  • 10C zeigt Beispiele von Dotierungskonzentrationsverteilungen in den Querschnitten Y-Y' in der Nähe von Kontaktschichten 28 in 10B. Die vertikale Achse stellt die Dotierungskonzentration dar und die horizontal Achse stellt die Distanz in der Tiefenrichtung vom unteren Ende des Kontaktgrabens 27 dar. Die volle Linie stellt Dotierungskonzentrationen der Kontaktschicht 28 und eines Basisgebiets 14 dar, beobachtet in der Tiefenrichtung vom Punkt O. Die gestrichelte Linie stellt die Dotierungskonzentration des Source-Gebiets 12 dar, beobachtet in der Tiefenrichtung vom Punkt O'. Das heißt, der Graph der Dotierungskonzentrationsverteilungen des vorliegenden Beispiels zeigt Dotierungskonzentrationen in den Tiefenrichtungen aus zwei verschiedenen Punkten, O bzw. O', in überlappender Weise. Es ist zu beachten, dass der Punkt O und der Punkt O' Ursprünge des Graphen der Dotierungskonzentrationen darstellen, die jeweils in 10B dargestellt sind. Die Tiefe des Punkts O und die Tiefe des Punkts O' entsprechen einer Tiefe des unteren Endes des Kontaktgrabens 27.
  • Das Source-Gebiet 12 wird durch Ionenimplantieren von Arsen (As) von einer Oberseite des Basisgebiets 14 gebildet. Die Dotierungskonzentration des Source-Gebiets 12 ist etwa 1E18cm-3 am Punkt O' des unteren Endes des Kontaktgrabens 27.
  • Die Kontaktschicht 28 wird durch Ionenimplantieren von Borfluorid und Bor über dem Kontaktgraben 27 in zwei Schritten gebildet. Die erste Spitze P1 der Kontaktschicht 28 ist etwa 1E20cm-3. The erste Spitze P1 der Kontaktschicht 28 wird an einer seichteren Position als eine Position des unteren Endes des Source-Gebiets 12 gebildet. Die zweite Spitze P2 des vorliegenden Beispiels wird an einer tieferen Position als die Position des unteren Endes des Source-Gebiets 12 gebildet. Die zweite Spitze P2 kann jedoch an einer seichteren Position als die Position des unteren Endes des Source-Gebiets 12 gebildet werden.
  • Sowohl die Kontaktschicht 28a wie auch die Kontaktschicht 28b können an seichteren Positionen als die Position des unteren Endes des Source-Gebiets 12 gebildet werden oder eine der Kontaktschicht 28a und der Kontaktschicht 28b kann an einer tieferen Position als die Position des unteren Endes des Source-Gebiets 12 gebildet werden. Das heißt, es ist ausreichend, wenn zumindest eine der Kontaktschicht 28a und der Kontaktschicht 28b an einer seichteren Position als die Position des unteren Endes des Source-Gebiets 12 gebildet wird. Ebenso kann von den Spitzen der Dotierungskonzentration der Kontaktschicht 28a und der Kontaktschicht 28b die maximale Spitze an einer seichteren Position als die Position des unteren Endes des Source-Gebiets 12 gebildet werden.
  • Ferner hat im vorliegenden Beispiel das Ansammlungsgebiet 16 zwei Spitzen (das Ansammlungsgebiet 16a und das Ansammlungsgebiet 16b) einer Dotierungskonzentration. Eine Dotierungskonzentration zwischen den zwei Spitzen kann in einem talförmigen N-Typ Konzentrationsgebiet mit einer höheren Konzentration als eine Konzentration eines Driftgebiets 18 liegen. Alternativ kann es ein talförmiges Konzentrationsgebiet mit im Wesentlichen derselben Konzentration wie der Konzentration des Driftgebiets 18 sein.
  • Es ist zu beachten, dass die Verteilungen der Dotierungskonzentrationen des vorliegenden Beispiels nur ein Beispiel sind. Zur Ausführung der Halbleitervorrichtung 100, die in der vorliegenden Beschreibung offenbart ist, können die Anzahl der Spitzen, die Tiefe oder dergleichen angemessen geändert werden.
  • 11A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 5 zeigt. Die Anordnung von Kontaktgräben 27 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jener der Halbleitervorrichtung 100 gemäß Beispiel 1.
  • Enden in Y-Achsenrichtung der Kontaktgräben 27 des vorliegenden Beispiels sind in der Draufsicht im Inneren von Kontaktgebieten 15 bereitgestellt. Das heißt, die Kontaktgräben 27 sind so bereitgestellt, dass sie sich in der Draufsicht im Inneren der Kontaktgebiete 15 von Source-Gebieten 12 erstrecken. Ebenso können Enden in Y-Achsenrichtung von Kontaktgräben 27 in direktem Kontakt mit Kontaktgebieten 15 bereitgestellt sein. Die Kontaktgräben 27 des vorliegenden Beispiels können leicht externe Träger an den Enden in Y-Achsenrichtung extrahieren. Dadurch werden Abschaltfestigkeitskapazität und Sperrverzögerungszeiteigenschaft der Halbleitervorrichtung 100 verbessert.
  • Ebenso hat ein Transistorabschnitt 70 des vorliegenden Beispiels einen Mesa-Abschnitt, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten liegt, in dem kein Source-Gebiet 12 an der Vorderfläche eines Halbleitersubstrats 10 gebildet ist. Der Transistorabschnitt 70 kann jedoch einen Mesa-Abschnitthaben, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten liegt, in dem ein Source-Gebiet 12 gebildet ist.
  • 11B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 5. Ein Anordnungsverfahren von Kontaktschichten 28 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jenem der Halbleitervorrichtung 100 gemäß Beispiel 1. In der Halbleitervorrichtung 100 des vorliegenden Beispiels, eine Anordnung von Kontaktschichten 28 im Transistorabschnitt 70 variiert von der Anordnung von Kontaktschichten 28 im Diodenabschnitt 80.
  • Zum Beispiel hat die Halbleitervorrichtung 100 des vorliegenden Beispiels den Transistorabschnitt 70 und den Diodenabschnitt 80, die mit Kontaktschichten 28 bereitgestellt sind. Die Kontaktschichten 28 des Diodenabschnitts 80 können an seichteren Positionen als Positionen der Kontaktschichten 28 des Transistorabschnitts 70 gebildet sein und können geringere Dotierungskonzentrationen als Dotierungskonzentrationen der Kontaktschichten 28 des Transistorabschnitts 70 haben. In diesem Fall können im Diodenabschnitt 80 die erste Spitze P1 einer Kontaktschicht 28 und ein Basisgebiet 14 in direktem Kontakt mit der Bodenfläche eines Kontaktgrabens 27 sein. Dadurch ist es möglich zu verhindern, dass übermäßige Löcher von den Kontaktgebieten 15 implantiert werden.
  • 12A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 6 zeigt. Eine Anordnung von Kontaktgräben 27 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jener der Halbleitervorrichtung 100 gemäß Beispiel 2.
  • Enden in der Y-Achsenrichtung der Kontaktgräben 27 des vorliegenden Beispiels sind im Inneren von Kontaktgebieten 15 in der Draufsicht bereitgestellt. Das heißt, die Kontaktgräben 27 sind so bereitgestellt, dass sie sich im Inneren der Kontaktgebiete 15 von Source-Gebiete 12 in der Draufsicht erstrecken. Ebenso können die Enden in Y-Achsenrichtung von Kontaktgräben 27 in direktem Kontakt mit Kontaktgebieten 15 bereitgestellt sein. Die Kontaktgräben 27 des vorliegenden Beispiels können leicht externe Träger an den Enden in Y-Achsenrichtung extrahieren Dadurch werden Abschaltfestigkeit und Sperrverzögerungszeitfestigkeit der Halbleitervorrichtung 100 verbessert.
  • Ebenso hat ein Transistorabschnitt 70 des vorliegenden Beispiels einen Mesa-Abschnitt, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten ist, in dem kein Source-Gebiet 12 an der Vorderfläche eines Halbleitersubstrats 10 gebildet ist. Der Transistorabschnitt 70 kann jedoch einen Mesa-Abschnitt haben, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten ist, in dem ein Source-Gebiet 12 gebildet ist.
  • 12B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 6. Ein Anordnungsverfahren von Kontaktschichten 28 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jenem der Halbleitervorrichtung 100 gemäß Beispiel 2. In der Halbleitervorrichtung 100 des vorliegenden Beispiels variiert eine Anordnung von Kontaktschichten 28 im Transistorabschnitt 70 von einer Anordnung von Kontaktschichten 28 im Diodenabschnitt 80.
  • Zum Beispiel hat die Halbleitervorrichtung 100 des vorliegenden Beispiels den Transistorabschnitt 70 und den Diodenabschnitt 80, die mit Kontaktschichten 28 bereitgestellt sind. Die Kontaktschichten 28 des Diodenabschnitts 80 können an seichteren Positionen als Positionen der Kontaktschichten 28 des Transistorabschnitts 70 gebildet sein und können geringere Dotierungskonzentrationen als Dotierungskonzentrationen der Kontaktschichten 28 des Transistorabschnitts 70 haben. In diesem Fall können im Diodenabschnitt 80 die erste Spitze P1 einer Kontaktschicht 28 und eines Basisgebiets 14 in direktem Kontakt mit der Bodenfläche eines Kontaktgrabens 27 sein. Dadurch ist es möglich zu verhindern, dass übermäßige Löcher von den Kontaktgebieten 15 implantiert werden.
  • Während die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der vorliegenden Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Für Fachleute auf dem Gebiet ist offensichtlich, dass verschiedene Änderungen und Verbesserungen den oben beschriebenen Ausführungsformen hinzugefügt werden können. Aus dem Umfang der Ansprüche geht auch hervor, dass Ausführungsformen, welchen solche Änderungen oder Verbesserungen hinzugefügt wurden, im technischen Umfang der Erfindung enthalten sein können.
  • Die Betriebe, Prozeduren, Schritte, Stufen oder dergleichen jedes Prozesses, der durch eine Vorrichtung und ein Verfahren durchgeführt wird, wie in den Ansprüchen, der Beschreibung oder den Zeichnungen gezeigt, kann in jeder Reihenfolge durchgeführt werden, solange die Reihenfolge nicht durch „zuvor“, „vor“ oder dergleichen angegeben ist und solange der Ausgang von einem früheren Prozess nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf mit Begriffen wie „erster“ oder „nächster“ in den Ansprüchen, Ausführungsformen oder Diagrammen beschrieben ist, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge ausgeführt werden muss.
  • Bezugszeichenliste
    • 10:
    Halbleitersubstrat;
    12:
    Source-Gebiet;
    14:
    Basisgebiet;
    15:
    Kontaktgebiet;
    16:
    Ansammlungsgebiet;
    17:
    Wannengebiet;
    18:
    Driftgebiet;
    20:
    Puffergebiet;
    22:
    Kollektorgebiet;
    24:
    Kollektorelektrode;
    26:
    Dielektrischer Zwischenschichtfilm;
    27:
    Kontaktgraben;
    28:
    Kontaktschicht;
    30:
    Dummy-Grabenabschnitt;
    32:
    Dielektrischer Film;
    34:
    Leitfähiger Dummy-Abschnitt;
    40:
    Gate-Grabenabschnitt;
    42:
    Dielektrischer Film;
    44:
    Leitfähiger Gate-Abschnitt;
    50:
    Gate-Metallschicht;
    52:
    Emitter-Elektrode;
    55:
    Kontaktloch;
    56:
    Kontaktloch;
    57:
    Kontaktloch;
    60:
    Emitter-Grabenabschnitt;
    62:
    Dielektrischer Film;
    64:
    Leitfähiger Emitterabschnitt;
    70:
    Transistorabschnitt;
    80:
    Diodenabschnitt;
    82:
    Kathodengebiet;
    93:
    Implantationsgebiet;
    94:
    Implantationsgebiet;
    100:
    Halbleitervorrichtung;
    500:
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015213193 [0002]
    • JP 2015065420 [0002]

Claims (28)

  1. BEANSPRUCHT WIRD:
  2. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; ein Driftgebiet einer ersten Leitfähigkeitsart, das an einer Oberseite des Halbleitersubstrats bereitgestellt ist; ein Basisgebiet einer zweiten Leitfähigkeitsart, das über dem Driftgebiet bereitgestellt ist; ein Source-Gebiet einer ersten Leitfähigkeitsart, das über dem Basisgebiet bereitgestellt ist; zwei oder mehr Grabenabschnitte, die durch das Source-Gebiet und das Basisgebiet hindurchgehend von einer oberen Endseite des Source-Gebiets bereitgestellt sind; einen Kontaktgraben, der in direktem Kontakt mit dem Source-Gebiet zwischen benachbarten Grabenabschnitten bereitgestellt ist; und eine erste Kontaktschicht einer zweiten Leitfähigkeitsart, die unter dem Kontaktgraben bereitgestellt ist, wobei eine Spitze einer Dotierungskonzentration der ersten Kontaktschicht seichter positioniert ist als eine Position eines unteren Endes des Source-Gebiets.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die erste Kontaktschicht eine Vielzahl von Spitzen einer Dotierungskonzentration hat.
  4. Halbleitervorrichtung nach Anspruch 2, wobei die Spitzenposition eine Spitzenposition einer Spitze mit einer maximalen Dotierungskonzentration unter der Vielzahl von Spitzen ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das untere Ende des Source-Gebiets tiefer positioniert ist als eine Position eines unteren Endes des Kontaktgrabens.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei jeder der zwei oder mehr Grabenabschnitte einen leitfähigen Grabenabschnitt hat und das untere Ende des Source-Gebiets tiefer positioniert ist als eine Position eines oberen Endes des leitfähigen Grabenabschnitts.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das untere Ende des Source-Gebiets eine Breite von 10 % bis 30 % inklusive einer Mesa-Breite zwischen den zwei oder mehr Grabenabschnitten, in einer Anordnungsrichtung der Grabenabschnitte, hat.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Source-Gebiet sich in einer Verlaufsrichtung der Grabenabschnitte erstreckend bereitgestellt ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner umfassend: ein Kontaktgebiet einer zweiten Leitfähigkeitsart, das über dem Basisgebiet bereitgestellt ist, wobei das Source-Gebiet und das Kontaktgebiet abwechselnd in einer Verlaufsrichtung der Grabenabschnitte bereitgestellt sind.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die erste Kontaktschicht sich in einer Verlaufsrichtung der zwei oder mehr Grabenabschnitte erstreckend bereitgestellt ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die erste Kontaktschicht zumindest an einem Teil einer Seitenwand des Kontaktgrabens bereitgestellt ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei ein unteres Ende der ersten Kontaktschicht tiefer positioniert ist als die Position des unteren Endes des Source-Gebiets.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei ein Dicke der ersten Kontaktschicht in einer Tiefenrichtung 0,1 µm bis 1,0 µm inklusive beträgt.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei das untere Ende der ersten Kontaktschicht seichter positioniert ist als eine Position in der Hälfte einer Dicke des Basisgebiets.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei das untere Ende der ersten Kontaktschicht an einer Position positioniert ist, die so tief wie eine Position eines unteren Endes des Basisgebiets ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, wobei ein oberes Ende der ersten Kontaktschicht seichter positioniert ist als eine Position des unteren Endes des Source-Gebiets.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei eine Breite des unteren Endes der ersten Kontaktschicht schmäler ist als eine Breite eines oberen Endes der ersten Kontaktschicht in einer Anordnungsrichtung der Grabenabschnitte.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei die Dotierungskonzentration der ersten Kontaktschicht größer ist als eine Dotierungskonzentration des Source-Gebiets bei einer selben Tiefe unter dem Kontaktgraben.
  19. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, wobei ein unteres Ende des Kontaktgrabens eine Breite von 0,1 µm bis 0,4 µm inklusive in einer Anordnungsrichtung der Grabenabschnitte hat.
  20. Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, wobei der Kontaktgraben konisch verjüngt ist.
  21. Halbleitervorrichtung nach einem der Ansprüche 1 bis 19, ferner umfassend: eine zweite Kontaktschicht einer zweiten Leitfähigkeitsart, die unter der ersten Kontaktschicht bereitgestellt ist.
  22. Halbleitervorrichtung nach einem der Ansprüche 1 bis 20, ferner umfassend: ein erstes Ansammlungsgebiet einer ersten Leitfähigkeitsart, das zwischen dem Driftgebiet und dem Basisgebiet bereitgestellt ist, wobei das erste Ansammlungsgebiet eine höhere Konzentration als eine Konzentration des Driftgebiets hat.
  23. Halbleitervorrichtung nach Anspruch 21, wobei die erste Kontaktschicht in direktem Kontakt mit dem ersten Ansammlungsgebiet ist.
  24. Halbleitervorrichtung nach Anspruch 21, wobei das untere Ende der ersten Kontaktschicht an einer tieferen Position als einer Hälfte einer Distanz zwischen einem oberen Ende des ersten Ansammlungsgebiets und dem unteren Ende des Source-Gebiets bereitgestellt ist.
  25. Halbleitervorrichtung nach einem der Ansprüche 21 bis 23, ferner umfassend: ein zweites Ansammlungsgebiet einer ersten Leitfähigkeitsart, das an einer tieferen Position als eine Position des ersten Ansammlungsgebiets gebildet ist, wobei das zweite Ansammlungsgebiet eine höhere Dotierungskonzentration als eine Dotierungskonzentration des Driftgebiets hat.
  26. Herstellungsverfahren einer Halbleitervorrichtung, umfassend: Bilden eines Driftgebiets einer ersten Leitfähigkeitsart, eines Basisgebiets einer zweiten Leitfähigkeitsart, eines Source-Gebiet einer ersten Leitfähigkeitsart, von zwei oder mehr Grabenabschnitten, die durch das Source-Gebiet und das Basisgebiet hindurchgehen, auf einer Oberseite eines Halbleitersubstrats; Bilden eines Kontaktgrabens zwischen zwei Grabenabschnitten, so dass dieser in direktem Kontakt mit dem Source-Gebiet ist; und Bilden einer Kontaktschicht einer zweiten Leitfähigkeitsart durch Implantieren von Dotierungsmitteln unter dem Basisgebiet von einem unteren Ende des Kontaktgrabens, sodass eine Spitze einer Dotierungskonzentration seichter positioniert ist als eine Position eines unteren Endes des Source-Gebiets, in einem Gebiet, das dem unteren Ende des Kontaktgrabens zugewandt ist.
  27. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 25, wobei das Bilden der Kontaktschicht ein Implantieren eines ersten Dotierungsmittels und ein Implantieren eines zweiten Dotierungsmittels enthält.
  28. Herstellungsverfahren der Halbleitervorrichtung nach Anspruch 25 oder 26, wobei das Bilden des Source-Gebiets ein Bilden des Source-Gebiets in einem gesamten Oberfläche des Basisgebiets enthält und das Bilden des Kontaktgrabens ein Bilden des Kontaktgrabens zwischen den zwei Grabenabschnitten im Inneren des Source-Gebiets enthält, das in der gesamten Oberfläche des Basisgebiets gebildet ist.
DE112017000689.9T 2016-09-14 2017-09-14 Halbleitervorrichtung und Herstellungsverfahren dafür Pending DE112017000689T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016180025 2016-09-14
JP2016-180025 2016-09-14
JP2017154304 2017-08-09
JP2017-154304 2017-08-09
PCT/JP2017/033361 WO2018052098A1 (ja) 2016-09-14 2017-09-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112017000689T5 true DE112017000689T5 (de) 2018-10-25

Family

ID=61619166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000689.9T Pending DE112017000689T5 (de) 2016-09-14 2017-09-14 Halbleitervorrichtung und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US10749025B2 (de)
JP (1) JP6741070B2 (de)
CN (1) CN108780814B (de)
DE (1) DE112017000689T5 (de)
WO (1) WO2018052098A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017121878A1 (de) * 2017-09-21 2019-03-21 Infineon Technologies Austria Ag Leistungsdiode
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP7001104B2 (ja) * 2017-12-14 2022-01-19 富士電機株式会社 半導体装置
JP6827433B2 (ja) * 2018-03-02 2021-02-10 株式会社東芝 半導体装置
CN109686788B (zh) * 2018-11-20 2020-12-29 电子科技大学 一种具有载流子存储层的槽栅igbt器件
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7379882B2 (ja) * 2019-06-26 2023-11-15 富士電機株式会社 窒化物半導体装置
WO2021161668A1 (ja) * 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
DE112021000202T5 (de) 2020-07-03 2022-08-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2022044542A1 (ja) 2020-08-24 2022-03-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2022056498A (ja) * 2020-09-30 2022-04-11 三菱電機株式会社 半導体装置
JP7179236B2 (ja) * 2020-10-23 2022-11-28 ヌヴォトンテクノロジージャパン株式会社 半導体装置
JP7468786B2 (ja) 2021-05-19 2024-04-16 富士電機株式会社 半導体装置および製造方法
CN117133800B (zh) * 2023-10-25 2024-03-26 合肥海图微电子有限公司 一种绝缘栅双极型晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065420A (ja) 2013-08-28 2015-04-09 ローム株式会社 半導体装置
JP2015213193A (ja) 2015-07-21 2015-11-26 ルネサスエレクトロニクス株式会社 Ｉｇｂｔ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204792B2 (ja) * 1993-04-27 2001-09-04 株式会社東芝 半導体装置
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
US6645815B2 (en) 2001-11-20 2003-11-11 General Semiconductor, Inc. Method for forming trench MOSFET device with low parasitic resistance
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
DE112009000253B8 (de) * 2008-01-29 2020-06-10 Denso Corporation Halbleitervorrichtung
JP5317560B2 (ja) * 2008-07-16 2013-10-16 株式会社東芝 電力用半導体装置
JP5384878B2 (ja) * 2008-08-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US8809911B2 (en) * 2010-11-30 2014-08-19 Fuji Electric Co., Ltd. Semiconductor device
JP5728992B2 (ja) * 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012174989A (ja) * 2011-02-23 2012-09-10 Toshiba Corp 半導体装置の製造方法
WO2012124784A1 (ja) * 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP5562917B2 (ja) 2011-09-16 2014-07-30 株式会社東芝 半導体装置及びその製造方法
JP5831526B2 (ja) 2013-01-17 2015-12-09 株式会社デンソー 半導体装置およびその製造方法
JP5719899B2 (ja) * 2013-10-07 2015-05-20 ローム株式会社 半導体装置
JP6341074B2 (ja) * 2014-01-24 2018-06-13 株式会社デンソー 半導体装置の製造方法
JP6003919B2 (ja) * 2014-02-10 2016-10-05 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5975543B2 (ja) * 2014-08-22 2016-08-23 ローム株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065420A (ja) 2013-08-28 2015-04-09 ローム株式会社 半導体装置
JP2015213193A (ja) 2015-07-21 2015-11-26 ルネサスエレクトロニクス株式会社 Ｉｇｂｔ

Also Published As

Publication number Publication date
US20180374948A1 (en) 2018-12-27
US10749025B2 (en) 2020-08-18
CN108780814A (zh) 2018-11-09
JP6741070B2 (ja) 2020-08-19
CN108780814B (zh) 2021-12-21
WO2018052098A1 (ja) 2018-03-22
JPWO2018052098A1 (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112011101442B4 (de) Halbleitervorrichtung
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017000063T5 (de) Halbleitervorrichtung
DE202012013628U1 (de) Halbleiterbauteil
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE112005001675T5 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102008023349A1 (de) Halbleitervorrichtung
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102020102412A1 (de) Halbleitervorrichtung mit isoliertem gate
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE112021002169T5 (de) Halbleitervorrichtung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE112021000202T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029739000