JP7468786B2 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP7468786B2
JP7468786B2 JP2023522695A JP2023522695A JP7468786B2 JP 7468786 B2 JP7468786 B2 JP 7468786B2 JP 2023522695 A JP2023522695 A JP 2023522695A JP 2023522695 A JP2023522695 A JP 2023522695A JP 7468786 B2 JP7468786 B2 JP 7468786B2
Authority
JP
Japan
Prior art keywords
region
contact
trench
plug
plug portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023522695A
Other languages
English (en)
Other versions
JPWO2022244802A1 (ja
JPWO2022244802A5 (ja
Inventor
晴司 野口
竜太郎 浜崎
大輔 尾崎
洋輔 桜井
拓弥 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2022244802A1 publication Critical patent/JPWO2022244802A1/ja
Publication of JPWO2022244802A5 publication Critical patent/JPWO2022244802A5/ja
Application granted granted Critical
Publication of JP7468786B2 publication Critical patent/JP7468786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Description

本発明は、半導体装置および製造方法に関する。
従来、コンタクトトレンチを設けた半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 国際公開第２０１８／０５２０９９号
 一般的開示
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第１導電型のドリフト領域を有する半導体基板を備えてよい。半導体装置は、上面とドリフト領域との間に設けられた第２導電型のベース領域を備えてよい。半導体装置は、上面からドリフト領域まで設けられ、且つ、上面において長手方向に延伸して設けられたゲートトレンチ部を備えてよい。半導体装置は、上面とベース領域との間に設けられ、且つ、ゲートトレンチ部と接する第１導電型のエミッタ領域を備えてよい。半導体装置は、上面とベース領域との間に設けられ、且つ、ゲートトレンチ部の長手方向においてエミッタ領域と交互に配置された第２導電型のコンタクト領域を備えてよい。半導体装置は、上面からコンタクト領域の内部まで設けられた第１トレンチコンタクト部を備えてよい。半導体装置は、上面からエミッタ領域の内部まで設けられた第２トレンチコンタクト部を備えてよい。半導体装置は、第１トレンチコンタクト部の下端に接して設けられ、ベース領域よりも高濃度の第２導電型の第１プラグ部を備えてよい。半導体装置は、第２トレンチコンタクト部の下端に接して設けられ、且つ、第１プラグ部よりも下面側まで設けられた、ベース領域よりも高濃度の第２導電型の第２プラグ部を備えてよい。
コンタクト領域、第１プラグ部および第２プラグ部は、同一元素のアクセプタを含んでよい。
第２プラグ部の下端は、エミッタ領域の下端よりも下面側に配置されていてよい。
第２プラグ部の下端は、コンタクト領域の下端よりも上面側に配置されていてよい。
第１プラグ部の下端は、コンタクト領域の下端と同じ深さ位置か、または、コンタクト領域の下端よりも上面側に配置されていてよい。
第２プラグ部の下端の深さ位置は、第１プラグ部の下端の深さ位置よりも０．１μｍ以上、下面側に配置されていてよい。
第２プラグ部の下端の深さ位置は、第１プラグ部の下端の深さ位置よりも０．３μｍ以上、下面側に配置されていてよい。
第２プラグ部のアクセプタ濃度のピーク値は、第１プラグ部のアクセプタ濃度のピーク値よりも小さくてよい。
半導体装置は、長手方向と垂直な配列方向においてゲートトレンチ部と隣り合って設けられ、上面からドリフト領域まで設けられ、且つ、長手方向に延伸して設けられたトレンチ部を備えてよい。半導体装置は、ゲートトレンチ部およびトレンチ部に挟まれたメサ部を備えてよい。配列方向におけるメサ部の幅が、ゲートトレンチ部の幅よりも小さくてよい。
第１プラグ部は、第１トレンチコンタクト部の側面に接する第１部分を有してよい。第２プラグ部は、第２トレンチコンタクト部の側面に接する第２部分を有してよい。第２部分の幅は、第１部分の幅よりも小さくてよい。
第１プラグ部および第２プラグ部はボロンを含んでよい。半導体基板はシリコンを含んでよい。第１トレンチコンタクト部および第２トレンチコンタクト部と、半導体基板との境界にはシリサイド部が設けられてよい。シリサイド部は、ボロンを含んでよい。
本発明の第２の態様においては、半導体装置を提供する。上記半導体装置は、上面および下面を有し、第１導電型のドリフト領域を有する半導体基板を備えてよい。上記半導体装置は、上面とドリフト領域との間に設けられた第２導電型のベース領域を備えてよい。上記いずれかの半導体装置は、上面からドリフト領域まで設けられ、且つ、上面において長手方向に延伸して設けられたゲートトレンチ部を備えてよい。上記いずれかの半導体装置は、上面とベース領域との間に設けられ、且つ、ゲートトレンチ部と接する第１導電型のエミッタ領域を備えてよい。上記いずれかの半導体装置は、上面とベース領域との間に設けられ、且つ、ゲートトレンチ部の長手方向においてエミッタ領域と交互に配置された第２導電型のコンタクト領域を備えてよい。上記いずれかの半導体装置は、上面からコンタクト領域の内部まで、および、上面からエミッタ領域の内部まで設けられたトレンチコンタクト部を備えてよい。上記いずれかの半導体装置は、トレンチコンタクト部の下端に接して設けられ、ベース領域よりも高濃度であり、コンタクト領域よりも浅く設けられた第２導電型のプラグ部を備えてよい。
上記いずれかの半導体装置において、トレンチコンタクト部は、上面からコンタクト領域の内部まで設けられた第１トレンチコンタクト部を備えてよい。上記いずれかの半導体装置において、トレンチコンタクト部は、上面からエミッタ領域の内部まで設けられた第２トレンチコンタクト部を備えてよい。上記いずれかの半導体装置において、プラグ部は、第１トレンチコンタクト部の下端に接して設けられた第１プラグ部を備えてよい。上記いずれかの半導体装置において、プラグ部は、第２トレンチコンタクト部の下端に接して設けられ、第１プラグ部と同じ深さまで設けられた第２プラグ部を備えてよい。
上記いずれかの半導体装置において、トレンチコンタクト部は、上面からコンタクト領域の内部まで設けられた第１トレンチコンタクト部を備えてよい。上記いずれかの半導体装置において、トレンチコンタクト部は、上面からエミッタ領域の内部まで設けられた第２トレンチコンタクト部を備えてよい。上記いずれかの半導体装置において、プラグ部は、第１トレンチコンタクト部の下端に接して設けられた第１プラグ部を備えてよい。上記いずれかの半導体装置において、プラグ部は、第２トレンチコンタクト部の下端に接して設けられ、第１プラグ部よりも下面側まで設けられた第２プラグ部を備えてよい。
本発明の第３の態様においては、半導体装置の製造方法を提供する。製造方法は、上面および下面を有し、第１導電型のドリフト領域を有する半導体基板に、上面とドリフト領域との間に設けられた第２導電型のベース領域と、上面からドリフト領域まで設けられ、且つ、上面において長手方向に延伸して設けられたゲートトレンチ部と、上面とベース領域との間に設けられ、且つ、ゲートトレンチ部と接する第１導電型のエミッタ領域と、上面とベース領域との間に設けられ、且つ、ゲートトレンチ部の長手方向においてエミッタ領域と交互に配置された第２導電型のコンタクト領域とを形成する上面側構造形成段階を備えてよい。製造方法は、上面からコンタクト領域の内部まで設けられた第１トレンチコンタクト部と、上面からエミッタ領域の内部まで設けられた第２トレンチコンタクト部を形成するトレンチ形成段階を備えてよい。製造方法は、第１トレンチコンタクト部および第２トレンチコンタクト部を介して半導体基板に第２導電型のドーパントを注入するプラグ注入段階を備えてよい。製造方法は、半導体基板をアニールして、第１トレンチコンタクト部の下端に接する第２導電型の第１プラグ部と、第２トレンチコンタクト部の下端に接し、第１プラグ部よりも下面側まで設けられた第２導電型の第２プラグ部とを形成するプラグアニール段階を備えてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例である。 図１における領域Ａの拡大図である。 図２におけるｃ－ｃ断面の一例を示す図である。 図２におけるｂ－ｂ断面の一例を示す図である。 ｂ－ｂ断面およびｃ－ｃ断面を並べて示した図である。 図２におけるｄ－ｄ断面の一例を示す図である。 ｂ－ｂ断面およびｃ－ｃ断面の他の例を示す図である。 図２におけるｄ－ｄ断面の他の例を示す図である。 図２におけるｄ－ｄ断面の他の例を示す図である。 ｂ－ｂ断面およびｃ－ｃ断面の他の例を示す図である。 第２トレンチコンタクト部５４－２および第２プラグ部２０２の近傍を拡大した図である。 第１トレンチコンタクト部５４－１および第１プラグ部２０１の近傍を拡大した図である。 第２トレンチコンタクト部５４－２および第２プラグ部２０２の近傍の他の例を示す図である。 半導体装置１００の製造方法の一例を示す図である。 半導体装置１００の製造方法の一例を示す図である。 図１２Ｂにおけるｅ－ｅ線およびｆ－ｆ線におけるアクセプタ濃度分布の一例を示す図である。 図２におけるｅ－ｅ断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア密度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア密度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア密度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア密度を、アクセプタ濃度としてもよい。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア密度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア密度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板であるが、半導体基板１０の材料はシリコンに限定されない。
半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。
活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０と、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１は、活性部１６０のＹ軸方向の略中央に設けられてよい。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１０２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング９２、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図２は、図１における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、トレンチコンタクト部５４が、当該層間絶縁膜を貫通して設けられる。本例のトレンチコンタクト部５４は、半導体基板１０の内部まで達している。トレンチコンタクト部５４の内部には、導電部材が充填される。本明細書では、トレンチコンタクト部５４の内部の導電部材を、エミッタ電極５２の一部分として説明する場合がある。エミッタ電極５２は、トレンチコンタクト部５４を介して半導体基板１０と接続する。トレンチコンタクト部５４の内部には、層間絶縁膜の上に設けられたエミッタ電極５２と同一の材料が充填されてよく、当該エミッタ電極５２とは異なる材料が充填されてもよい。図２においては、それぞれのトレンチコンタクト部５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、トレンチコンタクト部５４を介して、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と電気的に接続する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム（Ａｌ）を含む材料等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２は、トレンチコンタクト部５４内に充填されたタングステンを含んでよい。トレンチコンタクト部５４の内部では、半導体基板１０と近い側から、バリアメタルとタングステンが順番に積層されてよい。タングステンおよび層間絶縁膜の上のエミッタ電極５２は、アルミニウムを含む材料で形成されてよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、トレンチコンタクト部５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。ゲートトレンチ部４０の長手方向は、延伸方向と同一である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、トレンチコンタクト部５４が設けられている。トレンチコンタクト部５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のトレンチコンタクト部５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。トレンチコンタクト部５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。トレンチコンタクト部５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、トレンチコンタクト部５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とトレンチコンタクト部５４との間に配置されていてもよい。
図３は、図２におけるｃ－ｃ断面の一例を示す図である。ｃ－ｃ断面は、メサ部６０においてコンタクト領域１５を通過するＸＺ面である。上述したように、メサ部６０は、Ｘ軸方向において隣り合って配置された２つのトレンチ部に挟まれた領域である。図３の例のメサ部６０は、ゲートトレンチ部４０と、ダミートレンチ部３０に挟まれている。半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したトレンチコンタクト部５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のトレンチコンタクト部５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。メサ部６０には、Ｐ＋型のコンタクト領域１５およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
コンタクト領域１５は半導体基板１０の上面２１に露出しており、且つ、メサ部６０の両側のトレンチ部と接している。コンタクト領域１５のドーピング濃度は、ベース領域１４のドーピング濃度以上である。つまり、コンタクト領域１５のドーピング濃度は、ベース領域１４のドーピング濃度と同一であってよい。この場合、ベース領域１４が、コンタクト領域１５として上面２１に露出する。また、コンタクト領域１５のドーピング濃度は、ベース領域１４のドーピング濃度より高くてもよい。この場合、ベース領域１４よりも高濃度のＰ型領域が、上面２１に露出する。
ベース領域１４は、コンタクト領域１５の下方に設けられている。本例のベース領域１４は、コンタクト領域１５と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。蓄積領域１６は、リンまたは水素ドナー等のドナーの濃度ピークを有してよい。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
バッファ領域２０は、水素（プロトン）またはリン等のＮ型ドーパントをイオン注入することで形成してよい。本例のバッファ領域２０は水素をイオン注入して形成される。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
コレクタ領域２２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
トレンチコンタクト部５４のうち、コンタクト領域１５の上方に配置された部分を第１トレンチコンタクト部５４－１とし、エミッタ領域１２の上方に配置された部分を第２トレンチコンタクト部５４－２（図４参照）とする。第１トレンチコンタクト部５４－１は、少なくとも、半導体基板１０の上面２１からコンタクト領域１５の内部まで設けられる。本例の第１トレンチコンタクト部５４－１は、層間絶縁膜３８の上端から、コンタクト領域１５の内部まで設けられている。第１トレンチコンタクト部５４－１の下端の深さ位置は、コンタクト領域１５の上端の深さ位置と、下端の深さ位置との間に配置される。
メサ部６０には、第１トレンチコンタクト部５４－１の下端に接する第１プラグ部２０１が設けられる。第１プラグ部２０１は、ベース領域１４よりも高濃度の第２導電型（本例ではＰ＋＋型）の領域である。第１プラグ部２０１は、コンタクト領域１５よりも高濃度の領域であってよい。例えば同一の深さ位置で比べた場合に、第１プラグ部２０１のドーピング濃度は、コンタクト領域１５のドーピング濃度よりも高い。第１プラグ部２０１は、コンタクト領域１５を形成した後に、コンタクト領域１５の内部に更にアクセプタを注入することで形成してよい。第１プラグ部２０１は、コンタクト領域１５よりも浅くてよく、コンタクト領域１５と同じ深さであってよく、コンタクト領域１５より深くてもよい。本例では、第１プラグ部２０１は、コンタクト領域１５よりも浅い。
図４は、図２におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、メサ部６０においてエミッタ領域１２を通過するＸＺ面である。半導体装置１００は、当該断面において、図３に示した構造に対して、第１トレンチコンタクト部５４－１に代えて第２トレンチコンタクト部５４－２を有し、コンタクト領域１５に代えてエミッタ領域１２を有し、第１プラグ部２０１に代えて第２プラグ部２０２を有する。他の構造は、図３に示した構造と同一であってよい。
第２トレンチコンタクト部５４－２は、少なくとも、半導体基板１０の上面２１からエミッタ領域１２の内部まで設けられる。本例の第２トレンチコンタクト部５４－２は、層間絶縁膜３８の上端から、エミッタ領域１２の内部まで設けられている。第２トレンチコンタクト部５４－２の下端の深さ位置は、エミッタ領域１２の上端の深さ位置と、下端の深さ位置との間に配置される。第１トレンチコンタクト部５４－１および第２トレンチコンタクト部５４－２の下端の深さ位置は同一であってよい。
メサ部６０には、第２トレンチコンタクト部５４－２の下端に接する第２プラグ部２０２が設けられる。第２プラグ部２０２は、ベース領域１４よりも高濃度の第２導電型（本例ではＰ＋＋型）の領域である。
第２プラグ部２０２は、エミッタ領域１２を形成した後に、エミッタ領域１２の内部にアクセプタを注入することで形成してよい。第１プラグ部２０１および第２プラグ部２０２は、それぞれ同一のドーズ量、且つ、同一の深さ位置にアクセプタを注入して形成した領域であってよい。ただし、第１プラグ部２０１は、Ｐ型のコンタクト領域１５に更にアクセプタを注入した領域であるのに対し、第２プラグ部２０２は、Ｎ型のエミッタ領域１２にアクセプタを注入してＰ型に反転させた領域である。このため第２プラグ部２０２は、第１プラグ部２０１よりもネット・ドーピング濃度が低い領域であってよい。
図５は、ｂ－ｂ断面およびｃ－ｃ断面を並べて示した図である。図５においては、メサ部６０の近傍を拡大し、半導体基板１０の下面２３（図３、図４参照）側を省略している。第２プラグ部２０２は、第１プラグ部２０１よりも下面２３側まで設けられている。つまり、第２プラグ部２０２の下端の深さ位置Ｚ２０２は、第１プラグ部２０１の下端の深さ位置Ｚ２０１よりも、下面２３側に配置されている。これにより、エミッタ領域１２の下方から上面２１に向かう正孔キャリアを、エミッタ電極５２に引き抜きやすくなる。つまり、正孔キャリアが通過する経路の電気抵抗を低くできるので、当該経路における電圧降下を小さくし、いわゆるラッチアップを抑制できる。第２プラグ部２０２の下端の深さ位置Ｚ２０２は、第１プラグ部２０１の下端の深さ位置Ｚ２０１よりも０．１μｍ以上、下面２３側に配置されていてよく、０．３μｍ以上、下面２３側に配置されていてもよい。
第２プラグ部２０２の下端の深さ位置Ｚ２０２は、エミッタ領域１２の下端の深さ位置Ｚ１２よりも、下面２３側に配置されていることが好ましい。深さ位置Ｚ２０２は、ベース領域１４の内部に配置されてよい。これにより、エミッタ領域１２の下方から上面２１に向かう正孔キャリアを更に引き抜きやすくなる。
コンタクト領域１５、第１プラグ部２０１および第２プラグ部２０２は、同一元素のアクセプタを含んでよい。コンタクト領域１５、第１プラグ部２０１および第２プラグ部２０２のそれぞれにおいて、最も濃度（ａｔｏｍｓ／ｃｍ３）の高いアクセプタの元素が同一であってよい。当該元素は例えばボロンであるが、これに限定されない。コンタクト領域１５および第１プラグ部２０１のアクセプタを同一元素とすることで、第２プラグ部２０２を、第１プラグ部２０１よりも下面２３側まで容易に形成できる。
一般に、不純物の濃度差が大きいほど、当該不純物の拡散係数は大きくなる。つまり、例えば所定の注入領域にボロンを注入した場合、注入領域の近傍に既に存在していたボロンの濃度が低いほど、新たに注入したボロンが拡散しやすくなる。プラグ部を形成すべくボロン等のアクセプタを注入する場合に、コンタクト領域１５には、ベース領域１４を形成するアクセプタだけでなく、ベース領域１４よりも高ドーピング濃度のコンタクト領域１５を形成するアクセプタも存在する。すなわち、既にボロン等のアクセプタが高濃度に存在している。例えば第１トレンチコンタクト部５４－１の下端にアクセプタを注入する場合に、第１トレンチコンタクト部５４－１の下端にはベース領域１４よりも高濃度のコンタクト領域１５を形成するアクセプタが存在することから、注入されたアクセプタと、注入前から存在するアクセプタとの濃度差が小さい。そのため、濃度勾配が小さくなり、アクセプタが拡散するときの流束が小さく、それほど拡散しない。一方で、エミッタ領域１２には、ボロン等のアクセプタがベース領域１４を形成する程度しか存在していない。さらに、第２トレンチコンタクト部５４－２の下端の深さ位置では、アクセプタは下面２３側に向かって濃度が減少している。これにより、第２トレンチコンタクト部５４－２の下端にアクセプタを注入する場合に、注入されたアクセプタの濃度と、ベース領域１４のアクセプタの濃度の濃度差が、コンタクト領域１５の場合（すなわち第２トレンチコンタクト部５４－２の下端）と比べて大きい。そのため、濃度勾配が比較的に大きくなり、アクセプタが拡散するときの流束が大きくなる。これにより、注入されたアクセプタは、主に濃度が低い下面２３側に向かってエミッタ領域１２の内部を深く拡散し、さらにベース領域１４にも拡散する場合がある。このため、半導体基板１０をアニールした場合に、エミッタ領域１２に注入したアクセプタは、コンタクト領域１５に注入したアクセプタよりも下面２３側に向かって広い範囲に拡散する。従って、第２プラグ部２０２を、第１プラグ部２０１よりも下面２３側まで設けることができる。
半導体基板１０の上面２１を基準としたトレンチコンタクト部５４のＺ軸方向の深さをＬ１とする。また、エミッタ領域１２のＺ軸方向の幅をＬ２とする。また、エミッタ領域１２よりも下側に突出した第２プラグ部２０２のＺ軸方向の長さをＬ３とする。深さＬ１は、幅Ｌ２の半分以下であってよい。深さＬ１を小さくすることで、トレンチコンタクト部５４の内部に金属材料を充填しやすくなり、半導体装置の不良率を低減できる。深さＬ１を小さくしても、第２プラグ部２０２を下面２３側に長く形成できるので、ラッチアップを抑制できる。また、深さＬ１を小さくすることで、ゲートトレンチ部４０とベース領域１４との界面まで、第２プラグ部２０２のアクセプタが拡散する可能性を低くでき、トランジスタ部７０の閾値電圧の変動を抑制できる。深さＬ１は、幅Ｌ２の１／４以下であってもよい。深さＬ１は、０．２μｍ以上、０．６μｍ以下であってよい。深さＬ１は、０．３μｍ以上であってよく、０．５μｍ以下であってもよい。幅Ｌ２は、０．３μｍ以上、０．７μｍ以下であってよい。幅Ｌ２は、０．４μｍ以上であってよく、０．６μｍ以下であってもよい。
長さＬ３は、幅Ｌ２より小さくてよい。長さＬ３は、幅Ｌ２の半分以下であってよい。長さＬ３を大きくしすぎると、ゲートトレンチ部４０とベース領域１４との界面まで、第２プラグ部２０２のアクセプタが拡散する可能性が高くなり、トランジスタ部７０の閾値電圧が変動する場合がある。長さＬ３は、０μｍより大きく、０．４μｍ以下であってよい。長さＬ３は、０．１μｍ以上であってよく、０．３μｍ以下であってもよい。
第２プラグ部２０２の上端部の深さ位置をＺｐ２とする。第２プラグ部２０２の上端部は、第２トレンチコンタクト部５４－２の側壁に接していてよい。上面２１から、第２プラグ部２０２の上端部の深さ位置Ｚｐ２までの幅をＬａ２とする。深さ位置Ｚｐ２から深さ位置Ｚ１２までの幅をＬｂ２とする。幅Ｌａ２は、幅Ｌｂ２よりも小さくてよい。これにより、第２トレンチコンタクト部５４－２とエミッタ領域１２との接触抵抗を小さく維持しながら正孔を引き抜きやすくでき、ラッチアップを抑制できる。
第１プラグ部２０１の上端部の深さ位置をＺｐ５とする。第１プラグ部２０１の上端部は、第１トレンチコンタクト部５４－１の側壁に接していてよい。上面２１から、第１プラグ部２０１の上端部の深さ位置Ｚｐ５までの幅をＬａ５とする。深さ位置Ｚｐ５から深さ位置Ｚ１５までの幅をＬｂ５とする。幅Ｌａ５は、幅Ｌｂ５よりも小さくてよい。また、幅Ｌａ２は、幅Ｌａ５よりも小さくてよい。これにより、第２トレンチコンタクト部５４－２から正孔を引抜やすくでき、ラッチアップを抑制できる。
第１プラグ部２０１の下端の深さ位置Ｚ２０１は、コンタクト領域１５の下端の深さ位置Ｚ１５と同じ深さであってよく、深さ位置Ｚ１５よりも上面２１側に配置されていてもよい。コンタクト領域１５の下端の深さ位置Ｚ１５は、エミッタ領域１２の下端の深さ位置Ｚ１２よりも下面２３側に配置されてよい。第２プラグ部２０２の下端の深さ位置Ｚ２０２は、コンタクト領域１５の下端の深さ位置Ｚ１５よりも下面２３側に配置されてよい。
第１プラグ部２０１の下端の深さ位置Ｚ２０１は、エミッタ領域１２の下端の深さ位置Ｚ１２よりも下面２３側に配置されてよい。これにより、下面２３側からの正孔キャリアを引き抜きやすくなり、ラッチアップを抑制できる。深さ位置Ｚ２０１は、深さ位置Ｚ１２よりも上面２１側に配置されていてもよい。
なお、図３から図５においては、トランジスタ部７０のメサ部６０の構造を説明した。ダイオード部８０のメサ部６１は、メサ部６０の構造に対して、エミッタ領域１２およびコンタクト領域１５に代えて、ベース領域１４を有する。また、メサ部６１は、メサ部６０の構造に対して、コレクタ領域２２に代えてカソード領域８２を有する。メサ部６１は、トレンチコンタクト部５４を有してよい。トレンチコンタクト部５４は、第１トレンチコンタクト部５４－１および第２トレンチコンタクト部５４－２と同一の深さ位置まで設けられる。メサ部６１は、トレンチコンタクト部５４の下端に接したＰ＋＋型のプラグ部を有してよい。メサ部６１のプラグ部は、第１プラグ部２０１と同一の深さ位置まで、または、第１プラグ部２０１よりも深くまで形成されてよい。メサ部６１のプラグ部は、第２プラグ部２０２よりも浅く形成されてよい。ベース領域１４と、当該プラグ部は、同一元素のアクセプタを含んでよい。
図６は、図２におけるｄ－ｄ断面の一例を示す図である。ｄ－ｄ断面は、メサ部６０においてトレンチコンタクト部５４を通過するＹＺ面である。図６においては、図５と同様に下面２３側の領域を省略している。また、図６においては、層間絶縁膜３８を省略している。
図２に示したように、メサ部６０の上面には、Ｙ軸方向に沿ってエミッタ領域１２とコンタクト領域１５とが交互に配置されている。トレンチコンタクト部５４のうち、上面視においてコンタクト領域１５の内部に位置する領域を第１トレンチコンタクト部５４－１とし、上面視においてエミッタ領域１２の内部に位置する領域を第２トレンチコンタクト部５４－２としている。図６に示すように、第１トレンチコンタクト部５４－１および第２トレンチコンタクト部５４－２は、Ｙ軸方向に沿って交互に配置されている。第１トレンチコンタクト部５４－１の下には、第１プラグ部２０１が配置され、第２トレンチコンタクト部５４－２の下には、第２プラグ部２０２が配置されている。つまり、Ｙ軸方向に沿って、第１プラグ部２０１と第２プラグ部２０２とが交互に配置されている。上述したように、第２プラグ部２０２の下端の深さ位置Ｚ２０２は、第１プラグ部２０１の下端の深さ位置Ｚ２０１よりも下面２３側に配置されている。
図７Ａは、ｂ－ｂ断面およびｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、第１プラグ部２０１、第２プラグ部２０２およびコンタクト領域１５の相対位置が、図５に示した例と相違する。他の構造は、図５に示した例と同様である。
本例の第２プラグ部２０２の下端の深さ位置Ｚ２０２は、コンタクト領域１５の下端の深さ位置Ｚ１５よりも上面２１側に配置されている。第１プラグ部２０１の下端の深さ位置Ｚ２０１も、コンタクト領域１５の下端の深さ位置Ｚ１５よりも上面２１側に配置されてよい。例えば、トレンチコンタクト部５４を浅く形成することで、深さ位置Ｚ２０１および深さ位置Ｚ２０２を深さ位置Ｚ１５よりも浅く形成できる。それぞれのプラグ部を浅く形成することで、ゲートトレンチ部４０の近傍までプラグ部のアクセプタが拡散することを抑制でき、トランジスタ部７０の閾値電圧の変動を抑制できる。また、コンタクト領域１５を深く形成することで、エミッタ領域１２の下方から上面２１に向かう正孔キャリアを、コンタクト領域１５からも引き抜きやすくなる。
図７Ｂは、図２におけるｄ－ｄ断面の他の例を示す図である。本例の半導体装置１００は、図７Ａに示した構造を有している。図７Ａにおいて説明したように、本例のプラグ部（すなわち第１プラグ部２０１および第２プラグ部２０２）は、コンタクト領域１５よりも浅く設けられている。つまり第１プラグ部２０１の下端の深さ位置Ｚ２０１および第２プラグ部２０２の下端の深さ位置Ｚ２０２の両方が、コンタクト領域１５の下端の深さ位置Ｚ１５よりも上面２１側に配置されている。第２プラグ部２０２は、第１プラグ部２０１よりも下面２３側まで設けられてよい。図７Ｂの例では、第１プラグ部２０１の下端の深さ位置Ｚ２０１、第２プラグ部２０２の下端の深さ位置Ｚ２０２およびコンタクト領域１５の下端の深さ位置Ｚ１５が、上面２１側から順番に深さ位置Ｚ２０１、深さ位置Ｚ２０２、深さ位置Ｚ１５の順番で配置されている。
第１プラグ部２０１のＹ軸方向の長さをＹ２０１、第２プラグ部２０２のＹ軸方向の長さをＹ２０２とする。半導体基板１０の上面２１におけるエミッタ領域１２の長さおよびコンタクト領域１５の長さを、長さＹ２０１および長さＹ２０２としてよい。上面２１におけるエミッタ領域１２の長さおよびコンタクト領域１５の長さは、トレンチコンタクト部５４と接する位置で測定してよい。図７Ｂに示すように、第１プラグ部２０１および第２プラグ部２０２の深さ位置が異なる場合、当該深さ位置が変化するＹ軸方向の位置を、第１プラグ部２０１および第２プラグ部２０２の境界位置としてもよい。
第１プラグ部２０１の長さＹ２０１は、第２プラグ部２０２の長さＹ２０２よりも長くてよく、同一であってよく、短くてもよい。本明細書で開示されるそれぞれの例においても同様である。
図７Ｃは、図２におけるｄ－ｄ断面の他の例を示す図である。本例においても図７Ｂの例と同様に、プラグ部（すなわち第１プラグ部２０１および第２プラグ部２０２）は、コンタクト領域１５よりも浅く設けられている。ただし本例においては、第１プラグ部２０１の下端の深さ位置Ｚ２０１と、第２プラグ部２０２の下端の深さ位置Ｚ２０２とが同一である。他の構造は、図７Ｂの例と同様である。なお深さ位置が同一とは、±１０％以内の誤差を含んでよい。つまり上面２１から深さ位置Ｚ２０１までの距離Ｄ２０１と、上面２１から深さ位置Ｚ２０２までの距離Ｄ２０２との差分の絶対値｜Ｄ２０１－Ｄ２０２｜が、距離Ｄ２０１および距離Ｄ２０２の少なくとも一方に対して１０％以下である場合、深さ位置Ｚ２０１および深さ位置Ｚ２０２が同一とみなしてよい。本明細書において、各プラグ部の深さ方向の位置または距離は、各プラグ部のＹ軸方向の中央で測定してよく、Ｙ軸方向の複数の箇所で測定した平均値を用いてよく、他の方法で測定した値を用いてもよい。
本例のコンタクト領域１５は、上面２１の近傍にドーパントイオンを注入し、熱処理によりドーパントを拡散して形成している。このためコンタクト領域１５のドーピング濃度は、上面２１からＺ軸方向に離れるほど低くなる。コンタクト領域１５の深さ位置Ｚ１５が、第１プラグ部２０１の深さ位置Ｚ２０１および第２プラグ部２０２の深さ位置Ｚ２０２よりも十分深い場合、深さ位置Ｚ２０１および深さ位置Ｚ２０２におけるコンタクト領域１５のドーピング濃度は低くなり、ベース領域１４のドーピング濃度に近づく。このため、第１トレンチコンタクト部５４－１の下端からコンタクト領域１５に注入されたドーパントと、第２トレンチコンタクト部５４－２の下端からエミッタ領域１２またはベース領域１４に注入されたドーパントとの拡散深さが同程度となる場合がある。この場合、本例のように、第１プラグ部２０１および第２プラグ部２０２の深さが、実質的に同一となる。
上面２１からコンタクト領域１５の下端までの距離Ｄ１５は、上面２１から第１プラグ部２０１および第２プラグ部２０２の下端までの距離Ｄ２０の１．５倍以上であってよく、１．７５倍以上であってよく、２倍以上であってもよい。上面２１から第１プラグ部２０１の下端までの距離と、上面２１から第２プラグ部２０２の下端までの距離との平均値を、距離Ｄ２０として用いてよい。上面２１からコンタクト領域１５の下端までの距離Ｄ１５は、コンタクト領域１５のＹ軸方向の中央で測定してよく、Ｙ軸方向の複数の箇所で測定した平均値を用いてよく、他の方法で測定した値を用いてもよい。
図８は、ｂ－ｂ断面の他の例を示す図である。Ｘ軸方向におけるメサ部６０の幅をＸ６０、ゲートトレンチ部４０の幅をＸ４０、トレンチコンタクト部５４の幅をＸ５４とする。幅Ｘ６０および幅Ｘ４０は、半導体基板１０の上面２１における幅であってよい。幅Ｘ５４は、トレンチコンタクト部５４の底面の幅であってよく、半導体基板１０の上面２１の高さにおける幅であってもよい。
メサ部６０の幅Ｘ６０は、ゲートトレンチ部４０の幅Ｘ４０よりも小さくてよい。メサ部６０を微細化することで、キャリア注入促進効果（ＩＥ効果）を高めて、オン抵抗を低減できる。また、第２トレンチコンタクト部５４－２を浅く形成しても、第２プラグ部２０２を深くまで形成できるので、メサ部６０を微細化した場合であっても、トレンチコンタクト部５４を容易に形成できる。
メサ部６０の幅Ｘ６０は、１μｍ以下であってよく、０．８μｍ以下であってよく、０．６μｍ以下であってもよい。トレンチコンタクト部５４の幅Ｘ５４は、メサ部６０の幅Ｘ６０の半分以下であってよい。幅Ｘ５４は、０．１５μｍ以上、０．４μｍ以下であってよい。
図９は、第２トレンチコンタクト部５４－２および第２プラグ部２０２の近傍を拡大した図である。本例の第２プラグ部２０２は、第２トレンチコンタクト部５４－２の側面に接する第２部分２１２を有する。トレンチコンタクト部５４の側面とは、ＸＹ面に対する傾きが４５度以上、９０度以下の面を指してよい。トレンチコンタクト部５４の側面とは、半導体基板１０の上面２１から、トレンチコンタクト部５４の半分の深さまでの面を指してもよい。
本例の第２プラグ部２０２は、第２トレンチコンタクト部５４－２に金属材料を充填する前に、第２トレンチコンタクト部５４－２を介してアクセプタを注入することで形成される。この場合、アクセプタは、第２トレンチコンタクト部５４－２の側面からも注入される。エミッタ領域１２をＰ型に反転させる程度に、第２トレンチコンタクト部５４－２の側面からアクセプタが注入されると、第２トレンチコンタクト部５４－２の側面にＰ型の第２部分２１２が形成される。第２部分２１２は、ベース領域１４よりもドーピング濃度が低くてよく、高くてもよい。
図１０は、第１トレンチコンタクト部５４－１および第１プラグ部２０１の近傍を拡大した図である。図９に示した第２プラグ部２０２と同様に、本例の第１プラグ部２０１は、第１トレンチコンタクト部５４－１の側面に接する第１部分２１１を有する。
第１部分２１１のＸ軸方向の幅をＸ２１１とし、第２部分２１２のＸ軸方向の幅をＸ２１２とする。幅Ｘ２１１および幅Ｘ２１２は、半導体基板１０の上面２１における幅であってよい。第２部分２１２の幅Ｘ２１２は、第１部分２１１の幅Ｘ２１１よりも小さくてよい。それぞれのトレンチコンタクト部５４の側面から注入されるアクセプタの量は、トレンチコンタクト部５４の底面から注入されるアクセプタの量に比べて少ない。このため、第２トレンチコンタクト部５４－２の側面から離れたエミッタ領域１２では、アクセプタが到達してもＰ型に反転しづらくなる。このため、第２部分２１２の幅Ｘ２１２は小さくなる。一方で、第１トレンチコンタクト部５４－１の側面からアクセプタが注入されると、アクセプタが到達した範囲のＰ型濃度は上昇するので、第１部分２１１の幅Ｘ２１１は、幅Ｘ２１２よりも大きくなる場合がある。
また、第１プラグ部２０１のＸ軸方向の幅をＸ２０１とし、第２プラグ部２０２のＸ軸方向の幅をＸ２０２とする。各プラグ部のＸ軸方向における最大幅を、各プラグ部の幅としてよい。トレンチコンタクト部５４の底面からは、比較的に多くのアクセプタが注入される。このため、各プラグ部が最大幅を示す深さ位置は、トレンチコンタクト部５４の下端よりも下面２３側であってよい。
第１プラグ部２０１の幅Ｘ２０１は、第２プラグ部２０２の幅Ｘ２０２よりも小さくてよい。上述したように、エミッタ領域１２においては、コンタクト領域１５に比べてアクセプタが拡散しやすい。このため、第２トレンチコンタクト部５４－２の底面から注入された多量のアクセプタは、エミッタ領域１２においてＸ軸方向にも広く拡散し、幅Ｘ２０２は幅Ｘ２０１よりも大きくなる場合がある。
図１１は、第２トレンチコンタクト部５４－２および第２プラグ部２０２の近傍の他の例を示す図である。本例の半導体装置１００は、バリアメタル２２１およびシリサイド部２３１を備える。他の構造は、図１から図１１において説明したいずれかの態様の半導体装置１００と同様である。
バリアメタル２２１は、トレンチコンタクト部５４の底面および側面に沿って設けられる。バリアメタル２２１は、半導体基板１０と、アルミニウムまたはタングステン等を含む電極との間に配置される。バリアメタル２２１は、層間絶縁膜３８の側面に沿って更に設けられてよく、層間絶縁膜３８の上面に沿って更に設けられてもよい。バリアメタル２２１は、チタンを含む金属で形成されてよい。バリアメタル２２１は、窒化チタン膜と、チタン膜とが積層された積層膜であってもよい。
シリサイド部２３１は、第２トレンチコンタクト部５４－２と、半導体基板１０との境界に設けられる。本例のシリサイド部２３１は、バリアメタル２２１と、半導体基板１０との境界に設けられる。シリサイド部２３１は、バリアメタル２２１に含まれる金属が、半導体基板１０に含まれるシリコンによりシリサイド化して形成された部分であってよい。本例のシリサイド部２３１は、チタンシリサイドである。
本例の第２プラグ部２０２はボロンを含む。シリサイド部２３１にも、ボロンが含まれてよい。第２プラグ部２０２のボロンが、シリサイド部２３１の内部に拡散してよい。シリサイド部２３１のうち、第２プラグ部２０２と接する部分にボロンが含まれてよい。図１１においては、第２トレンチコンタクト部５４－２および第２プラグ部２０２を示したが、第１トレンチコンタクト部５４－１および第１プラグ部２０１の近傍においても、バリアメタル２２１およびシリサイド部２３１が設けられてよい。第１トレンチコンタクト部５４－１のシリサイド部２３１の半導体基板１０側の界面は、全体がコンタクト領域１５または第１プラグ部２０１に接する。第１トレンチコンタクト部５４－１のシリサイド部２３１の当該界面全体にボロンが含まれてよい。
図１２Ａおよび図１２Ｂは、半導体装置１００の製造方法の一例を示す図である。図１２Ａおよび図１２Ｂにおいては、製造工程の一部を示している。図１２Ａおよび図１２Ｂにおいては、図５と同様にエミッタ領域１２を通過する断面と、コンタクト領域１５を通過する断面とを並べて示している。図１２Ａおよび図１２Ｂにおいては、メサ部６０の上面２１側の構造を示している。
まず上面側構造形成段階Ｓ１２０１において、半導体基板１０の上面２１の近傍の構造を形成する。上面側構造形成段階Ｓ１２０１においては、ドリフト領域１８を有する半導体基板１０に、ベース領域１４、エミッタ領域１２、コンタクト領域１５、ゲートトレンチ部４０、ダミートレンチ部３０、および、層間絶縁膜３８を形成する。上面側構造形成段階Ｓ１２０１においては、蓄積領域１６を更に形成してもよい。
次にトレンチ形成段階Ｓ１２０２およびＳ１２０３において、層間絶縁膜３８および半導体基板１０の上面２１をエッチングして、第１トレンチコンタクト部５４－１および第２トレンチコンタクト部５４－２を形成する。第１トレンチコンタクト部５４－１はコンタクト領域１５の内部まで設けられ、第２トレンチコンタクト部５４－２はエミッタ領域１２の内部まで設けられる。ただし当該段階では、第１トレンチコンタクト部５４－１および第２トレンチコンタクト部５４－２の内部に金属材料を充填しない。本例では、層間絶縁膜３８および半導体基板１０に形成した溝を、トレンチコンタクト部５４と称している。
次にプラグ注入段階Ｓ１２０４において、それぞれのトレンチコンタクト部５４を介して、半導体基板１０に第２導電型のドーパントを注入する。当該ドーパントは、コンタクト領域１５を形成するために注入したドーパントと同一元素であることが好ましい。本例のドーパントはボロンである。プラグ注入段階Ｓ１２０４においては、注入したドーパントの濃度ピークが、エミッタ領域１２およびコンタクト領域１５の内部に配置されるように、ドーパントイオンの加速エネルギーを設定する。第１トレンチコンタクト部５４－１および第２トレンチコンタクト部５４－２に対しては、同一のドーズ量（ｉｏｎｓ／ｃｍ２）でドーパントイオンを注入してよい。
次にプラグアニール段階Ｓ１２０５において、半導体基板１０をアニールする。これにより、第１プラグ部２０１および第２プラグ部２０２を形成する。上述したように、エミッタ領域１２においては、コンタクト領域１５よりもアクセプタの拡散係数が大きい。このため、第２プラグ部２０２は、第１プラグ部２０１よりも広い範囲に形成される。プラグアニール段階Ｓ１２０５においては、アニール炉で半導体基板１０の全体をアニールしてよい。プラグアニール段階Ｓ１２０５では、第２プラグ部２０２が、少なくともベース領域１４まで到達する温度および時間の条件で、半導体基板１０をアニールしてよい。
プラグアニール段階Ｓ１２０５の後に、トレンチコンタクト部５４の内部に金属材料を充填してよい。また、プラグアニール段階Ｓ１２０５の後にエミッタ電極５２を形成してよい。また、プラグアニール段階Ｓ１２０５の後に半導体基板１０の下面２３側のバッファ領域２０、コレクタ領域２２、カソード領域８２およびコレクタ電極２４を形成してよい。
図１３は、図１２Ｂにおけるｅ－ｅ線およびｆ－ｆ線におけるアクセプタ濃度分布の一例を示す図である。ｅ－ｅ線は、第２プラグ部２０２およびベース領域１４の一部を通過するＺ軸と平行な線である。ｆ－ｆ線は、第１プラグ部２０１およびベース領域１４の一部を通過するＺ軸と平行な線である。
図１２Ａおよび図１２Ｂにおいて説明したように、第１プラグ部２０１および第２プラグ部２０２に対するボロン等のアクセプタのドーズ量は同一である。ただし、第２プラグ部２０２においては、第１プラグ部２０１よりもアクセプタが広範囲に拡散する。このため、第２プラグ部２０２のアクセプタ濃度のピーク値Ｄ２は、第１プラグ部２０１のアクセプタ濃度のピーク値Ｄ１よりも小さくてよい。第１プラグ部２０１においてアクセプタ濃度がピーク値を示す深さ位置Ｚ１と、第２プラグ部２０２においてアクセプタ濃度がピーク値を示す深さ位置Ｚ２は、同一であってよく異なっていてもよい。また、第１プラグ部２０１および第２プラグ部２０２の少なくとも一方において、トレンチコンタクト部５４の下端に接する位置のアクセプタ濃度が最大値を示してもよい。
上述したように、第２プラグ部２０２の下端の深さ位置Ｚ２０２は、第１プラグ部２０１の下端の深さ位置Ｚ２０１よりも下面２３側に配置される。深さ位置Ｚ２０２および深さ位置Ｚ２０１は、トレンチコンタクト部５４の下端から下面２３側に向かって、アクセプタ濃度の傾きの絶対値が最初に減少を示す変化点の位置であってよい。上述したように、第２プラグ部２０２に注入されたアクセプタは下面２３側に広く拡散するので、当該極小値を示す位置が第１プラグ部２０１よりも下面２３側に配置される。
第１プラグ部２０１のアクセプタ濃度のピーク値Ｄ１は、１×１０２０／ｃｍ３以上であってよい。ピーク値Ｄ１は、１×１０２１／ｃｍ３以下であってよい。なお、コンタクト領域１５におけるアクセプタ濃度のピーク値は、ピーク値Ｄ１より小さくてよい。コンタクト領域１５におけるアクセプタ濃度のピーク値は、１×１０１９／ｃｍ３以上、１×１０２０／ｃｍ３未満であってよい。第２プラグ部２０２のアクセプタ濃度のピーク値Ｄ２は、コンタクト領域１５におけるアクセプタ濃度のピーク値より高くてよい。深さ位置Ｚ２０１におけるベース領域１４のアクセプタ濃度Ｄ３および深さ位置Ｚ２０２におけるベース領域１４のアクセプタ濃度Ｄ４は、例えば１×１０１６／ｃｍ３以上、５×１０１ ７／ｃｍ３以下である。アクセプタ濃度Ｄ４は、アクセプタ濃度Ｄ３より低くてよい。
本例によれば、第２プラグ部２０２のピーク値Ｄ２が、第１プラグ部２０１のピーク値Ｄ１よりも小さい。前述のように、トレンチコンタクト部５４を介してアクセプタを注入する前において、第２トレンチコンタクト部５４－２の下端におけるアクセプタ濃度（／ｃｍ３）は、第１トレンチコンタクト部５４－１の下端におけるアクセプタ濃度と比べて、少なくとも一桁程度低い。そのため、エミッタ領域１２の内部では、注入されたアクセプタが主に下面２３側に向かって拡散する。このため、ピーク値Ｄ２はピーク値Ｄ１よりも小さくなる。また、エミッタ領域１２の内部においては、上面２１に水平な方向へのアクセプタの拡散を比較的に小さくでき、トランジスタ部７０の閾値電圧の変動を抑制できる。また、第２プラグ部２０２のピーク値Ｄ２を高くすることで、正孔キャリアを引き抜きやすくなる。
図１４は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面以外の構造は、図１から図１３において説明したいずれかの形態と同様である。ｅ－ｅ断面は、メサ部６０においてゲートトレンチ部４０の近傍を通過するＹＺ面である。ｅ－ｅ断面においては、第１プラグ部２０１および第２プラグ部２０２が形成されていない。Ｘ軸方向において、ｅ－ｅ断面とゲートトレンチ部４０との距離は、ゲートトレンチ部４０とトレンチコンタクト部５４との距離の１／１０以下であってよい。図１４においては、図５と同様に下面２３側の領域を省略している。また、図１４においては、層間絶縁膜３８を省略している。
当該断面において、半導体基板１０の上面２１には、エミッタ領域１２およびコンタクト領域１５がＹ軸方向に沿って交互に設けられている。コンタクト領域１５は、エミッタ領域１２よりも深くまで形成されてよい。
Ｙ軸方向において、エミッタ領域１２の長さをＹ１２、コンタクト領域１５の長さをＹ１５とする。上面２１におけるエミッタ領域１２およびコンタクト領域１５の境界位置を用いて、各領域の長さを測定してよい。エミッタ領域１２の長さＹ１２は、コンタクト領域１５の長さＹ１５より短くてよく、同一であってよく、長くてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・トレンチコンタクト部、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・ガードリング、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、２０１・・・第１プラグ部、２０２・・・第２プラグ部、２１１・・・第１部分、２１２・・・第２部分、２２１・・・バリアメタル、２３１・・・シリサイド部

Claims (17)

  1. 上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
    前記上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、
    前記上面から前記ドリフト領域まで設けられ、且つ、前記上面において長手方向に延伸して設けられたゲートトレンチ部と、
    前記上面と前記ベース領域との間に設けられ、且つ、前記ゲートトレンチ部と接する第１導電型のエミッタ領域と、
    前記上面と前記ベース領域との間に設けられ、且つ、前記ゲートトレンチ部の長手方向において前記エミッタ領域と交互に配置された第２導電型のコンタクト領域と、
    前記上面から前記コンタクト領域の内部まで設けられた第１トレンチコンタクト部と、
    前記上面から前記エミッタ領域の内部まで設けられた第２トレンチコンタクト部と、
    前記第１トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりも高濃度の第２導電型の第１プラグ部と、
    前記第２トレンチコンタクト部の下端に接して設けられ、且つ、前記第１プラグ部よりも前記下面側まで設けられた、前記ベース領域よりも高濃度の第２導電型の第２プラグ部と
    を備える半導体装置。
  2. 前記コンタクト領域、前記第１プラグ部および前記第２プラグ部は、同一元素のアクセプタを含む
    請求項１に記載の半導体装置。
  3. 前記第２プラグ部の下端は、前記エミッタ領域の下端よりも下面側に配置されている
    請求項１に記載の半導体装置。
  4. 前記第２プラグ部の下端は、前記コンタクト領域の下端よりも上面側に配置されている
    請求項３に記載の半導体装置。
  5. 前記第１プラグ部の下端は、前記コンタクト領域の下端と同じ深さ位置か、または、前記コンタクト領域の下端よりも上面側に配置されている
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第２プラグ部の下端の深さ位置は、前記第１プラグ部の下端の深さ位置よりも０．１μｍ以上、下面側に配置されている
    請求項１から４のいずれか一項に記載の半導体装置。
  7. 前記第２プラグ部の下端の深さ位置は、前記第１プラグ部の下端の深さ位置よりも０．３μｍ以上、下面側に配置されている
    請求項６に記載の半導体装置。
  8. 前記第２プラグ部のアクセプタ濃度のピーク値は、前記第１プラグ部のアクセプタ濃度のピーク値よりも小さい
    請求項１から４のいずれか一項に記載の半導体装置。
  9. 前記長手方向と垂直な配列方向において前記ゲートトレンチ部と隣り合って設けられ、前記上面から前記ドリフト領域まで設けられ、且つ、前記長手方向に延伸して設けられたトレンチ部と、
    前記ゲートトレンチ部および前記トレンチ部に挟まれたメサ部と
    を更に備え、
    前記配列方向における前記メサ部の幅が、前記ゲートトレンチ部の幅よりも小さい
    請求項１から４のいずれか一項に記載の半導体装置。
  10. 前記第１プラグ部は、前記第１トレンチコンタクト部の側面に接する第１部分を有し、
    前記第２プラグ部は、前記第２トレンチコンタクト部の側面に接する第２部分を有し、
    前記第２部分の幅は、前記第１部分の幅よりも小さい
    請求項１から４のいずれか一項に記載の半導体装置。
  11. 前記第１プラグ部および前記第２プラグ部はボロンを含み、
    前記半導体基板はシリコンを含み、
    前記第１トレンチコンタクト部および前記第２トレンチコンタクト部と、前記半導体基板との境界にはシリサイド部が設けられ、
    前記シリサイド部は、ボロンを含む
    請求項１から４のいずれか一項に記載の半導体装置。
  12. 上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
    前記上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、
    前記上面から前記ドリフト領域まで設けられ、且つ、前記上面において長手方向に延伸して設けられたゲートトレンチ部と、
    前記上面と前記ベース領域との間に設けられ、且つ、前記ゲートトレンチ部と接する第１導電型のエミッタ領域と、
    前記上面と前記ベース領域との間に設けられ、且つ、前記ゲートトレンチ部の長手方向において前記エミッタ領域と交互に配置された第２導電型のコンタクト領域と、
    前記上面から前記コンタクト領域の内部まで、および、前記上面から前記エミッタ領域の内部まで設けられたトレンチコンタクト部と、
    前記エミッタ領域および前記コンタクト領域の両方において、前記トレンチコンタクト部の下端に接して設けられ、前記ベース領域よりも高濃度であり、前記コンタクト領域よりも浅く設けられた第２導電型のプラグ部と、
    を備える半導体装置。
  13. 前記トレンチコンタクト部は、
    前記上面から前記コンタクト領域の内部まで設けられた第１トレンチコンタクト部と、
    前記上面から前記エミッタ領域の内部まで設けられた第２トレンチコンタクト部と、
    を備え、
    前記プラグ部は、
    前記第１トレンチコンタクト部の下端に接して設けられた第１プラグ部と、
    前記第２トレンチコンタクト部の下端に接して設けられ、前記第１プラグ部と同じ深さまで設けられた第２プラグ部と、
    を備える請求項１２に記載の半導体装置。
  14. 前記第１プラグ部および前記第２プラグ部の両方が、前記コンタクト領域よりも浅く設けられている
    請求項１３に記載の半導体装置。
  15. 前記半導体基板の前記上面から前記コンタクト領域の下端までの距離は、前記半導体基板の前記上面から前記第１プラグ部および前記第２プラグ部の下端までの距離の１．５倍以上である
    請求項１４に記載の半導体装置。
  16. 前記トレンチコンタクト部は、
    前記上面から前記コンタクト領域の内部まで設けられた第１トレンチコンタクト部と、
    前記上面から前記エミッタ領域の内部まで設けられた第２トレンチコンタクト部と、
    を備え、
    前記プラグ部は、
    前記第１トレンチコンタクト部の下端に接して設けられた第１プラグ部と、
    前記第２トレンチコンタクト部の下端に接して設けられ、前記第１プラグ部よりも前記下面側まで設けられた第２プラグ部と、
    を備える請求項１２に記載の半導体装置。
  17. 上面および下面を有し、第１導電型のドリフト領域を有する半導体基板に、前記上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、前記上面から前記ドリフト領域まで設けられ、且つ、前記上面において長手方向に延伸して設けられたゲートトレンチ部と、前記上面と前記ベース領域との間に設けられ、且つ、前記ゲートトレンチ部と接する第１導電型のエミッタ領域と、前記上面と前記ベース領域との間に設けられ、且つ、前記ゲートトレンチ部の長手方向において前記エミッタ領域と交互に配置された第２導電型のコンタクト領域とを形成する上面側構造形成段階と、
    前記上面から前記コンタクト領域の内部まで設けられた第１トレンチコンタクト部と、前記上面から前記エミッタ領域の内部まで設けられた第２トレンチコンタクト部を形成するトレンチ形成段階と、
    前記第１トレンチコンタクト部および前記第２トレンチコンタクト部を介して前記半導体基板に第２導電型のドーパントを注入するプラグ注入段階と、
    前記半導体基板をアニールして、前記第１トレンチコンタクト部の下端に接する第２導電型の第１プラグ部と、前記第２トレンチコンタクト部の下端に接し、前記第１プラグ部よりも前記下面側まで設けられた第２導電型の第２プラグ部とを形成するプラグアニール段階と
    を備える製造方法。
JP2023522695A 2021-05-19 2022-05-18 半導体装置および製造方法 Active JP7468786B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021084552 2021-05-19
JP2021084552 2021-05-19
PCT/JP2022/020666 WO2022244802A1 (ja) 2021-05-19 2022-05-18 半導体装置および製造方法

Publications (3)

Publication Number Publication Date
JPWO2022244802A1 JPWO2022244802A1 (ja) 2022-11-24
JPWO2022244802A5 JPWO2022244802A5 (ja) 2023-07-19
JP7468786B2 true JP7468786B2 (ja) 2024-04-16

Family

ID=84141634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023522695A Active JP7468786B2 (ja) 2021-05-19 2022-05-18 半導体装置および製造方法

Country Status (5)

Country Link
US (1) US20230261097A1 (ja)
JP (1) JP7468786B2 (ja)
CN (1) CN116348995A (ja)
DE (1) DE112022000141T5 (ja)
WO (1) WO2022244802A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018052098A1 (ja) 2016-09-14 2018-03-22 富士電機株式会社 半導体装置およびその製造方法
WO2018052099A1 (ja) 2016-09-14 2018-03-22 富士電機株式会社 Ｒｃ－ｉｇｂｔおよびその製造方法
JP2018195798A (ja) 2017-05-16 2018-12-06 富士電機株式会社 半導体装置
WO2019244485A1 (ja) 2018-06-22 2019-12-26 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2020213254A1 (ja) 2019-04-16 2020-10-22 富士電機株式会社 半導体装置および製造方法
WO2021210293A1 (ja) 2020-04-16 2021-10-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018052098A1 (ja) 2016-09-14 2018-03-22 富士電機株式会社 半導体装置およびその製造方法
WO2018052099A1 (ja) 2016-09-14 2018-03-22 富士電機株式会社 Ｒｃ－ｉｇｂｔおよびその製造方法
JP2018195798A (ja) 2017-05-16 2018-12-06 富士電機株式会社 半導体装置
WO2019244485A1 (ja) 2018-06-22 2019-12-26 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2020213254A1 (ja) 2019-04-16 2020-10-22 富士電機株式会社 半導体装置および製造方法
WO2021210293A1 (ja) 2020-04-16 2021-10-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2022244802A1 (ja) 2022-11-24
DE112022000141T5 (de) 2023-06-15
US20230261097A1 (en) 2023-08-17
CN116348995A9 (zh) 2023-08-04
WO2022244802A1 (ja) 2022-11-24
CN116348995A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US20210351284A1 (en) Semiconductor device
JP2022123036A (ja) 半導体装置
JP2024060027A (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
US11901419B2 (en) Semiconductor device and manufacturing method of semiconductor device
US11094787B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2020205408A (ja) 半導体装置
CN113544857A (zh) 半导体装置以及制造方法
JP7473075B2 (ja) 半導体装置
JP7459976B2 (ja) 半導体装置
JP7468786B2 (ja) 半導体装置および製造方法
JP7395844B2 (ja) 半導体装置および製造方法
CN113140616A (zh) 半导体装置
JP7231064B2 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
JP7231065B2 (ja) 半導体装置
WO2022249753A1 (ja) 半導体装置
US11257943B2 (en) Semiconductor device
US20240088276A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
WO2023063411A1 (ja) 半導体装置
WO2023224059A1 (ja) 半導体装置
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2024035557A (ja) 半導体装置
JP2022161688A (ja) 半導体装置
JP2024067536A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150