DE112017000727T5 - RC-IGBT und Herstellungsverfahren dafür - Google Patents

RC-IGBT und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112017000727T5
DE112017000727T5 DE112017000727.5T DE112017000727T DE112017000727T5 DE 112017000727 T5 DE112017000727 T5 DE 112017000727T5 DE 112017000727 T DE112017000727 T DE 112017000727T DE 112017000727 T5 DE112017000727 T5 DE 112017000727T5
Authority
DE
Germany
Prior art keywords
contact
trench
section
region
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017000727.5T
Other languages
English (en)
Inventor
Tatsuya Naito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017000727T5 publication Critical patent/DE112017000727T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es ist ein RC-IGBT mit einem Transistorabschnitt und Diodenabschnitt bereitgestellt. Es ist ein RC-IGBT mit einem Transistorabschnitt und Diodenabschnitt und enthaltend: ein Halbleitersubstrat; Driftgebiet der ersten Leitfähigkeitsart, bereitgestellt auf der oberen Oberflächenseite des Halbleitersubstrats; Basisgebiet der zweiten Leitfähigkeitsart, bereitgestellt über dem Driftgebiet; Source-Gebiet der ersten Leitfähigkeitsart, bereitgestellt über dem Basisgebiet; und zwei oder mehr Grabenabschnitte, bereitgestellt, durch das Source-Gebiet und das Basisgebiet von der oberen Endseite des Source-Gebiets hindurchzugehen, bereitgestellt. Der Diodenabschnitt enthält: ein Source-Gebiet; Kontaktgraben, bereitgestellt zwischen zwei benachbarten Grabenabschnitten der zwei oder mehr Grabenabschnitte auf der oberen Oberflächenseite des Halbleitersubstrats; und Kontaktschicht der zweiten Leitfähigkeitsart, bereitgestellt unter dem Kontaktgraben, deren Konzentration höher ist als eine Konzentration des Basisgebiets.

Description

  • HINTERGRUND
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen RC-IGBT und ein Herstellungsverfahren dafür.
  • ALLGEMEINER STAND DER TECHNIK
  • Üblicherweise ist bekannt, eine hoch konzentrierte P-Typ-Schicht bereitzustellen, um Löcher zwischen Gräben zu extrahieren (siehe zum Beispiel Patentdokument 1). Ebenso ist in einem RC-IGBT mit einem Transistorabschnitt und einem Diodenabschnitt bekannt, einen Diodenabschnitt mit einer hochkonzentrierten N-Typ-Schicht bereitzustellen, um eine Lochimplantation von einer Anode zu verringern (siehe zum Beispiel Patentdokument 2). Patentdokument 1: Japanische Patentanmeldung, Veröffentlichung Nr. 2013-065724 . Patentdokument 2: Japanische Patentanmeldung, Veröffentlichung Nr. 2015-135954 .
  • In einer herkömmlichen Halbleitervorrichtung jedoch, kann eine Sperrverzögerungszeiteigenschaft eines Diodenabschnitts nicht ausreichend verringert werden.
  • KURZDARSTELLUNG
  • [Allgemeine Offenbarung]
  • Der erste Aspekt der vorliegenden Erfindung kann einen RC-IGBT mit einem Transistorabschnitt und einem Diodenabschnitt bereitstellen, der RC-IGBT enthaltend: ein Halbleitersubstrat; ein Driftgebiet der ersten Leitfähigkeitsart, bereitgestellt auf der oberen Oberflächenseite des Halbleitersubstrats; ein Basisgebiet der zweiten Leitfähigkeitsart, bereitgestellt über dem Driftgebiet; ein Source-Gebiet der ersten Leitfähigkeitsart, bereitgestellt über dem Basisgebiet; und zwei oder mehr Grabenabschnitte, bereitgestellt, durch das Source-Gebiet und das Basisgebiet von der oberen Endseite des Source-Gebiets hindurchzugehen. Der Diodenabschnitt kann enthalten: Source-Gebiete; Kontaktgräben, bereitgestellt zwischen zwei benachbarten Grabenabschnitten von zwei oder mehr Grabenabschnitten auf der oberen Oberflächenseite des Halbleitersubstrats; und Kontaktschichten der zweiten Leitfähigkeitsarten, bereitgestellt unter den Kontaktgräben, deren Konzentrationen höher als Konzentrationen von Basisgebieten sind.
  • Unter Enden der Kontaktschichten können seichter positioniert sein als Positionen unterer Enden der Source-Gebiete.
  • Die Source-Gebiete können in direktem Kontakt mit den Kontaktgräben im Diodenabschnitt sein.
  • Der Transistorabschnitt kann enthalten: Kontaktgräben, bereitgestellt zwischen zwei benachbarten Grabenabschnitten von zwei oder mehr Grabenabschnitten auf der oberen Oberflächenseite des Halbleitersubstrats; und Kontaktschichten der zweiten Leitfähigkeitsarten, bereitgestellt unter den Kontaktgräben des Transistorabschnitts, deren Konzentrationen höher als Konzentrationen von Basisgebieten sind. Breiten der Kontaktgräben des Diodenabschnitts können schmäler sein als Breiten der Kontaktgräben des Transistorabschnitts.
  • Die Kontaktgräben des Diodenabschnitts können Aspektverhältnisse haben, die höher als Aspektverhältnisse der Kontaktgräben des Transistorabschnitts sind.
  • Untere Enden der Kontaktgräben des Diodenabschnitts können tiefer positioniert sein als Positionen unterer Enden der Kontaktgräben des Transistorabschnitts.
  • Die unteren Enden der Kontaktschichten des Diodenabschnitts können seichter positioniert sein als Positionen der unteren Enden der Kontaktschichten des Transistorabschnitts.
  • Die Anzahl von Spitzen von Dotierungskonzentrationen in den Kontaktschichten des Diodenabschnitts kann kleiner sein als die Anzahl von Spitzen von Dotierungskonzentrationen in den Kontaktschichten des Transistorabschnitts.
  • Die Dotierungskonzentrationen der Kontaktschichten des Diodenabschnitts können geringer sein als die Dotierungskonzentrationen der Kontaktschichten des Transistorabschnitts.
  • Der RC-IGBT kann ferner enthalten: das erste Ansammlungsgebiet der ersten Leitfähigkeitsart mit einer Dotierungskonzentration, die höher als eine Dotierungskonzentration des Driftgebiets ist; und das zweite Ansammlungsgebiet der ersten Leitfähigkeitsart, das an einer Position gebildet ist, die tiefer liegt als eine Position des ersten Ansammlungsgebiets, dessen Dotierungskonzentration höher ist als die Dotierungskonzentration des Driftgebiets. Ebenso können das erste Ansammlungsgebiet und das zweite Ansammlungsgebiet im Transistorabschnitt gekoppelt werden.
  • Das erste Ansammlungsgebiet und das zweite Ansammlungsgebiet können auch im Diodenabschnitt gebildet werden.
  • Der zweite Aspekt der vorliegenden Erfindung kann ein Herstellungsverfahren eines RC-IGBT mit einem Transistorabschnitt und einem Diodenabschnitt bereitstellen, das Verfahren enthaltend: Bilden, auf der oberen Oberflächenseite eines Halbleitersubstrats eines Driftgebiet der ersten Leitfähigkeitsart, eines Basisgebiets der zweiten Leitfähigkeitsart, eines Source-Gebiets der ersten Leitfähigkeitsart und von zwei oder mehr Grabenabschnitten, die durch das Source-Gebiet und das Basisgebiet hindurchgehen; Bilden, im Diodenabschnitt, eines Kontaktgrabens zwischen zwei Grabenabschnitten auf der oberen Oberflächenseite des Halbleitersubstrats; und Bilden, im Diodenabschnitt, einer Kontaktschicht der zweiten Leitfähigkeitsart unter einem Kontaktgraben, deren Konzentration höher ist als eine Konzentration des Basisgebiets.
  • Es kann ferner enthalten: Bilden, im Transistorabschnitt, eines Kontaktgrabens zwischen zwei Grabenabschnitten auf der oberen Oberflächenseite des Halbleitersubstrats; und Bilden, im Transistorabschnitt, einer Kontaktschicht der zweiten Leitfähigkeitsart unter dem Kontaktgraben. Ebenso kann die Kontaktschicht des Transistorabschnitts durch Ionenimplantation in zwei Schritten gebildet werden und die Kontaktschicht des Diodenabschnitts kann durch Ionenimplantation in einem Schritt gebildet werden.
  • Die Kurzdarstellung beschreibt nicht unbedingt alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Teilkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 1 zeigt.
    • 1B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 1.
    • 2 zeigt ein Beispiel einer vergrößerten Ansicht in der Nähe einer Kontaktschicht 28.
    • 3 zeigt Beispiele von Dotierungskonzentrationsverteilungen in der Nähe der Kontaktschicht 28.
    • 4 zeigt ein konkreteres Beispiel einer Struktur einer Halbleitervorrichtung 100.
    • 5A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1 zeigt.
    • 5B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1.
    • 5C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1.
    • 6 ist eine Grafik, die eingefügte Potentiale ΔVbi von Beispiel 1 und Vergleichsbeispielen 2 und 3 zeigt.
    • 7A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 2 zeigt.
    • 7B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 2.
    • 7C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 100 gemäß Beispiel 2.
    • 8 zeigt ein Konfigurationsbeispiel einer Halbleitervorrichtung 100 gemäß Beispiel 3.
    • 9 zeigt ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 100.
    • 10A ist eine Draufsicht zur Darstellung eines Beispiels einer Halbleitervorrichtung 100 gemäß Beispiel 4.
    • 10B zeigt ein Beispiel des Querschnitts a-a' einer Halbleitervorrichtung 100 gemäß Beispiel 4.
    • 11 zeigt ein konkreteres Beispiel einer Struktur der Halbleitervorrichtung 100 gemäß Beispiel 4.
    • 12 zeigt ein Beispiel des Querschnitts a-a' einer Halbleitervorrichtung 100 gemäß Beispiel 5.
    • 13 zeigt ein konkreteres Beispiel einer Struktur der Halbleitervorrichtung 100 gemäß Beispiel 5.
    • 14A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 6 zeigt.
    • 14B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 6.
    • 15A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 7 zeigt.
    • 15B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 7.
  • BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
  • In der Folge wird die vorliegende Erfindung durch Ausführungsformen der Erfindung beschrieben. Die folgenden Ausführungsformen sollten die beanspruchte Erfindung jedoch nicht einschränken. Ebenso sind nicht alle Kombinationen von Merkmalen, die in den Ausführungsformen beschrieben sind, für Mittel zur Lösung der Probleme essenziell, die durch Aspekte der Erfindung bereitgestellt sind.
  • [Beispiel 1]
  • 1A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 1 zeigt. 1B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 1. Die Halbleitervorrichtung 100 des vorliegenden Beispiels ist ein Halbleiter-Chip mit einem Transistorabschnitt 70, enthaltend einen Transistor wie einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode), und einen Diodenabschnitt 80, enthaltend eine Diode wie eine FWD (Freilaufdiode). In 1A ist eine Chip-Oberfläche in der Nähe eines Chip-Endabschnitts dargestellt und andere Gebiete sind weggelassen.
  • Es ist zu beachten, dass in der vorliegenden Beschreibung eine Seite als die „obere“ bezeichnet ist und die andere Seite als „untere“ in einer Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats 10 bezeichnet ist. Die Phrasen „obere“ und „untere“ können nicht durch Richtungen in Richtung der Schwerkraft eingeschränkt sein. Eine Richtung, die eine Emitterelektrode und eine Kollektorelektrode verbindet, wird als die Tiefenrichtung bezeichnet. Ebenso ist in jeder Ausführungsform ein Beispiel dargestellt, in dem die erste Leitfähigkeitsart und die zweite Leitfähigkeitsart ein N-Typ bzw. ein P-Typ sind. Leitfähigkeitsarten eines Substrats, einer Schicht, eines Gebiets oder dergleichen können jeweils umgekehrter Polarität sein.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels hat Source-Gebiete 12, Kontaktgebiete 15, ein Wannengebiet 17, Kontaktgräben 27, Dummy-Grabenabschnitte 30, Gate-Grabenabschnitte 40, eine Gate-Metallschicht 50, eine Emitterelektrode 52, Kontaktlöcher 55, 56 und 57 und Emitter Grabenabschnitte 60 auf einer oberen Chip-Oberflächenseite. Es ist zu beachten, dass, wenn in der vorliegenden Beschreibung einfach Grabenabschnitte erwähnt sind, diese sich auf die Dummy-Grabenabschnitte 30, die Gate-Grabenabschnitte 40 und die Emitter-Grabenabschnitte 60 beziehen.
  • Das Halbleitersubstrat 10 ist ein Substrat, das aus einem Siliziumhalbleiter oder dergleichen gebildet ist. Das Halbleitersubstrat 10 kann auch aus einem Verbindungshalbleiter wie einem Siliziumcarbid-Halbleiter oder einem Galliumnitrid-Halbleiter gebildet sein. Das Halbleitersubstrat 10 des vorliegenden Beispiels ist von einem N+-Typ. Das Halbleitersubstrat 10 enthält Source-Gebiete 12, Basisgebiete 14, Kontaktgebiete 15, Ansammlungsgebiete 16, ein Wannengebiet 17, ein Driftgebiet 18, ein Puffergebiet 20, ein Kollektorgebiet 22 und ein Kathodengebiet 82. Ebenso sind die Gate-Metallschicht 50 und die Emitterelektrode 52 auf der oberen Oberfläche gebildet und eine Kollektorelektrode 24 ist auf der unteren Oberfläche des Halbleitersubstrats 10 gebildet. Ein dielektrischer Zwischenschichtfilm ist zwischen der Emitterelektrode 52 und der Gate-Metallschicht 50 und der oberen Oberfläche des Halbleitersubstrats 10 gebildet. Es ist jedoch in der Zeichnung des vorliegenden Beispiels weggelassen.
  • Das Driftgebiet 18 ist auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Die obere Oberflächenseite des Halbleitersubstrats 10 kann sich auf die obere Oberfläche des Halbleitersubstrats 10 beziehen oder kann sich auf die Nähe der oberen Oberfläche im Inneren des Halbleitersubstrats 10 beziehen. Das Driftgebiet 18 ist an Rückseiten der Ansammlungsgebiete 16 gebildet. Das Driftgebiet 18 des vorliegenden Beispiels ist von einem N--Typ.
  • Die Basisgebiete 14 sind über dem Driftgebiet 18 gebildet. Die Basisgebiete 14 können durch Implantieren von Dotierungsmitteln von der oberen Oberflächenseite des Driftgebiets 18 gebildet werden. Die Basisgebiete 14 sind jeweils in Mesa-Abschnitten gebildet, die zwischen den Grabenabschnitten liegen. Die Mesa-Abschnitte beziehen sich auf Gebiete zwischen benachbarten Grabenabschnitten. Die Basisgebiete 14 haben Dotierungskonzentrationen geringer als eine Dotierungskonzentration des Wannengebiets 17. Die Basisgebiete 14 des vorliegenden Beispiels sind vom P--Typ.
  • Die Source-Gebiete 12 sind über den Basisgebieten 14 gebildet. Ebenso sind die Source-Gebiete 12 so gebildet, dass sie sich in Verlaufsrichtungen der Grabenabschnitte erstrecken. Die Source-Gebiete 12 des vorliegenden Beispiels sind in Mesa-Abschnitten zwischen zwei benachbarten Grabenabschnitten aus einer Vielzahl von Grabenabschnitten gebildet. Die Source-Gebiete 12 können durch Implantieren von Dotierungsmitteln von den oberen Oberflächenseiten der Basisgebiete 14 gebildet werden. Die Source-Gebiete 12 des vorliegenden Beispiels sind vom N+-Typ. Es ist zu beachten, dass in der vorliegenden Beschreibung die Y-Achsenrichtung eine Verlaufsrichtung eines Grabenabschnitts ist und die X-Achsenrichtung eine Anordnungsrichtung des Grabenabschnitts ist. Die Z-Achsenrichtung ist eine Tiefenrichtung der Halbleitervorrichtung 100.
  • Die Kontaktgräben 27 sind auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Die Kontaktgräben 27 sind zwischen benachbarten Grabenabschnitten gebildet und in direktem Kontakt mit den Source-Gebieten 12 bereitgestellt. In einem Beispiel sind die Kontaktgräben 27 durch Ätzen der Source-Gebiete 12 gebildet. Leitfähige Materialien können in die Kontaktgräben 27 in demselben Prozess wie einem Prozess zum Einbetten leitfähiger Materialien in die Emitterelektrode 52 hergestellt werden.
  • Kontaktschichten 28 sind unter den Kontaktgräben 27 bereitgestellt. Ebenso ist jede Kontaktschicht 28 zwischen zwei Grabenabschnitten so gebildet, dass sie sich in der Verlaufsrichtung der zwei Grabenabschnitte erstreckt. Die Kontaktschichten 28 können durch Implantieren von Dotierungsmitteln über die Kontaktgräben 27 gebildet werden. Zum Beispiel werden die Kontaktschichten 28 durch Implantieren von Bor (B) oder Borfluorid (BF2) gebildet. Die Kontaktschichten 28 können durch Implantieren von zwei oder mehr Arten von Dotierungsmitteln in zwei oder mehr Schritten gebildet werden. Die Kontaktschichten 28 des vorliegenden Beispiels sind vom P+-Typ. Die Kontaktschichten 28 unterdrücken Latch-Ups durch Extrahieren von Löchern.
  • Ebenso sind Spitzen einer Dotierungskonzentration in den Kontaktschichten 28 seichter positioniert als Positionen der unteren Enden der Source-Gebiete 12. Das heißt, Spitzen einer Dotierungskonzentration in den Kontaktschichten 28 des vorliegenden Beispiels sind fern von Seitenwänden der Basisgebiete 14 gebildet, in welchen die Schwellenspannung Vth festgelegt wird. Dadurch haben die Kontaktschichten 28 des vorliegenden Beispiels, selbst wenn sie miniaturisiert sind, einen geringen Einfluss auf die Schwellenspannung Vth. Ebenso kann jede Kontaktschicht 28 eine Vielzahl von Spitzen einer Dotierungskonzentration haben. Vorzugsweise ist die maximale Spitze aus einer Vielzahl von Spitzen in einer Kontaktschicht 28 seichter positioniert als eine Position des unteren Endes eines Source-Gebiets 12.
  • Das Puffergebiet 20 ist an der Rückseite des Driftgebiets 18 gebildet. Eine Dotierungskonzentration des Puffergebiets 20 ist höher als eine Dotierungskonzentration des Driftgebiets 18. Verarmungsschichten dehnen sich von den Rückseiten der Basisgebiete 14 aus. Das Puffergebiet 20 dient als eine Feldstoppschicht, die verhindert, dass die Verarmungsschichten das Kollektorgebiet 22 und das Kathodengebiet 82 erreicht. Das Puffergebiet 20 des vorliegenden Beispiels ist von einem N--Typ.
  • Die Kontaktgebiete 15 werden über den Basisgebieten 14 gebildet. Die Kontaktgebiete 15 haben Dotierungskonzentrationen, die höher als die Dotierungskonzentrationen der Basisgebiete 14 sind. Die Kontaktgebiete 15 können durch Implantieren von Dotierungsmitteln von den oberen Oberflächenseiten der Basisgebiete 14 gebildet werden. Die Kontaktgebiete 15 des vorliegenden Beispiels sind vom P+-Typ.
  • Die Ansammlungsgebiete 16 sind zwischen dem Driftgebiet 18 und den Basisgebieten 14 gebildet. Die Ansammlungsgebiete 16 sind so gebildet, dass sie höhere Konzentrationen als eine Dotierungskonzentration des Halbleitersubstrats 10 haben. Ebenso sind die Dotierungskonzentrationen der Ansammlungsgebiete 16 höher als die Dotierungskonzentration des Driftgebiets 18. In einem Beispiel reichen die Dotierungskonzentrationen der Ansammlungsgebiete 16 von 1E16cm-3 bis 1E18cm-3 inklusive. Zum Beispiel werden die Ansammlungsgebiete 16 durch Implantieren von N-Typ Dotierungsmitteln, wie Phosphor, von der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Es ist zu beachten, dass E „10 hoch“ bedeutet, zum Beispiel 1E16cm-3 1×1016cm-3 bedeutet.
  • Ebenso ist jedes Ansammlungsgebiet 16 zwischen benachbarten Grabenabschnitten gebildet. Zum Beispiel ist ein Ansammlungsgebiet 16 zwischen einem Dummy-Grabenabschnitt 30 und einem Gate-Grabenabschnitt 40 im Transistorabschnitt 70 gebildet. Das Ansammlungsgebiet 16 kann so bereitgestellt sein, dass es das gesamte Gebiet zwischen dem Dummy-Grabenabschnitt 30 und dem Gate-Grabenabschnitt 40 bedeckt. Durch Bereitstellen des Ansammlungsgebiets 16 werden Löcher, die vom Kollektorgebiet 22 in das Driftgebiet 18 implantiert werden, daran gehindert, in das Basisgebiet 14 in einem EIN-Zustand zu strömen. Dadurch wird ein Implantieren von Elektronen vom Source-Gebiet 12 zum Basisgebiet 14 erleichtert. Dadurch wird die EIN-Spannung der Halbleitervorrichtung 100 verringert.
  • Falls jedoch eine Halbleitervorrichtung 100 Ansammlungsgebiete 16 hat, steigt eine Trägerdichte durch einen Trägerinjektionsverstärkungs- (IE) Effekt und es treten leicht Latch-Ups auf. In der Halbleitervorrichtung 100 des vorliegenden Beispiels werden Löcher durch die Kontaktschichten 28 beim Ausschalten extrahiert. Dadurch ist es möglich, Latch-Ups zu unterdrücken. Daher ist es in der Halbleitervorrichtung 100 möglich, die EIN-Spannung zu verringern, wie auch Latch-Ups zu unterdrücken.
  • Das Kollektorgebiet 22 ist an der Rückseite des Puffergebiets 20 im Transistorabschnitt 70 gebildet. Das Kathodengebiet 82 ist an der Rückseite des Puffergebiets 20 im Diodenabschnitt 80 gebildet. Ebenso sind die Rückflächen des Kollektorgebiets 22 und des Kathodengebiets 82 mit der Kollektorelektrode 24 bereitgestellt. Die Kollektorelektrode 24 ist aus einem Metallmaterial wie Aluminium, Gold oder Silber gebildet.
  • Die Kontaktlöcher 55, 56, und 57 werden so gebildet, dass sie durch den dielektrischen Zwischenschichtfilm hindurchgehen, der über dem Halbleitersubstrat 10 gebildet ist. Das Kontaktloch 55 verbindet die Gate-Metallschicht 50 und einen leitfähigen Gate-Abschnitt 44. Die Kontaktlöcher 56 verbinden die Emitterelektrode 52 und leitfähige Dummy-Abschnitte 34. Das Kontaktloch 57 verbindet die Emitterelektrode 52 und einen leitfähigen Emitterabschnitt 64. Positionen zur Bildung der Kontaktlöcher 55, 56 und 57 sind nicht im Speziellen auf jene in dem vorliegenden Beispiel beschränkt.
  • Die Emitterelektrode 52 kontaktiert das Halbleitersubstrat 10 durch die Kontaktlöcher 56 und 57. Die Emitterelektrode 52 ist aus einem Material gebildet, das Metall enthält. In einem Beispiel ist zumindest ein Teil eines Gebiets der Emitterelektrode 52 aus Aluminium gebildet. Die Emitterelektrode 52 kann ein Gebiet haben, das aus einem Material gebildet ist, das Wolfram enthält.
  • Die Gate-Metallschicht 50 kontaktiert das Halbleitersubstrat durch das Kontaktloch 55. Die Gate-Metallschicht 50 ist aus einem Material gebildet, das Metall enthält. In einem Beispiel ist zumindest ein Teil eines Gebiets der Gate-Metallschicht 50 aus Aluminium gebildet. Die Gate-Metallschicht 50 ist aus Aluminium gebildet. Die Gate-Metallschicht 50 des vorliegenden Beispiels ist aus demselben Material wie ein Material der Emitterelektrode 52 gebildet. Die Gate-Metallschicht 50 kann jedoch aus einem anderen Material als dem Material der Emitterelektrode 52 gebildet sein.
  • Zwei oder mehr Gate-Grabenabschnitte 40, zwei oder mehr Dummy-Grabenabschnitte 30 und zwei oder mehr Emitter-Grabenabschnitte 60 sind auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet. Die Reihenfolge einer Anordnung der Grabenabschnitte ist nicht auf jene des vorliegenden Beispiels beschränkt.
  • Die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 werden von den oberen Endseiten der Source-Gebiete 12 gebildet, wobei sie durch die Source-Gebiete 12, die Basisgebiete 14 und die Ansammlungsgebiete 16 hindurchgehen. Ebenso werden die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 so gebildet, dass sie sich in vorbestimmten Verlaufsrichtungen auf der oberen Oberfläche des Halbleitersubstrats 10 erstrecken. Ein oder mehr Dummy-Grabenabschnitte 30 werden entlang einer vorbestimmten Anordnungsrichtung, während ein vorbestimmter Spalt zu den Gate-Grabenabschnitten 40 verbleibt, in einem Gebiet des Transistorabschnitts 70 angeordnet. Die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 des vorliegenden Beispiels sind so gebildet, dass sie sich in einer Richtung senkrecht zur Anordnungsrichtung erstrecken. Die Dummy-Grabenabschnitte 30 und die Gate-Grabenabschnitte 40 können jeweils an ihren Enden in Verlaufsrichtung eine Schlingenform aufweisen.
  • Die Gate-Grabenabschnitte 40 und die Dummy-Grabenabschnitte 30 des vorliegenden Beispiels sind abwechselnd in einer vorbestimmten Anordnungsrichtung angeordnet. Ebenso können die Grabenabschnitte so angeordnet sein, dass ein regelmäßiger Spalt zueinander entsteht. Die Anordnung jedes Grabens ist jedoch nicht auf das obenerwähnte Beispiel beschränkt. Es kann eine Vielzahl von Gate-Grabenabschnitten 40 zwischen zwei Dummy-Grabenabschnitten 30 angeordnet sein. Ebenso kann jede Anzahl von Gate-Grabenabschnitten 40, die zwischen Dummy-Grabenabschnitte 30 bereitgestellt sind, nicht konstant sein.
  • Die Emitter-Grabenabschnitte 60 werden von den oberen Endseiten der Source-Gebiete 12 gebildet, die durch die Source-Gebiete 12, die Basisgebiete 14 und die Ansammlungsgebiete 16 hindurchgehen. Die Emitter-Grabenabschnitte 60 sind in einem Gebiet des Diodenabschnitts 80 bereitgestellt. Die Emitter-Grabenabschnitte 60 werden so gebildet, dass sie sich in vorbestimmten Verlaufsrichtungen auf der oberen Oberfläche des Halbleitersubstrats 10 erstrecken. Ein Spalt zwischen Emitter-Grabenabschnitten 60 des vorliegenden Beispiels kann mit einem Spalt zwischen einem Dummy-Grabenabschnitt 30 und einem Gate-Grabenabschnitt 40 übereinstimmen, aber dies ist nicht essenziell. Es ist zu beachten, dass, ein P+-Typ Wannengebiet 17 an Enden in den Verlaufsrichtungen der Dummy-Grabenabschnitte 30, der Gate-Grabenabschnitte 40 und der Emitter-Grabenabschnitte 60 gebildet ist.
  • Die Gate-Grabenabschnitte 40 haben dielektrische Filme 42 und leitfähige Gate-Abschnitte 44, die auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet sind. Die leitfähigen Gate-Abschnitte 44 enthalten zumindest ein Gebiet, das einem benachbarten Basisgebiet 14 zugewandt ist. Falls vorbestimmte Spannungen an die leitfähigen Gate-Abschnitte 44 über die Gate-Metallschicht 50 angelegt werden, werden Kanäle im Basisgebiet 14 an einem seichteren Abschnitt über den Gate-Grabenabschnitten 40 gebildet. Die leitfähigen Gate-Abschnitte 44 des vorliegenden Beispiels sind aus leitfähigen Materialien wie Polysilizium gebildet. Die leitfähigen Gate-Abschnitte 44 sind ein Beispiel von leitfähigen Grabenabschnitten. Die dielektrischen Filme 42 können durch Oxidieren oder Nitrieren von Halbleitern an den Innenwänden von Gate-Gräben gebildet werden, um so die Umgebung der leitfähigen Gate-Abschnitte 44 zu bedecken.
  • Die Dummy-Grabenabschnitte 30 haben dielektrische Filme 32 und die leitfahigen Dummy-Abschnitte 34, die auf der oberen Oberflächenseite des Halbleitersubstrats 10 gebildet sind. Die leitfahigen Dummy-Abschnitte 34 können aus denselben Materialien wie den Materialien der leitfähigen Gate-Abschnitte 44 gebildet sein. Zum Beispiel sind die leitfähigen Dummy-Abschnitte 34 aus leitfähigen Materialien wie Polysilizium gebildet. Die leitfähigen Dummy-Abschnitte 34 sind ein Beispiel leitfähiger Grabenabschnitte. Die dielektrischen Filme 32 können durch Oxidieren oder Nitrieren von Halbleitern an den Innenwänden von Dummy-Gräben gebildet werden, um so die Umgebung der leitfahigen Dummy-Abschnitte 34 zu bedecken.
  • Der Diodenabschnitt 80 ist in einem Gebiet in direktem Kontakt mit dem Transistorabschnitt 70 bereitgestellt. Der Diodenabschnitt 80 hat Basisgebiete 14, Ansammlungsgebiete 16, ein Driftgebiet 18 und ein Puffergebiet 20, die ähnlich jenen des Transistorabschnitts 70 in derselben Ebene sind. Das Kathodengebiet 82 ist an der Rückseite des Puffergebiets 20 im Diodenabschnitt 80 bereitgestellt. Es ist zu beachten, dass in der vorliegenden Beschreibung ein Gebiet der unteren Oberfläche, das dem Kathodengebiet 82 in einem aktiven Gebiet entspricht, als der Diodenabschnitt 80 genommen wird. Alternativ kann ein Projektionsgebiet, auf das das Kathodengebiet 82 projiziert ist, als der Diodenabschnitt 80 genommen werden, wenn das Kathodengebiet 82 auf die obere Oberfläche des Halbleitersubstrats 10 in einer Richtung senkrecht zur unteren Oberfläche des Halbleitersubstrats 10 projiziert wird. Ebenso wird in einem aktiven Gebiet eine Projektionsgebiet, auf das das Kollektorgebiet 22 projiziert ist, als der Transistorabschnitt 70 genommen, wenn das Kollektorgebiet 22 auf die obere Oberfläche des Halbleitersubstrats 10 in einer Richtung senkrecht zur unteren Oberfläche des Halbleitersubstrats 10 projiziert wird. Das Projektionsgebiet ist auch ein Gebiet, in dem vorbestimmte Einheitskonfigurationen, die jeweils ein Source-Gebiet 12 und ein Kontaktgebiet 15 enthalten, regelmäßig angeordnet sind.
  • Im Diodenabschnitt 80 kann das Kathodengebiet 82 in einer Richtung weg vom äußersten Kontaktgebiet 15 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 1A), weg von einer Grenzposition zwischen einem Source-Gebiet 12 und dem Kontaktgebiet 15 auf der oberen Oberfläche des Halbleitersubstrats 10 positioniert sein. Ebenso kann das Kathodengebiet 82 in einer Richtung weg von einem Ende eines Kontaktgrabens 27 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 1A), weg vom Ende positioniert sein. Dadurch ist es möglich, eine übermäßige Implantation von Löchern aus den Kontaktgebieten 15 zu unterdrücken.
  • Die Emitter-Grabenabschnitte 60 werden so gebildet, dass sie das Driftgebiet 18 von den oberen Oberflächenseiten der Basisgebiete 14 erreichen, wobei sie durch die Basisgebiete 14 und die Ansammlungsgebiete 16 hindurchgehen. Jeder Emitter-Grabenabschnitt 60 enthält einen dielektrischem Film 62 und einen leitfähigen Emitterabschnitt 64. Dielektrische Filme 62 können durch Oxidieren oder Nitrieren von Halbleitern an den Innenwänden von Emitter-Gräben gebildet werden, um so die Umgebung von leitfähigen Emitterabschnitten 64 zu bedecken.
  • 2 zeigt ein Beispiel einer vergrößerten Ansicht in der Nähe einer Kontaktschicht 28. Das vorliegende Beispiel zeigt einen Mesa-Abschnitt zwischen einem Dummy-Grabenabschnitt 30 und einem Gate-Grabenabschnitt 40. Es kann jedoch im vorliegenden Beispiel jeder Mesa-Abschnitt zwischen einem Paar von Abschnitten, die beliebige zwei von den Dummy-Grabenabschnitten 30, den Gate-Grabenabschnitten 40 und den Emitter-Grabenabschnitten 60 sind, dieselbe Struktur wie eine Struktur des Mesa-Abschnitts haben.
  • Eine Mesa-Breite WM stellt eine Breite eines Mesa-Abschnitts in der X-Achsenrichtung dar. Die Mesa-Breite WM des vorliegenden Beispiels ist eine Mesa-Breite des Mesa-Abschnitts zwischen dem Dummy-Grabenabschnitt 30 und dem Gate-Grabenabschnitt 40. Die Mesa-Breite WM des vorliegenden Beispiels ist 0,7 µm.
  • Eine Lochextraktionsbreite WH ist eine Breite des unteren Endes eines Source-Gebiets 12 in der X-Achsenrichtung. Das heißt, die Lochextraktionsbreite WH ist eine Distanz von einer Seitenwand eines Grabenabschnitts zu einer Kontaktschicht 28. Die Lochextraktionsbreite WH entspricht der Distanz von Löchern, die von der Seitenwand des Grabenabschnitts strömen, durch die die Löcher zur Kontaktschicht 28 gegangen sind. Eine Verkürzung der Lochextraktionsbreite WH verringert einen Widerstandswert eines Wegs zum Extrahieren der Löcher. Dadurch wird es leicht, die Löcher zum Zeitpunkt des Ausschaltens zu extrahieren. Wenn es leicht wird, die Löcher zu extrahieren, ist es für einen parasitären NPN-Transistor schwierig zu arbeiten. Dadurch werden Latch-Ups unterdrückt.
  • In einem Beispiel misst die Lochextraktionsbreite WH 10% bis 30% inklusive der Mesa-Breite WM. Wenn zwei Source-Gebiete 12 zwischen benachbarten Grabenabschnitte gebildet werden, wie jene im vorliegenden Beispiel, stellt die Lochextraktionsbreite WH eine Breite des unteren Endes eines der Source-Gebiete 12 dar. Das heißt, wenn Source-Gebiete 12 an beiden Enden einer Mesa gebildet werden, beträgt die Lochextraktionsbreite WH 20 bis 60% inklusive der Mesa-Breite WM. Zum Beispiel ist die Lochextraktionsbreite WH 0,05 µm bis 0,25 µm inklusive. Die Lochextraktionsbreite WH des vorliegenden Beispiels ist 0,1 µm.
  • Eine Kontaktbreite WC ist eine Breite eines Gebiets in der Mesa-Breite WM in der X-Achsenrichtung, ausschließlich der Lochextraktionsbreite WH. Das heißt, die Kontaktbreite Wc stellt eine Breite einer Kontaktschicht 28 in der X-Achsenrichtung, bei derselben Tiefe wie eine Position des unteren Endes eines Source-Gebiets 12 dar. In einem Beispiel beträgt die Kontaktbreite WC 40 bis 80% inklusive der Mesa-Breite WM. Zum Beispiel ist die Kontaktbreite Wc 0,2 µm bis 0,6 µm inklusive. Die Kontaktbreite WC des vorliegenden Beispiels ist 0,5 µm.
  • Eine Kontaktgrabenbreite WCT ist eine Breite eines Kontaktgrabens 27 in der X-Achsenrichtung. In einem Beispiel ist die Kontaktgrabenbreite WCT 0,1 µm bis 0,4 µm inklusive. Die Kontaktgrabenbreite WCT des vorliegenden Beispiels ist 0,3 µm. Ebenso ist eine Tiefe D2 des Kontaktgrabens 27 0,3 µm vom oberen Ende des Halbleitersubstrats 10. Die Kontaktgrabenbreite WCT und die Tiefe D2 können abhängig von einem erforderlichen Kontaktwiderstand festgelegt werden. Ebenso kann die Kontaktgrabenbreite WCT abhängig von der Größe einer Kontaktschicht 28 festgelegt werden, die durch Ionenimplantation über einem Kontaktgraben 27 gebildet wird.
  • Das untere Ende eines Source-Gebiets 12 ist tiefer als eine Position des unteren Endes eines Kontaktgrabens 27 positioniert. Zusätzlich wird eine Spitze einer Dotierungskonzentration der Kontaktschicht 28 an einer Position gebildet, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist. Dadurch haben, selbst bei einer Miniaturisierung, Kontaktschichten 28 einen geringen Einfluss auf die Schwellenspannung Vth. Es ist zu beachten, dass das untere Ende des Source-Gebiets 12 tiefer positioniert ist als Positionen von oberen Enden eines leitfähigen Dummy-Abschnitts 34 und eines leitfähigen Gate-Abschnitts 44. Eine Tiefe D1 des unteren Endes eines Source-Gebiets 12 des vorliegenden Beispiels ist 0,45 µm vom oberen Ende des Halbleitersubstrats 10.
  • Das obere Ende einer Kontaktschicht 28 ist seichter positioniert als die Position des unteren Endes des Source-Gebiets 12. Ebenso ist das untere Ende der Kontaktschicht 28 tiefer positioniert als die Position des unteren Endes des Source-Gebiets 12. Eine Bildung einer dicken Kontaktschicht 28 macht eine Extraktion von Löchern wahrscheinlich. Dadurch werden Latch-Ups mit Wahrscheinlichkeit unterdrückt. In einem Beispiel kann das untere Ende der Kontaktschicht 28 genauso tief wie die Position des unteren Endes eines Basisgebiets 14 positioniert werden. In diesem Fall, da das untere Ende der Kontaktschicht 28 vom Source-Gebiet 12 distanziert ist, wird ein Lochextraktionseffekt signifikanter. Zum Beispiel ist eine Dicke D3 in einer Tiefenrichtung der Kontaktschicht 28 0,1 µm bis 1,0 µm inklusive. Eine Dicke D3 in einer Tiefenrichtung der Kontaktschicht 28 des vorliegenden Beispiels ist 0,5 µm.
  • Es ist zu beachten, dass die Kontaktschicht 28 so gebildet werden kann, dass das untere Ende der Kontaktschicht 28 seichter positioniert ist als eine Position bei der halben Dicke des Basisgebiets 14. Ein Bilden einer seichten Kontaktschicht 28 erlaubt, dass die Häufigkeit einer Ionenimplantation zum Bilden der Kontaktschicht 28 reduziert wird. Daher werden Herstellungskosten für Halbleitervorrichtungen 100 verringert.
  • Ebenso kann unter einem Kontaktgraben 27 eine Dotierungskonzentration einer Kontaktschicht 28 größer als eine Dotierungskonzentration eines Source-Gebiets 12 bei derselben Tiefe sein. Das heißt, ein Gebiet unter dem Kontaktgraben 27 ist ein Gebiet, in dem sich ein N+-Typ Source-Gebiet 12 durch Implantieren eines hochkonzentrierten Dotierungsmittels zu einer P+-Typ Kontaktschicht 28 geändert hat. Es ist zu beachten, dass der Punkt O und der Punkt O' sich auf Ursprünge eines Graphen von Dotierungskonzentrationen beziehen, die jeweils in 3 dargestellt sind.
  • 3 zeigt Beispiele von Dotierungskonzentrationsverteilungen in der Nähe der Kontaktschicht 28. Die vertikale Achse stellt die Dotierungskonzentration dar und die horizontale Achse stellt die Distanz in der Tiefenrichtung vom unteren Ende des Kontaktgrabens 27 dar. Die volle Linie stellt Dotierungskonzentrationen der Kontaktschicht 28 und des Basisgebiets 14 dar, beobachtet in der Tiefenrichtung vom Punkt O. Die gestrichelte Linie stellt eine Dotierungskonzentration des Source-Gebiets 12 dar, beobachtet in der Tiefenrichtung vom Punkt O'. Das heißt, der Graph der Dotierungskonzentrationsverteilungen des vorliegenden Beispiels zeigt Dotierungskonzentrationen in der Tiefenrichtungen von zwei verschiedenen Punkten O bzw. O' in einer überlappenden Weise an. Die Tiefe des Punkts O und die Tiefe des Punkts O' entsprechen einer Tiefe des unteren Endes des Kontaktgrabens 27.
  • Das Source-Gebiet 12 wird durch Ionenimplantation von Arsen (As) von der oberen Oberflächenseite des Basisgebiets 14 gebildet. Die Dotierungskonzentration des Source-Gebiets 12 ist ungefähr 1E18cm-3 an Punkt O' des unteren Endes des Kontaktgrabens 27.
  • Die Kontaktschicht 28 wird durch Ionenimplantation von Borfluorid und Bor über dem Kontaktgraben 27 in zwei Schritten gebildet. Die erste Spitze P1 der Kontaktschicht 28 ist ungefähr 1E20cm-3. Die erste Spitze P1 der Kontaktschicht 28 wird an einer Position gebildet, die seichter als eine Position des unteren Endes des Source-Gebiets 12 ist. Die zweite Spitze P2 des vorliegenden Beispiels ist an einer Position gebildet, die tiefer als die Position des unteren Endes des Source-Gebiets 12 ist. Die zweite Spitze P2 kann jedoch an einer Position gebildet werden, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist.
  • Ebenso kann die Kontaktschicht 28 drei oder mehr Spitzen haben. In diesem Fall können alle Spitzen an einer Position gebildet werden, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist, oder ein Teil der Spitzen kann an einer Position gebildet werden, die tiefer als die Position des unteren Endes des Source-Gebiets 12 ist. Das heißt, es ist ausreichend, wenn zumindest eine der Spitzen der Dotierungskonzentration der Kontaktschicht 28 an einer Position gebildet ist, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist. Ebenso kann von den Spitzen der Dotierungskonzentration der Kontaktschicht 28 die maximale Spitze an einer Position gebildet sein, die seichter als die Position des unteren Endes des Source-Gebiets 12 ist.
  • Es ist zu beachten, dass die Verteilungen der Dotierungskonzentrationen des vorliegenden Beispiel nur ein Beispiel sind. Zur Ausführung der Halbleitervorrichtung 100, die in der vorliegenden Beschreibung offenbart ist, können die Anzahl der Spitzen, die Tiefe oder dergleichen angemessen geändert werden.
  • 4 zeigt ein konkreteres Beispiel einer Struktur einer Halbleitervorrichtung 100. Im vorliegenden Beispiel, ist ein dielektrischer Zwischenschichtfilm 26 in der Zeichnung nicht weggelassen.
  • Der dielektrische Zwischenschichtfilm 26 wird über dem Halbleitersubstrat 10 gebildet. Der dielektrische Zwischenschichtfilm 26 des vorliegenden Beispiels ist ein BPSG- (Bor-Phosphor-Siliziumglas) Film. Der dielektrische Zwischenschichtfilm 26 kann eine Vielzahl von Schichten haben, die aus verschiedenen Materialien gebildet sind. In einer Schicht mit einer Dicke D1 vom oberen Ende des Source-Gebiets 12 hat der dielektrische Zwischenschichtfilm 26 die untere Endöffnung, deren Breite W1 ist und die oberen Endöffnung, deren Breite W2 ist.
  • Ein Kontaktgraben 27 ist konisch verjüngt. Ein Kontaktgraben 27 des vorliegenden Beispiels ist so konisch verjüngt, dass eine Breite des oberen Endes größer ist als eine Breite des unteren Endes. Der konisch verjüngte Kontaktgraben 27 erleichtert ein Implantieren von Dotierungsmitteln in Seitenwände des Kontaktgrabens 27.
  • Eine Kontaktschicht 28 ist über dem konisch verjüngten Kontaktgraben 27 gebildet. Dadurch wird die Kontaktschicht 28 auf zumindest Teilen von Seitenwänden des Kontaktgrabens 27 gebildet. Zum Beispiel wird eine Kontaktschicht 28 des vorliegenden Beispiels sich nach oben, in direkten Kontakt mit Seitenwänden des Kontaktgrabens 27 vom unteren Ende des Kontaktgrabens 27 erstreckend gebildet. Ebenso ändert sich eine Kontaktbreite Wc abhängig von einer Öffnungsbreite W2 am unteren Ende eines BPSG-Films. Das heißt, eine Lochextraktionsbreite WH ändert sich auch abhängig von der Öffnungsbreite W2 am unteren Ende des BPSG-Films. Im vorliegenden Beispiel ist eine Öffnungsbreite W1 am oberen Ende des BPSG-Films 0,45 µm und eine Öffnungsbreite W2 am unteren Ende des BPSG-Films ist 0,3 µm.
  • Ebenso kann eine Kontaktschicht 28 in direktem Kontakt mit einem Ansammlungsgebiet 16 gebildet werden. In diesem Fall ist L1=L2. Die Distanz L1 stellt eine Distanz in einer Tiefenrichtung zwischen dem unteren Ende eines Source-Gebiets 12 und dem oberen Ende eines Ansammlungsgebiets 16 dar. Die Distanz L2 stellt eine Distanz in einer Tiefenrichtung zwischen dem unteren Ende eines Source-Gebiets 12 und dem unteren Ende einer Kontaktschicht 28 dar. Ebenso kann das untere Ende der Kontaktschicht 28 an einer Position bereitgestellt sein, die tiefer als die halbe Distanz zwischen dem oberen Ende des Ansammlungsgebiets 16 und dem unteren Ende des Source-Gebiets 12 ist. In diesem Fall ist L1/2<L2.
  • Es ist zu beachten, dass eine mehrschichtiger Film als eine Emitterelektrode 52 auf dem Kontaktgraben 27 und einem geöffneten dielektrischen Zwischenschichtfilm 26 gebildet werden kann. In einem Beispiel kann die Emitterelektrode 52 eine Struktur haben, in der Titan/Titannitrid (Ti/TiN), Wolfram und Aluminium gestapelt sind.
  • [Vergleichsbeispiel 1]
  • 5A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1 zeigt. 5B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1. 5C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 500 gemäß Vergleichsbeispiel 1.
  • Die Halbleitervorrichtung 500 des vorliegenden Beispiels hat keine Kontaktgräben 27 und Kontaktschichten 28. Eine Lochextraktionsbreite WH0 stellt eine Distanz von Trägern dar, die entlang einer Seitenwand eines Grabenabschnitts zu einem Kontaktgebiet 15 strömen. In der Halbleitervorrichtung 500 strömen Löcher durch eine Seitenwand eines Gate-Grabenabschnitts 40 unter einem Source-Gebiet 12, strömen dann von der Seitenwand der Gate-Grabenabschnitte 40 zum Kontaktgebiet 15.
  • Hier kann die Lochextraktionsbreite WH0 in der Verlaufsrichtung eines Grabenabschnitts breiter sein als eine Lochextraktionsbreite in der Anordnungsrichtung eines Grabenabschnitts. In diesem Fall ist die Lochextraktionsbreite WH0 der Halbleitervorrichtung 500 breiter als eine Lochextraktionsbreite WH einer Halbleitervorrichtung 100. Das heißt, eine Lochextraktionseffizienz ist vermindert und eine Unterdrückung von Latch-Ups in der Halbleitervorrichtung 500 wird schwierig. Insbesondere steigt eine Stromdicht in Mesa-Abschnitten. Dadurch treten mit Wahrscheinlichkeit Latch-Ups zum Zeitpunkt eines Abschaltens in der Halbleitervorrichtung 500 auf.
  • 6 ist ein Graph, der eingebaute Potentiale ΔVbi von Beispiel 1 und Vergleichsbeispielen 2 und 3 zeigt. Die vertikale Achse stellt den relativen Wert des eingebauten Potentials ΔVbi dar und die horizontale Achse stellt den relativen Wert von Lochextraktionsbreiten WH, und WH0 dar. Es ist ein Fall dargestellt, in dem Beispiel 1 und Vergleichsbeispiel 2 Teilungen von 1,9 µm haben. Es ist ein Fall dargestellt, in dem Vergleichsbeispiel 3 eine Teilung von 2,3 µm hat. Eine Teilung bezieht sich auf eine Distanz von einem Mittelpunkt eines gewissen Grabenabschnitts zu einem Mittelpunkt eines anderen Grabenabschnitts, der dem gewissen Grabenabschnitt in der Anordnungsrichtung benachbart ist. Sobald ein relativer Wert eines eingebauten Potentials ΔVbi 2 wird, tritt ein Latch-Up ein.
  • Je kleiner eine Teilung durch Miniaturisierung wird, umso schmäler wird die Lochextraktionsbreite WH gemäß Beispiel 1. Andererseits, selbst wenn eine Teilung durch Miniaturisierung kleiner wird, werden die Lochextraktionsbreiten WH0 gemäß Vergleichsbeispielen 2 und 3 nicht unbedingt schmäler. Je kleiner die Teilung durch Miniaturisierung wird, um so relativ schmäler wird daher die Lochextraktionsbreite WH verglichen mit der Lochextraktionsbreite WH0. Wenn zum Beispiel die Lochextraktionsbreite WH gemäß Beispiel 1 gleich 1 ist, sind die Lochextraktionsbreiten WH von Vergleichsbeispielen 2 und 3 ungefähr 50% bis 170% der Größe der Breite WH des Beispiels 1.
  • Ebenso, wenn in Vergleichsbeispielen 2 und 3 Teilungen von 2,3 µm auf 1,9 mm miniaturisiert werden, steigen die eingebauten Potentiale ΔVbi. Wenn die eingebauten Potentiale ΔVbi steigen, treten wahrscheinlich Latch-Ups in Halbleitervorrichtungen 500 auf. Andererseits ist es in Bezug auf Beispiel 1 möglich, Latch-Ups selbst bei fortschreitender Miniaturisierung zu unterdrücken, da die Lochextraktionsbreite WH kurz ist und Löcher wahrscheinlich extrahiert werden. Wenn überhaupt, werden in Bezug auf Beispiel 1 Löcher in der Anordnungsrichtung extrahiert. Daher wird die Lochextraktionsbreite WH umso kürzer, je kleiner die Teilung wird.
  • [Beispiel 2]
  • 7A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 2 zeigt. 7B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 2. 7C zeigt ein Beispiel des Querschnitts b-b' der Halbleitervorrichtung 100 gemäß Beispiel 2. Source-Gebiete 12 und Kontaktgebiete 15 des vorliegenden Beispiels werden in den Verlaufsrichtungen der Grabenabschnitte in einem Transistorabschnitt 70 abwechselnd bereitgestellt.
  • Die Source-Gebiete 12 und die Kontaktgebiete 15 werden auf der oberen Oberflächenseite eines Halbleitersubstrats 10 gebildet. Source-Gebiete 12 und Kontaktgebiete 15 werden von einem Grabenabschnitt zum anderen benachbarten Grabenabschnitt gebildet. Dann wird ein Kontaktgraben 27 in der Verlaufsrichtung eines Grabenabschnitts gebildet, so dass der Kontaktgraben 27 die Source-Gebiete 12 und die Kontaktgebiete 15 quert. Dadurch werden die Source-Gebiete 12 und die Kontaktgebiete 15 abwechselnd in Verlaufsrichtungen von Grabenabschnitten jeweils entlang Seitenwänden der Grabenabschnitte bereitgestellt Es ist zu beachten, dass, in einem Diodenabschnitt 80 des vorliegenden Beispiels ein Source-Gebiet 12 zwischen benachbarten Emitter-Grabenabschnitten 60 auf ähnliche Weise wie beim Bilden des Source-Gebiets 12 des Beispiels 1 gebildet wird.
  • Im Diodenabschnitt 80 kann das Kathodengebiet 82 in einer Richtung weg von einem äußersten Kontaktgebiet 15 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 7A), weg von einer Grenzposition zwischen einem Source-Gebiet 12 und dem Kontaktgebiet 15 auf der oberen Oberfläche des Halbleitersubstrats 10 positioniert werden. Ebenso kann das Kathodengebiet 82 in einer Richtung weg von eine Ende eines Kontaktgrabens 27 in der Y-Achsenrichtung (der +Y Richtung in der Y-Achsenrichtung von 7A), weg vom Ende positioniert werden. Dadurch ist es möglich, eine Implantation von übermäßigen Löchern von den Kontaktgebieten 15 zu unterdrücken.
  • Ähnlich der Halbleitervorrichtung 100 gemäß Beispiel 1 ist es möglich, Latch-Ups durch Lochextraktion zu unterdrücken, da die Halbleitervorrichtung 100 des vorliegenden Beispiels Kontaktschichten 28 hat, die unter Kontaktgräben 27 gebildet sind. Ebenso sind die Source-Gebiete 12 und die Kontaktgebiete 15 abwechselnd in der Halbleitervorrichtung 100 des vorliegenden Beispiels bereitgestellt. Dadurch wird ein Sättigungsstrom unterdrückt und somit können ferner Latch-Ups unterdrückt werden.
  • [Beispiel 3]
  • 8 zeigt ein Konfigurationsbeispiel einer Halbleitervorrichtung 100 gemäß Beispiel 3. Kontaktschichten 28 des vorliegenden Beispiels werden durch Implantieren von Dotierungsmitteln in mehreren Schritten gebildet. Zum Beispiel werden die Kontaktschichten 28 durch drei Schritte von Implantationsprozesses gebildet.
  • Die dielektrischen Zwischenschichtfilme 26 dienen als Masken, während Dotierungsmittel in den Kontaktschichten 28 implantiert werden. Ebenso sind die dielektrischen Zwischenschichtfilme 26 des vorliegenden Beispiels konisch verjüngt. Daher hängt eine Dicke eines dielektrischen Zwischenschichtfilms 26 als eine Maske von einer Dotierungsmittelimplantationsposition für eine Kontaktschicht 28 ab. Eine Tiefe der Dotierungsmittelimplantation ist in einem Gebiet seicht, wo ein dielektrischer Zwischenschichtfilm 26 dick gebildet ist. Daher wird für die Kontaktschicht 28 ein Dotierungsmittel an einer tiefen Position nahe dem Mittelpunkt eines Kontaktgrabens 27 implantiert und ein Dotierungsmittel wird an einer seichten Position an einem Ende des Kontaktgrabens 27 implantiert.
  • Dadurch ist eine Breite des unteren Endes der Kontaktschicht 28 schmäler als eine Breite des oberen Endes der Kontaktschicht 28. Das heißt, die Kontaktschicht 28 des vorliegenden Beispiels hat eine Form, die allmählich von der oberen Seite zur unteren Seite schmäler wird. Wenn hier eine Form einer Kontaktschicht 28 eine maximale Breite irgendwo zwischen der oberen Seite und der unteren Seite hat, anstatt einer Form mit der Breite, die allmählich schmäler wird, besteht eine Gefahr, dass elektrische Felder an einem Ende der Kontaktschicht 28 konzentriert sind. Andererseits hat die Kontaktschicht 28 des vorliegenden Beispiels eine Breite, die so gebildet ist, dass sie allmählich schmäler wird. Dadurch ist es in einem Fall, in dem sich eine Verarmungsschicht erstreckt, schwierig, dass sich elektrische Felder an einem Ende der Kontaktschicht 28 konzentrieren.
  • 9 zeigt ein Beispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 100. Im vorliegenden Beispiel wird insbesondere ein Herstellungsverfahren der Halbleitervorrichtung 100 gemäß Beispiel 3 beschrieben. In der Zeichnung ist eine Querschnittsansicht einer Zelle dargestellt. Es können jedoch andere Zellen auf gleiche Weise gebildet werden.
  • Zuerst wird ein Halbleitersubstrat 10 vorbereitet. Das Halbleitersubstrat 10 ist ein Siliziumsubstrat mit einem Driftgebiet 18. Eine Dotierungskonzentration des Driftgebiets 18 des vorliegenden Beispiels ist zum Beispiel 3,0E+13cm-3 bis 2.0E+14cm-3. Eine Dicke des Driftgebiets 18 hängt von einer Stehspannungsklasse der Halbleitervorrichtung 100 ab.
  • Danach werden in Schritt S300 ein Source-Gebiet 12, ein Basisgebiet 14 und Gate-Grabenabschnitte 40 auf einer Oberfläche des Halbleitersubstrats 10 gebildet. Zuerst werden Ätzmasken mit vorbestimmten Mustern auf der Oberfläche des Halbleitersubstrats 10 bereitgestellt, um Rillen der Gate-Grabenabschnitte 40 zu bilden. Dielektrische Gate-Filme werden an Innenwänden der Rillen der Gate-Grabenabschnitte 40 gebildet. Dann werden leitfähige Gate-Abschnitt 44 durch Abscheiden von Polysilizium, in dem N-Typ Dotierungsmittel bei hoher Konzentration dotiert sind, in den Grabenabschnitten gebildet. Dadurch werden die Gate-Grabenabschnitte 40 gebildet.
  • Anschließend wird ein Oxidfilm auf der oberen Oberfläche des Halbleitersubstrats 10 in einem Gebiet gebildet, in dem das Basisgebiet 14 und das Source-Gebiet 12 nicht gebildet sind. Dann wird ein P-Typ Dotierungsmittel selektiv von der Oberflächenseite des Halbleitersubstrats 10 implantiert und eine Wärmebehandlung wird für ungefähr 2 Stunden bei einer Temperatur von ungefähr 1100°C ausgeführt. Auf diese Weise wird ein P--Typ Basisgebiet 14 auf der gesamten Oberfläche des Halbleitersubstrats 10 gebildet. Das P-Typ Dotierungsmittel kann Bor sein. Ein P-Typ Dotierungsmittel kann in das P--Typ Basisgebiet 14 bei einer Dotierungskonzentration von 2,5E+13cm-2 dotiert werden. Das Basisgebiet 14 wird in direktem Kontakt mit den Gate-Grabenabschnitten 40 gebildet und dessen Gebiete, die mit den Gate-Grabenabschnitten 40 in Kontakt sind, dienen als Kanäle.
  • Anschließend wird als ein N-Typ Dotierungsmittel zum Bilden des Source-Gebiets 12 Arsen, Phosphor oder dergleichen von der oberen Oberflächenseite des Halbleitersubstrats 10 ionenimplantiert. Das Source-Gebiet 12 wird auf der gesamten Oberfläche des Gebiets gebildet, in dem das Basisgebiet 14 gebildet ist. Ein N-Typ Dotierungsmittel kann im Source-Gebiet 12 bei einer Dotierungskonzentration von 5,0E+19cm-2 dotiert werden. Nach der Ionenimplantation wird eine Wärmebehandlung oder dergleichen zur Bildung des Source-Gebiets 12 durchgeführt. Das Source-Gebiet 12 wird auch in direktem Kontakt mit den Gate-Grabenabschnitten 40 gebildet. Danach wird ein dielektrischer Zwischenschichtfilm 26 auf der oberen Oberfläche des Halbleitersubstrats 10 durch ein CVD-Verfahren gebildet.
  • Danach wird in Schritt S302 ein Fotolackmuster auf der oberen Oberfläche des dielektrischen Zwischenschichtfilms 26 gebildet. Der dielektrische Zwischenschichtfilm 26, der durch eine Öffnung des Fotolackmusters freiliegt, wird durch RIE geätzt, wodurch das Halbleitersubstrat 10 freigelegt wird. Danach wird die freiliegende obere Oberfläche des Halbleitersubstrats 10 geätzt, um einen Kontaktgraben 27 zwischen zwei Grabenabschnitten zu bilden, der durch den dielektrischen Zwischenschichtfilm 26 hindurchdurchgeht und in direktem Kontakt mit dem Source-Gebiet 12 steht. Ebenso wird der Kontaktgraben 27 im Inneren des Source-Gebiets 12 gebildet, das auf der gesamten Oberfläche gebildet ist. Durch Bilden des Kontaktgrabens 27 im Inneren der Source-Gebiet 12, kann eine Spitze der Kontaktschicht 28 an einer Position seichter als die Position des unteren Endes des Source-Gebiets 12 gebildet werden, wenn eine Kontaktschicht 28 in einem anschließenden Prozess gebildet wird.
  • Danach wird in Schritt S304 ein P-Typ Dotierungsmittel wie Bor in einem Implantationsgebiet 93 ionenimplantiert, das in direktem Kontakt mit dem unteren Ende des Kontaktgrabens 27 ist. Im vorliegenden Beispiel ist eine Beschleunigungsenergie des P-Typ Dotierungsmittels ungefähr 30 keV und eine Dosierung des P-Typ Dotierungsmittels ist 1,0E+15cm-2 bis 5,0E+15cm-2 inklusive.
  • Danach wird ein Dotierungsmittel unter dem Basisgebiet 14 vom unteren Ende des Kontaktgrabens 27 implantiert. Zum Beispiel werden zum Implantieren eines P-Typ Dotierungsmittels wie Bor unter dem Basisgebiet 14 Ionen senkrecht vom unteren Ende des Kontaktgrabens 27 implantiert. Auf diese Weise wird die Kontaktschicht 28 in einem Gebiet gebildet, das dem unteren Ende des Kontaktgrabens 27 zugewandt ist, sodass eine Spitze einer Dotierungskonzentration der Kontaktschicht 28 seichter positioniert ist als die Position des unteren Endes des Source-Gebiets 12. Dotierungsmittel können in der Kontaktschicht 28 in mehreren Schritten implantiert werden. Der Schritt zum Bilden der Kontaktschicht 28 des vorliegenden Beispiels enthält einen Schritt zum Implantieren des ersten Dotierungsmittels und einen Schritt zum Implantieren des zweiten Dotierungsmittels. Zum Beispiel wird Bor als das erste Dotierungsmittel implantiert und Borfluorid wird als das zweite Dotierungsmittel implantiert. Ebenso kann in jeder P-Typ Dotierungsmittelimplantation eine Beschleunigungsenergie abhängig von der Tiefe der zu bildenden Kontaktschicht 28 geändert werden. Es werden ein oder mehr Implantationsgebiete 94 unter dem Basisgebiet 14 durch die P-Typ Dotierungsmittelimplantation gebildet.
  • Danach wird in Schritt S306 die Halbleitervorrichtung 100 wärmebehandelt, um die P-Typ Dotierungsmittel zu aktivieren, die im Implantationsgebiet 93 und Implantationsgebiet 94 implantiert sind. Es ist bevorzugt, die Wärmebehandlung in einer kurzen Zeit auszuführen, um eine übermäßige Diffusion des P-Typ Dotierungsmittels zu vermeiden. Als ein Beispiel sind die Temperatur und die Dauer der Wärmebehandlung ungefähr 950 Grad Celsius bzw. 30 Minuten.
  • Auf diese Weise wird die Kontaktschicht 28 gebildet. Nach dem Schritt S306 werden eine Emitterelektrode 52, eine Kollektorelektrode 24 und dergleichen gebildet, um die Halbleitervorrichtung 100 zu vollenden. Es ist zu beachten, dass zur Unterdrückung einer wechselseitigen Diffusion zwischen der Emitterelektrode 52 und dem Halbleitergebiet bevorzugt ist, eine Metallsperrschicht zu bilden, die einen Titanfilm, einen Titannitridfilm, einen Tantalfilm, einen Tantalnitridfilm oder dergleichen an einer Innenwand des Kontaktgrabens 27 enthält. Ebenso kann zur Verbesserung der Flachheit der Emitterelektrode 52 der Kontaktgraben 27 mit Wolfram, Molybdän, Polysilizium, dotiert mit einem Dotierungsmittel oder dergleichen vor Bilden der Emitterelektrode 52 gefüllt werden.
  • [Beispiel 4]
  • 10A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 4 zeigt. 10B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 4. Die Halbleitervorrichtung 100 des vorliegenden Beispiels hat einen Transistorabschnitt 70 und einen Diodenabschnitt 80, deren Mesa-Abschnitte unterschiedliche Strukturen haben.
  • Der Transistorabschnitt 70 enthält, auf der oberen Oberflächenseite eines Halbleitersubstrats 10, Source-Gebiete 12, Basisgebiete 14, Kontaktgebiete 15, Ansammlungsgebiete 16, Kontaktgräben 27 und Kontaktschichten 28. Ein Transistorabschnitt 70 kann kein Ansammlungsgebiet 16 an einem Ende an der Seite nahe seiner Grenze mit einem Diodenabschnitt 80 aufweisen. Ebenso kann der Transistorabschnitt 70 keine Source-Gebiete 12 an dem Ende an der Seite nahe seiner Grenze mit einem Diodenabschnitt 80 aufweisen. Der Transistorabschnitt 70 des vorliegenden Beispiels hat kein Ansammlungsgebiet 16 im ersten Mesa-Abschnitt von dem Ende an der Seite nahe seiner Grenze mit dem Diodenabschnitt 80 und hat keine Source-Gebiete 12 im ersten und zweiten Mesa-Abschnitt von dem Ende an der Seite nahe der Grenze mit dem Diodenabschnitt 80. Ein Transistorabschnitt 70 kann jedoch ein Ansammlungsgebiet 16 und Source-Gebiete 12 in Mesa-Abschnitten an der Seite nahe seiner Grenze mit einem Diodenabschnitt 80 aufweisen.
  • Ein Diodenabschnitt 80 wird in einem Gebiet in direktem Kontakt mit einem Transistorabschnitt 70 bereitgestellt. Der Diodenabschnitt 80 des vorliegenden Beispiels enthält, auf der oberen Oberflächenseite des Halbleitersubstrats 10, Source-Gebiete 12, Basisgebiete 14, Kontaktgebiete 15, Kontaktgräben 27 und Kontaktschichten 28.
  • Kontaktgräben 27 sind in Gebieten eines von dem Transistorabschnitt 70 und einem Diodenabschnitt 80 gebildet. Im vorliegenden Beispiel weisen der Transistorabschnitt 70 und der Diodenabschnitt 80 Kontaktgräben 27 mit unterschiedlichen Strukturen auf. Ein Transistorabschnitt 70 und ein Diodenabschnitt 80 können jedoch Kontaktgräben 27 mit denselben Strukturen haben.
  • In einem Beispiel sind Breiten von Kontaktgräben 27 in einem Diodenabschnitt 80 schmäler als Breiten von Kontaktgräben 27 in einem Transistorabschnitt 70. Wenn ein Diodenabschnitt 80 und ein Transistorabschnitt 70 Kontaktgräben 27 mit gleichen Tiefen aufweisen. haben Kontaktgräben 27 des Diodenabschnitts 80 Aspektverhältnisse, die höher als Aspektverhältnisse von Kontaktgräben 27 des Transistorabschnitts 70 sind. In diesem Fall sind Gebiete, in welchen Ionen zum Bilden von Kontaktschichten 28 implantiert sind, schmal. Dadurch sind Breiten von Kontaktschichten 28 des Diodenabschnitts 80 schmäler als Breiten von Kontaktschichten 28 des Transistorabschnitts 70. Das heißt, im Transistorabschnitt 70 sind die Breiten der Kontaktschichten 28 breit, wodurch Latch-Ups mit Wahrscheinlichkeit zum Zeitpunkt eines Abschaltens unterdrückt werden. Ebenso sind im Diodenabschnitt 80 die Breiten der Kontaktschichten 28 schmal, wodurch die Gesamtmenge von Dotierungskonzentrationen der Kontaktschichten 28 im Diodenabschnitt 80 abnimmt, Dadurch wird eine Sperrverzögerungszeiteigenschaft verbessert.
  • Kontaktschichten 28 werden in Gebieten von einem eines Transistorabschnitts 70 und eines Diodenabschnitts 80 gebildet. Im vorliegenden Beispiel weisen der Transistorabschnitt 70 und der Diodenabschnitt 80 Kontaktschichten 28 mit unterschiedlichen Strukturen auf. Selbst wenn ein Transistorabschnitt 70 und ein Diodenabschnitt 80 Kontaktgräben 27 mit denselben Strukturen haben, können durch Ändern der Häufigkeit einer Ionenimplantation von Dotierungsmitteln oder dergleichen der Transistorabschnitt 70 und der Diodenabschnitt 80 Kontaktschichten 28 mit unterschiedlichen Strukturen haben.
  • In einem Beispiel sind die unteren Enden von Kontaktschichten 28 eines Diodenabschnitts 80 seichter positioniert als Positionen der unteren Enden von Source-Gebieten 12. Im Diodenabschnitt 80 ist bevorzugt, die Kontaktschichten 28 an seichteren Positionen zu bilden, um eine Sperrverzögerungszeiteigenschaft zu verbessern. Andererseits können die unteren Enden von Kontaktschichten 28 eines Transistorabschnitts 70 tiefer positioniert sein als Positionen der unteren Enden der Source-Gebiete 12. Im Transistorabschnitt 70 ist bevorzugt, die Kontaktschichten 28 an Positionen zu bilden, die tiefer als Positionen der Source-Gebiete 12 sind, um Löcher zum Zeitpunkt eines Abschaltens zu extrahieren.
  • Hier können in einer Halbleitervorrichtung 100 ein Transistorabschnitt 70 und ein Diodenabschnitt 80 dieselben Strukturen haben. Der Transistorabschnitt 70 und der Diodenabschnitt 80 mit denselben Strukturen heißt, dass ihre Kontaktgräben 27 und Kontaktschichten 28 von gleichen Formen, Größen, Dotierungskonzentrationen oder dergleichen sind. Zum Beispiel sind in diesem Fall in der Halbleitervorrichtung 100 Breiten der Kontaktgräben 27 in einem Bereich schmal eingestellt, in dem keine Latch-Ups im Transistorabschnitt 70 auftreten. In der Halbleitervorrichtung 100 können Tiefen der Kontaktgräben 27 so tief sein, dass ihre Formen hohe Aspektverhältnisse haben.
  • 11 zeigt ein konkreteres Beispiel einer Struktur der Halbleitervorrichtung 100 gemäß Beispiel 4. Die Zeichnung zeigt einen Mesa-Abschnitt eines Transistorabschnitts 70 und einen Mesa-Abschnitt eines Diodenabschnitts 80. Der Transistorabschnitt 70 und der Diodenabschnitt 80 haben gleiche Mesa-Breiten WM.
  • Source-Gebiete 12 sind in direktem Kontakt mit Kontaktgräben 27. Bei einem direktem Kontakt mit den Kontaktgräben 27 können die Source-Gebiete 12 elektrisch verbunden werden. Wenn zum Beispiel Source-Gebiete 12 von Kontaktgräben 27 beabstandet sind, befinden sich die Source-Gebiete 12 in einem schwebenden Zustand. Wenn Source-Gebiete 12 in einem schwebenden Zustand sind, ist das Potential nicht stabilisiert und es können sich Löcher ansammeln. Da die Source-Gebiete 12 des vorliegenden Beispiels in direktem Kontakt mit den Kontaktgräben 27 sind, ist es möglich, ein Ansammeln von Löchern zu unterdrücken. Es ist zu beachten, dass der Transistorabschnitt 70 und der Diodenabschnitt 80 die Source-Gebiete 12 haben, deren untere Enden gleiche Tiefen D1 haben.
  • Der Transistorabschnitt 70 und der Diodenabschnitt 80 haben Kontaktgräben 27 mit denselben Tiefen D2. Eine Kontaktgrabenbreite WCT des Diodenabschnitts 80 ist jedoch schmäler als eine Kontaktgrabenbreite WCT des Transistorabschnitts 70. Das heißt, im Diodenabschnitt 80 sind Breiten der unteren Enden der Source-Gebiete 12 breit. Da hier Latch-Ups im Transistorabschnitt 70 durch Extrahieren von Löchern unterdrückt werden müssen, ist bevorzugt, Breiten der unteren Enden der Source-Gebiete 12 schmal zu machen. Da andererseits der Diodenabschnitt 80 frei von Latch-Up-Problemen ist, besteht kein Bedarf, Breiten der unteren Enden der Source-Gebiete 12 schmal zu machen.
  • Der Transistorabschnitt 70 und der Diodenabschnitt 80 haben Kontaktschichten 28, bei welchen sich die Häufigkeit von Dotierungsmittelimplantationen unterscheiden. Im vorliegenden Beispiel ist die Häufigkeit von Ionenimplantation zum Bilden einer Kontaktschicht 28 des Diodenabschnitts 80 geringer als die Häufigkeit von Ionenimplantation zum Bilden einer Kontaktschicht 28 des Transistorabschnitts 70. Das heißt, die Anzahl von Spitzen einer Dotierungskonzentration in der Kontaktschicht 28 des Diodenabschnitts 80 ist kleiner als die Anzahl von Spitzen einer Dotierungskonzentration in der Kontaktschicht 28 des Transistorabschnitts 70. Zum Beispiel hat eine Kontaktschicht 28 in einem Diodenabschnitt 80 eine Spitze einer Dotierungskonzentration. Andererseits hat eine Kontaktschicht 28 in einem Transistorabschnitt 70 eine Vielzahl von Spitzen einer Dotierungskonzentration. Im vorliegenden Beispiel ist eine Dicke D3 in der Tiefenrichtung der Kontaktschicht 28 des Transistorabschnitts 70 dicker als eine Dicke D3 des Diodenabschnitts 80. Das heißt, die unteren Enden der Kontaktschichten 28 des Diodenabschnitts 80 sind seichter positioniert als Positionen der unteren Enden der Kontaktschichten 28 des Transistorabschnitts 70.
  • Ebenso kann eine Dotierungskonzentration einer Kontaktschicht 28 eines Diodenabschnitts 80 geringer sein als eine Dotierungskonzentration einer Kontaktschicht 28 eines Transistorabschnitts 70. Zum Beispiel gibt eine Dotierungskonzentration, die in einem Diodenabschnitt 80 geringer ist als in einem Transistorabschnitt 70, an, dass die Gesamtmenge an Dotierungsmitteln, die in einem Mesa-Abschnitt im Diodenabschnitt 80 implantiert ist, kleiner ist als die Gesamtmenge an Dotierungsmitteln, die in einem Mesa-Abschnitt im Transistorabschnitt 70 implantiert ist. Alternativ kann sie angeben, dass eine Konzentration von Dotierungsmitteln, die ionenimplantiert sind, im Diodenabschnitt 80 geringer ist als im Transistorabschnitt 70.
  • Dadurch wird im Diodenabschnitt 80 eine Dotierungskonzentration verringert und eine Sperrverzögerungszeiteigenschaft verbessert. Ebenso sind im Transistorabschnitt 70 Kontaktschichten 28 tiefer gebildet, wodurch Löcher zum Zeitpunkt eines Abschaltens leicht extrahiert werden. Dadurch ist es möglich, Latch-Ups zu unterdrücken. Da im Diodenabschnitt 80 Latch-Ups kein Thema sind, besteht kein Bedarf, Kontaktschichten 28 mit hohen Dotierungskonzentrationen zu bilden.
  • Da auch die Halbleitervorrichtung 100 des vorliegenden Beispiels N+-Typ Source-Gebiete 12 nicht nur im Transistorabschnitt 70 sondern auch im Diodenabschnitt 80 haben, ist es möglich, Dotierungskonzentrationen von Kontaktschichten 28 im Diodenabschnitt 80 deutlich zu verringern. Daher sind in der Halbleitervorrichtung 100 des vorliegenden Beispiels die Dotierungskonzentrationen der Kontaktschichten 28 im Diodenabschnitt 80 noch leichter zu verringern. Auf diese Weise werden in der Halbleitervorrichtung 100 des vorliegenden Beispiels durch einzelnes Optimieren der Konzentrationen der Kontaktschichten 28 im Transistorabschnitt 70 und Diodenabschnitt 80 Latch-Ups unterdrückt und eine Sperrverzögerungszeiteigenschaft verbessert.
  • Es ist zu beachten, dass ein Herstellungsverfahren der Halbleitervorrichtung 100 des vorliegenden Beispiels im Prinzip im selben Ablauf wie dem Ablauf des Herstellungsverfahrens der Halbleitervorrichtung 100 gemäß Beispiel 3 durchgeführt werden kann. Falls jedoch eine Struktur des Transistorabschnitts 70 anders als eine Struktur des Diodenabschnitts 80 gestaltet wird, können unterschiedliche Masken für den Transistorabschnitt 70 und den Diodenabschnitt 80 verwendet werden. Im Speziellen, wenn sich die Häufigkeit einer Ionenimplantation zum Bilden von Kontaktschichten 28 im Transistorabschnitt 70 von jener im Diodenabschnitt 80 unterscheidet, werden verschiedene Masken für den Transistorabschnitt 70 und den Diodenabschnitt 80 verwendet. Dadurch können die Kontaktschichten 28 des Transistorabschnitts 70 durch Ionenimplantation in zwei Schritten gebildet werden und die Kontaktschichten 28 des Diodenabschnitts können durch Ionenimplantation in einem Schritt gebildet werden. In diesem Fall kann keine Maske zum Ionenimplantieren im Diodenabschnitt 80, sondern nur zum Ionenimplantieren im Transistorabschnitt 70 verwendet werden.
  • 12 zeigt ein Beispiel des Querschnitts a-a' einer Halbleitervorrichtung 100 gemäß Beispiel 5. Die Draufsicht der Halbleitervorrichtung 100 des vorliegenden Beispiels entspricht der Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 4, dargestellt in 10A. Das heißt, der Querschnitt a-a' des vorliegenden Beispiels entspricht dem a-a' Querschnitt von 10A.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels enthält, in einem Transistorabschnitt 70, Ansammlungsgebiete 16a und Ansammlungsgebiete 16b. Ein Transistorabschnitt 70 kann jedoch kein Ansammlungsgebiet 16a an einem Ende an der Seite nahe seiner Grenze mit einem Diodenabschnitt 80 aufweisen. Andererseits enthält die Halbleitervorrichtung 100 nur Ansammlungsgebiete 16b im Diodenabschnitt 80.
  • Ansammlungsgebiete 16a und Ansammlungsgebiete 16b sind Beispiele für Ansammlungsgebiete 16 mit unterschiedlichen Tiefen. Ansammlungsgebiete 16a sind an Positionen gebildet, die seichter sind als Positionen von Ansammlungsgebieten 16b. Dotierungskonzentrationen der Ansammlungsgebiete 16a und der Ansammlungsgebiete 16b können dieselben sein. Es ist zu beachten, dass die Ansammlungsgebiete 16a ein Beispiel der ersten Ansammlungsgebiete sind. Die Ansammlungsgebiete 16b sind ein Beispiel der zweiten Ansammlungsgebiete.
  • 13 zeigt ein konkreteres Beispiel einer Struktur der Halbleitervorrichtung 100 gemäß Beispiel 5. Ein Transistorabschnitt 70 des vorliegenden Beispiels unterscheidet sich vom Transistorabschnitt 70 in 12 darin, dass er ein Ansammlungsgebiet 16a und ein Ansammlungsgebiet 16b an einem Ende an der Seite nahe seiner Grenze mit einem Diodenabschnitt 80 enthält. Ebenso unterscheidet sich der Diodenabschnitt 80 vom Diodenabschnitt 80 in 12 darin, dass er Ansammlungsgebiete 16a und Ansammlungsgebiete 16b enthält.
  • Die unteren Enden von Kontaktgräben 27 des Diodenabschnitts 80 sind an tieferen Positionen gebildet als Positionen der unteren Enden von Kontaktgräben 27 des Transistorabschnitts 70. Das heißt, Tiefen D2 der Kontaktgräben 27 des Diodenabschnitts 80 sind größer als Tiefen D2 der Kontaktgräben 27 des Transistorabschnitts 70. Ebenso kann eine Kontaktgrabenbreite WCT des Diodenabschnitts 80 kürzer sein als eine Kontaktgrabenbreite WCT des Transistorabschnitts 70. Das heißt, die Kontaktgräben 27 des Diodenabschnitts 80 haben höhere Aspektverhältnisse als Aspektverhältnisse der Kontaktgräben 27 des Transistorabschnitts 70.
  • Ebenso sind Kontaktschichten 28 des Diodenabschnitts 80 an seichteren Positionen als Positionen von Kontaktschichten 28 des Transistorabschnitts 70 gebildet. Zum Beispiel ist ein unteres Ende einer Kontaktschicht 28 (das heißt, D2 + D3) eines Diodenabschnitts 80 seichter positioniert als eine Position eines unteren Endes einer Kontaktschicht 28 des Transistorabschnitts 70. Ebenso ist eine Dicke einer Kontaktschicht 28 (das heißt, D3) des Diodenabschnitts 80 geringer als eine Dicke einer Kontaktschicht 28 des Transistorabschnitts 70.
  • Im Diodenabschnitt 80 des vorliegenden Beispiels können die Kontaktschichten 28, durch Positionieren der Kontaktgräben 27 tiefer als Positionen der Kontaktgräben 27 des Transistorabschnitts 70, geringere Konzentrationen haben. Auf diese Weise, wenn die Kontaktschichten 28 geringe Konzentrationen haben, da die Kontaktgräben 27 des Diodenabschnitts 80 tief positioniert sind, ist es unwahrscheinlich, dass die Kontaktschichten 28 in einen N-Typ umgewandelt werden. In der Halbleitervorrichtung 100 des vorliegenden Beispiels ist es möglich, indem die Kontaktschichten 28 des Diodenabschnitts 80 mit geringen Konzentrationen gestaltet werden, eine Sperrverzögerungszeiteigenschaft zu verbessern. Es ist zu beachten, dass der Transistorabschnitt 70 und der Diodenabschnitt 80 Source-Gebiete 12 aufweisen, deren untere Enden dieselben Tiefen D1 haben können. Ebenso können der Transistorabschnitt 70 und der Diodenabschnitt 80 gleiche Mesa-Breiten WM haben.
  • 14A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 6 zeigt. Eine Anordnung von Kontaktgräben 27 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jener der Halbleitervorrichtung 100 gemäß Beispiel 1.
  • Enden in der Y-Achsenrichtung der Kontaktgräben 27 des vorliegenden Beispiels sind im Inneren von Kontaktgebieten 15 in der Draufsicht bereitgestellt. Das heißt, die Kontaktgräben 27 sind so bereitgestellt, dass sie die Innenseite der Kontaktgebiete 15 von Source-Gebieten 12 in der Draufsicht erreichen. Ebenso können die Enden in der Y-Achsenrichtung von Kontaktgräben 27 in direktem Kontakt mit den Kontaktgebieten 15 bereitgestellt sein. Die Kontaktgräben 27 des vorliegenden Beispiels können leicht externe Träger an den Enden in der Y-Achsenrichtung extrahieren. Dadurch werden Abschaltfestigkeit und Sperrverzögerungszeitfestigkeit der Halbleitervorrichtung 100 verbessert.
  • Ebenso hat ein Transistorabschnitt 70 des vorliegenden Beispiels einen Mesa-Abschnitt, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten ist, in dem kein Source-Gebiet 12 an der Vorderfläche eines Halbleitersubstrats 10 gebildet ist. Der Transistorabschnitt 70 kann jedoch einen Mesa-Abschnitt haben, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten ist, in dem ein Source-Gebiet 12 gebildet ist.
  • 14B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 6. Ein Anordnungsverfahren von Kontaktschichten 28 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jenem der Halbleitervorrichtung 100 gemäß Beispiel 1. In der Halbleitervorrichtung 100 des vorliegenden Beispiels variiert die Anordnung von Kontaktschichten 28 im Transistorabschnitt 70 von Kontaktschichten 28 im Diodenabschnitt 80.
  • Zum Beispiel hat die Halbleitervorrichtung 100 des vorliegenden Beispiels den Transistorabschnitt 70 und den Diodenabschnitt 80 mit Kontaktschichten 28. Die Kontaktschichten 28 des Diodenabschnitts 80 können an seichteren Positionen als Positionen der Kontaktschichten 28 des Transistorabschnitts 70 gebildet sein und können geringere Dotierungskonzentrationen als Dotierungskonzentrationen der Kontaktschichten 28 des Transistorabschnitts 70 haben. In diesem Fall können im Diodenabschnitt 80 die erste Spitze P1 einer Kontaktschicht 28 und ein Basisgebiet 14 in direktem Kontakt mit der Bodenfläche eines Kontaktgrabens 27 sein. Dadurch ist es möglich zu verhindern, dass übermäßige Löcher von den Kontaktgebieten 15 implantiert werden.
  • 15A ist eine Draufsicht, die ein Beispiel einer Halbleitervorrichtung 100 gemäß Beispiel 7 zeigt. Eine Anordnung von Kontaktgräben 27 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jener der Halbleitervorrichtung 100 gemäß Beispiel 2.
  • Enden in der Y-Achsenrichtung der Kontaktgräben 27 des vorliegenden Beispiels sind im Inneren von Kontaktgebieten 15 in der Draufsicht bereitgestellt. Das heißt, die Kontaktgräben 27 sind so bereitgestellt, dass sie die Innenseite der Kontaktgebiete 15 von Source-Gebieten 12 in der Draufsicht erreichen. Ebenso können die Enden in der Y-Achsenrichtung von Kontaktgräben 27 in direktem Kontakt mit den Kontaktgebieten 15 bereitgestellt sein. Die Kontaktgräben 27 des vorliegenden Beispiels können leicht externe Träger an den Enden in der Y-Achsenrichtung extrahieren. Dadurch werden Abschaltfestigkeit und Sperrverzögerungszeitfestigkeit der Halbleitervorrichtung 100 verbessert.
  • Ebenso hat ein Transistorabschnitt 70 des vorliegenden Beispiels einen Mesa-Abschnitt, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten ist, in dem kein Source-Gebiet 12 an der Vorderfläche eines Halbleitersubstrats 10 gebildet ist. Der Transistorabschnitt 70 kann jedoch einen Mesa-Abschnitt haben, der an der Seite bereitgestellt ist, die einem Diodenabschnitt 80 am nächsten ist, in dem ein Source-Gebiet 12 gebildet ist.
  • 15B zeigt ein Beispiel des Querschnitts a-a' der Halbleitervorrichtung 100 gemäß Beispiel 7. Ein Anordnungsverfahren von Kontaktschichten 28 in der Halbleitervorrichtung 100 des vorliegenden Beispiels unterscheidet sich von jenem der Halbleitervorrichtung 100 gemäß Beispiel 2. In der Halbleitervorrichtung 100 des vorliegenden Beispiels variiert eine Anordnung von Kontaktschichten 28 im Transistorabschnitt 70 von Kontaktschichten 28 im Diodenabschnitt 80.
  • Zum Beispiel hat die Halbleitervorrichtung 100 des vorliegenden Beispiels den Transistorabschnitt 70 und den Diodenabschnitt 80 mit Kontaktschichten 28. Die Kontaktschichten 28 des Diodenabschnitts 80 können an seichteren Positionen als Positionen der Kontaktschichten 28 des Transistorabschnitts 70 gebildet sein und können geringere Dotierungskonzentrationen als Dotierungskonzentrationen der Kontaktschichten 28 des Transistorabschnitts 70 haben. In diesem Fall können im Diodenabschnitt 80 die erste Spitze P1 einer Kontaktschicht 28 und ein Basisgebiet 14 in direktem Kontakt mit der Bodenfläche eines Kontaktgrabens 27 sein. Dadurch ist es möglich zu verhindern, dass übermäßige Löcher von den Kontaktgebieten 15 implantiert werden.
  • Wie oben beschrieben, wird in der Halbleitervorrichtung 100 gemäß der vorliegende Beschreibung durch Bilden der Source-Gebiete 12, Kontaktgräben 27 und Kontaktschichten 28 im Diodenabschnitt 80 eine Sperrverzögerungszeiteigenschaft des Diodenabschnitts 80 verbessert. Ebenso werden in der Halbleitervorrichtung 100 des vorliegenden Beispiels durch Bilden der Kontaktgräben 27 und Kontaktschichten 28 im Transistorabschnitt 70 Latch-Ups unterdrückt. Auf diese Weise ist es in der Halbleitervorrichtung 100 gemäß der vorliegende Beschreibung möglich, den Transistorabschnitt 70 zur Unterdrückung von Latch-Ups und den Diodenabschnitt 80 mit ausgezeichneten Sperrverzögerungszeiteigenschaften in einem gemeinsamen Prozess zu bilden.
  • Während die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der vorliegenden Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Für Fachleute auf dem Gebiet ist offensichtlich, dass verschiedene Änderungen und Verbesserungen den oben beschriebenen Ausführungsformen hinzugefügt werden können. Aus dem Umfang der Ansprüche geht auch hervor, dass Ausführungsformen, welchen solche Änderungen oder Verbesserungen hinzugefügt wurden, im technischen Umfang der Erfindung enthalten sein können.
  • Die Betriebe, Prozeduren, Schritte, Stufen oder dergleichen jedes Prozesses, der durch eine Vorrichtung und ein Verfahren durchgeführt wird, wie in den Ansprüchen, der Beschreibung oder den Zeichnungen gezeigt, kann in jeder Reihenfolge durchgeführt werden, solange die Reihenfolge nicht durch „zuvor“, „vor“ oder dergleichen angegeben ist und solange der Ausgang von einem früheren Prozess nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf mit Begriffen wie „erster“ oder „nächster“ in den Ansprüchen, Ausführungsformen oder Diagrammen beschrieben ist, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge ausgeführt werden muss.
  • Bezugszeichenliste
    • 10:
    Halbleitersubstrat;
    12:
    Source-Gebiet;
    14:
    Basisgebiet;
    15:
    Kontaktgebiet;
    16:
    Ansammlungsgebiet;
    17:
    Wannengebiet;
    18:
    Driftgebiet;
    20:
    Puffergebiet;
    22:
    Kollektorgebiet;
    24:
    Kollektorelektrode;
    26:
    Dielektrischer Zwischenschichtfilm;
    27:
    Kontaktgraben;
    28:
    Kontaktschicht;
    30:
    Dummy-Grabenabschnitt;
    32:
    Dielektrischer Film;
    34:
    Leitfähige Dummy-Abschnitte;
    40:
    Gate-Grabenabschnitt;
    42:
    Dielektrischer Film;
    44:
    Leitfähiger Gate-Abschnitt;
    50:
    Gate-Metallschicht;
    52:
    Emitterelektrode;
    55:
    Kontaktloch;
    56:
    Kontaktloch;
    57:
    Kontaktloch;
    60:
    Emitter-Grabenabschnitt;
    62:
    Dielektrischer Film;
    64:
    Leitfähiger Emitterabschnitt;
    70:
    Transistorabschnitt;
    80:
    Diodenabschnitt;
    82:
    Kathodengebiet;
    93:
    Implantationsgebiet;
    94:
    Implantationsgebiet;
    100:
    Halbleitervorrichtung;
    500:
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013065724 [0002]
    • JP 2015135954 [0002]

Claims (14)

  1. BEANSPRUCHT WIRD:
  2. RC-IGBT mit einem Transistorabschnitt und einem Diodenabschnitt, der RC-IGBT umfassend: ein Halbleitersubstrat; ein Driftgebiet einer ersten Leitfähigkeitsart, bereitgestellt auf einer oberen Oberflächenseite des Halbleitersubstrats; ein Basisgebiet einer zweiten Leitfähigkeitsart, bereitgestellt über dem Driftgebiet; ein Source-Gebiet einer ersten Leitfähigkeitsart, bereitgestellt über dem Basisgebiet; und zwei oder mehr Grabenabschnitte, bereitgestellt, so dass sie durch das Source-Gebiet und das Basisgebiet von einer oberen Endseite des Source-Gebiets hindurchgehen, wobei der Diodenabschnitt aufweist das Source-Gebiet, einen Kontaktgraben, bereitgestellt zwischen zwei benachbarten Grabenabschnitten der zwei oder mehr Grabenabschnitte auf einer oberen Oberflächenseite des Halbleitersubstrats, und eine Kontaktschicht einer zweiten Leitfähigkeitsart, bereitgestellt unter dem Kontaktgraben, deren Konzentration höher ist als eine Konzentration des Basisgebiets.
  3. RC-IGBT nach Anspruch 1, wobei ein unteres Ende der Kontaktschicht seichter positioniert ist als eine Position eines unteren Endes des Source-Gebiets.
  4. RC-IGBT nach Anspruch 1 oder 2, wobei das Source-Gebiet in direktem Kontakt mit dem Kontaktgraben im Diodenabschnitt ist.
  5. RC-IGBT nach einem der Ansprüche 1 bis 3, wobei der Transistorabschnitt aufweist einen Kontaktgraben, bereitgestellt zwischen zwei benachbarten Grabenabschnitten der zwei oder mehr Grabenabschnitte auf einer oberen Oberflächenseite des Halbleitersubstrats, und eine Kontaktschicht einer zweiten Leitfähigkeitsart, bereitgestellt unter dem Kontaktgraben des Transistorabschnitts, deren Konzentration höher ist als eine Konzentration des Basisgebiets, wobei eine Breite des Kontaktgrabens des Diodenabschnitts schmäler ist als eine Breite des Kontaktgrabens des Transistorabschnitts.
  6. RC-IGBT nach Anspruch 4, wobei der Kontaktgraben des Diodenabschnitts ein Aspektverhältnis hat, das höher ist als ein Aspektverhältnis des Kontaktgrabens des Transistorabschnitts.
  7. RC-IGBT nach Anspruch 4 oder 5, wobei ein unteres Ende des Kontaktgrabens des Diodenabschnitts tiefer positioniert ist als eine Position eines unteren Endes des Kontaktgrabens des Transistorabschnitts.
  8. RC-IGBT nach einem der Ansprüche 4 bis 6, wobei ein unteres Ende der Kontaktschicht des Diodenabschnitts seichter positioniert ist als eine Position eines unteren Endes der Kontaktschicht des Transistorabschnitts.
  9. RC-IGBT nach einem der Ansprüche 4 bis 7, wobei die Anzahl von Spitzen einer Dotierungskonzentration in der Kontaktschicht des Diodenabschnitts kleiner ist als die Anzahl von Spitzen einer Dotierungskonzentration in der Kontaktschicht des Transistorabschnitts.
  10. RC-IGBT nach einem der Ansprüche 4 bis 7, wobei eine Dotierungskonzentration der Kontaktschicht des Diodenabschnitts geringer ist als eine Dotierungskonzentration der Kontaktschicht des Transistorabschnitts.
  11. RC-IGBT nach einem der Ansprüche 1 bis 9, ferner umfassend: ein erstes Ansammlungsgebiet einer ersten Leitfähigkeitsart mit einer Dotierungskonzentration höher als eine Dotierungskonzentration des Driftgebiets; und ein zweites Ansammlungsgebiet einer ersten Leitfähigkeitsart, das an einer tieferen Position als einer Position des ersten Ansammlungsgebiets gebildet ist, dessen Dotierungskonzentration höher ist als eine Dotierungskonzentration des Driftgebiets wobei das erste Ansammlungsgebiet und das zweite Ansammlungsgebiet im Transistorabschnitt gebildet sind.
  12. RC-IGBT nach Anspruch 10, wobei das erste Ansammlungsgebiet und das zweite Ansammlungsgebiet auch im Diodenabschnitt gebildet sind.
  13. Herstellungsverfahren eines RC-IGBT mit einem Transistorabschnitt und einem Diodenabschnitt, das Verfahren umfassend: Bilden, auf einer oberen Oberflächenseite eines Halbleitersubstrats, eines Driftgebiets einer ersten Leitfähigkeitsart, eines Basisgebiet einer zweiten Leitfähigkeitsart, eines Source-Gebiet einer ersten Leitfähigkeitsart und von zwei oder mehr Grabenabschnitten, die durch das Source-Gebiet und das Basisgebiet hindurchgehen; Bilden, im Diodenabschnitt, eines Kontaktgrabens zwischen zwei Grabenabschnitten auf der oberen Oberflächenseite des Halbleitersubstrats; und Bilden, im Diodenabschnitt, einer Kontaktschicht einer zweiten Leitfähigkeitsart unter dem Kontaktgraben, deren Konzentration höher ist als eine Konzentration des Basisgebiets.
  14. Herstellungsverfahren der RC-IGBT nach Anspruch 12, ferner umfassend: Bilden, im Transistorabschnitt, eines Kontaktgraben zwischen zwei Grabenabschnitten auf der oberen Oberflächenseite des Halbleitersubstrats; und Bilden, im Transistorabschnitt, einer Kontaktschicht einer zweiten Leitfähigkeitsart unter dem Kontaktgraben wobei die Kontaktschicht des Transistorabschnitts durch Ionenimplantation in zwei Schritten gebildet wird und die Kontaktschicht des Diodenabschnitts durch Ionenimplantation in einem Schritt gebildet wird.
DE112017000727.5T 2016-09-14 2017-09-14 RC-IGBT und Herstellungsverfahren dafür Pending DE112017000727T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016180024 2016-09-14
JP2016-180024 2016-09-14
JP2017138181 2017-07-14
JP2017-138181 2017-07-14
PCT/JP2017/033363 WO2018052099A1 (ja) 2016-09-14 2017-09-14 Ｒｃ－ｉｇｂｔおよびその製造方法

Publications (1)

Publication Number Publication Date
DE112017000727T5 true DE112017000727T5 (de) 2018-10-31

Family

ID=61619179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000727.5T Pending DE112017000727T5 (de) 2016-09-14 2017-09-14 RC-IGBT und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US10629685B2 (de)
JP (1) JP6881463B2 (de)
CN (1) CN108780809B (de)
DE (1) DE112017000727T5 (de)
WO (1) WO2018052099A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
WO2019116696A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
KR102510937B1 (ko) * 2019-04-16 2023-03-15 후지 덴키 가부시키가이샤 반도체 장치 및 제조 방법
CN113053991A (zh) * 2019-12-26 2021-06-29 株洲中车时代半导体有限公司 逆导型igbt的元胞结构及逆导型igbt
US11296213B2 (en) * 2020-03-20 2022-04-05 Infineon Technologies Austria Ag Reverse-conducting igbt having a reduced forward recovery voltage
CN114503280A (zh) 2020-04-16 2022-05-13 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2022016842A (ja) 2020-07-13 2022-01-25 富士電機株式会社 半導体装置
DE112022000141T5 (de) 2021-05-19 2023-06-15 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
JPWO2023063411A1 (de) * 2021-10-15 2023-04-20
CN114899147B (zh) * 2022-07-12 2022-10-21 深圳芯能半导体技术有限公司 一种rc-igbt器件及其制备方法
KR102646516B1 (ko) * 2023-10-24 2024-03-11 주식회사 더블유알지코리아 전력 반도체 소자 및 그 제조방법
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065724A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体装置及びその製造方法
JP2015135954A (ja) 2013-12-20 2015-07-27 株式会社デンソー 半導体装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204792B2 (ja) * 1993-04-27 2001-09-04 株式会社東芝 半導体装置
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
KR100251529B1 (ko) * 1997-10-22 2000-04-15 김덕중 절연게이트 구조의 바이폴라 트랜지스터(igbt) 및 그 제조방법
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
US6645815B2 (en) * 2001-11-20 2003-11-11 General Semiconductor, Inc. Method for forming trench MOSFET device with low parasitic resistance
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
CN100521207C (zh) * 2006-01-10 2009-07-29 株式会社电装 具有igbt和二极管的半导体器件
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008160039A (ja) 2006-12-26 2008-07-10 Nec Electronics Corp 半導体装置及びその製造方法
US8125002B2 (en) * 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP5317560B2 (ja) * 2008-07-16 2013-10-16 株式会社東芝 電力用半導体装置
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
CN101452952A (zh) * 2008-10-31 2009-06-10 电子科技大学 一种沟槽绝缘栅双极型晶体管
JP2010147381A (ja) * 2008-12-22 2010-07-01 Denso Corp 半導体装置の製造方法
JP2010147380A (ja) * 2008-12-22 2010-07-01 Denso Corp 半導体装置の製造方法
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
JP2010267863A (ja) * 2009-05-15 2010-11-25 Denso Corp 半導体装置
JP5526811B2 (ja) * 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
CN101853852B (zh) * 2010-04-29 2011-08-17 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP2012059873A (ja) * 2010-09-08 2012-03-22 Renesas Electronics Corp 半導体装置
JP5556799B2 (ja) * 2011-01-12 2014-07-23 株式会社デンソー 半導体装置
JP2012174989A (ja) * 2011-02-23 2012-09-10 Toshiba Corp 半導体装置の製造方法
US9082812B2 (en) 2011-03-16 2015-07-14 Fuji Electric Co., Ltd. Semiconductor device including a counter layer, for power conversion and method of manufacturing the same
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
JP2013235891A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
JP5501539B1 (ja) * 2012-09-13 2014-05-21 パナソニック株式会社 半導体装置
JP6089818B2 (ja) * 2013-03-13 2017-03-08 三菱電機株式会社 半導体装置及びその製造方法
US9209109B2 (en) * 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
CN203553172U (zh) * 2013-08-29 2014-04-16 英飞凌科技奥地利有限公司 半导体器件
JP5719899B2 (ja) * 2013-10-07 2015-05-20 ローム株式会社 半導体装置
JP6302767B2 (ja) * 2014-06-27 2018-03-28 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6324838B2 (ja) * 2014-08-04 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5975543B2 (ja) * 2014-08-22 2016-08-23 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016063004A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065724A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体装置及びその製造方法
JP2015135954A (ja) 2013-12-20 2015-07-27 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN108780809A (zh) 2018-11-09
JP6881463B2 (ja) 2021-06-02
CN108780809B (zh) 2021-08-31
WO2018052099A1 (ja) 2018-03-22
US10629685B2 (en) 2020-04-21
US20180366548A1 (en) 2018-12-20
JPWO2018052099A1 (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112011101442B4 (de) Halbleitervorrichtung
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE202012013628U1 (de) Halbleiterbauteil
DE112012002956T5 (de) Bipolarer Transistor mit isoliertem Gate
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102016106967A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102017122634A1 (de) Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur
DE112021002169T5 (de) Halbleitervorrichtung
DE102014013947A1 (de) Halbleiterbauelement
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication