DE102016106967A1 - Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements - Google Patents

Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102016106967A1
DE102016106967A1 DE102016106967.1A DE102016106967A DE102016106967A1 DE 102016106967 A1 DE102016106967 A1 DE 102016106967A1 DE 102016106967 A DE102016106967 A DE 102016106967A DE 102016106967 A1 DE102016106967 A1 DE 102016106967A1
Authority
DE
Germany
Prior art keywords
mask layer
trench
oblique
semiconductor substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016106967.1A
Other languages
English (en)
Other versions
DE102016106967B4 (de
Inventor
Jens Peter Konrath
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016106967.1A priority Critical patent/DE102016106967B4/de
Priority to US15/486,460 priority patent/US10431681B2/en
Publication of DE102016106967A1 publication Critical patent/DE102016106967A1/de
Application granted granted Critical
Publication of DE102016106967B4 publication Critical patent/DE102016106967B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement umfasst einen Gate-Graben von zumindest einer Transistorstruktur, der sich in ein Halbleitersubstrat erstreckt. Der Gate-Graben umfasst zumindest eine Seitenwand, die einen schrägen Abschnitt aufweist, der benachbart zu einem Boden des Gate-Grabens angeordnet ist. Ein Winkel zwischen dem schrägen Abschnitt und dem Boden des Grabens liegt zwischen 110° und 160°. Eine laterale Abmessung des schrägen Abschnitts ist größer als 50 nm.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf Konzepte zum Bilden von Gräben in Halbleitersubstraten und insbesondere auf Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements.
  • Hintergrund
  • Bei der Herstellung von Leistungs-MOSFETs und IGBTs mit Inversionskanälen an Grabenwänden muss die elektrische Feldstärke an den Rändern der Gräben möglicherweise eingeschränkt werden, um das Gateoxid nicht über dessen Grenzen hinaus zu belasten. Einige Ansätze können sein, das elektrische Feld unter Verwendung von Feldplatten oder unter Verwendung zusätzlicher p-dotierter Regionen in dem Bereich der Grabenränder abzuschirmen. Diese Ansätze können jedoch aufgrund der Feldplatten zusätzliche Kapazitäten einführen (zum Beispiel können zusätzliche Kapazitäten zwischen der Feldplatte und dem Gate Ciss und/oder zwischen der Feldplatte und dem Drain Crss gebildet werden). Zusätzlich dazu können diese Ansätze zu der Bildung eines JFET-Kanals führen, was zum Beispiel zu einer Erhöhung eines Widerstandswerts zwischen dem Drain und der Source führen kann.
  • Zusammenfassung
  • Es besteht ein Bedarf zum Bereitstellen von Konzepten für Halbleiterbauelemente mit verbesserter Robustheit gegen hohe elektrische Felder.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement. Das Halbleiterbauelement umfasst einen Gate-Graben von zumindest einer Transistorstruktur, der sich in ein Halbleitersubstrat erstreckt. Der Gate-Graben umfasst zumindest eine Seitenwand, die einen schrägen Abschnitt aufweist, der benachbart zu einem Boden des Gate-Grabens angeordnet ist. Ein Winkel zwischen dem schrägen Abschnitt und dem Boden des Grabens liegt zwischen 110° und 160°. Eine laterale Abmessung des schrägen Abschnitts ist größer als 50 nm.
  • Einige Ausführungsbeispiele beziehen sich auf ein weiteres Halbleiterbauelement. Das Halbleiterbauelement umfasst einen Graben, der in einer aktiven Region eines Halbleitersubstrats gebildet ist. Der Graben umfasst zumindest eine Seitenwand, die einen schrägen Abschnitt aufweist, der benachbart zu einem Boden des Grabens angeordnet ist. Ein Winkel zwischen dem schrägen Abschnitt und dem Boden des Grabens liegt zwischen 110° und 160°. Eine laterale Abmessung des schrägen Abschnitts ist größer als 50 nm.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst das Strukturieren einer Maskenschicht, die an einem Halbleitersubstrat gebildet ist, um eine Öffnung in der Maskenschicht zu bilden. Die Öffnung umfasst einen schrägen Maskenrand. Das Verfahren umfasst ferner das Ätzen von zumindest einem Teil der Maskenschicht und des Halbleitersubstrats während desselben Ätzprozesses, um einen Graben zu bilden, der sich in das Halbleitersubstrat erstreckt. Der Graben weist eine Breite von weniger als 10 μm auf. Eine Seitenwand des Grabens, der durch den Ätzprozess gebildet wird, umfasst einen schrägen Abschnitt, basierend auf einer Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat.
  • Kurze Beschreibung der Figuren
  • Nachfolgend werden einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Figuren beschrieben, in denen
  • 1 eine schematische Darstellung eines Halbleiterbauelements zeigt;
  • 2 eine schematische Darstellung eines weiteren Halbleiterbauelements zeigt;
  • 3 eine schematische Darstellung eines Flussdiagramms eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
  • 4A bis 4C schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements zeigen; und
  • 5A bis 5D schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements durch Bilden eines ersten Grabens und eines zweiten Grabens in einer Maskenschicht zeigen.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich dementsprechend weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, werden einige Beispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Beispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” usw.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Beispiele und soll nicht begrenzend für weitere Beispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine” und „das, der, die” auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst”, „umfassend”, „aufweisen” und/oder „aufweisend” bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung jedoch einem Ausdruck eine bestimmte Bedeutung verleihen, die von einer Bedeutung abweicht, die ein Durchschnittsfachmann üblicherweise versteht, soll diese Bedeutung in dem spezifischen Kontext berücksichtigt werden, in dem diese Definition hierin gegeben ist.
  • 1 zeigt eine schematische Darstellung eines Querschnitts eines Halbleiterbauelements 100.
  • Das Halbleiterbauelement 100 umfasst einen Gate-Graben 101 von zumindest einer Transistorstruktur, der sich in einem Halbleitersubstrat 102 erstreckt. Der Gate-Graben 101 umfasst zumindest eine Seitenwand 103, die einen schrägen Abschnitt 104 umfasst, der benachbart zu einem Boden 105 des Gate-Grabens 101 angeordnet ist. Ein Winkel a zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Gate-Grabens 101 liegt zwischen 110° und 160°. Eine laterale Abmessung b1 des schrägen Abschnitts 104 ist größer als 50 nm.
  • Da der Winkel zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Gate-Grabens 101 zwischen 110° und 160° liegt, und die laterale Abmessung des schrägen Abschnitts 105 größer ist als 50 nm, kann eine elektrische Feldstärke an dem Gate-Graben reduziert werden. Zum Beispiel können Spitzen des elektrischen Feldes und/oder Schwächen des Gate-Oxids an den Rändern des Gate-Grabens reduziert werden. Somit kann z. B. verhindert werden, dass ein Gate-Oxid, das in dem Gate-Graben gebildet wird, über seine Grenzen hinaus beansprucht wird. Somit kann das Halbleiterbauelement 100 zum Beispiel robuster gegen hohe elektrische Felder sein.
  • Der Winkel a zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Gate-Grabens 101 kann zum Beispiel ein Winkel zwischen einer ungefähren Ausgleichslinie des schrägen Abschnitts 104 und dem Boden 105 des Gate-Grabens 101 sein (oder zum Beispiel eine ungefähre Ausgleichslinie des Bodens 105 des Gate-Grabens 101). Der Winkel a zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Gate-Grabens 101 liegt zum Beispiel zwischen 110° und 160° (oder zum Beispiel zwischen 120° und 150° oder zum Beispiel zwischen 130° und 140°).
  • Die ungefähre Ausgleichslinie des schrägen Abschnitts 104 kann eine Linie mit bestem Ausgleich oder eine Ausgleichslinie basierend auf der Oberflächenrauigkeit der Oberfläche des schrägen Abschnitts 104 in einem Querschnitt des Gate-Grabens 101 sein. Zum Beispiel kann die ungefähre Ausgleichslinie des schrägen Abschnitts 104 z. B. eine Linie des besten Ausgleichs oder eine Ausgleichslinie bestimmt durch das Verfahren von kleinsten Quadraten basierend auf Variationen oder Abweichungen von (oder entlang) der Oberfläche des schrägen Abschnitts 104 sein.
  • Der schräge Abschnitt 104 kann eine im Wesentlichen planare (oder zum Beispiel gerade) oder flache Oberfläche sein, unter Vernachlässigung einer Oberflächenrauigkeit, die z. B. durch Prozesse zum Bilden des Gate-Grabens verursacht wird. Zum Beispiel kann eine maximale Abweichung der Oberfläche des schrägen Abschnitts 104 (über mehr als 95%, oder zum Beispiel über mehr 99%, oder zum Beispiel über den gesamten schrägen Abschnitt 104) von der ungefähren Ausgleichslinie des schrägen Abschnitts 104 weniger sein als zum Beispiel 5 nm (oder zum Beispiel weniger als 3 nm, oder zum Beispiel weniger als 1 nm).
  • Die ungefähre Ausgleichslinie des Bodens 105 des Gate-Grabens 101 kann eine Linie des besten Ausgleichs oder eine Ausgleichslinie basierend auf der Oberflächenrauigkeit des Bodens 104 des Gate-Grabens 101 in dem Querschnitt des Gate-Grabens 101 sein. Zum Beispiel kann die ungefähre Ausgleichslinie des schrägen Abschnitts eine Linie des besten Ausgleichs oder eine Ausgleichslinie z. B. bestimmt durch das Verfahren kleinster Quadrate basierend auf Abweichungen oder Variationen einer Oberfläche des Bodens 104 des Gate-Grabens 101 sein. Die ungefähre Ausgleichslinie des Bodens 105 des Gate-Grabens 101 kann z. B. im Wesentlichen parallel zu der ersten lateralen Oberfläche des Halbleitersubstrats 102 sein. Zum Beispiel kann die ungefähre Ausgleichslinie des Bodens 105 des Gate-Grabens 101 von der lateralen Richtung der ersten lateralen Oberfläche des Halbleitersubstrats 102 z. B. um einen Winkel von zwischen 0° und 10° (oder zum Beispiel zwischen 0° und 5°, oder zum Beispiel zwischen 0° und 1°) abweichen.
  • Der Boden 105 des Gate-Grabens 101 kann eine im Wesentlichen planare (oder zum Beispiel gerade) oder flache Oberfläche aufweisen, unter Vernachlässigung einer Oberflächenrauigkeit, die zum Beispiel durch Prozesse zum Bilden des Gate-Grabens 101 verursacht wird. Zum Beispiel kann eine maximale Abweichung der Oberfläche des Bodens 105 von dem Gate-Graben 101 (über mehr 95%, oder zum Beispiel über mehr als 99%, oder zum Beispiel über den Boden 105 des Gate-Grabens) von der ungefähren Ausgleichslinie des Bodens des Gate-Grabens 101 z. B. weniger als 5 nm sein (oder zum Beispiel weniger als 3 nm, oder zum Beispiel weniger als 1 nm).
  • Eine minimale Schrägenabmessung bb des schrägen Abschnitts 104 (in einem Querschnitt des Halbleitersubstrats senkrecht (oder orthogonal) zu der Länge des Gate-Grabens) kann eine kleinste Distanz gemessen zwischen einem ersten Rand des schrägen Abschnitts 104 und einem zweiten Rand des schrägen Abschnitts 104 in einer Richtung parallel zu der Oberfläche des schrägen Abschnitts 104 sein (oder zum Beispiel in einer Richtung parallel zu der ungefähren Ausgleichslinie des schrägen Abschnitts 104). Der erste Rand des schrägen Abschnitts 104 kann ein Punkt des schrägen Abschnitts 104 sein, der an dem Boden 105 des Gate-Grabens 101 angeordnet ist (oder kann zum Beispiel ein Boden oder tiefster Punkt des schrägen Abschnitts 104 sein oder kann zum Beispiel ein Punkt des schrägen Abschnitts 104 weiter entfernt von der ersten lateralen Oberfläche des Halbleitersubstrats 102 sein). Der zweite Rand des schrägen Abschnitts 104 kann ein Punkt des schrägen Abschnitts 104 sein, der an der ersten lateralen Oberfläche des Halbleitersubstrats angeordnet ist (oder kann zum Beispiel ein oberer oder höchster Punkt des schrägen Abschnitts 104 sein oder kann zum Beispiel ein Punkt des schrägen Abschnitts 104 am Nächsten zu der ersten lateralen Oberfläche des Halbleitersubstrats 102 sein).
  • Der schräge Abschnitt 104 der Seitenwand 103 kann eine laterale Länge aufweisen, die sich in der ersten lateralen Richtung L1 erstreckt oder zum Beispiel orthogonal zu der schematischen Querschnittdarstellung, die in 1 gezeigt ist. Der schräge Abschnitt 104 der Seitenwand 103 kann ferner eine laterale Breite (zum Beispiel eine minimale laterale Abmessung) b1 aufweisen, die sich in der zweiten lateralen Richtung L2 orthogonal zu der ersten lateralen Richtung L1 parallel zu der ersten lateralen Oberfläche des Halbleitersubstrats 102 erstreckt.
  • Die laterale Breite oder zum Beispiel die minimale (oder kleinste) laterale Abmessung b1 des schrägen Abschnitts 104 kann die Distanz zwischen einem ersten Rand des schrägen Abschnitts 104 und einem zweiten Rand des schrägen Abschnitts 104 gemessen in einer Richtung im Wesentlichen parallel zu der ersten lateralen Oberfläche des Halbleitersubstrats 102 sein (zum Beispiel in der zweiten lateralen Richtung L2). Die laterale Breite b1 des schrägen Abschnitts 104 ist z. B. größer als 50 nm (oder zum Beispiel größer als 100 nm oder zum Beispiel größer als 200 nm) über mehr als 95%, oder zum Beispiel mehr als 99% der lateralen Länge des Gate-Grabens. Zum Beispiel kann die laterale Breite b1 des schrägen Abschnitts 104 zwischen 50 nm und 1 μm liegen (oder zum Beispiel zwischen 50 nm und 600 nm, oder zum Beispiel zwischen 50 nm und 300 nm, oder zum Beispiel zwischen 100 nm und 200 nm).
  • Der schräge Abschnitt 104 der Seitenwand 103 kann sich in der ersten lateralen Richtung L1 weiter erstrecken als zum Beispiel in der orthogonalen zweiten lateralen Richtung L2. Zum Beispiel kann die laterale Länge des schrägen Abschnitts 104 mehr als 10× (oder mehr als 50× oder mehr als 100×) größer sein als z. B. die laterale Breite (in der zweiten lateralen Richtung L2) des schrägen Abschnitts 104.
  • Die minimale (oder kleinste) vertikale Abmessung bv des schrägen Abschnitts 104 kann die Distanz zwischen dem ersten Rand des schrägen Abschnitts 104 und dem zweiten Rand des schrägen Abschnitts 104 gemessen in einer Richtung im Wesentlichen senkrecht (oder orthogonal) zu der ersten lateralen Oberfläche des Halbleitersubstrats 102 sein (zum Beispiel in der vertikalen Richtung).
  • Die schräge Abmessung bb des schrägen Abschnitts 104 kann sich auf die vertikale Abmessung des schrägen Abschnitts 104 und die laterale Breite des schrägen Abschnitts 104 gemäß dem Satz des Pythagoras betreffend Dreiecke beziehen. Zum Beispiel kann die schräge Abmessung des schrägen Abschnitts 104 die Hypotenuse eines imaginären Dreiecks mit einer Höhe z. B. gleich der vertikalen Abmessung des schrägen Abschnitts 104 und einer Basislänge gleich der lateralen Breite des schrägen Abschnitts 104 sein.
  • Optional kann sich der schräge Abschnitt 104 der zumindest einen Seitenwand 103 z. B. von dem Boden des Gate-Grabens 101 zu einer ersten lateralen Oberfläche des Halbleitersubstrats 102 zum Beispiel erstrecken. Zum Beispiel kann der schräge Abschnitt 104 einer Seitenwand 103 z. B. die vollständige (oder gesamte) Seitenwand 103 zum Beispiel sein (oder umfassen). Zum Beispiel kann die vertikale Abmessung (oder Höhe) des schrägen Abschnitts 104 zum Beispiel gleich einer maximalen (oder größten) Tiefe des Gate-Grabens sein.
  • Alternativ kann die minimale (oder kleinste) vertikale Abmessung (oder Höhe) bv des schrägen Abschnitts der zumindest einen Seitenwand 103 kleiner sein als 50% (oder zum Beispiel kleiner als 40%, oder zum Beispiel kleiner als 30%) der maximalen Tiefe des Gate-Grabens 101. Zum Beispiel kann sich der schräge Abschnitt der zumindest einen Seitenwand 103 von dem Boden 105 des Gate-Grabens zu einer vertikalen Abmessung von weniger als 50% (oder zum Beispiel weniger als 40%, oder zum Beispiel weniger als 30%) der maximalen Tiefe des Gate-Grabens erstrecken.
  • Die maximale Tiefe des Gate-Grabens kann die größte Distanz zwischen einem Oberflächenniveau der ersten lateralen Oberfläche des Halbleitersubstrats 102 und einem Boden 105 des Gate-Grabens 101 gemessen in einer Richtung zum Beispiel im Wesentlichen orthogonal zu der ersten lateralen Oberfläche des Halbleitersubstrats sein. Eine maximale Tiefe des Gate-Grabens kann weniger sein als 10 μm (oder zum Beispiel weniger als 8 μm, oder zum Beispiel weniger als 5 μm).
  • Die zumindest eine Seitenwand 103 kann einen (im Wesentlichen) vertikalen Abschnitt umfassen, der zwischen der ersten lateralen Oberfläche des Halbleitersubstrats 102 und dem schrägen Abschnitt 104 der zumindest einen Seitenwand 103 angeordnet ist. Ein Winkel zwischen dem vertikalen Abschnitt der zumindest einen Seitenwand 103 und der ersten lateralen Oberfläche des Halbleitersubstrats kann zwischen 80° und 100° (oder zum Beispiel zwischen 85° und 95°, oder zum Beispiel zwischen 89° und 91° liegen, oder kann zum Beispiel 90° sein).
  • Optional oder zusätzlich kann die laterale Breite b1 des schrägen Abschnitts 104 der zumindest einen Seitenwand 103 weniger sein als 50% (oder zum Beispiel weniger als 40%, oder zum Beispiel weniger als 30%) einer lateralen Breite (zum Beispiel Grabenbreite) des Gate-Grabens 101 an der ersten lateralen Oberfläche des Halbleitersubstrats.
  • Die laterale Breite des Gate-Grabens 101 an der ersten lateralen Oberfläche des Halbleitersubstrats 102 kann eine Distanz zwischen einer ersten Seitenwand des Gate-Grabens 101 und einer zweiten gegenüberliegenden Seitenwand des Gate-Grabens 101 an der ersten lateralen Oberfläche des Halbleitersubstrats gemessen in einer Richtung im Wesentlichen parallel zu der ersten lateralen Oberfläche des Halbleitersubstrats 102 sein (zum Beispiel in der zweiten lateralen Richtung). Zum Beispiel kann die Breite des Gate-Grabens die minimale laterale Abmessung des Gate-Grabens 101 an der ersten lateralen Oberfläche des Halbleitersubstrats 102 gemessen in einer Richtung im Wesentlichen parallel zu der ersten lateralen Oberfläche des Halbleitersubstrats 102 sein (zum Beispiel in der zweiten lateralen Richtung).
  • Die laterale Breite des Gate-Grabens 101 an der ersten lateralen Oberfläche des Halbleitersubstrats 102 kann kleiner sein als zum Beispiel 10 μm (oder zum Beispiel kleiner als 8 μm, oder zum Beispiel kleiner als 5 μm, oder zum Beispiel kleiner als 4 μm, oder zum Beispiel kleiner als 3 μm).
  • Der Gate-Graben 101 kann die erste Seitenwand 103 umfassen, die den schrägen Abschnitt aufweist, der benachbart zu (zum Beispiel direkt benachbart zu, oder zum Beispiel direkt angrenzend an, oder zum Beispiel direkt verbunden mit) dem Boden 105 des Gate-Grabens 101 angeordnet ist.
  • Der Gate-Graben 101 kann eine gegenüberliegende zweite Seitenwand umfassen. Die zweite Seitenwand kann sich im Wesentlichen vertikal von einer Oberfläche des Halbleitersubstrats 102 zu einem Boden 105 des Gate-Grabens 101 erstrecken. Zum Beispiel kann ein Winkel zwischen der im Wesentlichen vertikalen zweiten Seitenwand und der ersten lateralen Oberfläche des Halbleitersubstrats 102 zwischen 80° und 100° liegen (oder zum Beispiel zwischen 85° und 95°, oder zum Beispiel zwischen 89° und 91°, oder kann zum Beispiel 90° sein). Zum Beispiel umfasst nur eine Seitenwand (zum Beispiel die erste Seitenwand 103) des Gate-Grabens 102 einen schrägen Abschnitt 104, der benachbart zu dem Boden 105 des Gate-Grabens 101 angeordnet ist. Zum Beispiel umfasst die vertikale zweite Seitenwand keinen schrägen Abschnitt. Zum Beispiel kann sich mehr als 90% (oder zum Beispiel mehr als 95%, oder zum Beispiel mehr als 99%) der vertikalen Seitenwand zum Beispiel vertikal erstrecken.
  • Optional oder alternativ kann die zweite Seitenwand (anstelle eine vertikale Seitenwand zu sein) einen schrägen Abschnitt umfassen, der benachbart zu (zum Beispiel direkt benachbart zu oder zum Beispiel direkt angrenzend an oder zum Beispiel direkt verbunden mit) dem Boden 105 des Gate-Grabens 101 ist. Zum Beispiel kann der schräge Abschnitt der zweiten Seitenwand identisch sein (kann zum Beispiel ein oder mehrere oder alle der Merkmale des schrägen Abschnitts der ersten Seitenwand umfassen). Zusätzlich dazu kann der schräge Abschnitt der zweiten Seitenwand symmetrisch gegenüberliegend zu dem schrägen Abschnitt der ersten Seitenwand um eine Mittellinie oder Symmetrieebene sein, die sich z. B. senkrecht durch die Mitte der lateralen Breite des Gate-Grabens 101 erstreckt.
  • Das zu bildende Halbleiterbauelement kann ein Metalloxidhalbleiter-Feldeffekttransistor-(MOSFET-)Bauelement, ein Bauelement eines Bipolartransistors mit isoliertem Gate (IGBT; insulated gate bipolar transistor) oder ein Metalloxidhalbleiter-(MOS-; metal oxide semiconductor) Gatedioden-(MGD; gate diode)-Transistorbauelement sein. Zum Beispiel kann die zumindest eine Transistorstruktur zumindest eine MOSFET-Transistorstruktur, zumindest eine IGBT-Transistorstruktur oder zum Beispiel zumindest eine MGD-Transistorstruktur sein.
  • Jede MOSFET-Struktur oder IGBT-Struktur kann eine Source- oder Emitter-Region mit einem ersten Leitfähigkeitstyp (zum Beispiel n+ dotiert), eine Body-Region mit einem zweiten Leitfähigkeitstyp (zum Beispiel p-Typ dotiert) und zum Beispiel eine Drift-Region (zum Beispiel n-Typ dotiert) umfassen. Zumindest die Body-Region der Transistorstruktur kann benachbart zum Beispiel zu dem Gate-Graben 101 angeordnet sein. Jede MGD-Transistorstruktur kann eine Anodenregion oder eine Kathodenregion umfassen, die benachbart zu dem Gate-Graben 101 angeordnet ist.
  • Das Halbleiterbauelement 100 kann eine Gate-Isolationsschicht und eine Gate-Elektrode umfassen, die in dem Gate-Graben 101 angeordnet sind. Die Gate-Isolationsschicht kann auf der ersten Seitenwand (zum Beispiel auf dem schrägen Abschnitt 104 und/oder auf dem vertikalen Abschnitt) und auf der zweiten Seitenwand des Gate-Grabens 101 und/oder zum Beispiel an dem Boden des Gate-Grabens 101 gebildet sein. Die Gate-Isolationsschicht kann zum Beispiel zwischen der Gate-Elektrode und einer Seitenwand des Gate-Grabens 101 des Halbleitersubstrats 102 angeordnet sein.
  • Optional, falls nur eine Seitenwand 103 des Gate-Grabens 102 einen schrägen Abschnitt 104 umfasst, kann eine Body-Region einer Transistorstruktur (die steuerbar oder schaltbar durch die Gate-Elektrode sein soll, die in dem Gate-Graben 101 angeordnet ist) in dem Halbleitersubstrat 102 benachbart zu der (ersten) Seitenwand 103 des Gate-Grabens 101 angeordnet sein, die den schrägen Abschnitt 104 aufweist. Zum Beispiel können eine Body-Region, eine Source-Region und eine Drift-Region der Transistorstruktur benachbart zu der (ersten) Seitenwand 103 angeordnet sein, die den schrägen Abschnitt 104 aufweist. Optional kann die gegenüberliegende vertikale zweite Seitenwand, die keinen schrägen Abschnitt 104 aufweist, frei von einer Transistorstruktur sein. Zum Beispiel kann keine schaltbare oder steuerbare Transistorstruktur benachbart zu der gegenüberliegenden, vertikalen zweiten Seitenwand angeordnet sein. Zum Beispiel kann keine Body-Region (und/oder zum Beispiel keine Source-Region) einer Transistorstruktur benachbart zu der gegenüberliegenden vertikalen zweiten Seitenwand angeordnet sein. Alternativ oder optional kann eine erste Transistorstruktur (zum Beispiel eine Body-Region der ersten Transistorstruktur) in dem Halbleitersubstrat benachbart zu der ersten Seitenwand 103 angeordnet sein, die den schrägen Abschnitt 104 aufweist, und eine zweite Transistorstruktur (zum Beispiel eine Body-Region der zweiten Transistorstruktur) kann in dem Halbleitersubstrat benachbart zu der gegenüberliegenden zweiten Seitenwand 103 angeordnet sein, die zum Beispiel keinen schrägen Abschnitt 104 aufweist.
  • Falls die gegenüberliegende zweite Seitenwand auch einen schrägen Abschnitt 104 umfasst, kann eine erste Transistorstruktur (zum Beispiel eine Body-Region der Transistorstruktur) in dem Halbleitersubstrat benachbart zu der ersten Seitenwand 103 angeordnet sein, die den schrägen Abschnitt aufweist, und eine zweite Transistorstruktur (zum Beispiel eine Body-Region der zweiten Transistorstruktur) kann in dem Halbleitersubstrat benachbart zu der gegenüberliegenden zweiten Seitenwand 103 angeordnet sein, die zum Beispiel den schrägen Abschnitt aufweist.
  • In dem Fall, dass die Seitenwand 103 einen im Wesentlichen vertikalen Abschnitt umfasst, der zwischen der ersten lateralen Oberfläche des Halbleitersubstrats 102 und dem schrägen Abschnitt 104 der Seitenwand angeordnet ist, kann der schräge Abschnitt 104 der Seitenwand 103 des Gate-Grabens 101 tiefer in dem Halbleitersubstrat 102 angeordnet sein als eine maximale (oder tiefste) Tiefe der Body-Region an der Seitenwand 103 des Gate-Grabens 101. Zum Beispiel kann ein Abschnitt der Body-Region benachbart zu der Seitenwand des Gate-Grabens benachbart zu dem vertikalen Abschnitt der Seitenwand 103 des Gate-Grabens 101 sein, überlappt jedoch nicht vertikal den schrägen Abschnitt der Seitenwand des Gate-Grabens. Zum Beispiel kann eine maximale Tiefe der Body-Region an der Seitenwand 103 des Gate-Grabens 101 kleiner (oder flacher) sein als z. B. eine Tiefe des schrägen Abschnitts 104 der Seitenwand 103 des Gate-Grabens 101.
  • Zusätzlich oder optional kann der schräge Abschnitt 104 der Seitenwand 103 des Gate-Grabens 101 lateral benachbart zu einer Drift-Region des zumindest einen Transistors sein. Zum Beispiel kann sich der schräge Abschnitt 104 des Gate-Grabens 101 vertikal in die Drift-Region in Richtung der Drain- oder Kollektor-Region erstrecken, die an der zweiten lateralen Seite (Rückseitenoberfläche) des Halbleitersubstrats 102 angeordnet ist. Optional kann sich der schräge Abschnitt 104 des Gate-Grabens in die Drift-Region um mehr oder größer als 1% (oder zum Beispiel größer als 3%, oder zum Beispiel größer als 5%, oder zum Beispiel größer als 10%, oder zum Beispiel größer als 20%, oder zum Beispiel größer als 30%) einer vertikalen Abmessung der Drift-Region erstrecken. Zum Beispiel kann ein Siliziumsubstrat eine kleinere relative Grabentiefe aufweisen, da die Drift-Region sehr dick sein kann. Ein Halbleitersubstrat mit breitem Bandabstand kann eine große relative Grabentiefe aufweisen, da die Dicke der Drift-Region um eine Größenordnung kleiner sein kann als die von zum Beispiel Silizium.
  • Der Gate-Graben 101 kann einer einer Mehrzahl von Gate-Gräben 101 sein, die sich vertikal in das Halbleitersubstrat von der ersten lateralen Oberfläche (oder vorderen Oberfläche) des Halbleitersubstrats erstrecken. Die Mehrzahl der Gate-Gräben 101 kann eine vertikale Erstreckung (zum Beispiel eine vertikale Tiefe) aufweisen. Zum Beispiel kann die Mehrzahl der Gate-Gräben 101 laminare Strukturen sein oder kann die Geometrie von Wänden oder Platten aufweisen. In einem Querschnitt orthogonal zu der lateralen Länge (oder der ersten lateralen Richtung) der streifenförmigen Gate-Gräben können die streifenförmigen Gate-Gräben zum Beispiel eine Säulenform aufweisen. Die Mehrzahl der Gate-Gräben 101 kann streifenförmig sein und kann im Wesentlichen parallel zueinander (zum Beispiel unter Vernachlässigung von Herstellungstoleranzen) in dem Halbleitersubstrat angeordnet sein. Jeder Gate-Graben der Mehrzahl von Gate-Gräben 101 kann Seitenwände umfassen (zum Beispiel die erste Seitenwand und die gegenüberliegende zweite Seitenwand), die sich in das Halbleitersubstrat erstrecken, und einen Grabenboden, der die Seitenwände des Gate-Grabens verbindet.
  • Die Mehrzahl der Gate-Gräben 101 kann in einer Draufsicht des Halbleiterbauelements eine Streifenform aufweisen. Eine Streifenform kann eine Geometrie sein, die sich in einer ersten lateralen Richtung L1 wesentlich weiter erstreckt als in einer orthogonalen zweiten lateralen Richtung L2. Zum Beispiel kann jeder Gate-Graben der Mehrzahl von Gate-Gräben z. B. eine laterale Länge (in der ersten lateralen Richtung L1) von mehr als 10× (oder mehr als 50× oder mehr 100×) einer minimalen lateralen Breite (in der zweiten lateralen Richtung L2) des Gate-Grabens aufweisen. Die laterale Länge des Gate-Grabens 101 kann die größte laterale Abmessung oder größte Erstreckung entlang (oder parallel zu) einer lateralen Oberfläche des Halbleitersubstrats sein. Die laterale Breite des Gate-Grabens an der ersten lateralen Oberfläche des Halbleitersubstrats kann eine minimale laterale Abmessung des Gate-Grabens an der ersten lateralen Oberfläche des Halbleitersubstrats sein, die sich entlang (oder parallel zu) der Oberfläche des Halbleitersubstrats erstreckt. Die laterale Breite von jedem Gate-Graben an der ersten lateralen Oberfläche des Halbleitersubstrats kann die gleiche sein oder kann um weniger als +/–5% (oder zum Beispiel weniger als +/–2%, oder zum Beispiel weniger als +/–1%) über mehr als 95%, oder zum Beispiel mehr als 99% der lateralen Länge des Gate-Grabens variieren.
  • Alle Gate-Gräben der Mehrzahl von Gate-Gräben 101 können zum Beispiel dieselbe laterale Länge und/oder dieselbe laterale Breite an der ersten lateralen Oberfläche des Halbleitersubstrats aufweisen. Alternativ können die laterale Länge und/oder die laterale Breite der Mehrzahl von Gate-Gräben zumindest teilweise voneinander abweichen. Optional können alle Gate-Gräben der Mehrzahl von Gate-Gräben 101 z. B. identische Geometrien und/oder laterale Abmessungen aufweisen.
  • Die vertikale Erstreckung (oder Tiefe) der Mehrzahl von Gate-Gräben kann zum Beispiel kleiner sein (oder zum Beispiel kürzer sein) als die laterale Länge jedes Gate-Grabens der Mehrzahl von Gate-Gräben. Zum Beispiel kann die minimale (oder kleinste) vertikale Erstreckung der Mehrzahl von Gate-Gräben (oder von jedem Gate-Graben) von der ersten lateralen Oberfläche des Halbleitersubstrats in das Halbleitersubstrat mehr als 1 μm sein (oder zum Beispiel mehr als 5 μm, oder zum Beispiel mehr als 10 μm oder zum Beispiel mehr als 20 μm).
  • Das Halbleitersubstrat kann ein Siliziumsubstrat sein oder kann ein Halbleitersubstrat mit breitem Bandabstand mit einem Bandabstand größer als dem Bandabstand von Silizium (1,1 eV) sein. Zum Beispiel kann das Halbleitersubstrat ein auf Siliziumcarbid (SiC) basierendes Halbleitersubstrat, oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat, oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrat sein. Das Halbleitersubstrat kann ein Halbleiter-Wafer oder ein Halbleiterchip sein.
  • Das herzustellende Halbleiterbauelement kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (zum Beispiel Transistorstruktur oder Diodenstruktur) des Leistungshalbleiterbauelements kann z. B. eine Durchbruchspannung oder Sperrspannung von mehr als 10 V (zum Beispiel eine Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (zum Beispiel eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr 500 V (zum Beispiel eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (zum Beispiel eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Falls das Halbleiterbauelement eine MOSFET-Transistorstruktur oder eine IGBT-Transistorstruktur umfasst, kann jede MOSFET- oder IGBT-Transistorstruktur eine Source- oder Emitter-Region mit einem ersten Leitfähigkeitstyp (zum Beispiel n+ oder n++ dotiert), eine Body-Region mit einem zweiten Leitfähigkeitstyp (zum Beispiel p-Typ dotiert) und eine Drift-Region (zum Beispiel n-Typ dotiert) umfassen.
  • Falls das Halbleiterbauelement eine MOSFET-Transistorstruktur umfasst, kann eine Drift-Region der MOSFET-Transistorstruktur zwischen einer Body-Region der MOSFET-Transistorstruktur und einer Drain-Region der MOSFET-Transistorstruktur angeordnet sein, die an einer zweiten lateralen Seite (zum Beispiel einer Rückseitenoberfläche) des Halbleitersubstrats angeordnet ist. Die Drain-Region der MOSFET-Transistorstruktur kann zum Beispiel den ersten Leitfähigkeitstyp aufweisen (zum Beispiel n+ oder n++ dotiert).
  • Falls das Halbleiterbauelement eine IGBT-Transistorstruktur umfasst, kann die Drift-Region der IGBT-Transistorstruktur zwischen einer Body-Region der IGBT-Transistorstruktur und einer Kollektorregion der IGBT-Transistorstruktur angeordnet sein, angeordnet an der zweiten lateralen Seite (zum Beispiel einer Rückseitenoberfläche) des Halbleitersubstrats. Die zweite Kollektorregion der IGBT-Transistorstruktur kann den zweiten Leitfähigkeitstyp aufweisen (zum Beispiel p+ dotiert). Optional kann eine hochdotierte Feldstoppregion, die den ersten Leitfähigkeitstyp aufweist (zum Beispiel n+ dotiert), zwischen der Drift-Region und der zweiten Emitter/Kollektor-Region der IGBT-Transistorstruktur angeordnet sein.
  • Die erste laterale Oberfläche oder Vorderoberfläche des Halbleitersubstrats kann eine Oberfläche des Halbleitersubstrats in Richtung von Metallschichten, Isolationsschichten und/oder Passivierungsschichten auf der Oberfläche des Substrats oder einer Oberfläche von einer dieser Schichten sein. Zum Beispiel kann eine Halbleitersubstratvorderseite die Seite sein, an der aktive Elemente des Chips gebildet sind. Zum Beispiel kann bei einem Leistungshalbleiterchip eine Chipfrontseite eine Seite des Chips sein, an der eine Source-Region und eine Gate-Region gebildet sein, und eine Chip-Rückseite kann eine Seite des Chips sein, an der eine Drain-Region gebildet ist. Zum Beispiel können mehr komplexe Strukturen an der Chip-Vorderseite als an der Chip-Rückseite angeordnet sein.
  • Eine laterale Oberfläche des Halbleitersubstrats kann eine im Wesentlichen ebene Ebene (zum Beispiel unter Vernachlässigung von Unebenheiten des Halbleitersubstrats aufgrund des Herstellungsprozesses und von Gräben) sein. Zum Beispiel kann die laterale Abmessung der lateralen Oberfläche des Halbleitersubstrats mehr als 100 Mal größer sein (oder mehr als 1000 Mal oder mehr als 10000 Mal) als eine maximale Höhe von Strukturen auf der Hauptoberfläche. Im Vergleich zu einem im Wesentlichen vertikalen Rand (der zum Beispiel aus dem Separieren des Substrats des Chips von anderen resultiert) des Halbleitersubstrats kann die laterale Oberfläche eine im Wesentlichen horizontale Oberfläche sein, die sich lateral erstreckt. Die laterale Abmessung der lateralen Oberfläche des Halbleitersubstrats 102 kann z. B. mehr als 100 Mal größer sein (oder mehr als 1000 Mal oder mehr als 10000 Mal) als ein im Wesentlichen vertikaler Rand des Halbleitersubstrats.
  • Die erste laterale Richtung kann zum Beispiel eine Richtung im Wesentlichen parallel zu einer lateralen Oberfläche des Halbleitersubstrats sein. Die zweite laterale Richtung kann zum Beispiel eine Richtung im Wesentlichen parallel zu der lateralen Oberfläche des Halbleitersubstrats und z. B. orthogonal (oder senkrecht) zu der ersten lateralen Richtung sein. Eine vertikale Richtung kann z. B. eine Richtung orthogonal (oder senkrecht) zu der lateralen Oberfläche des Halbleitersubstrats sein.
  • Eine Region, die den ersten Leitfähigkeitstyp aufweist, kann eine p-dotierte Region (zum Beispiel verursacht durch Einlagern von Aluminiumionen, Galliumionen oder Borionen) oder eine n-dotierte Region (zum Beispiel verursacht durch Einlagern von Phosphorionen, Antimonionen oder Arsenionen) sein. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-dotierte Region oder p-dotierte Region an. Anders ausgedrückt kann der erste Leitfähigkeitstyp eine p-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine n-Dotierung anzeigen oder umgekehrt.
  • 2 zeigt eine schematische Darstellung eines Halbleiterbauelements 200.
  • Das Halbleiterbauelement 200 umfasst einen Graben 201, der in einer aktiven Region 211 eines Halbleitersubstrats 102 gebildet ist. Der Graben 201 umfasst zumindest eine Seitenwand 103, die einen schrägen Abschnitt 104 umfasst, der benachbart zu einem Boden 105 des Grabens 201 angeordnet ist. Ein Winkel a zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Grabens 201 liegt zwischen 110° und 160°. Eine laterale Abmessung b1 des schrägen Abschnitts 104 ist größer als 50 nm.
  • Da der Winkel zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Grabens 201 zwischen 110° und 160° liegt, und die laterale Abmessung des schrägen Abschnitts 105 größer ist als 50 nm, kann eine elektrische Feldstärke an dem Graben reduziert werden. Zum Beispiel können Spitzen des elektrischen Feldes und/oder Schwächen einer Isolationsschicht (zum Beispiel einer Gate-Isolationsschicht oder eines Gate-Oxids) an Rändern des Grabens reduziert werden. Somit kann das Halbleiterbauelement 200 zum Beispiel robuster gegen hohe elektrische Felder sein.
  • Die aktive Region 211 des Halbleitersubstrats 102 kann eine Region oder ein Abschnitt des Halbleitersubstrats 102 sein, durch die z. B. mehr als 80% (oder zum Beispiel mehr als 90%, oder zum Beispiel mehr als 95%) des elektrischen Stroms des Halbleiterbauelements fließt. Zum Beispiel kann die aktive Region 211 eine Region oder ein Abschnitt des Halbleitersubstrats 102 sein, in der zum Beispiel zumindest eine elektrische Struktur, zumindest eine (oder zum Beispiel eine Mehrzahl von) Transistorstruktur und/oder zumindest eine (oder zum Beispiel eine Mehrzahl von) Diodenstruktur gebildet ist. In einer Draufsicht des Halbleiterbauelements kann die aktive Region 211 lateral von einer Randabschlussregion (oder zum Beispiel einer Randregion) des Halbleitersubstrats 102 umgeben sein (oder lateral umringt sein), in der zum Beispiel eine oder mehrere Feldplatten gebildet sind.
  • Der Graben 201 (oder einer oder mehrere Gräben 201, oder mehrere Gräben 201) kann z. B. gesamt (oder vollständig) innerhalb der aktiven Region 211 des Halbleitersubstrats gebildet sein. Zum Beispiel kann der Graben 201 in der aktiven Region 211 des Halbleitersubstrats 102 zumindest 500 nm (oder zum Beispiel zumindest 1 μm, oder zum Beispiel zumindest 2 μm) weg (oder entfernt) von einer Randabschlussregion des Halbleitersubstrats 102 angeordnet sein.
  • Der schräge Abschnitt 104 kann eine im Wesentlichen planare (oder zum Beispiel gerade) oder flache Oberfläche aufweisen, unter Vernachlässigung einer Oberflächenrauigkeit, die durch zum Beispiel Prozesse zum Bilden des Gate-Grabens 101 verursacht wird. Zum Beispiel kann eine maximale Abweichung der Oberfläche des schrägen Abschnitts 104 (über mehr als 95%, oder zum Beispiel über mehr als 99%, oder zum Beispiel über den gesamten schrägen Abschnitt 104) von einer ungefähren Ausgleichslinie des schrägen Abschnitts 104 zum Beispiel weniger sein als 5 nm (oder zum Beispiel weniger als 3 nm, oder zum Beispiel weniger als 1 nm).
  • Die ungefähre Ausgleichslinie des schrägen Abschnitts 104 kann eine Linie des besten Ausgleichs oder eine Ausgleichslinie basierend auf der Oberflächenrauhigkeit der Oberfläche des schrägen Abschnitts 104 sein. Zum Beispiel kann die ungefähre Ausgleichslinie des schrägen Abschnitts 104 eine Linie des besten Ausgleichs oder eine Ausgleichslinie bestimmt durch das Verfahren kleinster Quadrate basierend auf Variationen oder Abweichungen von (oder entlang) der Oberfläche des schrägen Abschnitts 104 sein.
  • Der Winkel a zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Gate-Grabens 101 liegt z. B. zwischen 110° und 160° (oder zum Beispiel zwischen 120° und 150°, oder zum Beispiel zwischen 130° und 140°). Der Winkel a zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Gate-Grabens 101 kann ein Winkel zwischen einer ungefähren Ausgleichslinie des schrägen Abschnitts 104 und dem Boden 105 des Gate-Grabens 101 sein (oder zum Beispiel eine ungefähre Ausgleichslinie des Bodens 105 des Gate-Grabens 101).
  • Die laterale Breite b1 des schrägen Abschnitts 104 ist größer als 50 nm (oder zum Beispiel größer als 100 nm, oder zum Beispiel größer als 200 nm) über mehr als 95%, oder zum Beispiel mehr als 99% der lateralen Länge des Gate-Grabens. Zum Beispiel kann die laterale Breite b1 des schrägen Abschnitts 104 zwischen 50 nm und 1 μm liegen (oder zum Beispiel zwischen 50 nm und 600 nm, oder zum Beispiel zwischen 50 nm und 300 nm, oder zum Beispiel zwischen 100 nm und 200 nm).
  • Die minimale (oder kleinste) vertikale Abmessung (oder Höhe) bv des schrägen Abschnitts der zumindest einen Seitenwand kann weniger sein als 50% (oder zum Beispiel weniger als 40%, oder zum Beispiel weniger als 30%) der maximalen Tiefe des Gate-Grabens 101. Eine maximale Tiefe des Gate-Grabens kann kleiner sein als 10 μm (oder zum Beispiel kleiner als 8 μm, oder zum Beispiel kleiner als 5 μm).
  • Der Graben 201 kann ein Graben von zumindest einer elektrischen Struktur sein, die in der aktiven Region 211 des Halbleitersubstrats gebildet ist. Zum Beispiel kann der Graben 201 ein Gate-Graben von zumindest einer Transistorstruktur oder zumindest einer Diodenstruktur sein, die zum Beispiel in der aktiven Region 211 des Halbleitersubstrats 102 gebildet ist.
  • Der Graben 201 kann ein oder mehrere oder alle der Merkmale umfassen, die zum Beispiel in Verbindung mit dem Gate-Graben von 1 beschrieben sind.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 2 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (zum Beispiel 1) oder nachfolgend (zum Beispiel 3 bis 5D) beschriebenen Ausführungsbeispiele erwähnt werden.
  • 3 zeigt eine schematische Darstellung eines Flussdiagramms eines Verfahrens 300 zum Bilden eines Halbleiterbauelements.
  • Das Verfahren 300 umfasst das Strukturieren 310 einer Maskenschicht, die an einem Halbleitersubstrat gebildet ist, um eine Öffnung in der Maskenschicht zu bilden. Die Öffnung umfasst einen schrägen Maskenrand. Das Verfahren 300 umfasst ferner das Ätzen 320 von zumindest einem Teil der Maskenschicht und des Halbleitersubstrats während desselben Ätzprozesses, um einen Graben zu bilden, der sich in das Halbleitersubstrat erstreckt. Der Graben weist eine Breite von weniger als 10 μm auf. Eine Seitenwand des Grabens, der durch den Ätzprozess gebildet wird, umfasst einen schrägen Abschnitt basierend auf einer Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat.
  • Da eine Seitenwand des Grabens, der durch den Ätzprozess gebildet wird, einen schrägen Abschnitt basierend auf einer Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat aufweist, kann zum Beispiel eine elektrische Feldstärke an dem Graben des zu bildenden Halbleiterbauelements reduziert werden. Zum Beispiel können Spitzen des elektrischen Feldes und/oder Schwächen einer Isolationsschicht (zum Beispiel einer Gate-Isolationsschicht oder Gate-Oxids) an Rändern des Grabens reduziert werden. Somit kann das Halbleiterbauelement, das gebildet werden soll, robuster zum Beispiel gegen hohe elektrische Felder sein.
  • Das Verfahren 300 kann das Bilden (zum Beispiel Abscheiden) der Maskenschicht auf einer ersten lateralen Oberfläche des Halbleitersubstrats umfassen. Die Maskenschicht kann zum Beispiel eine Hartmaskenschicht sein. Zum Beispiel kann die Maskenschicht eine Siliziumdioxidschicht, eine Siliziumnitridschicht, eine Bor-Phosphorsilikatglasschicht, eine Phosphorsilikatglasschicht oder eine Bor-Silikatglasschicht oder einen Stapel, der zwei oder mehrere dieser Schichten umfasst oder durch diese gebildet ist, umfassen (oder sein). Die Hartmaskenschicht für das Grabenätzen kann hergestellt (oder gebildet) werden durch Abscheiden eines Ofenoxids oder eines Plasmaoxids und durch ein nachfolgendes Strukturieren unter Verwendung einer fotolithografischen Technik. Das Strukturieren durch Lithographie einer Fotoresistschicht, die auf der Maskenschicht gebildet ist, kann Abschnitte der Maskenschicht freilegen, an denen zum Beispiel die Öffnung in der Maskenschicht gebildet werden soll.
  • Das Strukturieren 310 der Maskenschicht kann das Bilden eines (oder eines beliebigen) Grabens (der einer einer Mehrzahl von identischen Gräben sein kann) in der Maskenschicht umfassen, nach dem Bilden (oder Abscheiden) der Maskenschicht auf der ersten lateralen Oberfläche des Halbleitersubstrats, um einen (oder einen beliebigen) Graben in dem Halbleitersubstrat zu bilden. Der Graben (der Mehrzahl von Gräben) kann in der Maskenschicht zum Beispiel an einem Abschnitt der Maskenschicht gebildet werden, die von der Fotoresistschicht freigelegt (oder nicht durch diese abgedeckt) ist. Der Graben der Maskenschicht kann eine Öffnung in der Maskenschicht bilden. Das Strukturieren 310 der Maskenschicht kann das Verwenden von nasschemischem Ätzen umfassen, um den Graben (der Mehrzahl von Gräben) in der Maskenschicht zu bilden. Der (oder jeder) Graben der Maskenschicht kann vertikale Seitenwände umfassen (zum Beispiel eine erste vertikale Seitenwand und eine gegenüberliegende zweite vertikale Seitenwand). Ein Boden des Grabens (oder Öffnung der Maskenschicht) kann zum Beispiel die vertikalen Seitenwände des Grabens verbinden. Zum Beispiel kann ein Winkel zwischen einer vertikalen Seitenwand des Grabens der Maskenschicht und der ersten lateralen Oberfläche des Halbleitersubstrats zwischen 80° und 100° liegen (oder zum Beispiel zwischen 85° und 95° oder zum Beispiel zwischen 89° und 91° oder kann zum Beispiel 90° sein).
  • Der (oder jeder) Graben, der in der Maskenschicht gebildet ist, kann sich z. B. von einer ersten (oder vorderen) lateralen Oberfläche der Maskenschicht zu der ersten lateralen Oberfläche des Halbleitersubstrats erstrecken. Ein Bilden eines Grabens in der Maskenschicht kann somit einen Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats freilegen, an dem ein Graben (einer Mehrzahl von Gräben) in dem Halbleitersubstrat gebildet werden soll. Zum Beispiel kann der Boden des Grabens (oder der Öffnung) der Maskenschicht benachbart zu dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats angeordnet sein, an dem der Graben in dem Halbleitersubstrat gebildet werden soll.
  • Die laterale Breite des Grabens der Maskenschicht an der ersten lateralen Oberfläche der Maskenschicht kann kleiner sein als oder gleich sein zu einer lateralen Breite des Grabens, der in dem Halbleitersubstrat gebildet werden soll. Die laterale Breite des Grabens, der in dem Halbleitersubstrat gebildet werden soll, kann die Breite sein, die z. B. an der ersten lateralen Oberfläche des Halbleitersubstrats gemessen wird. Die laterale Breite des Grabens, der in dem Halbleitersubstrat gebildet werden soll, kann z. B. kleiner sein als 10 μm (oder zum Beispiel kleiner als 8 μm, oder zum Beispiel kleiner als 5 μm, oder zum Beispiel kleiner als 4 μm, oder zum Beispiel kleiner als 3 μm) an der ersten lateralen Oberfläche des Halbleitersubstrats 102.
  • Das Strukturieren 310 der Maskenschicht kann ferner das Modifizieren eines Randabschnitts des Grabens der Maskenschicht umfassen, um den schrägen Maskenrand der Öffnung zu bilden, nach dem Bilden des Grabens in der Maskenschicht. Der Randabschnitt der Maskenschicht kann zum Beispiel ein Randabschnitt des Grabens der Maskenschicht sein. Zum Beispiel kann der Randabschnitt der Maskenschicht lateral benachbart zu einer Seitenwand des Grabens der Maskenschicht und benachbart zu der ersten (oder vorderen) lateralen Oberfläche der Maskenschicht angeordnet sein. Zum Beispiel kann eine laterale Abmessung des Randabschnitts der Maskenschicht, die modifiziert werden soll, größer sein als 50 nm (oder zum Beispiel größer als 100 nm, oder zum Beispiel größer als 200 nm, oder zum Beispiel größer als 500 nm). Die laterale Abmessung des Randabschnitts der Maskenschicht kann eine Abmessung (oder Breite) des Randabschnitts lateral gemessen von der Seitenwand des Grabens der Maskenschicht (in der zweiten lateralen Richtung) sein. Der Randabschnitt der Maskenschicht, die modifiziert werden soll, kann sich vertikal von der ersten (vorderen) lateralen Oberfläche der Maskenschicht zu der ersten lateralen Oberfläche des Halbleitersubstrats erstrecken. Zum Beispiel kann eine vertikale Abmessung des Randabschnitts der Maskenschicht, die modifiziert werden soll, (im Wesentlichen) gleich zu einer Dicke der Maskenschicht sein.
  • Das Strukturieren 310 der Maskenschicht kann das Strukturieren der Fotoresistschicht umfassen, die auf der Maskenschicht angeordnet ist (zum Beispiel in einem fotolithographischen Prozess oder zum Beispiel in einem Grauskala-Lithographieprozess), um den Randabschnitt der Maskenschicht freizulegen (oder zu exponieren), die modifiziert werden soll, vor dem Modifizieren des Randabschnitts der Maskenschicht.
  • Das Strukturieren 310 der Maskenschicht (zum Beispiel Modifizieren des Randabschnitts des Grabens der Maskenschicht) kann das Einbringen (oder zum Beispiel Implantieren) von Ionen (zum Beispiel Argon-Ar-Ionen) in den Randabschnitt der Maskenschicht umfassen (zum Beispiel in den Randabschnitt des Grabens der Maskenschicht), um den Randabschnitt des Grabens der Maskenschicht (bei einem Schadensimplantationsprozess) zu modifizieren. Das Strukturieren 310 der Maskenschicht kann das Implantieren der Ionen umfassen, um Schäden an dem Randabschnitt des Grabens der Maskenschicht zu verursachen und/oder Defekte darin einzuführen.
  • Das Strukturieren 310 der Maskenschicht kann ferner das Ätzen des Randabschnitts der Maskenschicht umfassen (zum Beispiel des Randabschnitts des Grabens der Maskenschicht) nach dem Einbringen der Ionen in den Randabschnitt der Maskenschicht, um den schrägen Maskenrand der Öffnung zu bilden. Das Ätzen des Randabschnitts der Maskenschicht kann z.B. durch einen nasschemischen Ätzprozess ausgeführt werden. Das Einbringen der Ionen in den Randabschnitt der Maskenschicht und das nachfolgende Nassätzen des Randabschnitts der Maskenschicht kann die vertikale Seitenwand des Grabens der Maskenschicht zu einer schrägen (oder geneigten) Seitenwand des Grabens (oder der Öffnung) der Maskenschicht modifizieren. Zum Beispiel kann ein Winkel zwischen dem schrägen Maskenrand der Öffnung der Maskenschicht und einem Boden der Öffnung der Maskenschicht nach dem Strukturieren 310 der Maskenschicht zwischen 110° und 160° liegen (oder zum Beispiel zwischen 120° und 150°, oder zum Beispiel zwischen 130° und 140°).
  • Optional oder alternativ kann das Strukturieren 310 der Maskenschicht (zum Beispiel Modifizieren des Randabschnitts des Grabens der Maskenschicht) das Ausheilen der Maskenschicht über einer Rückflusstemperatur (oder zum Beispiel über einer Glasübergangstemperatur) der Maskenschicht umfassen, so dass ein Randabschnitt der Maskenschicht (zum Beispiel ein Randabschnitt des Grabens der Maskenschicht) modifiziert wird, um den schrägen Maskenrand der Öffnung zu bilden. Zum Beispiel kann das Ausheilen der Maskenschicht über der Rückflusstemperatur der Maskenschicht ausgeführt werden, um den Randabschnitt des Grabens der Maskenschicht zu modifizieren, anstelle von oder zusätzlich zu dem Schadensimplantationsprozess. Zusätzlich dazu kann das Ausheilen der Maskenschicht über der Rückflusstemperatur der Maskenschicht anstelle eines Ätzens des Randabschnitts der Maskenschicht ausgeführt werden. Das Material der Maskenschicht kann z. B. Bor-Phosphorsilikatglas, Phosphorsilikatglas oder Bor-Silikatglas umfassen (oder sein).
  • Optional oder zusätzlich kann das Strukturieren 310 der Maskenschicht (zum Beispiel Strukturieren des Abschnitts der Fotoresistschicht, der den Randabschnitt des Grabens der Maskenschicht abdeckt) das Bilden (zum Beispiel Ätzen) mehrerer Gräben in dem Abschnitt der Fotoresistschicht umfassen, der den Randabschnitt des Grabens der Maskenschicht bedeckt (zum Beispiel anstelle des Einbringens der Ionen in die Maskenschicht). Das Ätzen der Mehrzahl von Gräben in den Abschnitt der Fotoresistschicht kann so ausgeführt werden, dass eine Grabenbreite der Mehrzahl von Gräben des Abschnitts der Fotoresistschicht und/oder eine Distanz zwischen den Gräben des Abschnitts der Fotoresistschicht variiert werden kann (oder unterschiedlich voneinander sein kann). Zum Beispiel kann die Grabenbreite der Mehrzahl von Gräben des Abschnitts der Fotoresistschicht abnehmen (zum Beispiel proportional), mit (proportional) zunehmender lateraler Distanz von einer Seitenwand des Randabschnitts des Grabens, der in der Maskenschicht gebildet werden soll und/oder die Distanz zwischen den Gräben des Abschnitts der Fotoresistschicht kann zunehmen (zum Beispiel proportional), mit (proportional) zunehmender lateraler Distanz von einer Seitenwand des Randabschnitts des Grabens, der in der Maskenschicht gebildet werden soll. Nach dem Bilden der Mehrzahl von Gräben in dem Abschnitt der Fotoresistschicht, der den Randabschnitt des Grabens der Maskenschicht abdeckt, kann das Strukturieren 310 der Maskenschicht das Modifizieren des Randabschnitts des Grabens der Maskenschicht durch Ätzen mehrerer (oder einer Mehrzahl von) Gräben in den Randabschnitt der Maskenschicht basierend auf der Mehrzahl von Gräben der Fotoresistschicht umfassen. Zum Beispiel kann das Strukturieren 310 der Maskenschicht das Ätzen der Mehrzahl von Gräben in den Randabschnitt der Maskenschicht an Abschnitten der Maskenschicht umfassen, die durch die Mehrzahl von Gräben des Abschnitts der Fotoresistschicht freigelegt (oder exponiert) werden. Somit kann eine Grabenbreite der Mehrzahl von Gräben des Randabschnitts der Maskenschicht und/oder eine Distanz zwischen den Gräben des Randabschnitts der Maskenschicht variiert werden (oder unterschiedlich zueinander sein). Zum Beispiel kann die Grabenbreite der Mehrzahl von Gräben des Randabschnitts der Maskenschicht abnehmen (zum Beispiel proportional), mit (proportional) zunehmender lateraler Distanz von einer Seitenwand des Randabschnitts des Grabens, der in der Maskenschicht gebildet werden soll, und/oder die Distanz zwischen den Gräben des Randabschnitts der Maskenschicht kann zunehmen (zum Beispiel proportional), mit (proportional) zunehmender lateraler Distanz von einer Seitenwand des Randabschnitts des Grabens, der in der Maskenschicht gebildet werden soll. Zusätzlich dazu kann das Strukturieren 310 der Maskenschicht das Ausheilen der Maskenschicht über der Rückflusstemperatur nach dem Bilden der Mehrzahl von Gräben in dem Randabschnitt der Maskenschicht umfassen, um den schrägen Maskenrand zu bilden (und zum Beispiel nach dem Entfernen der Fotoresistschicht). Aufgrund der zunehmenden Menge von Material der Maskenschicht an einer zunehmenden lateralen Distanz von der Seitenwand des Randabschnitts des Grabens, der in der Maskenschicht gebildet werden soll (basierend auf der variierenden Grabenbreite der Mehrzahl von Gräben in dem Randabschnitt der Maskenschicht und/oder der variierenden Distanz zwischen den Gräben in dem Randabschnitt der Maskenschicht), kann der schräge Maskenrand der Öffnung an dem Randabschnitt des Grabens gebildet werden, der in der Maskenschicht zum Beispiel nach dem Ausheilen der Maskenschicht gebildet wird.
  • Das Verfahren 300 kann ferner das Ätzen 320 von zumindest einem Teil der Maskenschicht und des Halbleitersubstrats während desselben Ätzprozesses umfassen, um einen Graben zu bilden, der sich in das Halbleitersubstrat erstreckt, nach dem Strukturieren 310 der Maskenschicht. Das Ätzen von zumindest dem Teil der Maskenschicht und des Halbleitersubstrats kann zum Beispiel durch einen Plasmaätzprozess ausgeführt werden (und/oder zum Beispiel einen trockenchemischen Ätzprozess und/oder zum Beispiel einen anisotropen Ätzprozess).
  • Der modifizierte Randabschnitt des Grabens der Maskenschicht, der den schrägen Maskenrand und das Halbleitersubstrat umfasst, kann (gleichzeitig) während desselben Ätzprozesses geätzt werden. Der Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, der durch die Öffnung (zum Beispiel den Graben) der Maskenschicht freigelegt wird, kann zuerst während des Ätzprozesses geätzt werden, da er direkt den Ätzmitteln des Ätzprozesses ausgesetzt werden kann. Zusätzlich dazu kann der freigelegte (oder exponierte) Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats während des Ätzprozesses graduell größer werden aufgrund des gleichzeitigen Ätzens der Maskenschicht (zum Beispiel des schrägen Maskenrandes) während des Ätzprozesses. Das Ätzen des Halbleitersubstrats während des Ätzprozesses kann zum Beispiel von der Dicke der Maskenschicht an dem schrägen Maskenrand abhängen. Zum Beispiel kann das gleichzeitige Ätzen der Maskenschicht während des Ätzprozesses die erste laterale Oberfläche des Halbleitersubstrats unter dem schrägen Maskenrand während des Ätzprozesses graduell freilegen z. B. basierend auf der graduell zunehmenden Dicke der Maskenschicht an dem schrägen Maskenrand.
  • Auf diese Weise kann der schräge Maskenrand der Maskenschicht an dem Halbleitersubstrat reproduziert werden. Zum Beispiel kann der schräge Maskenrand der Maskenschicht an (oder auf oder in) dem Halbleitersubstrat abgebildet oder reproduziert werden. Somit kann eine Seitenwand des Grabens in dem Halbleitersubstrat, der durch den Ätzprozess gebildet wird, den schrägen Abschnitt umfassen, basierend auf einer Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat.
  • Es wird darauf hingewiesen, dass ein schräger Abschnitt, der auf einer Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat basiert, bedeuten kann, dass ein Winkel a zwischen dem schrägen Abschnitt der Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens, der nach dem Ätzen des Halbleitersubstrats gebildet wird (wie in 4C gezeigt ist), von einem Winkel ma zwischen dem schrägen Maskenrand der Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats abhängen kann, der durch die Maskenschicht vor dem Ätzprozess freigelegt wird (wie in 4B gezeigt ist). Die Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat impliziert nicht notwendigerweise, dass der a gleich dem Winkel ma ist. Es wird jedoch darauf hingewiesen, dass die hierin beschriebenen Beispiele optional den Fall umfassen können, wo Winkel a gleich Winkel ma ist, wenn die Ätzraten der Maskenschicht und des Halbleitersubstrats zum Beispiel gleich sind (zum Beispiel ein Ätzverhältnis 1:1).
  • Ein schräger Abschnitt, der auf einer Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat basiert, kann bedeuten, dass der Winkel a zwischen dem schrägen Abschnitt der Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens, der nach dem Ätzprozess gebildet wird, und der Winkel ma zwischen dem schrägen Maskenrand der Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, freigelegt durch die Maskenschicht vor dem Ätzprozess, gleich sein kann (oder sich um mehr als +/–1°, oder mehr als +/–5° oder mehr als +/–10° oder mehr als +/–20° oder mehr als +/–30° unterscheiden kann).
  • Der Winkel a zwischen dem schrägen Abschnitt der Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens, der nach dem Ätzprozess gebildet wird, und der Winkel ma zwischen dem schrägen Maskenrand der Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, freigelegt durch die Maskenschicht (und zum Beispiel das Verhältnis zwischen diesen zwei Winkeln), können von dem Verhältnis der Ätzrate der Maskenschicht und der Ätzrate des Halbleitersubstrats während des simultanen Ätzprozesses abhängen. Zum Beispiel, abhängig von dem Verhältnis der Ätzrate des Materials der Maskenschicht und des Halbleitersubstrats des Ätzprozesses, kann die Neigung des schrägen Abschnitts des Halbleitersubstrats und die Neigung des schrägen Maskenrandes der Maskenschicht im Wesentlichen dieselbe sein oder kann sich voneinander unterscheiden.
  • Wenn zum Beispiel das Verhältnis der Ätzraten ungefähr 1 ist, können die Neigungswinkel im Wesentlichen dieselben sein. Zum Beispiel kann der Winkel a zwischen dem schrägen Abschnitt der Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens gleich dem Winkel ma zwischen dem schrägen Maskenrand der Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats sein, freigelegt durch die Maskenschicht vor dem Ätzprozess. Zum Beispiel kann der Winkel a zwischen dem schrägen Abschnitt der Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens von dem Winkel ma zwischen dem schrägen Maskenrand der Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, freigelegt durch die Maskenschicht vor dem Ätzprozess, um weniger als +/–2% (oder zum Beispiel +/–1%, oder zum Beispiel weniger als +/–0,5%) abweichen.
  • Ansonsten (zum Beispiel wenn das Verhältnis der Ätzraten nicht gleich 1 ist), können die Neigungswinkel mehr oder weniger voneinander abweichen, können jedoch immer noch proportional zu dem Verhältnis der Ätzraten sein. Zum Beispiel kann der Winkel a zwischen dem schrägen Abschnitt der Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens unterschiedlich zu dem Winkel ma zwischen dem schrägen Maskenrand der Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, freigelegt durch die Maskenschicht vor dem Ätzprozess, basierend auf (zum Beispiel proportional oder zum Beispiel ungefähr proportional zu) dem Verhältnis der Ätzraten, sein.
  • Das Verhältnis der Ätzraten kann von dem Material der Maskenschicht, der Dotierungskonzentration einer Schicht eines Halbleitersubstrats, die an der Oberfläche des Halbleitersubstrats freiliegend ist (zum Beispiel einer Schicht eines Siliziumcarbidwafers, die an der Oberfläche des Siliziumcarbidwafers freiliegend ist) und/oder den Parameter und Ätzmitteln abhängen, die für den gegenseitigen trockenchemischen Ätzprozess verwendet werden.
  • Die Breite des Grabens, der in dem Halbleitersubstrat an der ersten lateralen Oberfläche des Halbleitersubstrats gebildet wird, kann zum Beispiel kleiner als 10 μm sein (oder zum Beispiel kleiner als 8 μm, oder zum Beispiel kleiner als 5 μm, oder zum Beispiel kleiner als 4 μm, oder zum Beispiel kleiner als 3 μm).
  • Optional kann das Verfahren 300 das Bilden des schrägen Abschnitts nur an einer Seitenwand des Grabens des Halbleitersubstrats umfassen. Zum Beispiel kann das Strukturieren 310 der Maskenschicht das Strukturieren der Fotoresistschicht umfassen, die an der Maskenschicht angeordnet ist, um einen (zum Beispiel einen ersten) Randabschnitt der Maskenschicht freizulegen (oder zum Beispiel zu exponieren), die modifiziert werden soll, benachbart zu einer (zum Beispiel einer beliebigen) ersten Seitenwand des Grabens der Maskenschicht. Ein zweiter Randabschnitt der Maskenschicht benachbart zu einer gegenüberliegenden zweiten Seitenwand des Grabens der Maskenschicht kann bedeckt werden durch die Fotoresistschicht während des Modifizierens des (ersten) Randabschnitts der Maskenschicht. Somit kann nur ein Randabschnitt des Grabens der Maskenschicht modifiziert werden, um einen schrägen Maskenrand der Öffnung der Maskenschicht zu bilden.
  • Optional oder alternativ kann das Verfahren 300 das Bilden des schrägen Abschnitts an einer ersten Seitenwand des Grabens des Halbleitersubstrats und eines schrägen Abschnitts an einer gegenüberliegenden zweiten Seitenwand des Grabens des Halbleitersubstrats umfassen. Zum Beispiel kann das Strukturieren 310 der Maskenschicht das Modifizieren des ersten Randabschnitts des Grabens der Maskenschicht (an der ersten Seitenwand des Grabens der Maskenschicht), um den ersten schrägen Maskenrand der Öffnung zu bilden, und das Modifizieren des zweiten Randabschnitt des Grabens der Maskenschicht (an einer gegenüberliegenden zweiten Seitenwand des Grabens der Maskenschicht), um den zweiten schrägen Maskenrand der Öffnung zu bilden, umfassen. Der zweite Randabschnitt des Grabens der Maskenschicht kann gleichzeitig bei demselben identischen Prozess wie dem modifiziert werden, der zum Modifizieren des ersten Randabschnitts des Grabens der Maskenschicht verwendet wird. Somit kann eine erste Seitenwand des Grabens in dem Halbleitersubstrat, der durch den Ätzprozess gebildet wird, den ersten schrägen Abschnitt umfassen, basierend auf einer Reproduktion des ersten schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat. Zusätzlich dazu kann eine zweite Seitenwand des Grabens in dem Halbleitersubstrat, gebildet durch den Ätzprozess, einen zweiten schrägen Abschnitt umfassen, basierend auf einer Reproduktion des zweiten schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat.
  • Das Verfahren 300 beschreibt ein Verfahren zum Bilden des Halbleiterbauelements, bei dem die Maskenschicht durch die Fotoresistmaske maskiert werden kann, die z. B. einen oder keinen der Ränder der Oxidmaske abdeckt. Nach dem Abscheiden und Strukturieren der Oxidmaske, deren Öffnung kleiner gewählt werden soll (oder kann) als die Breite des nachfolgenden Grabens, kann die Schadensimplantation mit Ar-Ionen in die Oxidmaske unter Verwendung der Resistmaske eingebracht werden. Die Oxidflanke wird unter Verwendung von nasschemischem Ätzen abgefast. Durch Abfasen und/oder Abschrägen der Oxidhartmaske vor dem Ätzen der Gräben unter Verwendung der Schadensimplantation (mit Argon-Ar-Ionen) und nachfolgendes nasschemisches Ätzen (der Maskenschicht) kann der Flankenwinkel in den Halbleiter übertragen werden. Danach wird der Graben in dem Halbleitersubstrat durch den Plasmaätzprozess geätzt. Somit kann der 90°-Winkel zwischen einem oder beiden Seitenwänden in eine Neigung umgewandelt werden und die Feldstärke kann daher reduziert werden. Zum Beispiel kann eine Reduktion der Feldstärke erreicht werden durch Vergrößern des Winkels zwischen dem Boden und der Seitenwand des Grabens.
  • Optional kann das Strukturieren 310 der Maskenschicht zum Bilden eines Grabens in dem Halbleitersubstrat das Bilden von mehr als einem Graben (zum Beispiel zwei oder mehr Gräben) in der Maskenschicht umfassen. Zum Beispiel kann das Strukturieren 310 der Maskenschicht das Ätzen eines ersten Abschnitts der Maskenschicht zum Bilden eines ersten Grabens in der Maskenschicht und das Ätzen eines zweiten Abschnitts der Maskenschicht an einem Boden des ersten Grabens der Maskenschicht zum Bilden eines zweiten Grabens unter dem ersten Graben umfassen. Nach dem Ätzen des ersten Abschnitts der Maskenschicht kann sich der erste Graben der Maskenschicht von der ersten lateralen Oberfläche der Maskenschicht in Richtung des Halbleitersubstrats erstrecken, legt jedoch das Halbleitersubstrat nicht frei.
  • Der erste Graben kann vertikale Seitenwände umfassen (zum Beispiel eine erste vertikale Seitenwand und eine gegenüberliegende zweite vertikale Seitenwand). Die erste vertikale Seitenwand des ersten Grabens der Maskenschicht kann einen ersten vertikalen Abschnitt der Öffnung der Maskenschicht nach dem Strukturieren 310 der Maskenschicht bilden. Die gegenüberliegende zweite vertikale Seitenwand des ersten Grabens der Maskenschicht kann einen zweiten vertikalen Abschnitt der Öffnung der Maskenschicht nach dem Strukturieren 310 der Maskenschicht bilden.
  • Das Ätzen des zweiten Abschnitts der Maskenschicht zum Bilden des zweiten Grabens kann das Ätzen eines Abschnitts der Maskenschicht unter dem ersten Graben der Maskenschicht umfassen. Zum Beispiel kann das Ätzen des zweiten Abschnitts der Maskenschicht zum Bilden des zweiten Grabens das Ätzen des zweiten Abschnitts der Maskenschicht von dem Boden des ersten Grabens umfassen, bis ein Abschnitt des Halbleitersubstrats freigelegt (oder exponiert) ist. Somit kann der Boden des zweiten Grabens an (oder z. B. direkt benachbart zu) einem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats angeordnet sein.
  • Eine minimale Breite des ersten Grabens der Maskenschicht an dem Boden des ersten Grabens der Maskenschicht vor dem Ätzen des zweiten Grabens der Maskenschicht kann größer sein (zum Beispiel mehr als 1,5 Mal größer oder zum Beispiel mehr als 2 Mal größer) als eine minimale Breite des zweiten Grabens der Maskenschicht oben an dem zweiten Graben der Maskenschicht.
  • Eine minimale (oder kleinste) Tiefe des ersten Grabens der Maskenschicht vor dem Bilden des zweiten Grabens der Maskenschicht kann z. B. größer sein (zum Beispiel mehr als 1,5 Mal größer, oder zum Beispiel mehr als 2 Mal größer) als eine maximale (oder größte) Tiefe des zweiten Grabens der Maskenschicht.
  • Das Strukturieren 310 der Maskenschicht kann das Modifizieren von einem ersten Randabschnitt der Maskenschicht an einer ersten Seitenwand des zweiten Grabens der Maskenschicht umfassen, um einen ersten schrägen Maskenrand der Öffnung zu bilden, und das Modifizieren eines zweiten Randabschnitts der Maskenschicht an einer gegenüberliegenden zweiten Seitenwand des zweiten Grabens der Maskenschicht, um einen zweiten schrägen Maskenrand der Öffnung zu bilden.
  • Der erste Randabschnitt der Maskenschicht, der modifiziert werden soll, kann lateral benachbart zu einer ersten Seitenwand des zweiten Grabens der Maskenschicht und zum Beispiel benachbart zu einem Abschnitt des Bodens des ersten Grabens an der ersten Seitenwand des zweiten Grabens der Maskenschicht angeordnet sein. Zum Beispiel kann sich der erste Randabschnitt der Maskenschicht zum Beispiel lateral von der ersten Seitenwand des zweiten Grabens der Maskenschicht in Richtung (oder zu) einer ersten Seitenwand des ersten Grabens der Maskenschicht erstrecken.
  • Der zweite Randabschnitt der Maskenschicht, der modifiziert werden soll, kann z. B. lateral benachbart zu einer zweiten Seitenwand des zweiten Grabens der Maskenschicht und benachbart zu einem Abschnitt des Bodens des ersten Grabens an der zweiten Seitenwand des zweiten Grabens der Maskenschicht angeordnet sein. Zum Beispiel kann sich der zweite Randabschnitt der Maskenschicht lateral von der zweiten Seitenwand des zweiten Grabens der Maskenschicht in Richtung (oder zu) einer zweiten Seitenwand des ersten Grabens der Maskenschicht erstrecken.
  • Das Strukturieren 310 der Maskenschicht kann das Strukturieren der Fotoresistschicht umfassen, die auf der Maskenschicht angeordnet ist, um den ersten Randabschnitt der Maskenschicht und den zweiten Randabschnitt der Maskenschicht, die modifiziert werden sollen, freizulegen (oder zum Beispiel zu exponieren), zum Beispiel vor dem Modifizieren des ersten Randabschnitts und des zweiten Randabschnitts der Maskenschicht.
  • Das Strukturieren 310 der Maskenschicht kann ferner das Modifizieren des ersten Randabschnitts des Grabens der Maskenschicht umfassen, um den ersten schrägen Maskenrand zu bilden, und das Modifizieren des zweiten Randabschnitts des Grabens der Maskenschicht, um zum Beispiel den zweiten schrägen Maskenrand zu bilden.
  • Der erste schräge Maskenrand der Maskenschicht kann sich zum Beispiel von der ersten Seitenwand des ersten Grabens der Maskenschicht zu einem Boden des zweiten Grabens der Maskenschicht an dem Halbleitersubstrat erstrecken. Der erste schräge Maskenrand der Öffnung der Maskenschicht kann z. B. verbunden sein mit (oder zum Beispiel angrenzen an, oder zum Beispiel benachbart sein zu) dem ersten vertikalen Abschnitt der Öffnung der Maskenschicht nach dem Strukturieren 310 der Maskenschicht.
  • Der zweite schräge Maskenrand der Maskenschicht kann sich zum Beispiel von der zweiten Seitenwand des ersten Grabens der Maskenschicht zu einem Boden des zweiten Grabens der Maskenschicht an dem Halbleitersubstrat erstrecken. Der zweite schräge Maskenrand der Öffnung der Maskenschicht kann verbunden sein mit (oder zum Beispiel angrenzen an, oder zum Beispiel benachbart sein zu) zum Beispiel dem zweiten vertikalen Abschnitt der Öffnung der Maskenschicht nach dem Strukturieren 310 der Maskenschicht.
  • Ein Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, der durch die Maskenschicht freigelegt wird, kann zum Beispiel lateral zwischen dem ersten schrägen Maskenrand der Maskenschicht und dem zweiten schrägen Maskenrand der Maskenschicht nach dem Strukturieren 310 der Maskenschicht angeordnet sein.
  • Das Verfahren 300 kann ferner das Ätzen 320 von zumindest einem Teil der Maskenschicht und des Halbleitersubstrats gleichzeitig während desselben Ätzprozesses umfassen, um den Graben zu bilden, der sich in das Halbleitersubstrat erstreckt, nach dem Strukturieren 310 der Maskenschicht. Somit kann eine erste Seitenwand des Grabens in dem Halbleitersubstrat, gebildet durch den Ätzprozess, den ersten schrägen Abschnitt umfassen, basierend auf einer Reproduktion des ersten schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat. Zusätzlich dazu kann eine zweite Seitenwand des Grabens in dem Halbleitersubstrat, gebildet durch den Ätzprozess, einen zweiten schrägen Abschnitt umfassen, basierend auf einer Reproduktion des zweiten schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat.
  • Der (gleichzeitige) Ätzprozess zum Ätzen des Halbleitersubstrats und zumindest des Teils der Maskenschicht kann fortfahren, nachdem der schräge Maskenrand der Öffnung von dem Halbleitersubstrat entfernt ist (zum Beispiel weg geätzt ist). Somit kann eine erste Seitenwand des Grabens, der in dem Halbleitersubstrat gebildet ist, einen ersten vertikalen Abschnitt umfassen, und eine gegenüberliegende zweite Seitenwand des Grabens, der in dem Halbleitersubstrat gebildet ist, kann zum Beispiel einen zweiten vertikalen Abschnitt umfassen.
  • Optional können der erste schräge Abschnitt der ersten Seitenwand des Gate-Grabens und der zweite schräge Abschnitt der zweiten Seitenwand des Gate-Grabens gleich oder unterschiedlich zueinander sein. Zum Beispiel kann optional der schräge (oder Neigungs-)Winkel zwischen dem ersten schrägen Abschnitt der ersten Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens gleich oder unterschiedlich zu dem schrägen (oder Neigungs-)Winkel zwischen dem zweiten schrägen Abschnitt der zweiten Seitenwand des Gate-Grabens und dem Boden des Gate-Grabens sein. Zusätzlich oder optional kann eine laterale Abmessung und/oder eine vertikale Abmessung des ersten schrägen Abschnitts der ersten Seitenwand des Gate-Grabens und eine laterale Abmessung und/oder vertikale Abmessung des zweiten schrägen Abschnitts der zweiten Seitenwand des Gate-Grabens gleich oder unterschiedlich zueinander sein.
  • Damit der schräge (oder Neigungs-)Winkel des ersten schrägen Abschnitts der ersten Seitenwand des Gate-Grabens und der schräge (oder Neigungs-)Winkel zwischen dem zweiten schrägen Abschnitt der zweiten Seitenwand des Gate-Grabens unterschiedlich sind, kann ein Strukturieren 310 der Maskenschicht das Modifizieren der Maskenschicht umfassen, so dass der erste schräge Maskenrand einen unterschiedlichen schrägen (oder Neigungs-)Winkel zu dem zweiten schrägen Maskenrand aufweist. Zum Beispiel kann ein schräger (oder Neigungs-)Winkel zwischen dem ersten schrägen Maskenrand einer Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, der durch die Maskenschicht freigelegt wird, unterschiedlich sein von einem schrägen (oder Neigungs-)Winkel zwischen dem zweiten schrägen Maskenrand einer Öffnung der Maskenschicht und dem Abschnitt der ersten lateralen Oberfläche des Halbleitersubstrats, der durch die Maskenschicht vor dem Ätzprozess freigelegt wird. Zusätzlich oder optional können eine laterale Abmessung des ersten schrägen Maskenrandes und eine laterale Abmessung des zweiten schrägen Maskenrandes unterschiedlich sein.
  • Das Strukturieren 310 der Maskenschicht kann das Steuern oder Variieren von zumindest einem einer Tiefe des ersten Grabens der Maskenschicht, einer Breite des ersten Grabens der Maskenschicht und einer relativen Position des ersten Grabens der Maskenschicht im Hinblick auf den zweiten Graben der Maskenschicht umfassen, und zumindest eines einer Tiefe des zweiten Grabens der Maskenschicht, einer Breite des zweiten Grabens der Maskenschicht und einer relativen Position des zweiten Grabens der Maskenschicht im Hinblick auf den ersten Graben der Maskenschicht, um die unterschiedlichen schrägen (oder Neigungs-)Winkel und/oder die unterschiedlichen lateralen Abmessungen des ersten schrägen Maskenrandes und des zweiten schrägen Maskenrandes zu erhalten. Zum Beispiel können die unterschiedlichen schrägen (oder Neigungs-)Winkel und/oder die unterschiedlichen lateralen Abmessungen des ersten schrägen Maskenrandes und des zweiten schrägen Maskenrandes erhalten werden durch Strukturieren 310 der Maskenschicht so, dass eine laterale Abmessung des ersten Randabschnitts der Maskenschicht und eine laterale Abmessung des zweiten Randabschnitts der Maskenschicht unterschiedlich voneinander sind. Zum Beispiel können die unterschiedlichen lateralen Abmessungen des ersten Randabschnitts der Maskenschicht und des zweiten Randabschnitts der Maskenschicht erhalten werden basierend auf einer Position des zweiten Grabens im Hinblick auf den ersten Graben, die zum Beispiel während des Strukturierens 310 der Maskenschicht gebildet werden.
  • Das Verfahren 300 kann ferner das Bilden einer Gate-Isolationsschicht und einer Gate-Elektrode von zumindest einem Transistor in dem Graben umfassen. Die Gate-Isolationsschicht kann an den Seitenwänden (zum Beispiel an dem schrägen Abschnitt und/oder an dem vertikalen Abschnitt) des Grabens des Halbleitersubstrats und/oder an dem Boden des Grabens des Halbleitersubstrats gebildet (oder abgeschieden) werden. Das Gate-Elektrodenmaterial kann zum Beispiel durch Abscheiden von Gate-Elektrodenmaterial in (oder innerhalb) jedes Gate-Grabens nach dem Bilden der Gate-Isolationsschicht gebildet werden. Die Gate-Isolationsschicht kann zum Beispiel zwischen dem Gate-Elektrodenmaterial der Gate-Elektrode und einer Seitenwand des Grabens des Halbleitersubstrats angeordnet sein.
  • Das Verfahren 300 kann ferner das Bilden einer Body-Region von zumindest einem Transistor in dem Halbleitersubstrat umfassen (zum Beispiel durch Implantieren oder Einbringen von Dotierungsionen in das Halbleitersubstrat). Der schräge Abschnitt einer Seitenwand des Grabens kann tiefer in dem Halbleitersubstrat angeordnet sein als eine maximale (oder tiefste) Tiefe der Body-Region an der Seitenwand des Grabens. Zum Beispiel kann ein Abschnitt der Body-Region benachbart zu der Seitenwand des Grabens benachbart zu dem vertikalen Abschnitt der Seitenwand des Grabens sein, überlappt jedoch nicht vertikal den schrägen Abschnitt der Seitenwand des Grabens. Zum Beispiel kann eine maximale Tiefe der Body-Region an der Seitenwand des Grabens kleiner (oder flacher) sein als eine Tiefe zum Beispiel des schrägen Abschnitts der Seitenwand des Grabens. Zusätzlich dazu kann der schräge Abschnitt der Seitenwand des Grabens lateral benachbart zu einer Drift-Region des zumindest einen Transistors sein.
  • Das Verfahren 300, wie in Verbindung mit 3 beschrieben ist, beschreibt die Herstellung eines Grabens in dem Halbleitersubstrat, umfassend zumindest eine Seitenwand mit einem schrägen Abschnitt. Es wird darauf hingewiesen, dass das Verfahren 300 verwendet werden kann, um gleichzeitig eine Mehrzahl von Gräben in dem Halbleitersubstrat zu bilden, wobei jeder Graben zumindest eine Seitenwand mit dem schrägen Abschnitt umfasst.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (zum Beispiel 1 bis 2) oder nachfolgend (zum Beispiel 4A bis 5D) beschriebenen Ausführungsbeispiele erwähnt werden.
  • 4A bis 4C zeigen schematische Querschnittdarstellungen eines Verfahrens 400 zum Bilden eines Halbleiterbauelements. Zum Beispiel zeigen 4A bis 4C ein Abfasen einer Grabenwand durch Abfasen einer Hartmaske.
  • Wie in 4A gezeigt ist, kann das Verfahren 400 das Bilden einer Maskenschicht 411 (zum Beispiel einer Hartmaskenschicht) an (oder zum Beispiel auf) einer ersten lateralen Oberfläche 412 eines Halbleitersubstrats 102 umfassen.
  • Das Verfahren 400 kann ferner das Strukturieren der Maskenschicht 411 umfassen, die an dem Halbleitersubstrat 102 gebildet ist, um eine Öffnung in der Maskenschicht 411 zu bilden.
  • Ein Material der Maskenschicht 411 kann Siliziumdioxid, Siliziumnitrid, Bor-Phosphorsilikatglas, Phosphorsilikatglas oder Borsilikatglas umfassen (oder sein). Zum Beispiel kann die Maskenschicht eine Siliziumdioxidschicht, eine Siliziumnitridschicht, eine Bor-Phosphorsilikatglasschicht, eine Phosphorsilikatglasschicht oder eine Borsilikatglasschicht oder eine Kombination von zwei oder mehreren dieser Schichten umfassen (oder sein).
  • Das Strukturieren der Maskenschicht 411 kann das Bilden (zum Beispiel Abscheiden) einer Fotoresistschicht auf der Maskenschicht umfassen. Das Bilden der Fotoresistschicht kann ferner das Bilden (zum Beispiel Strukturieren und Bemustern) der Fotoresistschicht durch Fotolithographie (zum Beispiel durch Grauskalalithographie) umfassen, um einen Abschnitt der Maskenschicht 411 freizulegen, an dem ein Graben der Maskenschicht 411 gebildet werden soll. Zum Beispiel kann das Strukturieren der Maskenschicht 411 das Strukturieren der Fotoresistschicht umfassen, die auf der Maskenschicht durch Grauskalalithographie gebildet wird, um zumindest einen Teil der Maskenschicht freizulegen, der modifiziert werden soll.
  • Das Strukturieren der Maskenschicht 411 kann das Bilden des Grabens 413 an einem Abschnitt der Maskenschicht 411 umfassen, der durch die Fotoresistschicht freigelegt ist. Der Graben 413 der Maskenschicht 411 kann vertikale Seitenwände 414 umfassen (zum Beispiel eine erste vertikale Seitenwand und eine gegenüberliegende zweite vertikale Seitenwand). Das Bilden des Grabens 413 in der Maskenschicht 411 kann somit einen Abschnitt der ersten lateralen Oberfläche 412 des Halbleitersubstrats 102 an dem Boden des Grabens 413 freilegen. Zum Beispiel kann ein Boden des Grabens 413 der Maskenschicht 411 (direkt) benachbart zu oder direkt auf einem Abschnitt der ersten lateralen Oberfläche 412 des Halbleitersubstrats 102 sein, an dem der Graben in dem Halbleitersubstrat 102 gebildet werden soll.
  • Wie in 4A und 4B gezeigt ist, kann das Strukturieren der Maskenschicht 411 ferner das Modifizieren eines Randabschnitts 415 (gezeigt in 4A) des Grabens 413 der Maskenschicht 411 umfassen, um den schrägen Maskenrand 416 der Öffnung 417 zum Beispiel nach dem Bilden des Grabens 413 in der Maskenschicht 411 zu bilden.
  • Das Strukturieren der Maskenschicht 411 kann ferner das Strukturieren der Fotoresistschicht umfassen, die auf der Maskenschicht 411 gebildet ist, um zumindest Teile des Randabschnitts der Maskenschicht 411 freizulegen (oder zum Beispiel zu exponieren), der modifiziert werden soll, vor dem Modifizieren des Randabschnitts 415 der Maskenschicht 411.
  • Das Strukturieren der Maskenschicht 411 kann ferner das Einbringen (oder zum Beispiel Implantieren) von Ionen (zum Beispiel Argon-Ar-Ionen) in den Randabschnitt 415 der Maskenschicht 411 umfassen (zum Beispiel in den Randabschnitt des Grabens der Maskenschicht), um den Randabschnitt 415 der Maskenschicht zu modifizieren. Die Ionen können in den Randabschnitt der Maskenschicht von der (oder zum Beispiel durch die, oder zum Beispiel über die) ersten (oder vorderen) lateralen Oberfläche des Randabschnitts der Maskenschicht eingelagert (oder implantiert) werden und/oder an einer Seitenwand 414 benachbart zu dem Randabschnitt 415 des Grabens 413 der Maskenschicht 411.
  • Das Strukturieren der Maskenschicht 411 kann ferner das Ätzen (zum Beispiel durch nasschemisches Ätzen) des Randabschnitts 415 der Maskenschicht 411 nach dem Einbringen (zum Beispiel Implantieren) der Ionen in den Randabschnitt 415 der Maskenschicht 411 oder alternativ nach dem Ätzen der Mehrzahl von Gräben in die Fotoresistschicht umfassen. Das Einbringen der Ionen in den Randabschnitt der Maskenschicht und das nachfolgende Nassätzen des Randabschnitts der Maskenschicht kann die (gesamte oder vollständige) vertikale Seitenwand 414 des Grabens 413 der Maskenschicht 411 zu der schrägen (oder geneigten) Seitenwand 416 der Öffnung 417 der Maskenschicht modifizieren.
  • Ein Winkel ma zwischen dem schrägen Maskenrand 416 der Öffnung 417 der Maskenschicht 411 und einem Abschnitt 418 der ersten lateralen Oberfläche 412 des Halbleitersubstrats, der durch die Maskenschicht freigelegt wird und benachbart zu dem schrägen Maskenrand 416 ist, kann zum Beispiel zwischen 110° und 160° liegen (oder zum Beispiel zwischen 120° und 150°, oder zum Beispiel zwischen 130° und 140°).
  • Optional oder alternativ, wenn die Maskenschicht eine Bor-Phosphorsilikatglasschicht, eine Phosphorsilikatglasschicht oder eine Bor-Silikatglasschicht ist, kann das Strukturieren der Maskenschicht 411 das Ausheilen der Maskenschicht 411 über einer Rückflusstemperatur (oder zum Beispiel über einer Glasübergangstemperatur) der Maskenschicht umfassen, so dass der Randabschnitt 415 der Maskenschicht 411 modifiziert wird, um den schrägen Maskenrand 416 der Öffnung 417 der Maskenschicht 411 zu bilden.
  • Wie in 4C gezeigt ist, kann das Verfahren 400 ferner das Ätzen von zumindest einem Teil der Maskenschicht 411 und des Halbleitersubstrats 402 gleichzeitig während desselben Ätzprozesses umfassen, um einen Graben 101 zu bilden, der sich in das Halbleitersubstrat 102 erstreckt. Das Ätzen von zumindest dem Teil der Maskenschicht 411 und des Halbleitersubstrats 402 kann zum Beispiel durch einen Plasmaätzprozess ausgeführt werden (zum Beispiel einem trockenchemischen Ätzprozess).
  • Der modifizierte Randabschnitt 419 des Grabens der Maskenschicht, umfassend den schrägen Maskenrand 416 und das Halbleitersubstrat 102, kann (gleichzeitig) während desselben Ätzprozesses geätzt werden. Der schräge Maskenrand 416 der Maskenschicht 111 kann an (oder auf oder in) dem Halbleitersubstrat 102 abgebildet oder reproduziert werden.
  • Der Graben 101, der in dem Halbleitersubstrat 102 nach dem Ätzen von zumindest dem Teil der Maskenschicht 411 und des Halbleitersubstrats 102 gebildet wird, kann eine Seitenwand 103 umfassen, die den schrägen Abschnitt 104 umfasst, der benachbart zu dem Boden 105 des Grabens 101 angeordnet ist. Der schräge Abschnitt 104 der Seitenwand 103 kann sich z. B. von dem Boden des Gate-Grabens 101 zu einer ersten lateralen Oberfläche des Halbleitersubstrats 102 erstrecken. Zum Beispiel kann der schräge Abschnitt 104 der Seitenwand 103 des Grabens des Halbleitersubstrats 102 die gesamte (oder vollständige) Seitenwand 103 des Grabens des Halbleitersubstrats 102 sein (oder umfassen).
  • Ein Winkel a zwischen dem schrägen Abschnitt 104 und dem Boden 105 des Gate-Grabens 101 kann zum Beispiel zwischen 110° und 160° liegen (oder zum Beispiel zwischen 120° und 150°, oder zum Beispiel zwischen 130° und 140°).
  • Der Graben 101, der die geneigte (oder schräge) Seitenwand 103 aufweist, kann in dem Halbleitersubstrat 102 durch Abscheiden und Strukturieren der Maskenschicht 411 nachfolgend zu einer Schadensimplantation und einem nasschemischen Ätzen der Hartmaske gebildet werden. Nachfolgend kann der Graben 101 in einem Plasmaätz-Schritt oder -prozess geätzt werden. Der Flankenwinkel (der Maskenschicht 411) kann in das Halbleitersubstrat 102 abhängig von der Oxid-Halbleiter-Selektivität (zum Beispiel abhängig von dem Verhältnis der Ätzrate des Ätzprozesses für das Materail der Maskenschicht und für das Halbleitersubstrat) übertragen werden. Optional kann ein Temperschritt ausgeführt werden, nach dem Entfernen von Schichten von der Oxidmaske, um die Neuanordnung der Bereiche zu unterstützen, die nach dem Plasmaätzen auf kristallographisch spezifizierten Bereichen freigelegt wurden. Zum Beispiel kann der Temperschritt das Ausheilen (zum Beispiel Erwärmen) des Halbleitersubstrats nach dem Ätzen von zumindest einem Teil der Maskenschicht 411 und des Halbleitersubstrats 102 und nach dem Entfernen der Maskenschicht (zum Beispiel jeglicher verbleibenden Abschnitte der Maskenschicht 411), die an dem Halbleitersubstrat 102 gebildet ist, umfassen.
  • Wenn die Resistmaske der Schadensimplantation vollständig eine Oxid-Flanke (oder einen -Rand) der Maskenschicht 411 abdeckt, werden die Randabschnitte der Maskenschicht 411 nicht abgefast, sondern zum Beispiel als Ergebnis des nasschemischen Ätzens zurückgenommen.
  • Wenn die Oxidmaskenschicht 411 eine PSG-, BPSG- oder BSG-Schicht ist, kann eine Randabrundung der Gräben optional durch Fließen realisiert werden. Falls eine solche Fließtechnik eingesetzt wird, kann die Oxidmaskenschicht 411 zusätzlich oder alternativ mit einer Grabenstruktur bereitgestellt werden und der Fließschritt kann nachfolgend ausgeführt werden, so dass die gewünschte Form der Oxidschicht resultiert, abhängig von der gewählten Breite und Distanz der Gräben. Zum Beispiel erlaubt der Entwurf, der durch den Entwurf der Oxidmaske spezifiziert ist, einen beträchtlichen Freiheitsgrad im Hinblick auf die Breite der Fase. Zum Beispiel kann insbesondere der Gradient in dem Bereich des Grabenbodens flexible eingestellt werden. Zu diesem Zweck können zum Beispiel auch sogenannte Grauskalatechniken angewendet werden.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 4A bis 4C gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (zum Beispiel 1 bis 3) oder nachfolgend (zum Beispiel 5A bis 5D) beschriebenen Ausführungsbeispiele erwähnt werden.
  • 5A bis 5D zeigen schematische Querschnittsdarstellungen eines Verfahrens 500 zum Bilden eines Halbleiterbauelements. Zum Beispiel zeigen 5A bis 5D ein Abfasen eines Teils des Grabenbodens durch Plasmaätzen unter Verwendung einer Oxidmaske.
  • Wie in 5A gezeigt ist, kann das Verfahren 500 das Bilden einer Maskenschicht 411 (zum Beispiel einer Hartmaskenschicht) an (oder zum Beispiel auf) einer ersten lateralen Oberfläche 412 eines Halbleitersubstrats 102 umfassen.
  • Das Verfahren 500 kann ferner das Strukturieren der Hartmaske 411 umfassen, die an dem Halbleitersubstrat 102 gebildet ist, um eine Öffnung in der Maskenschicht 411 zu bilden.
  • Das Strukturieren der Maskenschicht 411 kann das Bilden (zum Beispiel Abscheiden) einer Fotoresistschicht auf der Maskenschicht der Fotoresistschicht umfassen. Das Bilden der Fotoresistschicht kann ferner das Strukturieren und Bemustern der Fotoresistschicht durch eine Fotolithographie umfassen, um einen ersten Abschnitt der Maskenschicht 411 freizulegen, an dem der erste Graben der Maskenschicht 411 gebildet werden soll.
  • Das Strukturieren der Maskenschicht 411 kann das Ätzen eines ersten Abschnitts der Maskenschicht 411 umfassen, um einen ersten Graben 513 in der Maskenschicht 411 zu bilden. Nach dem Ätzen des ersten Abschnitts der Maskenschicht 411 kann sich der erste Graben 513 der Maskenschicht 411 von der ersten lateralen Oberfläche 412 der Maskenschicht 411 in Richtung des Halbleitersubstrats 102 erstrecken, legt jedoch das Halbleitersubstrat 102 nicht frei.
  • Der erste Graben 513 kann vertikale Seitenwände umfassen (zum Beispiel eine erste vertikale Seitenwand und eine gegenüberliegende zweite vertikale Seitenwand). Die erste vertikale Seitenwand 514 des ersten Grabens 513 der Maskenschicht 411 kann einen ersten vertikalen Abschnitt der Öffnung der Maskenschicht 411 bilden. Die gegenüberliegende zweite vertikale Seitenwand 514 des ersten Grabens 513 der Maskenschicht 411 kann einen zweiten vertikalen Abschnitt der Öffnung der Maskenschicht 411 bilden.
  • Wie in 5A und 5B gezeigt ist, kann das Strukturieren der Maskenschicht 411 ferner das Ätzen eines zweiten Abschnitts der Maskenschicht 411 an einem Boden 521 des ersten Grabens 513 der Maskenschicht umfassen, um einen zweiten Graben 523 unter dem ersten Graben 513 zu bilden.
  • Eine minimale Breite des ersten Grabens der Maskenschicht an dem Boden des ersten Grabens der Maskenschicht vor dem Ätzen des zweiten Grabens der Maskenschicht kann zum Beispiel größer sein (zum Beispiel mehr als 1,5 Mal größer oder zum Beispiel mehr als 2 Mal größer) als eine minimale Breite des zweiten Grabens der Maskenschicht an der Oberseite des zweiten Grabens der Maskenschicht.
  • Eine minimale (oder kleinste) Tiefe des ersten Grabens der Maskenschicht vor dem Bilden des zweiten Grabens der Maskenschicht kann zum Beispiel größer sein (zum Beispiel mehr als 1,5 Mal größer, oder zum Beispiel mehr als 2 Mal größer) als eine minimale (oder kleinste) Tiefe des zweiten Grabens der Maskenschicht.
  • Das Ätzen des zweiten Abschnitts der Maskenschicht zum Bilden des zweiten Grabens 523 kann das Ätzen des Abschnitts des zweiten Abschnitts der Maskenschicht von dem Boden 521 des ersten Grabens 513 umfassen, bis ein Abschnitt 518 der ersten lateralen Oberfläche 412 des Halbleitersubstrats 102 an dem Boden des zweiten Grabens 523 freigelegt (oder exponiert) wird. Somit kann der Boden des zweiten Grabens 523 an (oder zum Beispiel direkt benachbart zu) dem Abschnitt 518 der ersten lateralen Oberfläche 412 des Halbleitersubstrats 102 angeordnet sein. Der zweite Graben 523 kann vertikale Seitenwände 524 umfassen (zum Beispiel eine erste vertikale Seitenwand und eine gegenüberliegende zweite vertikale Seitenwand).
  • Wie in 5B und 5C gezeigt ist, kann das Strukturieren der Maskenschicht 411 das Modifizieren eines ersten Randabschnitts 515 der Maskenschicht 411 an einer ersten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 411 umfassen, um einen ersten schrägen Maskenrand 516 der Öffnung 517 zu bilden. Das Strukturieren der Maskenschicht 411 kann ferner das Modifizieren eines zweiten Randabschnitts 515 der Maskenschicht 411 an der gegenüberliegenden zweiten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 411 umfassen, um einen zweiten schrägen Maskenrand 516 der Öffnung 517 zu bilden.
  • Das Strukturieren 310 der Maskenschicht kann das Strukturieren der Fotoresistschicht umfassen, die auf der Maskenschicht 411 angeordnet ist, um den ersten Randabschnitt 515 der Maskenschicht 411, der modifiziert werden soll, und den zweiten Randabschnitt 515 der Maskenschicht 411, der modifiziert werden soll, freizulegen (oder zum Beispiel zu exponieren).
  • Der erste Randabschnitt 515, der modifiziert werden soll, kann lateral benachbart zu der ersten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 411 und benachbart zu einem Abschnitt des Bodens 521 des ersten Grabens 513 an (oder benachbart zu) der ersten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 411 angeordnet sein. Zum Beispiel kann sich der erste Randabschnitt 515 der Maskenschicht 411 lateral von der ersten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 411 zum Beispiel in Richtung (oder zu) der ersten Seitenwand 514 des ersten Grabens 513 der Maskenschicht 411 erstrecken.
  • Der zweite Randabschnitt 515, der modifiziert werden soll, kann zum Beispiel lateral benachbart zu einer zweiten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 411 und benachbart zu einem Abschnitt des Bodens 521 des ersten Grabens 513 an der zweiten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 511 angeordnet sein. Zum Beispiel kann sich der zweite Randabschnitt 515 der Maskenschicht 411 lateral von der zweiten Seitenwand 524 des zweiten Grabens 523 der Maskenschicht 411 in Richtung (oder zu) einer zweiten Seitenwand 514 des ersten Grabens 513 der Maskenschicht 411 erstrecken, zum Beispiel.
  • Das Strukturieren der Maskenschicht 411 kann zum Beispiel ferner das Modifizieren des ersten Randabschnitts 515 des zweiten Grabens 523 der Maskenschicht 411, um den ersten schrägen Maskenrand 516 der ersten Seitenwand der Öffnung 517 zu bilden, und das Modifizieren des zweiten Randabschnitts 515 des zweiten Grabens 523 der Maskenschicht 411, um den zweiten schrägen Maskenrand 516 der zweiten Seitenwand der Öffnung 517 zu bilden, umfassen.
  • Vor dem Bilden des Grabens in der Halbleiterstruktur kann der erste schräge Maskenrand 516 der Öffnung 517 der Maskenschicht 411 verbunden werden mit (oder zum Beispiel angrenzen an, oder zum Beispiel benachbart sein zu) dem ersten vertikalen Abschnitt 514 der Öffnung 517 der Maskenschicht 411 zum Beispiel. Der zweite schräge Maskenrand 516 der Öffnung 517 der Maskenschicht 411 kann zum Beispiel verbunden sein mit (oder zum Beispiel angrenzen an, oder zum Beispiel benachbart sein zu) dem zweiten vertikalen Abschnitt 514 der Öffnung 517 der Maskenschicht 411.
  • Der Abschnitt 518 der ersten lateralen Oberfläche 412 des Halbleitersubstrats 102, der durch die Maskenschicht 411 freigelegt werden soll, kann lateral zwischen dem ersten schrägen Maskenrand 516 der Öffnung 517 der Maskenschicht 411 und dem zweiten schrägen Maskenrand 516 der Öffnung 517 der Maskenschicht 411 angeordnet sein.
  • Wie in 5D gezeigt ist, kann das Verfahren 500 ferner das Ätzen 320 von zumindest einem Teil der Maskenschicht und des Halbleitersubstrats gleichzeitig während desselben Ätzprozesses umfassen, um den Graben 201 zu bilden, der sich in das Halbleitersubstrat 102 erstreckt. Der (gleichzeitige) Ätzprozess zum Ätzen des Halbleitersubstrats und zumindest des Teils der Maskenschicht kann fortgesetzt werden, nachdem der schräge Maskenrand der Öffnung von dem Halbleitersubstrat entfernt (zum Beispiel weggeätzt) ist.
  • Die erste Seitenwand 103 des Grabens 201, der in dem Halbleitersubstrat 102 durch den Ätzprozess gebildet wird, kann einen ersten vertikalen Abschnitt 534 umfassen. Die erste Seitenwand 103 des Grabens 201 kann ferner einen ersten schrägen Abschnitt 104 umfassen, der auf einer Reproduktion des ersten schrägen Maskenrandes 516 der Maskenschicht 411 in dem Halbleitersubstrat 102 basiert.
  • Die gegenüberliegende zweite Seitenwand 103 des Grabens 201, der in dem Halbleitersubstrat durch den Ätzprozess gebildet wird, kann einen zweiten vertikalen Abschnitt 534 umfassen. Die zweite Seitenwand des Grabens 201 kann ferner einen zweiten schrägen Abschnitt 104 umfassen, der auf einer Reproduktion des zweiten schrägen Maskenrandes 516 der Maskenschicht 411 in dem Halbleitersubstrat 102 basiert.
  • Wenn die Hartmaske in zwei Stufen ausgeführt wird, kann eine Reduktion des Winkels (zum Beispiel anstelle einer geneigten Grabenwand) ebenfalls an dem Grabenboden erreicht werden. Nach dem Abscheiden der Hartmaske 411 wird eine Stufe in die Hartmaske 411 in dem Bereich des nachfolgend zu bildenden Grabens geätzt (5A). In dem gedünnten Bereich der Hartmaske 411 kann ein maskiertes Ätzen (5B) und eine Schadensimplantation mit Ar-Ionen ausgeführt werden, und die Hartmaske 411 kann unter Verwendung eines nasschemischen Ätzens abgefast werden (5C). Unter Verwendung der Maske (wie in 5A bis 5C dargestellt ist) kann der Graben 201 geätzt werden (wie in 5B gezeigt ist). Optional kann in dem Fall einer BPSG-Hartmaske ein Fließschritt ausgeführt werden anstelle einer Schadensimplantation und eines nachfolgenden Ätzens, um den Rand des BPSG abzurunden.
  • Weitere Details und Aspekte werden in Verbindung mit den vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 5A bis 5D gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (zum Beispiel 1 bis 4C) oder nachfolgend beschriebenen Ausführungsbeispiele erwähnt werden.
  • Verschiedene Beispiele beziehen sich auf ein Verfahren zum Bilden von schrägen Gräben, um die Feldstärke zu reduzieren.
  • Aspekte und Merkmale (zum Beispiel das Halbleiterbauelement, der Gate-Graben, die zumindest eine Transistorstruktur, die Seitenwand, der schräge Abschnitt der Seitenwand, der Winkel zwischen dem schrägen Abschnitt und dem Boden des Gate-Grabens, die laterale Abmessung des schrägen Abschnitts, die aktive Region des Halbleitersubstrats, die Maskenschicht, der zumindest eine Graben der Maskenschicht, der erste Graben der Maskenschicht, der zweite Graben der Maskenschicht, der Randabschnitt der Maskenschicht, der schräge Maskenrand des Grabens der Maskenschicht, das Strukturieren der Maskenschicht, das Ätzen von zumindest einem Teil der Maskenschicht, das Modifizieren des Randabschnitts der Maskenschicht), die in Verbindung mit einem oder mehreren spezifischen Beispielen erwähnt wurden, können mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Beispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern.
  • Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (20)

  1. Ein Halbleiterbauelement (100, 200), umfassend einen Gate-Graben (101, 201) von zumindest einer Transistorstruktur, der sich in ein Halbleitersubstrat (102) erstreckt, wobei der Gate-Graben (101, 201) zumindest eine Seitenwand (103) umfasst, die einen schrägen Abschnitt (104) umfasst, der benachbart zu einem Boden (105) des Gate-Grabens (101, 201) angeordnet ist, wobei ein Winkel zwischen dem schrägen Abschnitt (104) und dem Boden (105) des Gate-Grabens (101, 201) zwischen 110° und 160° liegt, und wobei eine laterale Abmessung des schrägen Abschnitts (104) größer ist als 50 nm.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei der Winkel zwischen dem schrägen Abschnitt (104) und dem Boden (105) des Gate-Grabens (101, 102) ein Winkel zwischen einer ungefähren Ausgleichslinie des schrägen Abschnitts (104) und dem Boden (105) des Gate-Grabens ist.
  3. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei eine vertikale Abmessung des schrägen Abschnitts (104) der zumindest einen Seitenwand (103) kleiner ist als 50% einer Tiefe des Gate-Grabens (101, 102).
  4. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die zumindest eine Seitenwand (103) einen im Wesentlichen vertikalen Abschnitt (534) umfasst, der zwischen einer Oberfläche (412) des Halbleitersubstrats (102) und dem schrägen Abschnitt (104) der zumindest einen Seitenwand (103) angeordnet ist.
  5. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 2, wobei der schräge Abschnitt (104) der zumindest einen Seitenwand (103) sich von dem Boden (105) des Gate-Grabens (101, 102) zu einer Oberfläche (412) des Halbleitersubstrats (102) erstreckt.
  6. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei die laterale Abmessung des schrägen Abschnitts (104) der zumindest einen Seitenwand (103) kleiner ist als 50% einer Breite des Gate-Grabens (101, 102) an einer Oberfläche (412) des Halbleitersubstrats (102).
  7. Das Halbleiterbauelement gemäß einem der vorangehenden Ansprüche, wobei der Gate-Graben (101, 102) eine erste Seitenwand (103) umfasst, die den schrägen Abschnitt (104) umfasst, der benachbart zu dem Boden (105) des Gate-Grabens (101, 102) angeordnet, und eine gegenüberliegende zweite Seitenwand (103), die sich im Wesentlichen vertikal von einer Oberfläche (412) des Halbleitersubstrats (102) zu einem Boden (105) des Gate-Grabens (101, 102) erstreckt.
  8. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 6, wobei der Gate-Graben (101, 102) eine erste Seitenwand (103) umfasst, die den schrägen Abschnitt (104) aufweist, der benachbart zu dem Boden (105) des Gate-Grabens (101, 102) angeordnet ist, und eine gegenüberliegende zweite Seitenwand (103), die einen schrägen Abschnitt (104) aufweist, der benachbart zu dem Boden (105) des Gate-Grabens (101, 102) angeordnet ist.
  9. Das Halbleiterbauelement gemäß Anspruch 8, wobei ein Winkel zwischen dem schrägen Abschnitt der ersten Seitenwand und dem Boden (105) des Gate-Grabens (102) unterschiedlich zu einem Winkel zwischen dem schrägen Abschnitt der zweiten Seitenwand und dem Boden (105) des Gate-Grabens (102) ist.
  10. Ein Halbleiterbauelement (200, 100), umfassend einen Graben (201, 101), der in einer aktiven Region (211) eines Halbleitersubstrats (102) gebildet ist, wobei der Graben (201, 101) zumindest eine Seitenwand (103) aufweist, die einen schrägen Abschnitt (104) aufweist, der benachbart zu einem Boden (105) des Grabens (201, 101) angeordnet ist, wobei ein Winkel zwischen dem schrägen Abschnitt (104) und dem Boden (105) des Grabens (201, 101) zwischen 110° und 160° liegt, und wobei eine laterale Abmessung des schrägen Abschnitts (104) größer ist als 50 nm.
  11. Ein Verfahren (300, 400, 500) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend: Strukturieren (310) einer Maskenschicht, die an einem Halbleitersubstrat gebildet ist, um eine Öffnung in der Maskenschicht zu bilden, wobei die Öffnung einen schrägen Maskenrand aufweist; und Ätzen (410) von zumindest einem Teil der Maskenschicht und des Halbleitersubstrats während desselben Ätzprozesses, um einen Graben zu bilden, der sich in das Halbleitersubstrat erstreckt, wobei der Graben eine Breite von weniger als 10 um aufweist, und wobei eine Seitenwand des Grabens, der durch den Ätzprozess gebildet wird, einen schrägen Abschnitt aufweist, der auf einer Reproduktion des schrägen Maskenrandes der Maskenschicht in dem Halbleitersubstrat basiert.
  12. Das Verfahren gemäß Anspruch 11, das Strukturieren (310) der Maskenschicht umfassend: Bilden von zumindest einem Graben (413, 513, 523) in der Maskenschicht (411); und Modifizieren eines Randabschnitts (415, 515) des zumindest einen Grabens der Maskenschicht, um den schrägen Maskenrand (416, 516) zu bilden, nach dem Bilden des zumindest einen Grabens in der Maskenschicht.
  13. Das Verfahren gemäß Anspruch 11 oder 12, wobei das Strukturieren (310) der Maskenschicht das Einbringen von Ionen in einen Randabschnitt (415, 515) der Maskenschicht und das Ätzen des Randabschnitts (415, 515) der Maskenschicht aufweist, um den schrägen Maskenrand (416, 516) der Öffnung (417, 517) zu bilden.
  14. Das Verfahren gemäß Anspruch 12 oder 13, wobei das Strukturieren (310) der Maskenschicht das Ätzen einer Mehrzahl von Gräben in den Randabschnitt (415, 515) der Maskenschicht und das Variieren von zumindest einem einer Grabenbreite der Mehrzahl von Gräben des Randabschnitts der Maskenschicht und einer Distanz zwischen der Mehrzahl von Gräben des Randabschnitts der Maskenschicht umfasst.
  15. Das Verfahren gemäß einem der Ansprüche 11 bis 14, wobei das Strukturieren (310) der Maskenschicht das Ausheilen der Maskenschicht über einer Rückflusstemperatur der Maskenschicht so aufweist, dass ein Randabschnitt (415, 515) der Maskenschicht modifiziert wird, um den schrägen Maskenrand (416, 516) der Öffnung (417, 517) zu bilden.
  16. Das Verfahren gemäß einem der Ansprüche 11 bis 15, wobei das Strukturieren (310) der Maskenschicht das Ätzen eines ersten Abschnitts der Maskenschicht aufweist, um einen ersten Graben (513) in der Maskenschicht zu bilden, und das Ätzen eines zweiten Abschnitts der Maskenschicht an einem Boden des ersten Grabens der Maskenschicht, um einen zweiten Graben (523) unter dem ersten Graben zu bilden.
  17. Das Verfahren gemäß Anspruch 16, wobei das Strukturieren (310) der Maskenschicht das Modifizieren eines ersten Randabschnitts (515) der Maskenschicht an einer ersten Seitenwand (524) des zweiten Grabens der Maskenschicht, um einen ersten schrägen Maskenrand (516) der Öffnung zu bilden, und das Modifizieren eines zweiten Randabschnitts (515) der Maskenschicht an einer gegenüberliegenden zweiten Seitenwand (524) des zweiten Grabens der Maskenschicht, um einen zweiten schrägen Maskenrand (516) der Öffnung zu bilden, aufweist.
  18. Das Verfahren gemäß Anspruch 17, wobei ein schräger Winkel des ersten schrägen Maskenrandes (516) der Öffnung und ein schräger Winkel des zweiten schrägen Maskenrandes (516) der Öffnung unterschiedlich zueinander sind.
  19. Das Verfahren gemäß einem der Ansprüche 11 bis 18, wobei das Strukturieren (310) der Maskenschicht das Strukturieren einer Fotoresistschicht aufweist, die auf der Maskenschicht gebildet ist, durch Grauskalalithographie, um zumindest einen Teil der Maskenschicht freizulegen, der modifiziert werden soll.
  20. Das Verfahren gemäß einem der Ansprüche 11 bis 19, ferner umfassend das Ausheilen des Halbleitersubstrats nach dem Ätzen (410) von zumindest einem Teil der Maskenschicht und des Halbleitersubstrats und nach dem Entfernen der Maskenschicht, die an dem Halbleitersubstrat gebildet ist.
DE102016106967.1A 2016-04-15 2016-04-15 Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements Active DE102016106967B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016106967.1A DE102016106967B4 (de) 2016-04-15 2016-04-15 Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
US15/486,460 US10431681B2 (en) 2016-04-15 2017-04-13 Semiconductor devices and a method for forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016106967.1A DE102016106967B4 (de) 2016-04-15 2016-04-15 Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102016106967A1 true DE102016106967A1 (de) 2017-10-19
DE102016106967B4 DE102016106967B4 (de) 2024-07-04

Family

ID=59980348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016106967.1A Active DE102016106967B4 (de) 2016-04-15 2016-04-15 Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements

Country Status (2)

Country Link
US (1) US10431681B2 (de)
DE (1) DE102016106967B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6991476B2 (ja) * 2017-05-31 2022-01-12 国立研究開発法人産業技術総合研究所 半導体装置
JP7166053B2 (ja) * 2017-12-21 2022-11-07 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
TWI685919B (zh) * 2019-01-19 2020-02-21 力晶積成電子製造股份有限公司 溝渠式隔離結構的製造方法及高壓半導體元件
JP2022129918A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2022129917A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
CN115565868B (zh) * 2022-11-23 2023-04-28 广东芯粤能半导体有限公司 半导体结构及其制备方法
CN115841952B (zh) * 2023-02-21 2023-06-06 湖北九峰山实验室 非对称SiC沟槽结构及其制作方法、电子器件
CN116435336B (zh) * 2023-03-22 2024-01-12 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场保护结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720616B2 (en) * 1999-06-25 2004-04-13 Infineon Technologies Ag Trench MOS transistor
US20090269896A1 (en) * 2008-04-24 2009-10-29 Hui Chen Technique for Controlling Trench Profile in Semiconductor Structures
US20130307061A1 (en) * 2012-05-18 2013-11-21 Sumitomo Electric Industries, Ltd. Semiconductor device
US20140284615A1 (en) * 2013-03-22 2014-09-25 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
US20150179737A1 (en) * 2013-12-19 2015-06-25 Infineon Technologies Austria Ag Method for Producing a Semiconductor Device Having a Beveled Edge Termination

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136066A (ja) 1985-12-09 1987-06-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002076287A (ja) * 2000-08-28 2002-03-15 Nec Kansai Ltd 半導体装置およびその製造方法
KR100771539B1 (ko) 2005-12-29 2007-10-31 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 및 그 제조방법
US8476168B2 (en) * 2011-01-26 2013-07-02 International Business Machines Corporation Non-conformal hardmask deposition for through silicon etch
JP2014056882A (ja) 2012-09-11 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720616B2 (en) * 1999-06-25 2004-04-13 Infineon Technologies Ag Trench MOS transistor
US20090269896A1 (en) * 2008-04-24 2009-10-29 Hui Chen Technique for Controlling Trench Profile in Semiconductor Structures
US20130307061A1 (en) * 2012-05-18 2013-11-21 Sumitomo Electric Industries, Ltd. Semiconductor device
US20140284615A1 (en) * 2013-03-22 2014-09-25 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
US20150179737A1 (en) * 2013-12-19 2015-06-25 Infineon Technologies Austria Ag Method for Producing a Semiconductor Device Having a Beveled Edge Termination

Also Published As

Publication number Publication date
US20170301792A1 (en) 2017-10-19
DE102016106967B4 (de) 2024-07-04
US10431681B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
DE102016106967B4 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE112012002956T5 (de) Bipolarer Transistor mit isoliertem Gate
DE102013110180A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014100249A1 (de) Halbleiterbauelement mit igbt-zelle und entsättigungskanalstruktur
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112012005869B4 (de) IGBT und IGBT-Herstellungsverfahren
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102015121563A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE112012004406T5 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE102015101692A1 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102014110648A1 (de) Halbleitervorrichtung mit randabschluss
DE102016109165A1 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division