CN115565868B - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN115565868B CN115565868B CN202211470693.1A CN202211470693A CN115565868B CN 115565868 B CN115565868 B CN 115565868B CN 202211470693 A CN202211470693 A CN 202211470693A CN 115565868 B CN115565868 B CN 115565868B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- carbide substrate
- mask layer
- patterned mask
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 162
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 28
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 22
- 238000001803 electron scattering Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本公开涉及一种半导体结构及其制备方法。一种半导体结构的制备方法，包括以下步骤：提供碳化硅衬底；于碳化硅衬底的上表面形成第一图形化掩模层，第一图形化掩模层内具有第一开口；基于第一图形化掩模层刻蚀碳化硅衬底，以于碳化硅衬底内形成初始沟槽；初始沟槽的两侧侧壁与碳化硅衬底的底面的夹角均为90°；于碳化硅衬底的上表面形成第二图形化掩模层，第二图形化掩模层内具有第二开口，第二开口暴露出初始沟槽的部分底面、初始沟槽的一侧侧壁及碳化硅衬底的部分上表面；基于第二图形化掩模层刻蚀碳化硅衬底，以形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽。上述半导体结构的制备方法，可以显著提升半导体器件的沟道迁移率。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
随着半导体加工技术的不断发展，半导体器件由于其更小的体积、更高的性能、更高的转换效率在电子、通讯等领域得到越来越多的应用。
目前主流的半导体器件主要有平面型和沟槽型两种结构，由于沟槽型半导体器件更容易获得相对较高的沟道密度，导通电阻相对较小，因此，沟槽型结构成为后续半导体器件开发的主要方向。在沟槽型结构的半导体器件中，沟槽侧墙的角度对碳化硅半导体器件的沟道迁移率的影响较大。
因此，如何控制沟槽型侧墙的角度以提升碳化硅半导体器件的沟道迁移率是亟需解决的问题。
发明内容
基于此，有必要提供一种半导体结构及其制备方法，以有效提升碳化硅半导体器件的沟道迁移率。
本申请实施例提供了一种半导体结构的制备方法，包括以下步骤：提供碳化硅衬底；于碳化硅衬底的上表面形成第一图形化掩模层，第一图形化掩模层内具有第一开口；基于第一图形化掩模层刻蚀碳化硅衬底，以于碳化硅衬底内形成初始沟槽；初始沟槽的两侧侧壁与碳化硅衬底的底面的夹角均为90°；于碳化硅衬底的上表面形成第二图形化掩模层，第二图形化掩模层内具有第二开口，第二开口暴露出初始沟槽的部分底面、初始沟槽的一侧侧壁及碳化硅衬底的部分上表面；基于第二图形化掩模层刻蚀碳化硅衬底，以形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽。
上述半导体结构的制备方法，先利用第一图形化掩模层形成两侧侧壁与碳化硅衬底的底面的夹角均为90°的初始沟槽，再利用暴露出初始沟槽的部分底面、初始沟槽的一侧侧壁及碳化硅衬底的部分上表面的第二图形化掩模层，形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽，以得到两侧侧壁不对称的沟槽。如此，相较于碳化硅衬底的底面倾斜的一侧侧壁，与碳化硅衬底的（11-20）晶面平行，由于（11-20）晶面对电子散射影响小，可以有效提升该侧的沟道迁移率，同时，另一侧侧壁与碳化硅衬底的底面的夹角为90°，以确保该侧的沟道迁移率不会恶化。因此，综合两侧沟道迁移率即可显著提升半导体器件的沟道迁移率。
可选地，沟槽相较于碳化硅衬底的底面倾斜的侧壁与碳化硅衬底的底面的夹角范围包括：84°~88°。
上述半导体结构的制备方法，沟槽一侧侧壁相较于碳化硅衬底的底面倾斜夹角范围包括：84°~88°，可以使得该侧侧壁与碳化硅衬底的（11-20）晶面之间的夹角变小，以减少电子散射的影响，进而有效提升该侧的沟道迁移率。
可选地，于碳化硅衬底的上表面形成第一图形化掩模层，第一图形化掩模层内具有第一开口包括：于碳化硅衬底上形成第一硬掩模层；于第一硬掩模层上形成具有第一开口图形的第一光刻胶层；基于第一光刻胶层刻蚀第一硬掩模层，以形成具有第一开口的第一图形化掩模层。
可选地，基于第一光刻胶层刻蚀第一硬掩模层包括：基于第一光刻胶层等离子刻蚀第一硬掩模层；基于第一图形化掩模层刻蚀碳化硅衬底包括：基于第一图形化掩模层等离子刻蚀碳化硅衬底。
可选地，碳化硅衬底内形成初始沟槽之后，还包括：去除第一图形化掩模层；基于第二图形化掩模层刻蚀碳化硅衬底，以形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽之后，还包括：去除第二图形化掩模层。
可选地，基于第二图形化掩模层刻蚀碳化硅衬底，以形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽，包括：于碳化硅衬底上形成第二硬掩模层；第二硬掩模层覆盖初始沟槽和碳化硅衬底的上表面；于第二硬掩模层上形成具有第二开口图形的第二光刻胶层；第二开口图形暴露出初始沟槽的部分底面、初始沟槽的一侧侧壁及碳化硅衬底的部分上表面；基于第二光刻胶层刻蚀第二硬掩模层，以形成具有第二开口的第二图形化掩模层；基于第二图形化掩模层刻蚀碳化硅衬底，以形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽。
可选地，第一开口与第二开口的尺寸比值范围包括：1.5~2.5。
可选地，基于第二光刻胶层刻蚀第二硬掩模层包括：基于第二光刻胶层化学刻蚀第二硬掩模层；基于第二图形化掩模层刻蚀初始沟槽的一侧侧壁包括：基于第二图形化掩模层化学刻蚀初始沟槽的一侧侧壁。
基于同样的发明构思，本申请实施例还提供了一种半导体结构，半导体结构包括：碳化硅衬底；碳化硅衬底具有沟槽，沟槽的一侧侧壁与碳化硅衬底的底面的夹角为90°，沟槽的另一侧侧壁相较于碳化硅衬底的底面倾斜。
上述半导体结构，沟槽的一侧侧壁与碳化硅衬底的底面的夹角为90°，沟槽的另一侧侧壁相较于碳化硅衬底的底面倾斜，以得到两侧侧壁不对称的沟槽。如此，相较于碳化硅衬底的底面倾斜的一侧侧壁，与碳化硅衬底的（11-20）晶面平行，由于（11-20）晶面对电子散射影响小，可以有效提升该侧的沟道迁移率，同时，另一侧侧壁与碳化硅衬底的底面的夹角为90°，以确保该侧的沟道迁移率不会恶化。因此，综合两侧沟道迁移率即可显著提升半导体器件的沟道迁移率。
可选地，沟槽相较于碳化硅衬底的底面倾斜的侧壁与碳化硅衬底的底面的夹角范围包括：84°~88°。
上述半导体结构，沟槽一侧侧壁相较于碳化硅衬底的底面倾斜夹角范围包括：84°~88°，可以使得该侧侧壁与电荷含量更少的晶面之间的夹角变小，以减少电子散射的影响，进而有效提升该侧的沟道迁移率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种半导体结构中沟槽侧壁与（11-20）晶面的夹角的剖面结构示意图；
图2为现有技术中提供的另一种半导体结构中沟槽侧壁与（11-20）晶面的夹角的剖面结构示意图；
图3为本申请一实施例中提供的半导体结构制备方法的流程图；
图4为本申请一实施例中提供的半导体结构制备方法中步骤S10所得结构的剖面结构示意图；
图5为本申请一实施例中提供的半导体结构制备方法中步骤S20的流程示意图；
图6为本申请一实施例中提供的半导体结构制备方法中步骤S21所得结构的剖面结构示意图；
图7为本申请一实施例中提供的半导体结构制备方法中步骤S22所得结构的剖面结构示意图；
图8为本申请一实施例中提供的半导体结构制备方法中步骤S23所得结构的剖面结构示意图；
图9为本申请一实施例中提供的半导体结构制备方法中去除第一光刻胶层后所得结构的剖面结构示意图；
图10为本申请一实施例中提供的半导体结构制备方法中步骤S30所得结构的剖面结构示意图；
图11为本申请一实施例中提供的半导体结构制备方法中去除第一图形化掩模层后所得结构的剖面结构示意图；
图12为本申请一实施例中提供的半导体结构制备方法中步骤S40的流程示意图；
图13为本申请一实施例中提供的半导体结构制备方法中步骤S41所得结构的剖面结构示意图；
图14为本申请一实施例中提供的半导体结构制备方法中步骤S42所得结构的剖面结构示意图；
图15为本申请一实施例中提供的半导体结构制备方法中步骤S43所得结构的剖面结构示意图；
图16为本申请一实施例中提供的半导体结构制备方法中去除第二光刻胶层后所得结构的剖面结构示意图；
图17为本申请一实施例中提供的半导体结构制备方法中步骤S44所得结构的剖面结构示意图；
图18为本申请一实施例中提供的半导体结构制备方法中去除第二图形化掩模层后所得结构的剖面结构示意图。
附图标记说明：
10-碳化硅衬底；11-沟槽；110-初始沟槽；
20-第一图形化掩模层；200-第一硬掩模层；21-第一开口；
30-第一光刻胶层；31-第一开口图形；
40-第二图形化掩模层；400-第二硬掩模层；41-第二开口；
50-第二光刻胶层；51-第二开口图形。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在此使用时，“沉积”工艺包括但不限于物理气相沉积（Physical VaporDeposition，简称PVD）、化学气相沉积（Chemical Vapor Deposition，简称CVD）或原子层沉积（Atomic Layer Deposition，简称ALD）。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
随着半导体加工技术的不断发展，半导体器件由于其更小的体积、更高的性能、更高的转换效率在电子、通讯等领域得到越来越多的应用。
目前主流的半导体器件主要有平面型和沟槽型两种结构，由于沟槽型半导体器件的导通电阻相对较小，沟道的密度得以增大，因此，沟槽型结构成为后续半导体器件开发的主要方向。在沟槽型结构的半导体器件中，沟槽侧墙的角度对半导体器件的沟道迁移率的影响较大。半导体器件通常采用4H晶型的碳化硅衬底，相比于（0001）晶面，在（11-20）晶面上对电子散射的影响小，沟道沿着（11-20）晶面方向的迁移率约为（0001）的17倍。因此，为了获得最佳的迁移率，沟道侧墙需要严格与（11-20）晶面平行，夹角越小越好。
在实际制造过程中，碳化硅衬底(0001)晶面通常需要指向<11-20>晶向偏转4°，形成4°偏轴，使用台阶流生长法进行外延，以控制外延的晶型。如图1所示，（0001）晶面与晶圆表面呈4°夹角，在常规刻蚀条件下，沟槽的左右侧墙角度是一样的，若侧墙角度为90°，则左右两边侧墙与（11-20）晶面的夹角均为4°。如图2所示，若侧墙角度为86°，那么左侧墙与（11-20）晶面平行，左侧迁移率得到提升；而右侧墙会由原来的4°的夹角增大到8°，右侧沟道载流子的迁移率会恶化，综合左右两侧的性能与图1结构相比得不到显著的提升。
因此，如何控制沟槽型侧墙的角度以提升碳化硅半导体器件的沟道迁移率是亟需解决的问题。
鉴于上述现有技术的不足，本申请的目的在于提供一种半导体结构及其制备方法，以有效提升碳化硅半导体器件的沟道迁移率。
请参阅图3，本申请实施例提供了一种半导体结构的制备方法，包括以下步骤：
S10：提供碳化硅衬底。
S20：于碳化硅衬底的上表面形成第一图形化掩模层，第一图形化掩模层内具有第一开口。
S30：基于第一图形化掩模层刻蚀碳化硅衬底，以于碳化硅衬底内形成初始沟槽；初始沟槽的两侧侧壁与碳化硅衬底的底面的夹角均为90°。
S40：于碳化硅衬底的上表面形成第二图形化掩模层，第二图形化掩模层内具有第二开口，第二开口暴露出初始沟槽的部分底面、初始沟槽的一侧侧壁及碳化硅衬底的部分上表面。
S50：基于第二图形化掩模层刻蚀碳化硅衬底，以形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽。
上述半导体结构的制备方法，先利用第一图形化掩模层形成两侧侧壁与碳化硅衬底的底面的夹角均为90°的初始沟槽，再利用暴露出初始沟槽的部分底面、初始沟槽的一侧侧壁及碳化硅衬底的部分上表面的第二图形化掩模层，形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽，以得到两侧侧壁不对称的沟槽。如此，相较于碳化硅衬底的底面倾斜的一侧侧壁，与碳化硅衬底的（11-20）晶面平行，由于（11-20）晶面对电子散射影响小，可以有效提升该侧的沟道迁移率，同时，另一侧侧壁与碳化硅衬底的底面的夹角为90°，以确保该侧的沟道迁移率不会恶化。因此，综合两侧沟道迁移率即可显著提升半导体器件的沟道迁移率。
以下结合图4至图18对本申请实施例提供的半导体结构制备方法进行详细描述。
在步骤S10中，请参阅图3中的S10步骤及图4，提供碳化硅衬底10。
在可选的实施例中，在进行步骤S20之前，还可以包括对碳化硅衬底10进行清洗的步骤，通过清洗，可以去除碳化硅衬底10表面的杂质，避免对后续工艺造成影响，进而确保器件的性能。
具体地，可以采用清洗液对碳化硅衬底10进行清洗，碳化硅衬底10可以放入存放有清洗液的清洗槽中进行清洗；当然，也可以采用喷淋的方式对碳化硅衬底10进行清洗。具体对碳化硅衬底10进行清洗使用的清洗液及清洗流程为本领域技术人员知晓，此处不再累述。
需要说明的是，对碳化硅衬底10进行清洗后，还包括对碳化硅衬底10进行干燥的步骤，对碳化硅衬底10进行干燥的方法为本领域技术人员熟知，此处不再累述。
在步骤S20中，请参阅图3中的S20步骤及图5~图8，于碳化硅衬底10的上表面形成第一图形化掩模层20，第一图形化掩模层20内具有第一开口21。
在一些示例中，请参阅图5，于碳化硅衬底10的上表面形成第一图形化掩模层20包括：
S21：于碳化硅衬底上形成第一硬掩模层。
S22：于第一硬掩模层上形成具有第一开口图形的第一光刻胶层。
S23：基于第一光刻胶层刻蚀第一硬掩模层，以形成具有第一开口的第一图形化掩模层。
在步骤S21中，请参阅图5中的S21步骤及图6，于碳化硅衬底10上形成第一硬掩模层200。
可选地，第一硬掩模层200包括氧化物层、氮化硅层或氮氧化物层。
在步骤S22中，请参阅图5中的S22步骤及图7，于第一硬掩模层200上形成具有第一开口图形31的第一光刻胶层30。
可选地，采用曝光显影工艺得到具有第一开口图形31的第一光刻胶层30。
在步骤S23中，请参阅图5中的S23步骤及图8，基于第一光刻胶层30刻蚀第一硬掩模层200，以形成具有第一开口21的第一图形化掩模层20。
可选地，基于第一光刻胶层30刻蚀第一硬掩模层200包括：基于第一光刻胶层30等离子刻蚀第一硬掩模层200。
在一些示例中，请参阅图9，形成具有第一开口21的第一图形化掩模层20之后，还包括去除第一光刻胶层30。
在步骤S30中，请参阅图3中的S30步骤及图10，基于第一图形化掩模层20刻蚀碳化硅衬底10，以于碳化硅衬底10内形成初始沟槽110；初始沟槽110的两侧侧壁与碳化硅衬底10的底面的夹角均为90°。
可选地，基于第一图形化掩模层20刻蚀碳化硅衬底10包括：基于第一图形化掩模层20等离子刻蚀碳化硅衬底10。
在一些示例中，请参阅图11，碳化硅衬底10内形成初始沟槽110之后，还包括：去除第一图形化掩模层20。
在步骤S40中，请参阅图3中的S40步骤及图12~图15，于碳化硅衬底10的上表面形成第二图形化掩模层40，第二图形化掩模层40内具有第二开口41，第二开口41暴露出初始沟槽110的部分底面、初始沟槽110的一侧侧壁及碳化硅衬底10的部分上表面。
在一些示例中，请参阅图12，基于第二图形化掩模层40刻蚀碳化硅衬底10，以形成一侧侧壁相较于碳化硅衬底10的底面倾斜的沟槽11，包括：
S41：于碳化硅衬底上形成第二硬掩模层；第二硬掩模层覆盖初始沟槽和碳化硅衬底的上表面。
S42：于第二硬掩模层上形成具有第二开口图形的第二光刻胶层；第二开口图形暴露出初始沟槽的部分底面、初始沟槽的一侧侧壁及碳化硅衬底的部分上表面。
S43：基于第二光刻胶层刻蚀第二硬掩模层，以形成具有第二开口的第二图形化掩模层。
S44：基于第二图形化掩模层刻蚀碳化硅衬底，以形成一侧侧壁相较于碳化硅衬底的底面倾斜的沟槽。
在步骤S41中，请参阅图12中的S41步骤及图13，于碳化硅衬底10上形成第二硬掩模层400；第二硬掩模层400覆盖初始沟槽110和碳化硅衬底10的上表面。
可选地，第二硬掩模层400包括氧化物层、氮化硅层或氮氧化物层。
在步骤S42中，请参阅图12中的S42步骤及图14，于第二硬掩模层400上形成具有第二开口图形51的第二光刻胶层50；第二开口图形51暴露出初始沟槽110的部分底面、初始沟槽110的一侧侧壁及碳化硅衬底10的部分上表面。
可选地，采用曝光显影工艺得到具有第二开口图形51的第二光刻胶层50。
在步骤S43中，请参阅图12中的S43步骤及图15，基于第二光刻胶层50刻蚀第二硬掩模层400，以形成具有第二开口41的第二图形化掩模层40。
可选地，基于第二光刻胶层50刻蚀第二硬掩模层400包括：基于第二光刻胶层50化学刻蚀第二硬掩模层400。
可选地，请参阅图16，形成具有第二开口41的第二图形化掩模层40之后，还包括：去除第二光刻胶层50。
在步骤S44中，请参阅图12中的S44步骤及图17，基于第二图形化掩模层40刻蚀碳化硅衬底10，以形成一侧侧壁相较于碳化硅衬底10的底面倾斜的沟槽11。
可选地，基于第二图形化掩模层40刻蚀初始沟槽110的一侧侧壁包括：基于第二图形化掩模层40化学刻蚀初始沟槽110的一侧侧壁。
可选地，沟槽11相较于碳化硅衬底10的底面倾斜的侧壁与碳化硅衬底10的底面的夹角范围包括：84°~88°。例如，沟槽11相较于碳化硅衬底10的底面倾斜的侧壁与碳化硅衬底10的底面的夹角可以为84°、85°、86°、87°或88°等等。
上述半导体结构的制备方法，沟槽一侧侧壁相较于碳化硅衬底10的底面倾斜夹角范围包括：84°~88°，可以使得该侧侧壁与电荷含量更少的晶面之间的夹角变小，以减少电子散射的影响，进而有效提升该侧的沟道迁移率。
在一些示例中，请参阅图18，基于第二图形化掩模层40刻蚀碳化硅衬底10，以形成一侧侧壁相较于碳化硅衬底10的底面倾斜的沟槽11之后，还包括：去除第二图形化掩模层40。
可选地，第一开口21与第二开口41的尺寸比值范围包括：1.5~2.5。例如，第一开口21与第二开口41的尺寸比值可以为1.5、1.6、1.7、1.8、1.9、2.0、2.1、2.2、2.3、2.4或2.5等等。
基于同样的发明构思，请参阅图18，本申请实施例还提供了一种半导体结构，半导体结构包括：碳化硅衬底10；碳化硅衬底10具有沟槽11，沟槽11的一侧侧壁与碳化硅衬底10的底面的夹角为90°，沟槽11的另一侧侧壁相较于碳化硅衬底10的底面倾斜。
上述半导体结构，沟槽11的一侧侧壁与碳化硅衬底10的底面的夹角为90°，沟槽11的另一侧侧壁相较于碳化硅衬底10的底面倾斜，以得到两侧侧壁不对称的沟槽11。如此，相较于碳化硅衬底10的底面倾斜的一侧侧壁，存在更少的电荷，减少了电子散射的影响，可以有效提升该侧的沟道迁移率，同时，另一侧侧壁与碳化硅衬底10的底面的夹角为90°，以确保该侧的沟道迁移率不会恶化。因此，综合两侧沟道迁移率即可显著提升半导体器件的沟道迁移率。
可选地，沟槽11相较于碳化硅衬底10的底面倾斜的侧壁与碳化硅衬底10的底面的夹角范围包括：84°~88°。例如，沟槽11相较于碳化硅衬底10的底面倾斜的侧壁与碳化硅衬底10的底面的夹角可以为84°、85°、86°、87°或88°等等。
上述半导体结构，沟槽11一侧侧壁相较于碳化硅衬底10的底面倾斜夹角范围包括：84°~88°，可以使得该侧侧壁与电荷含量更少的晶面之间的夹角变小，以减少电子散射的影响，进而有效提升该侧的沟道迁移率。
在本说明书的描述中，上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种半导体结构的制备方法，其特征在于，包括以下步骤：
提供碳化硅衬底；
于所述碳化硅衬底的上表面形成第一图形化掩模层，所述第一图形化掩模层内具有第一开口；
基于第一图形化掩模层刻蚀所述碳化硅衬底，以于所述碳化硅衬底内形成初始沟槽；所述初始沟槽的两侧侧壁与所述碳化硅衬底的底面的夹角均为90°；
于所述碳化硅衬底的上表面形成第二图形化掩模层，所述第二图形化掩模层内具有第二开口，所述第二开口暴露出所述初始沟槽的部分底面、所述初始沟槽的一侧侧壁及所述碳化硅衬底的部分上表面；
基于第二图形化掩模层刻蚀所述碳化硅衬底，以形成一侧侧壁相较于所述碳化硅衬底的底面倾斜的沟槽；
所述沟槽相较于所述碳化硅衬底的底面倾斜的侧壁与所述碳化硅衬底的底面的夹角范围包括：84°~88°。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述碳化硅衬底的上表面形成第一图形化掩模层，所述第一图形化掩模层内具有第一开口包括：
于所述碳化硅衬底上形成第一硬掩模层；
于所述第一硬掩模层上形成具有第一开口图形的第一光刻胶层；
基于所述第一光刻胶层刻蚀所述第一硬掩模层，以形成具有所述第一开口的第一图形化掩模层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于：
所述基于所述第一光刻胶层刻蚀所述第一硬掩模层包括：基于所述第一光刻胶层等离子刻蚀所述第一硬掩模层；
所述基于所述第一图形化掩模层刻蚀所述碳化硅衬底包括：基于所述第一图形化掩模层等离子刻蚀所述碳化硅衬底。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述碳化硅衬底内形成初始沟槽之后，还包括：去除所述第一图形化掩模层；基于第二图形化掩模层刻蚀所述碳化硅衬底，以形成一侧侧壁相较于所述碳化硅衬底的底面倾斜的沟槽之后，还包括：去除所述第二图形化掩模层。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基于第二图形化掩模层刻蚀所述碳化硅衬底，以形成一侧侧壁相较于所述碳化硅衬底的底面倾斜的沟槽，包括：
于所述碳化硅衬底上形成第二硬掩模层；所述第二硬掩模层覆盖所述初始沟槽和所述碳化硅衬底的上表面；
于所述第二硬掩模层上形成具有第二开口图形的第二光刻胶层；所述第二开口图形暴露出所述初始沟槽的部分底面、所述初始沟槽的一侧侧壁及所述碳化硅衬底的部分上表面；
基于所述第二光刻胶层刻蚀所述第二硬掩模层，以形成具有所述第二开口的第二图形化掩模层；
基于所述第二图形化掩模层刻蚀所述碳化硅衬底，以形成一侧侧壁相较于所述碳化硅衬底的底面倾斜的沟槽。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述第一开口与所述第二开口的尺寸比值范围包括：1.5~2.5。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于：
所述基于所述第二光刻胶层刻蚀所述第二硬掩模层包括：基于所述第二光刻胶层化学刻蚀所述第二硬掩模层；
基于所述第二图形化掩模层刻蚀所述初始沟槽的一侧侧壁包括：基于所述第二图形化掩模层化学刻蚀所述初始沟槽的一侧侧壁。
8.一种采用如权利要求1~7中任一项所述的半导体结构的制备方法制备的半导体结构，其特征在于，所述半导体结构包括：
碳化硅衬底；所述碳化硅衬底具有沟槽，所述沟槽的一侧侧壁与所述碳化硅衬底的底面的夹角为90°，所述沟槽的另一侧侧壁相较于所述碳化硅衬底的底面倾斜；所述沟槽相较于所述碳化硅衬底的底面倾斜的侧壁与所述碳化硅衬底的底面的夹角范围包括：84°~88°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211470693.1A CN115565868B (zh) | 2022-11-23 | 2022-11-23 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211470693.1A CN115565868B (zh) | 2022-11-23 | 2022-11-23 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115565868A CN115565868A (zh) | 2023-01-03 |
| CN115565868B true CN115565868B (zh) | 2023-04-28 |
Family
ID=84770123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211470693.1A Active CN115565868B (zh) | 2022-11-23 | 2022-11-23 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115565868B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117219505A (zh) * | 2023-10-08 | 2023-12-12 | 合肥安芯睿创半导体有限公司 | 一种基于SiC衬底的斜槽刻蚀方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100561515B1 (ko) * | 2003-12-31 | 2006-03-16 | 동부아남반도체 주식회사 | 반도체 소자의 소자분리막 형성 방법 |
| CN105336660B (zh) * | 2014-07-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| DE102014117510A1 (de) * | 2014-11-28 | 2016-06-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| CN107170704B (zh) * | 2016-03-08 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| DE102016106967A1 (de) * | 2016-04-15 | 2017-10-19 | Infineon Technologies Ag | Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements |
-
2022
- 2022-11-23 CN CN202211470693.1A patent/CN115565868B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115565868A (zh) | 2023-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8071983B2 (en) | Semiconductor device structures and methods of forming semiconductor structures | |
| US20230377942A1 (en) | Method for fabricating a semiconductor device | |
| US9666442B2 (en) | Methods for single exposure—self-aligned double, triple, and quadruple patterning | |
| CN115565868B (zh) | 半导体结构及其制备方法 | |
| US9646871B2 (en) | Semiconductor structure with shallow trench isolation and manufacturing method thereof | |
| US20140084299A1 (en) | Vertical microelectronic component and corresponding production method | |
| US11062957B2 (en) | FinFET device with wrapped-around epitaxial structure and manufacturing method thereof | |
| TWI306623B (en) | Method for fabricating semiconductor device with dual poly-recess gate | |
| CN110828307A (zh) | 形成具有倾斜侧壁的材料层的方法及半导体器件 | |
| CN115799322A (zh) | 半导体结构及其制备方法 | |
| US8361849B2 (en) | Method of fabricating semiconductor device | |
| CN114649210A (zh) | 竖直沟道硅场效应晶体管的制造工艺 | |
| CN114334618A (zh) | 一种半导体器件的自对准方法 | |
| CN110648905A (zh) | 半导体器件的制备方法 | |
| CN115775830B (zh) | 屏蔽栅功率器件及其制备方法 | |
| US6949795B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| US20230094094A1 (en) | Gallium nitride device having a combination of surface passivation layers | |
| CN116072531B (zh) | 一种在半导体功能区侧面制作电极的方法 | |
| CN209282207U (zh) | 半导体器件 | |
| CN209216945U (zh) | 一种用于形成狭缝结构的沟槽结构 | |
| CN107706100B (zh) | 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法 | |
| US6790743B1 (en) | [Method to relax alignment accuracy requirement in fabrication for integrated circuit] | |
| CN115458398A (zh) | 半导体结构及其制备方法 | |
| CN117524861A (zh) | 半导体结构及其制备方法 | |
| CN117766401A (zh) | 半导体器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |