KR100561515B1 - 반도체 소자의 소자분리막 형성 방법 - Google Patents

반도체 소자의 소자분리막 형성 방법 Download PDF

Info

Publication number
KR100561515B1
KR100561515B1 KR1020030101463A KR20030101463A KR100561515B1 KR 100561515 B1 KR100561515 B1 KR 100561515B1 KR 1020030101463 A KR1020030101463 A KR 1020030101463A KR 20030101463 A KR20030101463 A KR 20030101463A KR 100561515 B1 KR100561515 B1 KR 100561515B1
Authority
KR
South Korea
Prior art keywords
forming
insulating layer
trench
film
device isolation
Prior art date
Application number
KR1020030101463A
Other languages
English (en)
Other versions
KR20050069401A (ko
Inventor
고관주
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101463A priority Critical patent/KR100561515B1/ko
Publication of KR20050069401A publication Critical patent/KR20050069401A/ko
Application granted granted Critical
Publication of KR100561515B1 publication Critical patent/KR100561515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자분리막을 형성할 때 트렌치의 측벽에 도펀트를 확산시켜 디플리션 영역을 형성시킴으로써 누설 전류 패스를 차단하여 더 안정적인 소자를 구현하는 소자분리막 형성 방법에 관한 것이다.
본 발명의 반도체 소자의 소자분리막 형성 방법은 기판상에 제1절연막 및 제2절연막을 순차적으로 형성하는 단계; 상기 제2절연막상에 제1패턴을 형성하는 단계; 상기 제1패턴으로 제2절연막, 제1절연막 및 기판을 순차적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 제3절연막을 형성하는 단계; 상기 제3절연막 상에 제2패턴을 형성하고, 상기 제2패턴을 이용하여 제3절연막을 식각하는 단계; 상기 제3절연막을 이용하여 트렌치의 측벽에 도펀트를 확산시키는 단계; 및 상기 트렌치에 제4절연막을 충진하고 평탄화하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 소자분리막 형성 방법은 소자분리막의 측벽에 도펀트를 확산시켜 디플리션 영역을 형성하고 상기 디플리션 영역이 누설 전류 패스를 없애는 효과가 있다.
소자분리막, 디플리션 영역

Description

반도체 소자의 소자분리막 형성 방법{Method for fabricating shallow trench isolation of semiconductor device}
도 1은 종래기술에 의해 형성된 소자분리막의 단면도.
도 2a 내지 도 2d는 본 발명에 의한 소자분리막 형성 방법의 공정 단면도.
본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 보다 자세하게는 기판상에 트렌치를 형성하고, 상기 트렌치의 소정 영역에 BSG(Boro Silicate Glass, 이하 BSG) 또는 PSG(Phospho Silicate Glass, 이하 PSG)를 형성한 후 도펀트를 확산시켜 디플리션(depletion) 영역을 형성하는 소자분리막 형성에 관한 것이다.
종래에는, 일반적으로 반도체 소자를 분리하는 방법으로는 선택적 산화법으로 질화막을 이용하는 LOCOS(local oxidation of silicon, 이하 LOCOS) 소자 분리 방법이 이용되어 왔다. LOCOS 소자 분리 방법은 질화막을 마스크로 해서 실리콘 웨 이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 이점이 있다. 그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 소자의 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생하게 된다.
상기와 같은 문제점을 극복하기 위해 LOCOS 소자 분리 방법을 대체하는 기술로서 트렌치 소자 분리(shallow trench isolation, 이하 STI)가 있다. 트렌치 소자 분리에서는 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 소자의 미세화에 유리하다. 현재 적용되는 STI 공정은 반도체 기판을 건식 식각하여 트렌치를 형성한 후 건식식각으로 인한 손상(damage)을 큐어링(curing)한 후, 계면 특성 및 활성영역과 소자격리영역의 모서리 라운딩 특성을 향상시키기 위해 트렌치 내부를 열산화하여 산화막을 형성하는 공정을 진행한다. 이후 산화막이 형성된 트렌치를 메우도록 반도체 기판 전면에 절연막을 두껍게 증착하고 화학적 기계적 연마(chemical mechanical polishing)를 진행하여 반도체 기판을 평탄화한다.
그러나, 종래의 기술에 의해 형성된 소자분리막은 도 1에서 보는 바와 같이 누설 전류 패스(11)를 형성하여 소자의 신뢰성에 치면적인 영향을 미치게 되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으 로, 소자분리막의 트렌치의 측벽에 디플리션 영역을 형성하여 누설 전류 패스를 제거하는 소자분리막을 형성하는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 소자분리막 형성 방법에 있어서, 기판상에 제1절연막 및 제2절연막을 순차적으로 형성하는 단계; 상기 제2절연막상에 제1패턴을 형성하는 단계; 상기 제1패턴으로 제2절연막, 제1절연막 및 기판을 순차적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 도펀트가 도핑된 제3절연막을 형성하는 단계; 상기 제3절연막 상에 제2패턴을 형성하고, 상기 제2패턴을 이용하여 제3절연막을 식각하는 단계; 상기 제3절연막을 이용하여 트렌치의 측벽에 도펀트를 확산시키는 단계; 및 상기 트렌치에 제4절연막을 충진하고 평탄화하는 단계를 포함하여 이루어진 반도체 소자의 소자분리막 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2d는 본 발명에 의한 소자분리막 형성 방법의 단면도이다.
먼저, 도 2a는 기판상에 제1절연막 및 제2절연막을 순차적으로 형성하고, 상기 제2절연막상에 제1패턴을 형성한 후, 상기 제1패턴으로 제2절연막, 제1절연막 및 기판을 순차적으로 식각하여 트렌치를 형성하는 단계이다. 도에서 보는 바와 같이 기판(21)상에 제1절연막(22) 및 제2절연막(23)을 순차적으로 형성한다. 이때 상 기 제1절연막은 열산화공정으로 열산화막을 형성하는 것이 바람직하고, 상기 제2절연막은 CVD(Chemical Vapor Deposition, 이하 CVD)와 같은 증착 장비를 이용하여 질화막을 형성하는 것이 바람직하다. 상기 질화막으로 형성된 제2절연막은 하드 마스크로의 역할을 하여 트렌치 식각 및 평탄화 공정시 기판을 보호하는 역할을 하게 된다. 상기 제2절연막상에 포토레지스트를 코팅하고 노광 및 현상 공정으로 제1패턴을 형성한 후, 상기 제1패턴으로 제2절연막, 제1절연막 및 기판을 순차적으로 식각하여 트렌치(24)를 형성한다.
다음, 도 2b는 상기 트렌치에 제3절연막을 형성하고, 상기 제3절연막상에 제2패턴을 형성하고, 상기 제2패턴을 이용하여 제3절연막을 식각하는 단계이다. 도에서 보는 바와 같이 트렌치가 형성된 기판상에 제3절연막(25)을 증착한다. 이때 상기 제3절연막은 보론(Boron)이나 인(Phosphorous)과 같은 도펀트가 도핑된 산화물인 BSG 또는 PSG를 증착하는 것이 바람직하다. 이어서, 상기 제3절연막상에 포토레지스트를 도포하고 노광 및 현상 공정을 이용하여 제2패턴(26)을 형성한다. 상기 제2패턴을 이용하여 상기 제3절연막을 식각한 후 제2패턴은 제거한다.
다음, 도 2c는 상기 제3절연막을 이용하여 트렌치의 측벽에 도펀트를 확산시키고, 상기 트렌치에 제4절연막을 충진하고 평탄화하는 단계이다. 도에서 보는 바와 같이 상기 트렌치 측면에 남은 제3절연막에 도핑되어 있는 도펀트를 열산화 공정과 같은 방법으로 트렌치의 측면으로 확산시키고, 이러한 확산에 의해 트렌치의 측면의 기판의 일부분이 디플리션 영역(27)을 형성하게 된다. 이때 상기 디플리션 영역은 디플리션 영역이 형성되는 곳이 NMOS 또는 PMOS냐에 따라 확산되는 도펀트 의 종류가 달라진다. 즉, NMOS인 경우는 p형의 불순물을 확산시키고, PMOS인 경우는 n형의 불순물을 확산시켜 디플리션 영역을 형성한다. 이어서 제4절연막으로 상기 트렌치를 매립하고 평탄화하고 상기 제1절연막 및 제2절연막을 제거한다.
다음, 도 2d는 상기 기판에 PMOS 영역 및 NMOS 영역을 이온주입으로 형성하고 확산 영역을 형성하는 단계이다. 도에서 보는 바와 같이 상기 기판에 이온 주입 공정으로 PMOS 영역 및 NMOS 영역을 형성하는 공정(28) 및 확산 영역을 형성하는 공정(29) 등 이후 공정은 종래 기술과 같은 방식으로 형성한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 소자분리막 형성 방법은 소자분리막의 측벽에 도펀트를 확산시켜 디플리션 영역을 형성하고 상기 디플리션 영역이 누설 전류 패스를 제거하는 효과가 있다.

Claims (6)

  1. 반도체 소자의 소자분리막 형성 방법에 있어서,
    기판상에 제1절연막 및 제2절연막을 순차적으로 형성하는 단계;
    상기 제2절연막상에 제1패턴을 형성하는 단계;
    상기 제1패턴으로 제2절연막, 제1절연막 및 기판을 순차적으로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치에 도펀트가 도핑된 제3절연막을 형성하는 단계;
    상기 제3절연막 상에 제2패턴을 형성하고, 상기 제2패턴을 이용하여 제3절연막을 식각하는 단계;
    상기 제3절연막을 이용하여 트렌치의 측벽에 도펀트를 확산시키는 단계; 및
    상기 트렌치에 제4절연막을 충진하고 평탄화하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  2. 제 1항에 있어서,
    상기 제1절연막은 산화막임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  3. 제 1항에 있어서,
    상기 제2절연막은 질화막임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  4. 제 1항에 있어서,
    상기 제3절연막은 PSG 또는 BSG임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  5. 제 1항에 있어서,
    상기 도펀트를 확산시키는 단계에 의해 누선 전류 패스를 차단하는 디플리션 영역이 형성됨을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  6. 제 1항에 있어서,
    상기 도펀트는 도펀트가 확산되는 영역이 PMOS인 경우에는 n형의 불순물이고, NMOS인 경우에는 p형의 불순물임을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
KR1020030101463A 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성 방법 KR100561515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101463A KR100561515B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101463A KR100561515B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069401A KR20050069401A (ko) 2005-07-05
KR100561515B1 true KR100561515B1 (ko) 2006-03-16

Family

ID=37259817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101463A KR100561515B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100561515B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769146B1 (ko) * 2006-08-17 2007-10-22 동부일렉트로닉스 주식회사 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법
KR100781905B1 (ko) 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법
CN107170704B (zh) * 2016-03-08 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115565868B (zh) * 2022-11-23 2023-04-28 广东芯粤能半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
KR20050069401A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US6069057A (en) Method for fabricating trench-isolation structure
US6069058A (en) Shallow trench isolation for semiconductor devices
US7858492B2 (en) Method of filling a trench and method of forming an isolating layer structure using the same
US5930644A (en) Method of forming a shallow trench isolation using oxide slope etching
US6331472B1 (en) Method for forming shallow trench isolation
US6015757A (en) Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
US6051479A (en) Method of fabricating shallow trench isolation
US6602759B2 (en) Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
KR100561515B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR20030000134A (ko) 반도체소자의 소자분리절연막 형성방법
US7022583B1 (en) Method of forming a shallow trench isolation device to prevent kick effect
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
US20040108524A1 (en) Semiconductor device and method of manufacturing the same
KR100501641B1 (ko) 반도체 소자의 웰 형성방법
KR100519648B1 (ko) 반도체 소자의 제조 방법
KR100575080B1 (ko) 소자 분리막 형성 방법
KR19990074005A (ko) 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100752219B1 (ko) 반도체 소자의 격리막 제조방법
KR100511917B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR20010066141A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee