DE102013110180A1 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013110180A1
DE102013110180A1 DE102013110180.1A DE102013110180A DE102013110180A1 DE 102013110180 A1 DE102013110180 A1 DE 102013110180A1 DE 102013110180 A DE102013110180 A DE 102013110180A DE 102013110180 A1 DE102013110180 A1 DE 102013110180A1
Authority
DE
Germany
Prior art keywords
trench
gate electrode
semiconductor device
semiconductor substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013110180.1A
Other languages
English (en)
Other versions
DE102013110180B4 (de
Inventor
Till Schlösser
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013110180A1 publication Critical patent/DE102013110180A1/de
Application granted granted Critical
Publication of DE102013110180B4 publication Critical patent/DE102013110180B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

Eine Halbleitervorrichtung (90) umfasst einen Sourcebereich (20), einen Drainbereich (40) und eine Gateelektrode (60). Die Gateelektrode (60) ist in einem ersten Trench (65) angeordnet, der in einer oberen Oberfläche (10) des Halbleitersubstrates (1) ausgebildet ist. Die Halbleitervorrichtung umfasst weiterhin eine Steuerelektrode (70). Die Steuerelektrode (70) ist in einem zweiten Trench (150) vorgesehen, der in der oberen Oberfläche (10) des Halbleitersubstrates (1) angeordnet ist. Der zweite Trench (150) hat eine zweite Gestalt, die von einer ersten Gestalt des ersten Trenches (65) verschieden ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung.
  • HINTERGRUND
  • Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor) sind Beispiele von Hochdurchbruchspannung-Halbleitervorrichtungen, die zum Schalten von Energiequellen, Invertervorrichtungen oder dergleichen verwendet werden. Beispielsweise werden Leistungs-MOSFETs in Betracht gezogen, um Hochspannungen bei niederohmigen Lasten zu schalten, um einen sehr kleinen Schalt- und Leitungsverlust zu haben. Leistungs-MOSFETs, die einen kleinen Einschaltwiderstand (Ron) und eine hohe Durchbruchspannung haben, wenn sie ausgeschaltet werden, sind wünschenswert. Beispielsweise sollte ein Leistungs-MOSFET eine Drain-Source-Spannung Vds von einigen zehn bis einigen hundert Volt aushalten, wenn er ausgeschaltet wird. Als ein weiteres Beispiel leiten Leistungs-MOSFETs einen sehr großen Strom, der bis zu einigen hundert Ampere bei einer Gate-Source-Spannung von etwa 10 bis 20 V bei einem niedrigen Spannungsabfall Vds betragen kann.
  • Halbleitervorrichtungen, die verbesserte Transistoreigenschaften haben, werden gesucht. Insbesondere ist es wünschenswert, Halbleitervorrichtungen vorzusehen, die eine gesteigerte Stromwirksamkeit (Ron × A), einen steileren Unterschwellenabfall, eine bessere Steuerung des Kanales und niedrigere Leckströme haben. Weiterhin ist es wünschenswert, einen einfachen Prozess zum Herstellen einer derartigen Halbleitervorrichtung vorzusehen.
  • Es ist daher Aufgabe der Erfindung, eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung anzugeben, die jeweils den obigen Forderungen genügen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Transistor, der einen Sourcebereich, einen Drainbereich, eine Gateelektrode, die in einem ersten Trench bzw. Graben gelegen ist, welcher in einer oberen Oberfläche eines Halbleitersubstrates angeordnet ist, und eine Steuerelektrode, die in einem zweiten Trench gelegen ist, der in der oberen Oberfläche des Halbleitersubstrates angeordnet ist, aufweist, wobei der zweite Trench eine zweite Gestalt hat, die verschieden von einer ersten Gestalt des ersten Trenches ist.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Vielzahl von Transistorzellen, wobei jede der Transistorzellen einen Sourcebereich, einen Drainbereich und eine Gateelektrode aufweist, die in einem Trench gelegen ist, der in einer oberen Oberfläche eines Halbleitersubstrates angeordnet ist, wobei die Gateelektroden von verschiedenen Transistorzellen elektrisch miteinander gekoppelt sind, die Sourcebereiche von verschiedenen Transistorzellen elektrisch miteinander gekoppelt sind und die Drainbereiche von verschiedenen Transistorzellen elektrisch miteinander gekoppelt sind, wobei weiterhin die folgende Gleichung für eine laterale Distanz zwischen den Trenches erfüllt ist: d ≤ 2·Wm, wobei Wm eine maximale Breite eines Oberflächenverarmungsbereiches bezeichnet, der in dem Halbleitersubstrat neben den Gateelektroden gebildet ist.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors durch Bilden eines Sourcebereiches, eines Drainbereiches, einer Gateelektrode, wobei das Bilden der Gateelektrode durch Bilden eines ersten Trenches in einer oberen Oberfläche des Halbleitersubstrates erfolgt, und ein Bilden einer Steuerelektrode, wobei das Bilden der Steuerelektrode ein Bilden eines zweiten Trenches in der oberen Oberfläche des Halbleitersubstrates umfasst.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und nach Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die vorliegende Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser zu verstehen sind. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen geben einander entsprechende ähnliche Teile an.
  • 1A zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 1B ist eine verschiedene Schnittdarstellung der Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 1C zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 2 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 3A und 3B zeigen Schnittdarstellungen einer Halbleitervorrichtung jeweils gemäß weiteren Ausführungsbeispielen.
  • 4A bis 4F veranschaulichen Schnittdarstellungen der Halbleitervorrichtung gemäß verschiedenen Prozessstufen, wenn die Halbleitervorrichtung gemäß einem Ausführungsbeispiel hergestellt wird.
  • 5A und 5B veranschaulichen schematisch Verfahren zum Herstellen einer Halbleitervorrichtung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie "oben", "unten", "vorne", "hinten", "vorlaufend", "nachlaufend" usw. im Hinblick auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Ausdrücke "Wafer", "Substrat" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter basierende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silicium, Silicium-Auf-Isolator (SOI), Silicium-Auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silicium, das durch eine Basis-Halbleiterunterlage gelagert ist, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silicium zu basieren. Der Halbleiter kann ebenfalls Silicium-Germanium, Germanium oder Galliumarsenid sein.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration als ein "n"-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration müssen nicht notwendigerweise die gleiche absolute Dotierungskonzentration haben. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen aufweisen. In den Figuren und der Beschreibung sind zu einem besseren Verständnis oft die Dotierungsteile als "p"- oder "n"-dotiert bezeichnet. Es ist klar zu verstehen, dass diese Angabe keineswegs begrenzend ist. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erreicht wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die in dieser Beschreibung verwendeten Ausdrücke "gekoppelt" und/oder "elektrisch gekoppelt" sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen – dazwischen liegende Elemente können zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorhanden sein. Der Ausdruck "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Die hier verwendeten Ausdrücke "haben", "enthalten", "umfassen", "aufweisen" und dergleichen sind offene Ausdrücke, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die bestimmten und unbestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, sofern sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Ausdrücke "lateral" und "horizontal", wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Scheibe sein.
  • Der Ausdruck "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung angeben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder des Halbleiterkörpers angeordnet ist.
  • 1A zeigt eine Schnittdarstellung eines Beispiels einer Halbleitervorrichtung 90. Die Halbleitervorrichtung 90 umfasst einen Transistor mit einem Sourcebereich 20, einem Drainbereich 40 und einer Gateelektrode 60. Die Gateelektrode 60 ist in einem ersten Trench 65 gelegen, der in einer oberen Oberfläche 10 eines Halbleitersubstrates 1 angeordnet ist, wobei die Gateelektrode 60 von dem benachbarten Bodybereich 30 durch ein Gatedielektrikummaterial 61 isoliert ist. Die Halbleitervorrichtung 90 umfasst weiterhin eine Steuerelektrode 70, die in einem zweiten Trench 150 gelegen ist, welcher in der Oberfläche 10 des Halbleitersubstrates 1 angeordnet ist. Der Drainbereich 40 ist auf einer Rückseite des Halbleitersubstrates 1 gelegen. Der Sourcebereich 20 ist neben der oberen Oberfläche 10 des Halbleitersubstrates 1 angeordnet.
  • Der erste Trench 65 hat eine erste Gestalt, und der zweite Trench 150 weist eine zweite Gestalt auf, wobei die zweite Gestalt von der ersten Gestalt verschieden ist. Beispielsweise kann die Tiefe t1 des ersten Trenches 65 größer sein als die Tiefe t2 des zweiten Trenches 150, wobei die erste Tiefe und die zweite Tiefe senkrecht bezüglich der oberen Oberfläche 10 des Halbleitersubstrates 1 gemessen sind. Alternativ oder zusätzlich kann die Breite w1 des ersten Trenches 65 von der Breite w2 des zweiten Trenches 150 verschieden sein. Die Differenz zwischen der ersten Gestalt oder Form des ersten Trenches 65 und der zweiten Gestalt oder Form des zweiten Trenches 150 beruht nicht auf Abweichungen, die durch die Trenchherstellung verursacht sein können, welche sich auf eine unbeabsichtigte Abweichung bezieht. Vielmehr wird diese Differenz durch verschiedene Herstellungsbedingungen verursacht, die für die ersten und zweiten Trenches 65, 150 verwendet werden.
  • Die weitere Steuerelektrode 70 kann mit der Gateelektrode 60 verbunden oder auf einem verschiedenen Potential gehalten sein. Beispielsweise kann die weitere Steuerelektrode 70 geerdet sein. Die weitere Steuerelektrode 70 ist von dem benachbarten Halbleitermaterial mittels einer Isolierschicht 71 isoliert.
  • Wenn ein Einschalten erfolgt, beispielsweise durch Anlegen einer positiven Gatespannung, wird eine Inversionsschicht an der Grenze zwischen dem Bodybereich 30 und dem Gatedielektrikummaterial 61 gebildet. Demgemäß wird ein leitender Kanal 31 an dieser Grenze gebildet. Damit ist der Transistor in einem leitenden Zustand von dem Sourcebereich 20 zu dem Drainbereich 40 über eine Driftzone 95. Im Fall eines Ausschaltens wird keine Inversionsschicht gebildet, und der Transistor ist nicht in einem leitenden Zustand. Wenn der Transistor in einem leitenden Zustand ist, wird weiterhin eine Verarmungsschicht in dem Bodybereich 30 neben der Inversionsschicht gebildet. Beispielsweise kann die Breite des Bodybereiches 30 so gewählt werden, dass, wenn eine Gatespannung entsprechend der Schwellenspannung des Transistors anliegt, die Verarmungsschichten, die nahe der Grenze zu der Gateelektrode 60 gebildet sind und die nahe der Grenze zu der Steuerelektrode 70 gebildet sind, in Berührung miteinander sind.
  • Als ein Ergebnis kann der Bodybereich 30 vollständig verarmt sein, wenn eine Gatespannung entsprechend der Schwellenspannung anliegt. Weiterhin kann eine höhere Stromwirksamkeit vorgesehen sein aufgrund von zwei benachbarten leitenden Kanälen. Beispielsweise können die Kanäle miteinander wechselwirken und somit in einer sogenannten Volumen- oder "Bulkinversion" resultieren, was weiter die Arbeitsleistung bzw. Performance steigert. Dadurch wird ein erhöhtes Produkt von Ron × A erzielt. Es wurde gezeigt, dass dieser Effekt für niedrigere Spannungsklassen bemerkenswert ist, beispielsweise wenn die Halbleitervorrichtung 90 bei einer Spannung von 30 V, 40 V oder 50 V betrieben wird. Weiterhin ist die elektrostatische Steuerung des Kanales 31 weiter verbessert. Dadurch können unerwünschte Kurzkanaleffekte vermieden werden. Als eine Konsequenz kann der Kanal 31 kürzer gemacht werden, wodurch der Ron weiter herabgesetzt werden kann und die Gatekapazität vermindert werden kann. Weiterhin hat sich gezeigt, dass die Unterschwellensteigung der Strom-Spannung-Kennlinien verbessert werden kann und ungefähr unabhängig von der Dicke der Gateoxidschicht 61 gemacht werden kann.
  • Die Halbleitervorrichtung 90 hat einen niedrigeren Leckstrom bei höheren Temperaturen (> 150°C). Um die gleiche Schwellenspannung zu erreichen, sollte die Dotierungskonzentration innerhalb des Bodybereiches 30 höher sein als in herkömmlichen Vorrichtungen. Demgemäß ist die Stromverstärkung des parasitären Bipolartransistors geringer, was zu einer höheren Robustheit der Vorrichtung 90 gegenüber einem parasitären Bipolareinfluss führt. Darüber hinaus kann die Schwellentemperatur gestaltet sein, um höher zu sein.
  • Gemäß einem Ausführungsbeispiel kann eine Feldplatte 80 innerhalb des Gatetrenches 65 angeordnet sein. Die Feldplatte 80 kann unterhalb der Gateelektrode 60 gelegen sein und sie kann von der Gateelektrode 60 isoliert sein. Weiterhin kann die Feldplatte 80 von der Driftzone 95 durch eine Isolierschicht 81 isoliert sein. In der der in 1A gezeigten Anordnung ist jede der Feldplatten 80 unterhalb jeder der Gateelektroden 60 innerhalb der Gatetrenches 65 gelegen, wohingegen keine Feldplatte 80 unterhalb der weiteren Steuerelektrode 70 vorgesehen ist.
  • Gemäß einem Ausführungsbeispiel ist der Schritt bzw. die Teilung zwischen benachbarten Feldplatten 80 größer als der Abstand zwischen einer Gateelektrode 60 und einer benachbarten Steuerelektrode 70. Im Allgemeinen ist die Dicke der Isolierschicht 81 größer als die Dicke des Gatedielektrikummaterials 61. Gemäß einem Ausführungsbeispiel hat die Feldplatte 80 eine Geometrie oder Dimensionen, die von der Geometrie oder den Dimensionen der Gateelektrode 60 verschieden sind. Gemäß einem Ausführungsbeispiel können die Feldplatten 80 elektrisch mit den Gateelektroden 60 in dem gleichen Trench 65 gekoppelt sein. Gemäß dem in 1A gezeigten Ausführungsbeispiel ist die Feldplatte 80 unterhalb jeder der Gateelektroden 60 angeordnet, und keine Feldplatte ist unterhalb der Steuerelektrode 70 vorgesehen. Mit anderen Worten, die Feldplatte 80 ist in jedem der ersten Trenches 65 gelegen. Gemäß einem weiteren Ausführungsbeispiel kann die Feldplatte 80 in jedem n-ten ersten Trench 65 vorgesehen sein, wobei n gleich zu oder größer als 2 ist, beispielsweise in jedem zweiten, dritten, vierten oder fünften ersten Trench 65.
  • In der in 1A gezeigten Anordnung sind die weiteren Steuerelektroden 70 in einem Trench 150 gelegen, der sich zu einer größeren Tiefe als die untere Seite von jeder der Gateelektroden 60 erstreckt. Auch erstreckt sich die weitere Steuerelektrode 70 bis zu einer Tiefe, die tiefer ist als die untere Seite der Gateelektrode 60. Die untere Seite der Feldplatte 80 kann unterhalb der unteren Seite der Gateelektrode 60 gelegen sein. Der Gatetrench 65 kann sich bis zu einer größeren Tiefe als der Trench 150 der Steuerelektrode 70 erstrecken.
  • Gemäß einem Ausführungsbeispiel kann der Transistor als ein Superübergang-Transistor oder eine Superübergang-Vorrichtung ausgeführt sein. Beispielsweise kann eine Vielzahl von Säulen von unterschiedlich dotierten Teilen in der Driftzone angeordnet sein, und die Säulen können sich längs der Richtung der Driftzone erstrecken. In einer solchen Superübergang- oder Kompensationsvorrichtung können höhere Dotierungskonzentrationen verwendet werden. Wenn der Transistor in einem Einschaltzustand ist, sind demgemäß zusätzliche Ladungsträger aufgrund der höheren Dotierungskonzentrationen vorhanden, die verwendet werden können, um so zu einem verminderten Einschaltwiderstand zu führen. Wenn der Transistor in einem Ausschaltzustand ist, werden diese Ladungsträger lokal durch Ladungsträger des umgekehrten Leitungstyps kompensiert, sodass eine hohe Durchbruchspannung erzielt wird.
  • Gemäß einem verschiedenen Ausführungsbeispiel ist die Breite d des Halbleitermaterials zwischen dem isolierenden Material 61 neben der Gateelektrode 60 und dem isolierenden Material 71 neben der weiteren Elektrode 70 viel kürzer als die Tiefe t1 der Gateelektrode 60 oder die Tiefe t2 der weiteren Steuerelektrode 70. Gemäß dieser Interpretation bezieht sich die Breite d des Halbleitermaterials auf die kürzeste Breite, die zwischen der Gateelektrode 60 und der weiteren Steuerelektrode 70 in dem Halbleiterkörperbereich bzw. Halbleiterbodybereich 30 gemessen wird. Weiterhin ist bei der Schwellenspannung des Transistors das Halbleitermaterial des Kanals 31 zwischen der Gateelektrode 60 und der weiteren Steuerelektrode 70 vollständig verarmt. Mit anderen Worten, die laterale Distanz zwischen den ersten und zweiten Trenches 65, 150 ist weniger als das Zweifache der Breite der Verarmungszone bei einer Zwischenfläche zwischen der Gateelektrode 60 und dem benachbarten Substratmaterial, wenn eine Gatespannung entsprechend der Schwellenspannung an der Gateelektrode 60 anliegt. Die folgende Gleichung ist erfüllt: d ≤ 2·Wm, wobei Wm eine maximale Breite eines in dem Halbleitersubstrat 1 neben den Gateelektroden 60 gebildeten Oberflächenverarmungsbereiches ist. Im Allgemeinen ist Wm durch die folgende Gleichung gegeben:
    Figure DE102013110180A1_0002
    wobei εS die Dielektrizitätskonstante des Halbleitermaterials (11,9·ε0 für Silicium) bedeutet, k die Boltzmann-Konstante (1,38066·10–23 J/K) bedeutet, T die Temperatur ist, ln den natürlichen Logarithmus angibt, NA die Fremdstoffkonzentration des Halbleiterkörpers 30 bezeichnet, ni die intrinsische Trägerkonzentration (1,45·1010 für Silicium bei 27°C) ist und q die Elementarladung (1,6·10–19 C) bedeutet.
  • Im Allgemeinen wird angenommen, dass die Breite der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite des Halbleitermaterials zwischen benachbarten ersten und zweiten Trenches 65, 150 ungefähr 20 bis 130 nm, z.B. 40 bis 120 nm längs der oberen Oberfläche 10 des Halbleitersubstrates 1 betragen.
  • Gewöhnlich wird der Abstand oder Schritt zwischen benachbarten Gatetrenches 65 einschließlich einer Feldplatte 80 durch Parameter bestimmt, die festgelegt wurden, um die Funktionalität der Feldplatten 80 zu optimieren. Ein Einbauen einer Steuerelektrode 70, die in einem zweiten Trench 150 mit einem von der Gestalt des ersten Trenches 65 der Gateelektrode 60 verschiedenen Gestalt in einem zweiten Trench 150 angeordnet ist, macht es möglich, einen zusätzlichen Kanalbereich einzuführen. Als eine Folge kann der Abstand zwischen der Steuerelektrode 70 und der Gateelektrode 60 im Vergleich mit dem Abstand zwischen herkömmlichen Gateelektroden reduziert werden. Weiterhin kann die Anzahl von Kanalbereichen je Gebiet oder Fläche gesteigert werden. Gemäß Ausführungsbeispielen können zwei Kanalbereiche je Feldplatte 80 (und damit der entsprechenden Fläche) vorgesehen sein.
  • Die Gateelektrode 60 ist in einem Trench 65 gelegen, der sich in einer Richtung senkrecht zu der dargestellten Ebene der Zeichnung erstreckt. In ähnlicher Weise können sich die zweiten Trenches 150 in der Richtung zu der bezeichneten Ebene der Zeichnung erstrecken. Gemäß einem Ausführungsbeispiel können die zweiten Trenches in einer Richtung segmentiert sein, die senkrecht bezüglich der bezeichneten Zeichenebene ist. Demgemäß können weitere Kanäle an der Zwischenfläche des isolierenden Materials 71 und des benachbarten Halbleitermaterials gebildet werden.
  • In dem in 1A veranschaulichten Beispiel ist das Substrat 1 n-dotiert, und die Source- und Drainbereiche 20, 40 sind ebenfalls n-dotiert. Die Dotierungskonzentration der Sourceund Drainbereiche 20, 40 kann höher sein als diejenige des Substrates 1. Der Kanal 31 ist p-dotiert.
  • 1B zeigt eine Schnittdarstellung einer Halbleitervorrichtung, in welcher Bodykontakte 22 gebildet sind, um in Kontakt mit dem Bodybereich 30 zu sein. Die Bodykontakte 22 umfassen dotierte Teile eines Leitfähigkeitstyps, der verschieden von dem Leitfähigkeitstyp des Sourceteils 20 ist. Aufgrund des Vorhandenseins der Bodykontakte 22 kann der Bodybereich 30 mit einem Sourcepotential verbunden sein, um parasitäre Bipolareffekte zu unterdrücken, die aufgrund einer Stoßionisation verursacht sein können, wenn der Transistor in einen Ausschaltzustand gesetzt wird. Wenn insbesondere der Transistor in einem Ausschaltzustand ist, werden Löcher von dem Transistor abgezogen.
  • 1C zeigt eine Draufsicht der Halbleitervorrichtung. Wie gezeigt ist, werden die Bodykontakte 22 als Streifen gebildet, die obere Oxidschichten 62, 72 schneiden. Die Schnittdarstellung von 1A ist zwischen I und I' geführt, während die Schnittdarstellung von 1B zwischen II und II' gebildet ist.
  • Gemäß einem weiteren Ausführungsbeispiel kann diese Art einer Halbleitervorrichtung in einem sogenannten "Aktivdriftzonen"-FET ausgeführt sein, in welchem eine Vielzahl von zweiten Transistoren, die in Reihe verbunden sind, in Reihe mit einem ersten Transistor angeschlossen sind. In diesem Fall ist der Einschaltstrom bei einer Gatespannung von 0 V verbessert, sodass verbesserte Eigenschaften gezeigt sind.
  • 2 zeigt eine Schnittdarstellung einer Halbleitervorrichtung 200, die einen ADZFET ("Aktivdriftzonen-FET") ausbildet. Die Halbleitervorrichtung 200 umfasst einen ersten Transistor 210 und eine Vielzahl von zweiten Transistoren 220 1 bis 220 n, wobei jeder zweite Transistor 220 einen Sourcebereich 221, einen Drainbereich 222 und eine Gateelektrode 224 hat. Die zweiten Transistoren 220 1 bis 220 n sind in Reihe gekoppelt, um eine Reihenschaltung zu bilden. Gemäß einem Ausführungsbeispiel wirkt die Reihe von zweiten Transistoren 220 1 bis 220 n als eine Driftzone 219 des ersten Transistors 210. Gemäß diesem Ausführungsbeispiel erstreckt sich eine Driftzone 219 längs einer horizontalen Oberfläche 251 eines Halbleitersubstrates 250. Der erste Transistor 210 und die Vielzahl von zweiten Transistoren 220 1 bis 220 n sind wenigstens teilweise in dem Halbleitersubstrat 250 angeordnet, das eine vergrabene dotierte Schicht 252 umfasst. Der Sourcebereich 221 oder der Drainbereich 222 jedes der zweiten Transistoren 220 ist in der vergrabenen Schicht 252 angeordnet. Da die Reihe von zweiten Transistoren 220 1 bis 220 n als die Driftzone 219 des ersten Transistors 210 wirkt und die zweiten Transistoren 220 durch jede der jeweiligen Gateelektroden 224 gesteuert werden kann, wird die Halbleitervorrichtung 200 auch als ein "Aktivdriftzonen-Feldeffekttransistor (ADZFET)" bezeichnet.
  • Der erste Transistor 210 und die Vielzahl von zweiten Transistoren 220 1 bis 220 n sind angrenzend an die bzw. benachbart zu bzw. neben der Substratoberfläche 251 angeordnet. Der Kanal 213 des ersten Transistors 210 sowie die Kanäle 223 der zweiten Transistoren 220 erstrecken sich in einer ersten Richtung, die die horizontale Oberfläche 251 des Halbleitersubstrates 250 schneidet. Beispielsweise können die Kanäle 213 und 223 senkrecht zu der horizontalen Oberfläche 251 des Halbleitersubstrates 250 sein. Die Gateelektrode 224 der zweiten Transistoren 220 ist in einem Gategraben angeordnet, der sich senkrecht bezüglich des Halbleitersubstrates 251 erstrecken kann. Der erste Transistor und die Vielzahl von zweiten Transistoren 220 1 bis 220 n sind voneinander durch einen ersten Isolationstrench 217 und eine Vielzahl von zweiten Isolationstrenches 227 isoliert. Der erste Isolationstrench 217 und die Vielzahl von zweiten Isolationstrenches 227 sind mit einem isolierenden Material gefüllt. Die ersten und zweiten Isolationstrenches 217, 227 erstrecken sich bis zu einer Tiefe unterhalb der vergrabenen Schicht 252. Beispielsweise können sich die ersten und zweiten Isolationstrenches 217, 227 in einer Tiefenrichtung des Substrates 250 erstrecken.
  • Das Ausführungsbeispiel von 2 zeigt eine Anordnung gemäß welcher jeder der ersten und zweiten Transistoren 210, 220 durch drei Transistorzellen ausgeführt ist, die parallel verbunden sind. Die Transistoren jeder Transistorzelle können eine gemeinsame Gateelektrode haben. Weiterhin sind die Sourceteile 221 elektrisch durch die Transistorzwischenverbindungen 228 gekoppelt. Wie klar zu verstehen ist, kann jeder der ersten und zweiten Transistoren 210, 220 eine beliebige Anzahl von Transistorzellen umfassen, und die Anzahl kann für die ersten und zweiten Transistoren 210, 220 verschieden sein. Gemäß einem Ausführungsbeispiel kann der Abstand zwischen den Gateelektroden entsprechend verschiedenen Transistorzellen, die beliebige Transistoren der ersten und zweiten Transistoren 210, 220 bilden, derart gewählt sein, dass der Bodybereich zwischen den benachbarten Gateelektroden vollständig verarmt ist, wenn eine Gatespannung entsprechend der Schwellenspannung angelegt ist. Demgemäß ist der Abstand zwischen den Gateelektroden von verschiedenen Transistorzellen gleich zu oder kleiner als 2 × (die Breite der Verarmungszone, die in dem Bodybereich 295 angrenzend an die Gateelektrode gebildet ist, wenn eine Gatespannung entsprechend der Schwellenspannung angelegt ist). Gemäß diesem Ausführungsbeispiel wirkt die Gateelektrode einer benachbarten oder angrenzenden Transistorzelle als die Steuerelektrode.
  • In dem in 2 gezeigten Ausführungsbeispiel ist der erste Drainteil 212 mit dem Sourceteil 221 des zweiten Transistors 220 1 verbunden, der auf der linken Seite der zweiten Transistoranordnung mittels eines ersten Kontakttrenches 216 und der Transistorzwischenverbindung 228 angeordnet ist. Darüber hinaus ist der Drainbereich 222 des Transistor 220 1, der auf der linken Seite der zweiten Transistoren angeordnet ist, mit dem Sourceteil 221 des nächsten Transistors mittels des zweiten Kontakttrenches 226 und der Transistorzwischenverbindung 228 verbunden. Mit anderen Worten, die zweiten Transistoren sind in Reihe verbunden, wobei der Kontakt zwischen angrenzenden Transistoren durch einen zweiten Kontakttrench 226 und die Transistorzwischenverbindungen 228 ausgeführt wird. Die Transistorzwischenverbindungen 228 können durch Segmente einer leitenden Schicht ausgeführt sein, die über der ersten Oberfläche 251 des Halbleitersubstrates 250 gelegen ist.
  • Der zweite Kontakttrench 226 kontaktiert die vergrabene Schicht 252, in welcher die ersten und zweiten Drainbereiche 212, 222 angeordnet sind. Beispielsweise kann der erste Kontakttrench 216 benachbart zu einer ersten Driftzone 241 des ersten Transistors 210 angeordnet sein. Der zweite Kontakttrench 226 kann benachbart zu einer zweiten Driftzone 240 des zweiten Transistors 220 angeordnet sein. Weiterhin kann der erste Kontakttrench 216 benachbart zu oder angrenzend an den ersten Isolationstrench 217 vorgesehen sein. Der zweite Kontakttrench 226 kann benachbart zu oder angrenzend an den zweiten Isolationstrench 227 vorgesehen sein. Gemäß dieser Anordnung sind die Kontakttrenches 216, 226 von angrenzenden Driftzonen isoliert, und das Prozessieren der Kontakttrenches 216, 226 und der Isolationstrenches 217, 227 kann weiter vereinfacht werden.
  • Der Sourcebereich 211 des ersten Transistors 210 ist mit dem Substrat 250 mittels der Transistorzwischenverbindung 228 und des Substratkontaktes 218 verbunden.
  • Beispielsweise kann der erste Transistor 210 als ein sogenannter Anreicherungs-FET ausgeführt sein, der einen ersten Kanal 213 mit einem Dotierungstyp hat, der verschieden ist von dem Dotierungstyp der ersten und zweiten Drainteile 211, 212. Der Anreicherungs-Feldeffekttransistor hat eine positive Schwellenspannung im Falle eines n-Kanal-FET oder eine negative Schwellenspannung im Falle eines p-Kanal-FET. Der Anreicherungs-Feldeffekttransistor ist in einen Aus-Zustand bei einer Null-Gatespannung gesetzt. Darüber hinaus können die zweiten Transistoren 220 als Verarmungs-Feldeffekttransistoren ausgeführt sein, was bedeutet, dass die zweiten Transistoren 220 eine Schwellenspannung unter 0 V im Falle eines n-Kanal-FET oder über 0 V im Falle eines p-Kanal-FET haben. Der Verarmungs-Feldeffekttransistor ist auf einen Ein-Zustand bei einer Null-Gatespannung gesetzt. Der Kanal 223 ist mit dem gleichen Dotierungstyp wie die zweiten Source- und Drainteile 221, 222 dotiert.
  • In dem in 2 gezeigten Beispiel ist das Substrat 250 p-dotiert, und die Sourcebereiche 211, 221 sowie die Drainbereiche 212, 222 sind n-dotiert. Beispielsweise können die Drainbereiche 212, 222 als eine n+-dotierte vergrabene Schicht ausgeführt sein. Gemäß diesem Beispiel ist der Kanal 213 des ersten Transistors 210 p-dotiert, und der Kanal 223 der zweiten Transistoren 220 ist leicht n-dotiert.
  • In der in 2 gezeigten Anordnung ist jeder der ersten und zweiten Transistoren 210, 220 als eine sogenannte Vertikal-Halbleitervorrichtung ausgeführt. Sourceteile 221 können benachbart zu der ersten Oberfläche 251 des Halbleitersubstrates 250 angeordnet sein. Gatetrenches sind in der ersten Oberfläche 251 des Halbleitersubstrates 250 angeordnet. Die Gateelektrode 224 ist in den Gatetrenches angeordnet, wobei die die Gateelektrode 224 von dem benachbarten Bodybereich 254 durch ein Gatedielektrikummaterial 225 isoliert ist. Der Kanalbereich 223 ist benachbart zu der Gateelektrode 224 angeordnet. Der Bodybereich 254 der zweiten Transistoren 220 umfasst die zweiten Kanäle 223 und hat somit den gleichen Leitfähigkeitstyp wie die Source- und Drainbereiche 221, 222. Beispielsweise sind Teile des Bodybereiches 254 benachbart zu der zweiten Driftzone 240 angeordnet.
  • Wenn eingeschaltet wird, beispielsweise durch Anlegen einer positiven Gatespannung, wird eine Inversionsschicht an der Grenze zwischen dem ersten Kanalbereich 213 und dem Gatedielektrikummaterial 215 gebildet. Demgemäß ist der Transistor 210 in einem leitenden Zustand von dem ersten Sourcebereich 211 zu dem ersten Drainbereich 212 über die erste Driftzone 241. Im Fall eines Ausschaltens wird keine Inversionsschicht gebildet, und der Transistor 210 ist nicht in einem leitenden Zustand.
  • Wenn weiterhin eine positive oder Null-Spannung an die zweite Gateelektrode 224 angelegt wird, kann eine Akkumulations- oder Ansammlungsschicht an der Grenze zwischen dem zweiten Kanalbereich 223 und dem zweiten Gatedielektrikummaterial 225 gebildet werden. Mit einer anliegenden positiven oder Null-Gatespannung sind demgemäß die zweiten Transistoren 220 in einem leitenden Zustand von dem ersten Sourcebereich 221 zu dem zweiten Drainbereich 222. Im Falle eines Ausschaltens sind die zweiten Transistoren 220 in einen nicht leitenden Zustand gesetzt. Durch ein geeignetes Schaltungsdesign werden demgemäß, wenn der erste Transistor in einem Ein-Zustand ist, die zweiten Transistoren in einen Ein-Zustand gesetzt, um dadurch den Ein-Widerstand zu vermindern. Wenn der erste Transistor 210 in einem Aus-Zustand ist, werden die zweiten Transistoren 220 in einen Aus-Zustand gesetzt, um demgemäß die Durchbruchspannung zu vergrößern.
  • Wie in 2 gezeigt ist, wird die Reihe aus dem ersten Transistor 210 und der Vielzahl von zweiten Transistoren 220 benachbart zu bzw. angrenzend oder neben einer ersten Oberfläche 251 des Halbleitersubstrates 250 gebildet. Weiterhin wird jede der ersten und zweiten Drainbereiche 212, 222 als eine vergrabene Schicht innerhalb des Halbleitersubstrates 250 gebildet. Demgemäß wird jeder der ersten und zweiten Transistoren 210, 220 als eine Vertikal-Vorrichtung ausgeführt. Als eine Folge kann das Produkt Ron × Fläche bzw. Gebiet der Halbleitervorrichtung weiter verbessert werden. Darüber hinaus kann aufgrund der in 2 gezeigten Anordnung die gesamte Fläche bzw. das gesamte Gebiet unterhalb der Folge von Transistoren als eine Driftzone 219 verwendet werden, wodurch die Durchbruchspannung weiter gesteigert wird. Mit anderen Worten, die Halbleitervorrichtung umfasst eine Reihenverbindung eines ersten Transistors und einer Vielzahl von zweiten Transistoren, bei der, wenn der erste Transistor in einem Ein- bzw. Einschaltzustand ist, die zweiten Transistoren in einem Ein-Zustand sind, und wenn der erste Transistor in einem Aus- bzw. Ausschaltzustand ist, die zweiten Transistoren in einem Aus-Zustand sind. Zusätzlich sind die ersten und zweiten Transistoren als Vertikal-Leistungsvorrichtungen ausgeführt. Als eine Folge hat die sich ergebende Halbleitervorrichtung verbesserte Eigenschaften bzw. Kennlinien.
  • Zusammenfassend bezieht sich das in 2 gezeigte Ausführungsbeispiel auf eine Halbleitervorrichtung mit einem ersten Transistor mit einer ersten Driftzone und einer Vielzahl von zweiten Transistoren, von denen jeder einen Sourcebereich, einen Drainbereich und eine Gateelektrode hat, wobei die zweiten Transistoren elektrisch in Reihe gekoppelt sind, um eine Reihenschaltung zu bilden, die elektrisch mit dem ersten Transistor gekoppelt ist, wobei der erste Transistor und die Vielzahl von zweiten Transistoren wenigstens teilweise in einem Halbleitersubstrat angeordnet sind, das eine vergrabene dotierte Schicht aufweist, und wobei die Source- oder Drainbereiche der zweiten Transistoren in der vergrabenen dotierten Schicht angeordnet sind. Jeder der zweiten Transistoren umfasst wenigstens zwei Transistorzellen, die parallel verbunden sind. Die Gateelektrode von jeder der Transistorzellen, die einen Teil der zweiten Transistoren bilden, ist in einem Gatetrench angeordnet, der in einer Oberfläche des Halbleitersubstrates gelegen ist. Der Abstand zwischen benachbarten Gatetrenches ist kleiner als 2 × Wm, wobei Wm durch die oben angegebene Gleichung definiert ist.
  • 3A zeigt ein weiteres Ausführungsbeispiel. Die in 3A gezeigte Halbleitervorrichtung 300 umfasst eine Vielzahl von Transistorzellen 315, deren jede einen Sourcebereich 320, einen Drainbereich 340 und eine Gateelektrode 360 aufweist, welche in einem Trench bzw. Graben 375 angeordnet ist, der sich in einer oberen Oberfläche bzw. Oberseite 310 eines Halbleitersubstrates 301 befindet. Die Gateelektroden 360 von verschiedenen Transistorzellen sind elektrisch mit einander gekoppelt, die Sourcebereiche 320 der verschiedenen Transistorzellen sind elektrisch miteinander gekoppelt, und die Drainbereiche 340 der verschiedenen Transistorzellen 315 sind elektrisch miteinander gekoppelt. Demgemäß sind die Transistorzellen 315 elektrisch parallel gekoppelt. Ein lateraler Abstand d zwischen den Trenches 375 ist gleich zu oder kleiner als das Doppelte der Länge einer Breite einer Verarmungszone, die in dem Halbleiterkörper 395 angrenzend bzw. benachbart zu den Gateelektroden 360 gebildet ist, wenn eine Gatespannung entsprechend einer Schwellenspannung des Transistors an die Gateelektroden 360 angelegt ist. Beispielsweise kann der Abstand d zwischen den Trenches 120 nm oder weniger, beispielsweise 100 nm oder weniger betragen. Beispielsweise kann der Abstand d zwischen den Trenches 375 zwischen 18 und 120 nm liegen.
  • Beispielsweise können die Gateelektroden 360 von dem benachbarten Halbleitermaterial 301 durch ein Gatedielektrikum 361 isoliert sein. Die Sourcebereiche 320 können elektrisch mittels eines leitenden Materials 325 gekoppelt sein. Jede der Transistorzellen 315 umfasst weiterhin eine Driftzone 385, die zwischen dem Halbleiterkörper 395 und dem Drainbereich 340 gelegen ist. Der Sourcebereich 320 ist benachbart zu der oberen Oberfläche 310 des Halbleitersubstrates 301 angeordnet, und der Drainbereich 340 ist an der Rückseite des Halbleitersubstrates 301 gelegen.
  • Gemäß dem in 3B gezeigten Ausführungsbeispiel umfasst die Vielzahl von Transistorzellen 315 erste und zweite Transistorzellen 316, 317. Die ersten Transistorzellen 316 umfassen eine erste Gateelektrode 365, und die zweiten Transistorzellen 317 umfassen eine zweite Gateelektrode 370. Die ersten und zweiten Gateelektroden 365, 370 sind verschieden voneinander. Beispielsweise ist die erste Gateelektrode 365 in einem ersten Trench 376 angeordnet, und die zweite Gateelektrode 370 ist in einem zweiten Trench 377 angeordnet, wobei der erste Trench 376 erste Dimensionen haben kann, die von zweiten Dimensionen des zweiten Trenches 377 verschieden sind. Beispielsweise kann sich der erste Trench 376 bis in eine größere Tiefe t1 als die Tiefe t2 des zweiten Trenches 377 erstrecken. Zusätzlich oder alternativ kann der erste Trench 376 eine Breite w1 haben, die von einer Breite w2 des zweiten Trenches 377 verschieden ist. Weiterhin kann außerdem die Querschnittsgestalt oder -form des ersten Trenches 376 von der Querschnittsgestalt bzw. -form des zweiten Trenches 377 verschieden sein. Der Unterschied zwischen den ersten und zweiten Gatetrenches 365, 370 oder zwischen den ersten und zweiten Trenches 376, 377 beruht nicht auf Abweichungen, die durch die Gateelektroden- oder Trenchherstellung verursacht sind, welche sich auf eine unbeabsichtigte Abweichung bezieht. Vielmehr ist diese Differenz durch verschiedene Herstellungsbedingungen verursacht, die für die ersten und zweiten Gateelektroden 365, 370 oder für die ersten und zweiten Trenches 376, 377 verwendet werden.
  • Gemäß einem weiteren Ausführungsbeispiel kann eine Feldplatte in dem ersten Trench 376 vorhanden sein, und keine Feldplatte ist in dem zweiten Trench 377 vorgesehen. Ein Beispiel der ersten Feldplatte 80 ist in den 1A und 1B gezeigt. Beispielsweise kann die Feldplatte elektrisch mit der ersten Gateelektrode 365 gekoppelt sein, oder sie kann isoliert und auf einem verschiedenen Potential gehalten sein.
  • Die 4A bis 4F veranschaulichen Schnittdarstellungen eines Halbleitersubstrates 100, wenn die Halbleitervorrichtung 90 hergestellt wird. Beispielsweise kann ein n-dotierter Siliciumwafer das Startmaterial der Halbleitervorrichtung sein. Dennoch ist klar zu verstehen, dass die verwendeten Dotierungstypen umgekehrt sein können. Auf der Oberfläche 110 des Halbleitersubstrates 100 wird eine Siliciumnitrid-(SiN-)Schicht 130 gebildet. Die SiN-Schicht 130 wirkt als eine Hartmaske während der folgenden Prozessschritte. Ein Bezugszeichen 120 gibt eine Rückseite des Halbleitersubstrates 100 an. Danach werden Standardprozessschritte durchgeführt, um einen Vertikal-MOSFET herzustellen, der eine Gateelektrode aufweist, die in einem Trench angeordnet ist, welcher in der Substratoberfläche 110 gebildet ist. Insbesondere werden Trenches 65 in das Halbleitersubstrat 100 geätzt. Ein Isoliermaterial 81, 61 wird auf den Seitenwänden der Trenches gebildet, und die Trenches werden mit einem leitenden Material 80, 60 gefüllt. Beispielsweise kann das leitende Material 60, 80 Polysilicium sein, und das Isoliermaterial kann Siliciumoxid sein. Beispielsweise bildet das leitende Material 60 die Gateelektrode, und das leitende Material 80 bildet die Feldplatte der sich ergebenden Leistungs-MOSFET-Vorrichtungen. Nach dem Prozessieren wird das Polysiliciummaterial 160 auf der Oberseite des Halbleitersubstrates nicht zurückgeätzt. Als ein Ergebnis sind, wie in 4B gezeigt ist, Streifen von Siliciumnitridmaterial 130 und von Polysiliciummaterial 160 über der Substratoberfläche angeordnet, wobei die Streifen von Polysiliciummaterial 160 und von Siliciumnitrid 130 die Oberfläche der sich ergebenden Struktur bilden.
  • Sodann wird ein Oxidationsschritt durchgeführt, sodass Siliciumoxid an der Oberfläche der Polysiliciumfüllung 160 gebildet wird. Als ein Ergebnis bilden Streifen von Siliciumoxid 162 und Streifen der Siliciumnitrid-Hartmaskenschicht 130 die Oberfläche der sich ergebenden Struktur, wie dies in 4C gezeigt ist.
  • Die Siliciumnitridschicht 130 wird von der Substratoberfläche 110 entfernt, und die Polysiliciumfüllung 160 bildet einen vorspringenden Teil. Dies kann beispielsweise durch Ätzen in heißer Phosphorsäure durchgeführt werden. Dann wird eine weitere Siliciumnitridschicht durch gemeinsame Prozesse abgeschieden bzw. aufgetragen. Die Dicke der Siliciumnitridschicht 140 wird in Abhängigkeit von der gewünschten Breite der Trenches 150 gewählt, die in einem späteren Prozessschritt zu bilden sind. Nach dem Abscheiden bzw. Auftragen der Siliciumnitridschicht 140 wird ein Abstandshalter- bzw. Spacer-Ätzprozess durchgeführt. Beispielsweise wird aufgrund des Spacer-Ätzprozesses die Siliciumnitridschicht in der horizontalen Richtung mit einer höheren Ätzrate als in der vertikalen Richtung geätzt. Als ein Ergebnis werden Abstandshalter bzw. Spacer 140 an den Seitenwänden des Polysiliciummaterials gebildet. Aufgrund der speziellen Prozessierung bzw. Verarbeitung haben die Spacer 140, die auf der linken Seite und auf der rechten Seite von jedem Polysiliciumstöpsel 160 angeordnet sind, die gleiche Breite, wenn in einer horizontalen Richtung gemessen wird.
  • Sodann werden unter Verwendung der Siliciumnitrid-Spacer 140 und des Siliciumoxidmaterials 162 als eine Ätzmaske Trenches bzw. Gräben 150 in die Substratoberfläche 110 geätzt. Beispielsweise können die Trenches 150 geätzt werden, um sich in eine größere Tiefe als die Gateelektroden 60 zu erstrecken, die bereits in dem Halbleitersubstrat 100 gebildet sind. 4D zeigt ein Beispiel einer sich ergebenden Struktur.
  • Dann wird ein Oxidationsschritt durchgeführt, um eine Gateoxidschicht 151 längs den Seitenwänden der Trenches 150 zu bilden. In einem folgenden Schritt wird ein leitendes Material, wie z.B. Polysilicium 152, in die Trenches 150 gefüllt, woran sich ein Aussparungsätzschritt anschließt, sodass die Oberfläche des Polysiliciummaterials 152 die gleiche Höhe wie die Oberfläche des Polysiliciummaterials 160 hat. 4E zeigt ein Beispiel einer sich ergebenden Struktur.
  • Sodann wird das Siliciumoxidmaterial 162 von der Oberfläche des Polysiliciummaterials 160 entfernt, und die Siliciumnitrid-Spacer 140 werden durch bekannte Prozesse geätzt. In einem nächsten Schritt wird eine Siliciumoxidschicht 155 aufgetragen bzw. abgeschieden. Als ein Ergebnis ist, wie in 4F gezeigt ist, die Oberfläche des Halbleitersubstrates 100 durch die Siliciumoxidschicht 155 bedeckt.
  • Aufgrund der Verwendung der Siliciumnitrid-Spacerschicht sind die Trenches 150 in einer selbstjustierten Weise bezüglich der Trenches 65 angeordnet, in welchen die Gateelektrode 60 vorhanden ist, selbst wenn die Gateelektroden 60 bei kleinen Schritten von 40 bis 200 nm angeordnet sind. Demgemäß sind die Trenches 150 in der Mitte des Abstandes zwischen den Trenches 65 angeordnet, in welchen die Gateelektrode 60 vorhanden ist. Weiterhin ist die Breite des Halbleitermaterials auf der rechten Seite gleich zu Breite des Halbleitermaterials auf der linken Seite der Trenches 150. Wie klar zu verstehen ist, kann anstelle des Siliciumnitridmaterials jedes andere geeignete Opfermaterial verwendet werden, um den Spacer 140 zu bilden. Dann können Kontakte und Metallierungsschichten sowie Leitungen gebildet werden, wie dies üblich ist.
  • 5A veranschaulicht schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Wie gezeigt ist, umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors durch Bilden eines Sourcebereiches, eines Drainbereiches, einer Gateelektrode, Bilden der Gateelektrode durch Bilden eines ersten Trenches (S 101) in einer oberen Oberfläche bzw. Oberseite des Halbleitersubstrates und Bilden einer Steuerelektrode, Bilden der Steuerelektrode mit Bilden eines zweiten Trenches (S102) in der oberen Oberfläche oder Oberseite des Halbleitersubstrates.
  • Gemäß einem Ausführungsbeispiel wird das Bilden des zweiten Trenches (S 102) nach Bilden der ersten Trenches (S 101) durchgeführt. Gemäß einem weiteren Ausführungsbeispiel werden die zweiten Trenches 150 in selbstjustierter Weise bezüglich der Positionen bzw. Lagen der ersten Trenches 65 gebildet. Beispielsweise kann dies durch Füllen eines Füllmaterials (S 201) in den ersten Trench 65 durchgeführt werden, sodass Füllmaterial von der oberen Oberfläche 110 des Halbleitersubstrates 100 vorsteht, wobei das vorstehende Füllmaterial 160 Seitenwände 165 hat. Beispielsweise kann das Füllmaterial leitendes Material sein, um die Gateelektrode zu bilden. Alternativ kann das Füllmaterial ein beliebiges Opfermaterial sein. Danach kann ein Spacer eines weiteren Opfermaterials angrenzend an die Seitenwände 165 des vorstehenden Füllmaterials 160 gebildet werden (S 202). 5B veranschaulicht ein Ausführungsbeispiel dieses Verfahrens.
  • Gemäß einem Ausführungsbeispiel werden zweite Trenches 150 in der oberen Oberfläche des Halbleitersubstrates 100 geätzt (S 102), wobei das vorstehende Füllmaterial 160 und der Spacer 140 als eine Ätzmaske verwendet werden. Dann wird die Halbleitervorrichtung gemäß üblichen Prozessverfahren weiter verarbeitet bzw. prozessiert.
  • Während oben Ausführungsbeispiele der Erfindung beschrieben sind, ist es selbstverständlich, dass weitere Ausführungsbeispiele realisiert werden können. Beispielsweise können die weiteren Ausführungsbeispiele jegliche Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder jegliche Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen. Demgemäß soll der Geist und Bereich der beigefügten Patentansprüche nicht auf die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (21)

  1. Halbleitervorrichtung, umfassend: einen Transistor mit einem Sourcebereich (20), einem Drainbereich (40) und einer Gateelektrode (60), die in einem ersten Trench (65) vorgesehen ist, der in einer oberen Oberfläche (10) eines Halbleitersubstrates (1) angeordnet ist, und eine Steuerelektrode (70), die in einem zweiten Trench (150) vorgesehen ist, der in der oberen Oberfläche (10) des Halbleitersubstrates (1) angeordnet ist, wobei der zweite Trench (150) eine zweite Gestalt hat, die von einer ersten Gestalt des ersten Trenches (65) verschieden ist.
  2. Halbleitervorrichtung nach Anspruch 1, weiterhin umfassend eine Feldplatte (80), die unter der Gateelektrode (60) vorgesehen ist, wobei keine Feldplatte unter der Steuerelektrode (70) vorhanden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der Sourcebereich (20) benachbart zu der oberen Oberfläche (10) des Halbleitersubstrates (1) vorgesehen ist und bei der der Drainbereich (40) an einer Rückseite des Halbleitersubstrates (1) vorgesehen ist, wobei die Halbleitervorrichtung (90) außerdem einen Bodybereich (31) benachbart zu der Gateelektrode (60) und eine Driftzone (95) aufweist, die zwischen dem Drainbereich (40) und dem Bodybereich (31) gelegen ist.
  4. Halbleitervorrichtung nach Anspruch 3, weiterhin umfassend eine Vielzahl von Säulen von verschieden dotierten Teilen, die in der Driftzone (95) angeordnet sind und sich vertikal bezüglich der oberen Oberfläche (10) des Halbleitersubstrates (1) erstrecken, sodass eine Superübergang-Vorrichtung gebildet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der eine laterale Distanz (d) zwischen den ersten und zweiten Trenches (65, 150) so gewählt ist, dass ein Bodybereich (31) benachbart zu der Gateelektrode (60) vollständig verarmt ist, wenn eine Spannung entsprechend einer Schwellenspannung des Transistors an die Gateelektrode (60) angelegt ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der ein Abstand (d) zwischen den ersten und zweiten Trenches (65, 150) kleiner gewählt ist als eine Tiefe (t1, t2) des ersten oder zweiten Trenches (65, 150).
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der der erste Trench (65) eine größere Tiefe hat als der zweite Trench (150).
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der die Steuerelektrode (70) sich in eine größere Tiefe als eine Tiefe der Gateelektrode (60) erstreckt, wobei die Tiefe von der oberen Oberfläche (10) des Halbleitersubstrates (1) gemessen ist.
  9. Halbleitervorrichtung, umfassend: eine Vielzahl von Transistorzellen (210, 220 1, 220 2, 220 3), deren jede einen Sourcebereich (211, 221), einen Drainbereich (212, 222) und eine Gateelektrode (214, 224) aufweist, die in einem Trench vorgesehen ist, der in einer oberen Oberfläche eines Halbleitersubstrates (250) angeordnet ist, wobei die Gateelektroden (214, 224) von verschiedenen Transistorzellen elektrisch miteinander gekoppelt sind, die Sourcebereiche (211, 221) von verschiedenen Transistorzellen elektrisch miteinander gekoppelt sind und die Drainbereiche (212, 222) von verschiedenen Transistorzellen elektrisch miteinander gekoppelt sind, und wobei d ≤ 2·Wm für einen lateralen Abstand d zwischen den Trenches erfüllt ist, wobei Wm die maximale Breite eines Oberflächenverarmungsbereiches angibt, der in dem Halbleitersubstrat (250) benachbart zu den Gateelektroden (214, 224) gebildet ist.
  10. Halbleitervorrichtung nach Anspruch 9, bei der die Vielzahl von Transistorzellen erste (210) und zweite (220 1, 220 2, 220 3) Transistorzellen aufweist, wobei die ersten Transistorzellen (210) eine erste Gateelektrode (214) und die zweiten Transistorzellen (220 1, 220 2, 220 3) eine zweite Gateelektrode (224) aufweisen und wobei eine Gestalt der ersten Gateelektrode (214) verschieden ist von einer Gestalt der zweiten Gateelektrode (224).
  11. Halbleitervorrichtung nach Anspruch 10, bei der die erste Gateelektrode (214) in einem ersten Trench und die zweite Gateelektrode (224) in einem zweiten Trench angeordnet sind, wobei der erste Trench erste Dimensionen oder Abmessungen hat, die verschieden sind von zweiten Dimensionen oder Abmessungen des zweiten Trenches.
  12. Halbleitervorrichtung nach Anspruch 9 oder 10, bei der die erste Gateelektrode in einem ersten Trench und die zweite Gateelektrode in einem zweiten Trench angeordnet ist, wobei eine Feldplatte (80) in dem ersten Trench vorgesehen und keine Feldplatte in dem zweiten Trench vorhanden ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, bei der eine laterale Distanz (d) zwischen benachbarten Trenches kleiner ist als 120 nm.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden eines Transistors durch Bilden eines Sourcebereiches (20), eines Drainbereiches (40) und einer Gateelektrode (60), wobei die Gateelektrode (60) gebildet wird durch Bilden eines ersten Trenches (65) in einer oberen Oberfläche (10) des Halbleitersubstrates (1) und Bilden einer Steuerelektrode (70) durch Bilden eines zweiten Trenches (150) in der oberen Oberfläche (10) des Halbleitersubstrates (1).
  15. Verfahren nach Anspruch 14, bei dem der zweite Trench (150) gebildet wird, nachdem der erste Trench (65) gebildet ist.
  16. Verfahren nach Anspruch 14 oder 15, bei dem der zweite Trench (150) in einer selbstjustierten Weise bezüglich des ersten Trenches (65) gebildet wird.
  17. Verfahren nach einem der Ansprüche 14 bis 16, bei dem der erste Trench (65) so gebildet wird, dass er eine größere Tiefe als der zweite Trench (150) hat.
  18. Verfahren nach einem der Ansprüche 14 bis 17, bei dem die ersten und zweiten Trenches (65, 150) gebildet werden, um eine Distanz von weniger als 120 nm zu haben.
  19. Verfahren nach Anspruch 17, bei dem das Bilden der Gateelektrode (60) außerdem umfasst: Füllen eines Füllmaterials in den ersten Trench (65) sodass das Füllmaterial von der oberen Oberfläche (10) des Halbleitersubstrates (1) vorsteht, wobei das vorstehende Füllmaterial Seitenwände hat und Bilden eines Spacers (140) eines Opfermaterials benachbart zu den Seitenwänden.
  20. Verfahren nach Anspruch 19, bei dem das Füllmaterial ein leitendes Material ist.
  21. Verfahren nach Anspruch 19 oder 20, weiterhin umfassend ein Ätzen der zweiten Trenches (150) in der oberen Oberfläche (10) des Halbleitersubstrates (1), wobei das vorstehende Füllmaterial und der Spacer (140) als eine Ätzmaske verwendet werden.
DE102013110180.1A 2012-09-26 2013-09-16 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102013110180B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/627,215 US9941403B2 (en) 2012-09-26 2012-09-26 Semiconductor device and method for manufacturing a semiconductor device
US13/627,215 2012-09-26

Publications (2)

Publication Number Publication Date
DE102013110180A1 true DE102013110180A1 (de) 2014-03-27
DE102013110180B4 DE102013110180B4 (de) 2017-10-19

Family

ID=50235484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013110180.1A Active DE102013110180B4 (de) 2012-09-26 2013-09-16 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9941403B2 (de)
CN (1) CN103681864B (de)
DE (1) DE102013110180B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735243B2 (en) 2013-11-18 2017-08-15 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US9559198B2 (en) 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
US9461164B2 (en) 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US9123801B2 (en) 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
DE102014119395B4 (de) * 2014-12-22 2022-10-06 Infineon Technologies Ag Transistorbauelement mit Feldelektrode
CN105990428B (zh) * 2015-02-17 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9443845B1 (en) 2015-02-23 2016-09-13 Freescale Semiconductor, Inc. Transistor body control circuit and an integrated circuit
US9472662B2 (en) * 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
DE102015105632B4 (de) 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
DE102016107714B4 (de) 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
CN105551963A (zh) * 2015-12-25 2016-05-04 西安龙腾新能源科技发展有限公司 低压超结mosfet的制造方法
DE102015122938B4 (de) * 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016113393A1 (de) 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
CN108258027A (zh) * 2016-12-28 2018-07-06 苏州东微半导体有限公司 一种超级结功率晶体管及其制备方法
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
US10332992B1 (en) * 2018-01-22 2019-06-25 Sanken Electric Co., Ltd. Semiconductor device having improved trench, source and gate electrode structures
DE102018122739A1 (de) * 2018-09-17 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer Dotierstoffquelle
CN113690301B (zh) * 2020-05-18 2024-01-26 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN113327854A (zh) * 2021-05-14 2021-08-31 深圳市威兆半导体有限公司 半导体器件的制备方法
US11410995B1 (en) * 2021-05-14 2022-08-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming thereof
US20230335560A1 (en) * 2022-04-15 2023-10-19 Infineon Technologies Austria Ag Isolation structure for separating different transistor regions on the same semiconductor die
CN117374124A (zh) * 2023-11-24 2024-01-09 杭州芯迈半导体技术有限公司 一种沟槽型功率器件及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045441B4 (de) * 2006-09-26 2008-09-25 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
EP2070108A4 (de) * 2006-09-27 2010-12-01 Maxpower Semiconductor Inc Power-mosfet mit eingelassener feldplatte
JP5666135B2 (ja) * 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
JP5586887B2 (ja) * 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US8569842B2 (en) * 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8598655B1 (en) * 2012-08-03 2013-12-03 Infineon Technologies Dresden Gmbh Semiconductor device and method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20140084362A1 (en) 2014-03-27
CN103681864A (zh) 2014-03-26
CN103681864B (zh) 2017-03-01
DE102013110180B4 (de) 2017-10-19
US9941403B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013108167B4 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102013112012A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102015106683A1 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014117558B4 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative