DE102015101692A1 - Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur - Google Patents

Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur Download PDF

Info

Publication number
DE102015101692A1
DE102015101692A1 DE102015101692.3A DE102015101692A DE102015101692A1 DE 102015101692 A1 DE102015101692 A1 DE 102015101692A1 DE 102015101692 A DE102015101692 A DE 102015101692A DE 102015101692 A1 DE102015101692 A1 DE 102015101692A1
Authority
DE
Germany
Prior art keywords
trench
dielectric layer
epitaxial layer
semiconductor substrate
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015101692.3A
Other languages
English (en)
Other versions
DE102015101692B4 (de
Inventor
Johannes Baumgartl
Georg Ehrentraut
Christoph Gruber
Andreas Haghofer
Ravi Keshav Joshi
Matthias Künle
Martin Pölzl
Jürgen Steinbrenner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015101692A1 publication Critical patent/DE102015101692A1/de
Application granted granted Critical
Publication of DE102015101692B4 publication Critical patent/DE102015101692B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Abstract

Gemäß einem Aspekt weist ein Verfahren zur Erzeugung eines Grabens in einem Halbleitermaterial das Erzeugen einer ersten dielektrischen Schicht auf einem Halbleitersubstrat auf. Die erste dielektrische Schicht enthält erste Öffnungen. Auf dem Halbleitermaterial wird durch einen epitaktischen, lateralen Überwachsprozess eine epitaktische Schicht gewachsen. Die ersten Öffnungen werden durch die epitaktische Schicht gefüllt und die epitaktische Schicht wird auf angrenzende Teile der ersten dielektrischen Schicht aufgewachsen, so dass ein Teil der ersten dielektrischen Schicht nicht durch die epitaktische Schicht bedeckt ist und sich über dem Teil der ersten dielektrischen Schicht, der nicht mit der epitaktischen Schicht bedeckt ist, zwischen gegenüberliegenden Seitenwänden der epitaktischen Schicht eine Lücke bildet. Die Lücke definiert einen ersten Graben in der dielektrischen Schicht, der sich zu der dielektrischen Schicht erstreckt.

Description

  • Die vorliegende Erfindung betrifft allgemein Verfahren zur Bildung von Grabenstrukturen in Halbleitermaterialien und entsprechende Grabenstrukturen, und sie betrifft insbesondere die Verwendung eines epitaktischen, lateralen Überwachsverfahrens zur Bildung tiefer vertikaler Gräben.
  • Die Halbleiterindustrie sucht ständig nach Möglichkeiten, um die Abmessungen von Halbleiterbauelementen wie beispielsweise Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) zu verringern. Moderne Halbleiterverarbeitungstechnologien werden typischerweise durch die minimale Strukturgröße (engl.: "feature size") des Bauelements (z.B. die Kanalweite) definiert. Kleinere Strukturgrößen bieten schnellere Schaltgeschwindigkeiten und ermöglichen es, dass mehr Halbleiterbauelemente auf einer kleineren Fläche hergestellt und dadurch Herstellungskosten verringert werden können.
  • Das Erfordernis, die Bauelementabmessungen zu verringern, führt entsprechend zu einem Erfordernis, in Bauelementen Gräben kleineren Ausmaßes zu erzeugen. Viele Halbleiterbauelemente setzen eine Grabenbauweise ein. Beispielsweise kann eine Gateelektrode eines Transistors innerhalb einer Oberfläche eines Halbleitermaterials in einem Graben vorgesehen sein. Vorzüge dieses Grabenaufbaus können eine erhöhte Stromtragfähigkeit enthalten und ein erhöhtes Rückwärtsspannungssperrvermögen, was besonders bei Hochleistungsanwendungen vorteilhaft sein kann. Zusätzlich werden Gräben allgemein dazu eingesetzt, Bauelementbereiche mit elektrischen Kontakten zu versehen, beispielsweise einem Source- oder Bodykontakt.
  • Gräben, die eng sind und ein hohes Aspektverhältnis aufweisen, ermöglichen die Herstellung von kleineren Bauelementen mit höherer Performance und ermöglichen eine weitere Skalierung von Verarbeitungstechnologien. Spitzentechnologien können Grabenweiten erfordern, die einige wenige zehn Nanometer eng sind. Diese Abmessungen können unterhalb der Auflösung moderner Photolithographieverfahren liegen, oder sie können nur mit einer verringerten Ausbeute möglich sein. Zusätzliche Herausforderungen ergeben sich, wenn ein Bauelementdesign zwei unterschiedlich dimensionierte, dicht aufeinanderfolgende Gräben erfordert (z.B. einen Gategraben, der neben einem Sourcekontaktgraben angeordnet ist). Herkömmliche Lithographie kann diese unterschiedlich dimensionierten Gräben nur durch separate Maskierungs- und Ätzschritte für jeden Graben erzielen, was die Kosten erhöht und die Ausbeute verringert.
  • Gemäß einer Ausgestaltung wird ein Verfahren zur Erzeugung eines Grabens in einem Halbleitermaterial bereitgestellt. Das Verfahren weist das Erzeugen einer ersten dielektrischen Schicht auf einem Halbleitersubstrat auf. Die erste dielektrische Schicht enthält erste Öffnungen. Auf dem Halbleitermaterial wird durch einen epitaktischen, lateralen Überwachsprozess eine epitaktische Schicht gewachsen. Die ersten Öffnungen werden durch die epitaktische Schicht gefüllt und die epitaktische Schicht wird auf angrenzende Teile der ersten dielektrischen Schicht aufgewachsen, so dass ein Teil der ersten dielektrischen Schicht nicht durch die epitaktische Schicht bedeckt ist und sich über dem Teil der ersten dielektrischen Schicht, der nicht mit der epitaktischen Schicht bedeckt ist, zwischen gegenüberliegenden Seitenwänden der epitaktischen Schicht eine Lücke bildet. Die Lücke definiert einen ersten Graben in der dielektrischen Schicht, der sich zu der dielektrischen Schicht erstreckt.
  • Gemäß einer weiteren Ausgestaltung wird ein Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement weist ein Halbleitersubstrat mit einer ersten Oberfläche auf. Eine erste dielektrische Schicht ist auf der ersten Oberfläche angeordnet und weist eine erste Öffnung auf. Eine epitaktische Schicht füllt die ersten Öffnungen und erstreckt sich auf benachbarte Abschnitte der ersten dielektrischen Schicht, so dass ein Teil der ersten dielektrischen Schicht nicht von der epitaktischen Schicht bedeckt ist und sich eine Lücke zwischen den gegenüberliegenden Seitenwänden der epitaktischen Schicht oberhalb des Teils der ersten dielektrischen Schicht befindet, die nicht von der epitaktischen Schicht bedeckt ist. Die Lücke definiert einen ersten Graben in der epitaktischen Schicht, der sich zu der dielektrischen Schicht erstreckt.
  • Gemäß einer weiteren Ausgestaltung weist ein Halbleiterbauelement ein Halbleitersubstrat auf, das eine erste Oberfläche besitzt. Ein tiefer vertikaler Graben ist in dem Halbleitersubstrat ausgebildet und weist Seitenwände auf, die sich von der ersten Oberfläche zu einer Unterseite erstrecken, die von der ersten Oberfläche beabstandet ist. Der Graben weist eine Tiefe auf, die durch einen Abstand von der ersten Oberfläche zu der Unterseite gemessen wird, und eine Breite, die durch einen minimalen Separationsabstand zwischen den Grabenseitenwänden gemessen wird. Die Breite des Grabens ist kleiner oder gleich 100 Nanometer. Ein Aspektverhältnis des Grabens, das durch das Verhältnis von der Länge zu der Breite bestimmt ist, beträgt wenigstens 10:1.
  • Bei Lesen der folgenden, ausführlichen Beschreibung und bei der Betrachtung der beigefügten Zeichnungen werden Fachleute zusätzliche Merkmale und Vorteile erkennen.
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstäblich. Gleiche Bezugszeichen bezeichnen entsprechende, ähnliche Teile. Die Merkmale der verschiedenen gezeigten Ausführungsbeispiele können miteinander kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.
  • 1, die die 1A–1B enthält, zeigt die Erzeugung einer ersten dielektrischen Schicht auf einem Halbleitersubstrat durch Oxidieren des Substrats gemäß einem Ausführungsbeispiel.
  • 2, die die 2A–2B enthält, zeigt das Erzeugen der ersten Öffnungen in der ersten dielektrischen Schicht durch Maskieren und Ätzen gemäß einem weiteren Ausführungsbeispiel.
  • 3, die die 3A–3B enthält, zeigt eine Sequenz zur Verbesserung der Oberfläche des Halbleitersubstrats in den ersten Öffnungen für ein nachfolgendes Wachstum einer epitaktischen Schicht durch Re-Oxidieren und Ätzen der Halbleiteroberfläche, gemäß einem Ausführungsbeispiel.
  • 4 zeigt die Anordnung gemäß 3 nach dem Wachsen einer epitaktischen Schicht durch einen epitaktischen, lateralen Überwachsprozess, um eine Lücke mit gegenüberliegenden Seitenwänden zu erzeugen, die einen Graben definiert, gemäß einem Ausführungsbeispiel.
  • 5, die die 5A–5B enthält, zeigt das Erzeugen einer zweiten dielektrischen Schicht in dem Graben und das Erzeugen einer leitenden Elektrode in dem Graben, die von dem benachbarten Halbleitermaterial isoliert ist, gemäß einem Ausführungsbeispiel.
  • 6, die die 6A–6B enthält, zeigt das Erzeugen einer dritten dielektrischen Schicht über der leitenden Elektrode und über einem Scheitel in der äußeren Oberfläche der epitaktischen Schicht benachbart zu dem Graben, sowie das Dünnen der dritten dielektrischen Schicht, um den Scheitel und umgebende Teile der epitaktischen Schicht freizulegen, gemäß einem Ausführungsbeispiel.
  • 7 zeigt das Ätzen der freigelegten Teile der epitaktischen Schicht, um einen zweiten Graben zu erzeugen, gemäß einem Ausführungsbeispiel.
  • 8 zeigt das Erzeugen einer leitenden Elektrode in dem zweiten Graben gemäß einem Ausführungsbeispiel.
  • 9 zeigt die Anordnung gemäß 4 nach dem Erzeugen zweiter Öffnungen in der ersten dielektrischen Schicht, die mit der Lücke in der epitaktischen Schicht fluchten, gemäß einem Ausführungsbeispiel.
  • 10 zeigt das Entfernen eines Teils der epitaktischen Schicht von der Anordnung gemäß 9 gemäß einem Ausführungsbeispiel.
  • 11 zeigt das Erzeugen dritter und vierter Gräben in dem Halbleitersubstrat durch einen Ätzprozess, wobei die dritten und vierten Gräben mit den ersten und zweiten Öffnungen in der ersten dielektrischen Schicht fluchten, gemäß einem Ausführungsbeispiel.
  • Ausgestaltungen, die hierin beschrieben sind, stellen eine tiefe vertikale Grabenstruktur in einem Halbleitermaterial bereit, sowie ein Verfahren zur Bildung des tiefen vertikalen Grabens unter Verwendung von epitaktischem lateralen Überwachsen. Gemäß dem Verfahren wird ein Graben in einem Halbleitermaterial durch epitaktisches laterales Überwachsen hergestellt. Eine dielektrische Schicht wird auf einem Halbleitersubstrat gebildet und Öffnungen werden in der dielektrischen Schicht erzeugt. Auf das Halbleitersubstrat wird eine epitaktische Schicht aufgewachsen, so dass die Öffnungen durch die epitaktische Schicht gefüllt werden. Indem die epitaktische Schicht aus den Öffnungen heraus von dem Substrat weg wächst, wächst es auch über Teile der dielektrischen Schicht benachbart zu den Öffnungen. Allerdings sind die Prozessparameter so gesteuert, dass sich die epitaktische Schicht nicht vollständig über diese Teile der dielektrischen Schicht erstreckt. In anderen Worten, Teile der dielektrischen Schicht werden dazu verwendet, das Wachstum der epitaktischen Schicht zu beschränken, so dass in der epitaktischen Schicht eine Lücke verbleibt, die gegenüberliegende Seitenwände aufweist. Diese Lücke definiert einen Graben in der epitaktischen Schicht. Dieser Graben kann dazu verwendet werden, Bauelementgräben wie beispielsweise Gateelektroden-Gräben und Sourcekontakt-Gräben zu erzeugen.
  • Gemäß einer Ausgestaltung wird der in der epitaktischen Schicht gebildete Graben mit einer leitenden Elektrode gefüllt, um ein aktives Bauelement in der epitaktischen Schicht zu erzeugen. Alternativ kann der Graben in der epitaktischen Schicht dazu verwendet werden, Öffnungen in der dielektrischen Schicht zu definieren, die wiederum dazu verwendet werden, Gräben in dem Halbleitersubstrat zu definieren. Die resultierenden Gräben können dazu verwendet werden, in dem Halbleitersubstrat aktive Bauelemente zu erzeugen. Beide Ausgestaltungen ermöglichen die Bildung von zwei selbstjustierten Gräben mit unterschiedlicher Dicke und Tiefe. Diese beiden selbstjustierten Gräben können beispielsweise als Gate-Gräben oder als Kontaktgräben verwendet werden. Die gegenwärtig offenbarten Verfahren bieten verschiedene Vorteile gegenüber herkömmlichen Lithographieverfahren. Gleichermaßen bieten die mit dem gegenwärtig offenbarten Verfahren erzeugen Gräben verschiedene Vorteile gegenüber Gräben, die mit herkömmlichen Lithographieverfahren erzeugt werden. Beispielsweise sind Gräben mit verringerten Breiten, höheren Aspektverhältnissen, verringerten Herstellungskosten und glatteren Grabenseitenwandoberflächen erreichbar.
  • Bezug nehmend auf 1 wird ein Halbleitersubstrat 100 bereitgestellt und eine erste dielektrische Schicht 102 wird auf dem Halbleitersubstrat erzeugt. Das in 1A gezeigte Halbleitersubstrat kann aus jedem Material hergestellt sein, das zur Herstellung eines Halbleiterbauelements und zum Aufwachsen einer epitaktischen Schicht geeignet ist. Beispiele derartiger Materialien enthalten, ohne hierauf beschränkt zu sein, elementare Halbleitermaterialien, wie beispielsweise Silizium (Si) oder Germanium (Ge), Verbundhalbleitermaterialien der Gruppe IV wie beispielsweise Siliziumkarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre, oder quaternäre III-V-Halbleitermaterialien wie beispielsweise Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), sowie binäre oder ternäre II-VI-Halbleitermaterialien wie beispielsweise Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Gemäß einer Ausgestaltung ist das Halbleitersubstrat 100 aus monokristallinem Silizium-(Si)-Material hergestellt.
  • Wie in 1B gezeigt ist, wird auf dem Halbleitersubstrat 100 eine erste dielektrische Schicht 102 gebildet. Die erste dielektrische Schicht 102 kann gemäß herkömmlich eingesetzter Verfahren hergestellt werden. Beispielsweise kann die erste dielektrische Schicht 102 durch einen Oxidationsprozess erzeugt werden, bei dem ein Silizium-Halbleitersubstrat 100 in einem Ofen, der eine Sauerstoffatmosphäre aufweist, platziert und auf Temperaturen aufgeheizt werden kann, die ausreichen, um auf dem Substrat 100 eine Schicht aus Siliziumdioxid (SiO2) zu erzeugen. Eine Grenzfläche zwischen der ersten dielektrischen Schicht 102 und dem Halbleitersubstrat 100 definiert eine erste Oberfläche 104 des Halbleitersubstrats 100.
  • Bezug nehmend auf 2 wird über der ersten dielektrischen Schicht 102 eine Lithographiemaske 106 bereitgestellt, und erste Öffnungen 108 werden in der dielektrischen Schicht 102 gebildet. Die ersten Öffnungen 108 können durch eine Folge von Maskieren und Ätzen erzeugt werden. Wie in 2A gezeigt, ist die Lithographiemaske 106 strukturiert, um Teile der ersten dielektrischen Schicht 102 entsprechend der gewünschten Lage der ersten Öffnungen 108 freizulegen. Wie in 2B gezeigt ist, werden die freiliegenden Teile der ersten dielektrischen Schicht 102 entfernt, und die Lithographiemaske 106 wird entfernt. Die freiliegenden Teile der ersten dielektrischen Schicht können durch herkömmlich eingesetzte Verfahren wie beispielsweise Trocken- oder Nass-(chemisches)-Ätzen entfernt werden.
  • 3, die die 3A und 3B enthält, zeigt eine Sequenz, die nach der in den 1–2 gezeigten Sequenz ausgeführt werden kann, um das Halbleitermaterial für ein nachfolgendes Aufwachsen einer epitaktischen Schicht zu optimieren. Die in den 1–2 vorangehend gezeigte Sequenz kann in den ersten Öffnungen 108 zu einer ungleichmäßigen oder beschädigten Kristallstruktur an der freiliegenden Oberfläche des Halbleitersubstrats 100 führen. Wenn die ersten Öffnungen 108 beispielsweise durch einen Plasma-Ätzprozess erzeugt werden, kann die Kristallstruktur des Halbleitersubstrats 100 beschädigt oder fehlerbehaftet sein. Diese schadhafte Oberfläche kann dem Epitaxiewachstum nicht zuträglich sein. Beispielsweise kann eine auf dieser Oberfläche gewachsene epitaktische Schicht ungleichmäßig sein oder als polykristalline Struktur aufwachsen.
  • Wie in 3A gezeigt ist, wird das Halbleitersubstrat, nachdem die ersten Öffnungen 108 geätzt sind, re-oxidiert, um Oxidbereiche 110 in den ersten Öffnungen 108 zu erzeugen. Der Re-Oxidationsprozess kann ein Prozess sein, der identisch oder ähnlich dem Prozess ist, der verwendet wird, um die erste dielektrische Schicht zu erzeugen, bei dem das Bauelement bei hohen Temperaturen einer Sauerstoffatomsphäre ausgesetzt wird. Wie in 3B gezeigt werden die Oxidbereiche 110 entfernt, so dass das Halbleitersubstrat 100 in den ersten Öffnungen 108 freiliegt. Die Oxidbereiche 110 können durch einen Ätzprozess wie beispielsweise Nass-(chemisches)-Ätzen entfernt werden. Im Ergebnis erstrecken sich die ersten Öffnungen 108 weiter in das Halbleitersubstrat 100 hinein. Das heißt, der Re-Oxidations- und Ätzprozess entfernt Halbleitermaterial von dem Halbleitersubstrat 100 jenseits der ersten Oberfläche 104. Vorteilhafterweise entfernt dies die meisten oder alle von jeglichen beschädigten kristallinen Oberflächen, die aus der in den 1–2 gezeigten Sequenz resultieren können.
  • Bezug nehmend auf 4 wird eine epitaktische Schicht 112 gewachsen. Die epitaktische Schicht 112 wird durch einen epitaktischen, lateralen Überwachsprozess gewachsen, bei dem die ersten Öffnungen 108 durch die epitaktische Schicht 112 gefüllt werden und die epitaktische Schicht 112 auf angrenzende Teile der ersten dielektrischen Schicht 102 aufwächst, so dass ein Teil der ersten dielektrischen Schicht 102 nicht von der epitaktischen Schicht 112 bedeckt ist. Zwischen gegenüberliegenden Seitenwänden 114 der epitaktischen Schicht 112 über dem Teil der ersten dielektrischen Schicht 102, der nicht von der epitaktischen Schicht 112 bedeckt ist, bildet sich eine Lücke. Die Lücke definiert einen ersten Graben 116 in der epitaktischen Schicht 112, der sich zu der ersten dielektrischen Schicht 102 erstreckt.
  • Der in 4 gezeigte epitaktische, laterale Überwachsprozess bezieht sich auf einen Prozess, bei dem die Korrelation zwischen der Wachstumsrate der epitaktischen Schicht 112 in einer vertikalen Richtung, die senkrecht zu der ersten Oberfläche 104 verläuft, und der Wachstumsrate der epitaktischen Schicht 112 in einer lateralen Richtung, die parallel zu der ersten Oberfläche 104 verläuft, dazu eingesetzt wird, die Weite einer Lücke in der epitaktischen Schicht 112 zu steuern. Die Lücke wird durch Bereiche der ersten dielektrischen Schicht 102 bewirkt, die auf der ersten Oberfläche 104 angeordnet sind, welche anfänglich die Bildung der epitaktischen Schicht 112 auf das in den ersten Öffnungen 108 freiliegende Halbleitermaterial begrenzen. In anderen Worten kann die epitaktische Schicht 112 auf dem Halbleitersubstrat 100 nur in den ersten Öffnungen 108 zu wachsen beginnen. Sobald die epitaktische Schicht 112 die Öffnungen 108 füllt, vergrößerst sie sich über die angrenzenden Abschnitte der ersten dielektrischen Schicht 102 in der lateralen Richtung aus, während sie sich gleichzeitig in der vertikalen Richtung vergrößert. Das Wachstum der epitaktischen Schicht 112 wird so gesteuert, dass sich die epitaktische Schicht 112 nicht vollständig schließt und eine zusammenhängende Oberfläche über der ersten dielektrischen Schicht 102 bildet.
  • Der epitaktische laterale Überwachsprozess kann aus einer Anzahl von epitaktischen Zyklen bestehen, die als Wachstumszyklen bezeichnet werden können. Während jedes Wachstumszyklus werden dünne kristalline Schichten aufeinander abgeschieden, wobei das unmittelbar darunter liegende Material als Vorlage für das Wachstum einer Kristallstruktur verwendet wird. Die Dicke der epitaktischen Schicht 112 wird durch die Anzahl von Wachstumszyklen gesteuert. Da jeder Wachstumszyklus in einer nahezu perfekten Replikation an dünnen Schichten mit Kristallstruktur resultiert, die eine wohldefinierte Dicke aufweisen, ist die Ausbreitungsrate der epitaktischen Schicht 112 präzise und steuerbar. Folglich ist die Breite einer Lücke in der epitaktischen Schicht, welche eine Breite des ersten Grabens 116 definiert, präzise und in hohem Maße steuerbar. Im Gegensatz zu Grabenerzeugungsverfahren, die Lithographie einsetzen (z.B. Maskieren und Ätzen) hängt die Breite des ersten Grabens 116 nicht von der maximalen Auflösung der Lithographie ab. Stattdessen kann die Anzahl der Wachstumszyklen und folglich die Dicke der Epitaxieschicht 112 eingesetzt werden, um die Breite des ersten Grabens 116 zu steuern. Andere Parameter, die angepasst werden können, um die Abmessungen des ersten Grabens 116 zu steuern, enthalten den Pitch der ersten Öffnungen 108 in der ersten dielektrischen Schicht 102, die Breite der ersten Öffnungen 108 und die Breite der Teile der ersten dielektrischen Schicht 102 zwischen benachbarten der ersten Öffnungen 108, um einige wenige zu nennen.
  • Wie in 4 gezeigt, verlaufen die gegenüberliegenden Seitenwände 114 in der epitaktischen Schicht 112 im Wesentlichen senkrecht zu der ersten Oberfläche 104. Gemäß anderen Ausgestaltungen (nicht gezeigt) können die gegenüberliegenden Seitenwände 114 der epitaktischen Schicht 112 in Bezug auf die erste Oberfläche 104 nicht senkrecht verlaufen. Das heißt, es können aufeinander zulaufende Seitenwände 114 (engl.: "tapered sidewalls") gebildet werden. Dies kann erreicht werden, indem die Wachstumsparameter des epitaktischen Abscheideprozesses abgestimmt werden.
  • Der hierin beschriebene epitaktische laterale Überwachsprozess kann dazu verwendet werden, atomar flache Oberflächen zu erzeugen. In diesem Sinn ist eine atomar flache Oberfläche eine Oberfläche, die sich im Wesentlichen entlang einer natürlichen kristallinen Ebene eines Materials wie beispielsweise der kristallinen Ebene 1-0-0 eines Siliziumkristallmaterials erstreckt. Entsprechend kann der epitaktische laterale Überwachsprozess dazu eingesetzt werden, einen Graben 116 zu erzeugen, bei dem die gegenüberliegenden Seitenwände 114 eine atomar flache Oberfläche aufweisen. Herkömmliche Lithographieverfahren erzeugen atomar flache Oberflächen nicht zuverlässig, weil der Ätzprozess Material nicht präzise entlang einer natürlichen kristallinen Ebene entfernt. Herkömmliche Lithographieverfahren erzeugen bestenfalls optisch flache Oberflächen. Eine optisch flache Oberfläche kann bei visueller Inspektion (durch ein scannendes Elektronenmikroskop) im Wesentlichen flach erscheinen, allerdings ist sie auf einer atomaren Ebene facettenreich. Das heißt, eine optisch flache Oberfläche erstreckt sich, im Gegensatz zu einer atomar flachen Oberfläche, entlang unterschiedlicher kristalliner Ebenen (z.B. 1-0-0, 1-0-1), die zueinander benachbart sind.
  • Daher kann das epitaktische laterale Überwachsen dazu eingesetzt werden, einen Graben 116 zu erzeugen, der glattere Seitenwände 114 aufweist, wie sie anderenfalls unter Verwendung von Lithographie möglich wären. Glattere Seitenwand 114-Oberflächen verringern elektrische Leckströme und verringern die Anzahl von elektrisch aktiven Ladungsträgerfallen an der Grenzfläche des Epitaxieschicht 112-Siliziums und benachbarter dielektrischer Schichten. Des Weiteren können durch epitaktisches laterales Überwachsen engere Gräben 116 erzeugt werden, als sie anderenfalls unter Verwendung von Lithographie möglich wären, weil die Seitenwände 114 nicht an irgendeinem Punkt aufeinander zu abweichen (engl.: "do not deviate towards one another at any point).
  • Wie in 4 gezeigt kann die epitaktische Schicht 112 derart gewachsen werden, dass eine äußere Oberfläche 118 der epitaktischen Schicht 112 zwischen benachbarten der ersten Gräben 116 in Bezug auf die erste Oberfläche 104 geneigt ist. Das heißt, wenn die Grabenseitenwände 114 senkrecht zu der ersten Oberfläche 104 verlaufen, erstreckt sich die äußere Oberfläche 118 unter einem geneigten Winkel (d.h. größer als 90 Grad) von einer der Grabenseitenwände 114 weg. Des Weiteren kann die äußere Oberfläche 118 einen Scheitel 120 aufweisen, an der die epitaktische Schicht 112 maximal von dem Halbleitersubstrat 100 entfernt ist. Optional kann der Scheitel 120 durch einen Ätz- oder Polierschritt entfernt werden, so dass die äußere Oberfläche 118 einen Teil aufweist, der im Wesentlichen parallel zu der ersten Oberfläche 104 ist.
  • Die 5–8 zeigen ein beispielhaftes Verfahren zur Verwendung der in der epitaktischen Schicht 112 gebildeten ersten Gräben 116 gemäß dem Verfahren der 1–4, um in der epitaktischen Schicht 112 Halbleiterbauelemente zu erzeugen.
  • Bezug nehmend auf 5A wird eine zweite dielektrische Schicht 122 erzeugt. Die zweite dielektrische Schicht 122 wird entlang gegenüberliegender Seitenwände 114 in dem ersten Graben erzeugt. Die zweite dielektrische Schicht 122 kann unter Verwendung eines allgemein bekannten Oxidationsprozesses als Oxidschicht erzeugt werden. Beispielsweise kann die zweite dielektrische Schicht 122 in dem Fall, in dem die Epitaxieschicht 112 ein Siliziummaterial ist, durch einen Ofen-Oxidationsprozess erzeugt werden. Optional kann die dielektrische Schicht 122 eine zusammenhängende Schicht sein, die die äußere Oberfläche 118 bedeckt.
  • Bezug nehmend auf 5B wird in dem ersten Graben 116 eine leitende Elektrode 124 gebildet. Die leitende Elektrode 124 wird so erzeugt, dass die erste und zweite dielektrische Schicht 102, 122 die leitende Elektrode 124 elektrisch gegenüber dem Halbleitersubstrat 100 und der epitaktischen Schicht 112 isolieren. Das heißt, die zweite dielektrische Schicht 122 ist zwischen der leitenden Elektrode 124 und den gegenüberliegenden Seitenwänden 114 angeordnet und isoliert die leitende Elektrode 124 elektrisch von der epitaktischen Schicht 112. Die erste dielektrische Schicht 102 ist zwischen der leitenden Elektrode 124 und dem Halbleitersubstrat 100 angeordnet und isoliert die leitende Elektrode 124 elektrisch von dem Halbleitersubstrat 100. Nach der Erzeugung der zweiten dielektrischen Schicht 122 kann die leitende Elektrode 124 erzeugt werden, indem Polysilizium in dem ersten Graben 116 abgeschieden wird. Optional kann an der leitenden Elektrode 124 ein Rückätzschritt durchgeführt werden, so dass eine Oberseite 126 der leitenden Elektrode 124 unterhalb der äußeren Oberfläche 118 der epitaktischen Schicht 112 angeordnet ist.
  • Bezug nehmend auf 6 wird eine dritte dielektrische Schicht 128 erzeugt. Die dritte dielektrische Schicht 128 kann durch einen Oxidabscheideprozess erzeugt werden, dem in den Gräben 116 über der Oberseite 126 der leitenden Elektrode 124 anfänglich Siliziumdioxid gewachsen wird. Wie in 6A gezeigt, kann die dritte dielektrische Schicht 128 aufgedickt werden, um eine planare dielektrische Oberfläche 130 zu erzeugen, die sich über die gesamte epitaktische Schicht 112 erstreckt und den Scheitel 120 zwischen benachbarten der ersten Gräben 116 bedeckt. Die dritte dielektrische Schicht 128 kann durch einen sequenziellen Abscheideprozess aufgedickt werden. Nach dem Aufdicken kann die dritte dielektrische Schicht 128 gedünnt werden, um den Scheitel 120 und umgebende Teile der epitaktischen Schicht 112 freizulegen. Die dritte dielektrische Schicht 128 kann beispielsweise durch einen chemisch-mechanischen Polierprozess (CMP) oder durch einen Ätzprozess gedünnt werden. Die resultierende Anordnung ist in 6B gezeigt.
  • Bezug nehmend auf 7 wird in der epitaktischen Schicht 112 ein zweiter Graben 132 erzeugt. Der zweite Graben 132 ist von dem ersten Graben 116 beabstandet. Gemäß einer Ausgestaltung wird der zweite Graben 132 durch Ätzen des freigelegten Scheitels 120 und der freigelegten Teile der epitaktischen Schicht 112 erzeugt. Es kann ein selektiver Ätzprozess ausgeführt werden, mit dem Siliziummaterial von der epitaktischen Schicht 112 selektiv zu dem Oxidmaterial der dritten dielektrischen Schicht 128 entfernt wird. Dadurch kann die Breite des Siliziums, das von der dritten dielektrischen Schicht 128 freigelegt ist, die Breite des zweiten Grabens 132 festlegen.
  • Bezug nehmend auf 8 kann in dem zweiten Graben 132 eine leitende Elektrode 134 erzeugt werden. Die leitende Elektrode 134 kann durch Wachsen eines leitenden Materials wie beispielsweise Polysilizium in dem zweiten Graben 132 gemäß allgemein bekannten Verfahren erzeugt werden. Andere Leiter wie beispielsweise Wolfram (W), Aluminium (Al), oder Kupfer (Cu) können ebenso gut verwendet werden, um die leitende Elektrode 134 zu erzeugen.
  • Aus der in den 1–8 dargelegten Sequenz kann ein Halbleiterbauelement 136 bereitgestellt werden. Das Halbleiterbauelement 136 weist ein Halbleitersubstrat 100 auf, das eine erste Oberfläche 104 besitzt. Eine erste dielektrische Schicht 102 ist auf der ersten Oberfläche 104 angeordnet und enthält erste Öffnungen 108. Eine epitaktische Schicht 112 füllt die ersten Öffnungen 108 und erstreckt sich auf angrenzenden Teilen der ersten dielektrischen Schicht 102, so dass ein Teil der ersten dielektrischen Schicht 102 nicht von der epitaktischen Schicht 112 bedeckt ist und sich eine Lücke zwischen gegenüberliegenden Seitenwänden 114 der epitaktischen Schicht über dem von der epitaktischen Schicht 112 unbedeckten Teil der ersten dielektrischen Schicht 102 befindet. Die Lücke definiert in der epitaktischen Schicht 112 einen ersten Graben 116, der sich zu der dielektrischen Schicht erstreckt. Das Halbleiterbauelement 136 kann einen zweiten Graben 132 aufweisen, der in der epitaktischen Schicht 112 benachbart zu dem ersten Graben 116 angeordnet ist und sich hin zu der ersten Oberfläche 104 erstreckt. Eine äußere Oberfläche 118 der epitaktischen Schicht 112, die sich von einer der Seitenwände 114 zu dem zweiten Graben 132 erstreckt, ist in Bezug auf die erste Oberfläche 104 geneigt. Eine erste leitende Elektrode 124 ist in dem ersten Graben 116 angeordnet, und eine zweite leitende Elektrode 134 ist in dem zweiten Graben 132 angeordnet. Ein Grabendielektrikum ist in dem ersten Graben 116 angeordnet und isoliert die erste leitende Elektrode 124 elektrisch von der epitaktischen Schicht 112. Das Grabendielektrikum kann gemeinschaftlich aus der zweiten und dritten dielektrischen Schicht 122, 128 erzeugt werden. In der Querschnittsansicht der 7–8 umgibt das Grabendielektrikum den ersten Leiter vollständig. Die erste leitende Elektrode 124 kann in anderen, nicht gezeigten Querschnittsansichten durch eine Öffnung in dem Grabendielektrikum elektrisch kontaktiert werden. Optional kann sich das Grabendielektrikum entlang der äußeren Oberfläche 118 aus dem ersten Graben 116 heraus zu dem zweiten Graben 132 erstrecken.
  • Das Halbleiterbauelement 136 kann als MOSFET-Bauelement ausgebildet sein. Die erste leitende Elektrode 124 und die zweite leitende Elektrode 134 können eine Gateelektrode bzw. einen Sourcekontakt des MOSFET-Bauelements bilden. Alternativ kann der erste Graben 116 dazu verwendet werden, einen Sourcekontaktgraben bereitzustellen, und der zweite Graben 132 kann dazu verwendet werden, einen Gateelektroden-Graben eines MOSFET-Bauelements bereitzustellen. Source-, Body- und Drainzonen (nicht gezeigt) können gemäß allgemein bekannten Verfahren erzeugt werden. Der MOSFET kann als vertikales oder laterales Stromflussbauelement ausgelegt sein. Beispielsweise kann im Fall eines vertikalen Bauelements in der epitaktischen Schicht 112 an der äußeren Oberfläche 118 durch Implantations- oder Abscheideprozesse eine Sourcezone erzeugt werden, die Dotierstoffe von einem ersten Leitfähigkeitstyp aufweist. Auf einer entgegengesetzten Seite des Halbleitersubstrats 100 kann eine Drainzone gebildet werden. Die erste leitende Elektrode 124 kann als Gateelektrode ausgelegt sein, um in der Bodyzone einen elektrisch leitenden Kanal bereitzustellen, der einen Stromfluss zwischen geeignet vorgespannten Source- und Drainzonen erlaubt. Die zweite leitende Elektrode 134 kann als Sourcekontakt ausgelegt sein, um die Sourcezone über den zweiten Graben 132 elektrisch zu kontaktieren. Optional kann die zweite leitende Elektrode 134 so in dem zweiten Graben 132 angeordnet sein, dass sie die Bodyzone elektrisch kontaktiert, um einen Bodykontakt des MOSFET-Bauelements bereitzustellen.
  • Vorteilhafterweise weist das Halbleiterbauelement 136, das gemäß dem vorliegend dargelegten Verfahren hergestellt ist, Teile der ersten dielektrischen Schicht 102 auf, die unterhalb des ersten Grabens 116 angeordnet sind. Bei diesen Teilen der ersten dielektrischen Schicht 102 handelt es sich um Bereiche, die dazu verwendet werden, eine Lücke in der epitaktischen Schicht 112 bereitzustellen. Das heißt, diese Teile der ersten dielektrischen Schicht 102 werden dazu verwendet, den ersten Graben 116 gemäß den hierin besprochenen epitaktischen lateralen Überwachsprozess zu erzeugen. Die Anordnung dieser Teile der ersten dielektrischen Schicht 102 kann für eine vorteilhafte Bauelementcharakteristik sorgen. Bei bestimmten Hochspannungsanwendungen entwickeln sich erhebliche elektrische Felder über einem MOSFET-Bauelement, insbesondere nahe der Unterseite des Gateelektroden-Grabens. Wenn diese elektrischen Felder einen kritischen Wert des Halbleitermaterials übersteigen, kann Lawinendurchbruch auftreten, was eine Fehlfunktion des Bauelements verursacht. Die Anordnung dieser Teile der ersten dielektrischen Schicht nahe der Unterseite des ersten Grabens 116 (der als Gateelektroden-Graben verwendet werden kann) verringert diese Möglichkeit durch Auseinandertreiben (engl.: "dispersing") des elektrischen Feldes um den Grabenboden. Andere Konfigurationen, die bereitgestellt werden können, um diesen Punkt zu berücksichtigen, enthalten ein Doppel-Poly-Design, bei dem die Gateelektrode aus zwei unterschiedlichen Polysiliziumteilen besteht. Ein Polysiliziumteil am Boden des Grabens weist eine andere Leitfähigkeit auf als ein anderer Teil an der Oberseite des Grabens. Vorteilhafterweise eliminiert oder vermeidet die gegenwärtig dargelegte Grabenstruktur das Erfordernis für ein Dual-Poly-Design und bietet daher eine einfachere kostengünstigere Lösung.
  • Die Verfahren der 1–8 können dazu verwendet werden, ein Halbleiterbauelement 136 bereitzustellen, das einen Gateelektroden-Graben aufweist, der durch den Kontaktgraben selbstjustiert ist. Diese Selbstjustage ist der Tatsache zuzuschreiben, dass die Anordnung der ersten und zweiten Gräben 116, 132, wie oben beschrieben, beide von einer einzigen Öffnung 108 abhängen, die in der ersten dielektrischen Schicht 102 ausgebildet ist. Der erste Graben 116 muss sich in einem vorhersagbaren Abstand (engl.: "spacing") von der ersten Öffnung 108 über der ersten dielektrischen Schicht 102 bilden, weil die epitaktische Schicht 112 aus der ersten Öffnung 108 herausgewachsen ist. Die Stelle des zweiten Grabens 132 hängt wegen des Dickens und Dünnes der dritten dielektrischen Schicht 128 zum Freilegen des Scheitels 120, wie oben unter Bezugnahme auf 7 beschrieben, von der Lage des Scheitels 120 ab. Der Scheitel 120 befindet sich wegen der Wachstumsrichtung der epitaktischen Schicht 112 bei oder nahe eines lateralen Zentrums der ersten Öffnung 108. Daher wird die laterale Ausrichtung sowohl des Gateelektroden-Grabens als auch des Kontaktgrabens durch den einzigen Prozessschritt des Erzeugens der ersten Öffnungen 108 in der ersten dielektrischen Schicht 102 gesteuert. Vorteilhafterweise eliminiert dies die Variabilität und die verringerte Ausbeute, die mit herkömmlichen Prozessen verbunden sind, bei denen ein Gateelektroden-Graben und ein Sourcekontaktgraben durch separate Maskier- und Ätzschritte erzeugt werden.
  • Die 9–11 zeigen eine Ausgestaltung des vorliegend offenbarten Verfahrens, bei der die gemäß dem in den 1–5 dargelegten Verfahren in der epitaktischen Schicht 112 erzeugten ersten Gräben 116 dazu verwendet werden, tiefe vertikale Gräben in dem Halbleitersubstrat zu erzeugen. Diese tiefen vertikalen Gräben können dazu verwendet werden, Halbleiterbauelemente in dem Halbleitersubstrat 100 zu erzeugen.
  • Bezug nehmend auf 9 werden nach dem Aufwachsen der epitaktischen Schicht 112 zweite Öffnungen 138 in der ersten dielektrischen Schicht 102 erzeugt. Die zweiten Öffnungen 138 fluchten mit der Lücke in der epitaktischen Schicht 112 und erstrecken sich durch die erste dielektrische Schicht 102 zu dem Halbleitersubstrat 100, um Teile des Halbleitersubstrats 100 unter den zweiten Öffnungen 138 freizulegen. Die zweiten Öffnungen 138 können durch einen Ätzprozess erzeugt werden. Bei dem Ätzprozess kann es sich beispielsweise um einen selektiven Ätzprozess handeln, bei dem freiliegendes Siliziumdioxid in den ersten Gräben gegenüber dem epitaktisch gewachsenen Silizium der epitaktischen Schicht 112 selektiv geätzt wird.
  • Bezug nehmend auf 10 wird die epitaktische Schicht 112 teilweise entfernt. Die epitaktische Schicht 112 kann durch einen chemisch-mechanischen Polierprozess entsprechend allgemein eingesetzter Verfahren entfernt werden. Im Ergebnis ist die äußere Oberfläche 118 der verbleibenden epitaktischen Schicht 112 näher zu der ersten Oberfläche 104 beabstandet und im Wesentlichen planar.
  • Bezug nehmend auf 11 wird durch Entfernen von Halbleitermaterial aus den zweiten Öffnungen 138 ein dritter Graben 140 erzeugt. Der dritte Graben 140 besitzt gegenüberliegende Seitenwände 142 sowie einen Grabenboden 144, die in dem Halbleitersubstrat 100 angeordnet sind. In anderen Worten, bei dem dritten Graben 140 handelt es sich nicht um einen Graben in der epitaktischen Schicht 112, sondern vielmehr um einen Graben in dem ursprünglichen Halbleitersubstrat 100, von dem aus die epitaktische Schicht 112 aufgewachsen wurde. Der dritte Graben 140 kann beispielsweise durch einen chemischen Ätzprozess erzeugt werden, bei dem Siliziummaterial von dem Halbleitersubstrat 100 selektiv gegenüber dem Siliziumdioxid der ersten dielektrischen Schicht 102 entfernt wird.
  • Vorteilhafterweise wird der dritte Graben 140 derart erzeugt, dass eine minimale Breite des dritten Grabens 140 nicht von einer maximalen Auflösung eines Lithographieprozesses abhängt. Wie vorangehend erläutert ermöglicht der oben beschriebene epitaktische laterale Überwachsprozess die Ausbildung von ersten Gräben 116 in der epitaktischen Schicht 112, die enger sind als Gräben, die durch Photolithographie erzeugt werden. Bei dem in den 9–11 gezeigten Verfahren werden die den ersten Graben 116 bildenden gegenüberliegenden Seitenwände 114 der epitaktischen Schicht 112 als Ätzgrenzen zur Erzeugung der zweiten Öffnungen 138 in der dielektrischen Schicht 102 eingesetzt. Daher können die zweiten Öffnungen 138 so erzeugt werden, dass sie enger sind, als dies anderenfalls mit einer Lithographiemaske möglich wäre. Diese zweiten Öffnungen 138 wiederum werden als Ätzgrenzen zur Erzeugung des dritten Grabens 140 als tiefer vertikaler Graben innerhalb des Halbleitersubstrats 100 verwendet.
  • Ergänzend kann, Bezug nehmend auf 11, ein vierter Graben 146 erzeugt werden, indem Halbleitermaterial aus den ersten Öffnungen 108 entfernt wird. Der erste Graben 146 weist gegenüberliegende Seitenwände 148 und einen Grabenboden 150 auf, die in dem Halbleitersubstrat 100 angeordnet sind. Auf ähnliche Weise wie oben betreffend die Erzeugung des dritten Grabens 140 beschrieben, bilden die ersten Öffnungen 108 eine Ätzgrenze zum Ätzen des vierten Grabens 146. Vorteilhafterweise können der dritte und vierte Graben 140, 146 gleichzeitig durch einen einzigen chemischen Ätzprozess erzeugt werden. Zusätzlich kann die in 10 gezeigte, verbleibende epitaktische Schicht 112 während dieses Ätzprozesses entfernt werden. Wie nachfolgend ausführlicher erläutert wird, können die dritten und vierten Gräben 140, 146 als Gate- bzw. Kontaktgräben in einem Halbleiterbauelement ausgelegt sein. Daher verringert das vorangehend beschriebene Verfahren vorteilhaft die Herstellungskosten im Vergleich zu Verfahren, bei denen die Gate- und Kontaktgräben jeweils durch separate Maskierschritte erzeugt werden.
  • Ein weiterer Vorteil des oben beschriebenen Verfahrens besteht darin, dass die dritten und vierten Gräben 140, 146 selbstjustiert sind. Wie vorangehend erläutert hängt die Anordnung des ersten Grabens 116 von der Anordnung der ersten Öffnung 108 ab. Weiterhin hängt die Anordnung der zweiten Öffnung 138 von der Anordnung des ersten Grabens 116 ab. Daher sind die ersten und zweiten Öffnungen 108, 138, die dazu verwendet werden, die dritten und vierten Gräben 140, 146 zu erzeugen, selbstjustiert.
  • Ein weiterer Vorteil des oben beschriebenen Verfahrens besteht darin, dass ein einziger Maskierungsprozess verwendet werden kann, um zwei Gräben zu erzeugen, die unterschiedliche Höhen aufweisen. Die Böden 144, 150 des dritten und vierten Grabens 140, 146 können von der ersten Oberfläche 104 jeweils durch einen anderen Abstand beabstandet sein. Bezug nehmend auf 10 stellt der verbleibende Teil der epitaktischen Schicht 112, der die erste Öffnungen 108 füllt, einen Puffer über dem Halbleitersubstrat 100 bereit. Allerdings existiert dieser Puffer nicht in den zweiten Öffnungen 138, die so geätzt wurden, dass das Halbleitersubstrat 100 frei liegt. Daher beginnt der dritte Graben 140, sobald bei der Anordnung gemäß 10 ein Ätzprozess ausgeführt wird, sich vor dem vierten Graben 146 auszubilden. Der vierte Graben 146 beginnt sich auszubilden, sobald das Ätzmittel die die ersten Öffnungen füllende epitaktische Schicht 112 entfernt. Eine Dicke der verbleibenden epitaktischen Schicht 112, die die ersten Öffnungen füllt, kann bei oder nahe einer Dicke der ersten dielektrischen Schicht 102 liegen, beispielsweise indem ein CMP-Prozess verwendet wird, der bei der ersten dielektrischen Schicht stoppt. Daher kann der Höhenunterschied zwischen dem dritten und vierten Graben 140, 146 durch Steuerung der Dicke der ersten dielektrischen Schicht gesteuert werden.
  • Gemäß der in den 1–4 und 9–11 dargelegten Sequenz kann in dem Halbleitersubstrat ein Halbleiterbauelement erzeugt werden. Das Halbleiterbauelement weist ein Halbleitersubstrat auf, das eine erste Oberfläche 104 besitzt. Ein tiefer vertikaler Graben 140 wird in dem Halbleitersubstrat 100 erzeugt und weist Seitenwände 142 auf, die sich von der ersten Oberfläche 104 zu einer Unterseite 144 erstrecken, die von der ersten Oberfläche 104 beabstandet ist. Der Graben 140 weist eine Tiefe auf, die durch einen Abstand von der ersten Oberfläche 104 zu der Unterseite 144 gemessen wird, sowie eine Breite, die durch einen minimalen Separationsabstand zwischen den Grabenseitenwänden 142 gemessen wird. Gemäß einer Ausgestaltung ist die Breite der Gräben 140 kleiner oder gleich 100 Nanometer. Grabenbreiten wie beispielsweise 50 oder 35 Nanometer sind möglich. Der Graben 140 weist ein Aspektverhältnis auf, das durch das Verhältnis von Länge zu Breite bestimmt ist. Gemäß einer Ausgestaltung beträgt das Aspektverhältnis des Grabens 140 wenigstens 10:1. Optional kann das Verhältnis des Grabens 140 höher sein als dieses, so wie beispielsweise 20:1.
  • In dem Halbleitersubstrat 100 kann beispielsweise ein MOSFET-Bauelement unter Verwendung der dritten und vierten Gräben 140, 146 erzeugt werden. In dem Graben 140 kann eine leitende Gateelektrode auf eine ähnliche Weise erzeugt werden, wie sie oben unter Bezugnahme auf die bei der Ausgestaltung gemäß den 1–8 in dem ersten Graben 116 erzeugten Gateelektrode diskutiert wurde. Gleichermaßen kann ein leitender Sourcekontakt in dem vierten Graben 146 auf eine ähnliche Weise in dem vierten Graben 146 bereitgestellt werden, wie sie oben unter Bezugnahme auf den bei der Ausgestaltung gemäß den 1–8 in dem zweiten Graben 132 erzeugten Sourcekontakt diskutiert wurde. Source-, Body- und Drainzonen können gemäß allgemein bekannten Verfahren neben dem Halbleitersubstrat 100 erzeugt werden. Alternativ kann der dritte Graben 140 dazu verwendet werden, einen Sourcekontaktgraben zu bilden, und der vierte Graben 146 kann dazu verwendet werden, einen Gateelektroden-Graben zu bilden.
  • Die 1–11 zeigen Querschnittsansichten des Halbleitersubstrats 100, um die vorliegend dargelegten Verfahren und die entsprechenden Grabenstrukturen zu veranschaulichen. Die querschnittliche Perspektive dieser Figuren repräsentiert nicht notwendigerweise jeden Querschnitt des Halbleitersubstrats 100. Beispielsweise kann es sich bei der ersten dielektrischen 102 um eine zusammenhängende Schicht handeln, so dass andere Querschnittsansichten (nicht gezeigt) keine ersten Öffnungen 108 enthalten. Das heißt, die ersten Öffnungen 108 können über einem Teil des Halbleitersubstrats 100 in die erste dielektrische Schicht 102 strukturiert sein. Alternativ können sich die ersten Öffnungen 108 von einer Seite des Halbleitersubstrats 100 zu einer anderen erstrecken, so dass die erste dielektrische Schicht 102 Bereiche enthält, die voneinander separiert sind.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausgestaltungen miteinander kombiniert werden können, sofern nicht speziell etwas anderes angegeben ist.

Claims (18)

  1. Verfahren zur Erzeugung eines Grabens in einem Halbleitermaterial, wobei das Verfahren aufweist: Erzeugen einer ersten dielektrischen Schicht auf einem Halbleitersubstrat, wobei die erste dielektrische Schicht erste Öffnungen enthält; und Wachsen einer epitaktischen Schicht auf dem Halbleitersubstrat durch einen epitaktischen, lateralen Überwachsprozess, wobei die ersten Öffnungen durch die epitaktische Schicht gefüllt werden und die epitaktische Schicht auf angrenzende Teile der ersten dielektrischen Schicht aufwächst, so dass ein Teil der ersten dielektrischen Schicht nicht von der epitaktischen Schicht bedeckt ist und sich über dem Teil der ersten dielektrischen Schicht, der nicht von der epitaktischen Schicht bedeckt ist, zwischen gegenüberliegenden Seitenwänden der epitaktischen Schicht eine Lücke bildet, wobei die Lücke einen ersten Graben in der dielektrischen Schicht definiert, der sich zu der dielektrischen Schicht erstreckt.
  2. Verfahren nach Anspruch 1, das ferner aufweist: Erzeugen einer zweiten dielektrischen Schicht entlang von gegenüberliegenden Seitenwänden der epitaktischen Schicht; und Erzeugen einer leitenden Elektrode in dem ersten Graben derart, dass die erste dielektrische Schicht die leitende Elektrode von dem Halbleitersubstrat elektrisch isoliert und die zweite dielektrische Schicht die leitende Elektrode von der epitaktischen Schicht isoliert.
  3. Verfahren nach Anspruch 2, das ferner aufweist: Erzeugen einer dritten dielektrischen Schicht über der leitenden Elektrode und über einem Scheitel einer äußeren Oberfläche der epitaktischen Schicht angrenzend an den ersten Graben; Dünnen der dritten dielektrischen Schicht, um den Scheitel und umgebende Teile der epitaktischen Schicht freizulegen; und Ätzen der epitaktischen Schicht bei dem freigelegten Scheitel und den freigelegten umgebenden Teilen der epitaktischen Schicht, um in der epitaktischen Schicht einen zweiten Graben zu erzeugen, der von dem ersten Graben beabstandet ist.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Erzeugen der ersten dielektrischen Schicht aufweist: Oxidieren des Halbleitersubstrats, um auf einer ersten Oberfläche des Halbleitersubstrats eine Oxidschicht zu erzeugen; Maskieren der Oxidschicht derart, dass Teile der Oxidschicht von der Maske nicht geschützt sind; Ätzen der ungeschützten Teile der Oxidschicht bis zu der ersten Oberfläche des Halbleitersubstrats, um die erste dielektrische Schicht mit den ersten Öffnungen zu erzeugen.
  5. Verfahren nach Anspruch 4, das ferner aufweist: Re-Oxidieren des Halbleitersubstrats, um Oxidbereiche in den ersten Öffnungen zu erzeugen; und Ätzen der Oxidbereiche derart, dass sich die ersten Öffnungen über die erste Oberfläche hinaus in das Halbleitersubstrat erstrecken.
  6. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin aufweist: Erzeugen zweiter Öffnungen in der ersten dielektrischen Schicht nah dem Wachsen der epitaktischen Schicht, wobei die zweiten Öffnungen mit der Lücke in der epitaktischen Schicht fluchten und sich durch die erste dielektrische Schicht zu dem Halbleitersubstrat erstrecken, um Teile des Halbleitersubstrats unter den zweiten Öffnungen freizulegen; und Ätzen der freigelegten Teile des Halbleitersubstrats unter den zweiten Öffnungen, um einen zweiten Graben zu erzeugen, der gegenüberliegende Seitenwände und einen Boden aufweist, die in dem Halbleitersubstrat angeordnet sind.
  7. Verfahren nach Anspruch 6, das ferner aufweist: Entfernen der die ersten Öffnungen in der ersten dielektrischen Schicht füllenden epitaktischen Schicht, um Teile des Halbleitersubstrats unter den ersten Öffnungen freizulegen; und Ätzen des Halbleitersubstrats unter den ersten Öffnungen, um einen dritten Graben zu erzeugen, der gegenüberliegende Seitenwände und einen Grabenboden aufweist, die in dem Halbleitersubstrat angeordnet sind.
  8. Verfahren nach Anspruch 7, bei dem die zweiten und dritten Gräben zugleich erzeugt werden.
  9. Verfahren nach Anspruch 8, bei dem die zweiten und dritten Gräben durch einen einzigen Ätzprozess erzeugt werden.
  10. Verfahren nach einem der Ansprüche 6–9, bei dem der epitaktische laterale Überwachsprozess eine Anzahl von epitaktischen Zyklen aufweist, wobei eine Breite der ersten Öffnungen, eine Breite der dielektrischen Schicht zwischen benachbarten der ersten Öffnungen und die Anzahl der epitaktischen Zyklen derart ausgewählt sind, dass ein Aspektverhältnis des zweiten Grabens wenigstens 10:1 ist, wobei das Aspektverhältnis eine Tiefe des zweiten Grabens zu einer Breite des zweiten Grabens ist.
  11. Halbleiterbauelement, das aufweist: ein Halbleitersubstrat, das eine erste Oberfläche aufweist; eine erste dielektrische Schicht, die auf der ersten Oberfläche angeordnet ist und erste Öffnungen aufweist; und eine epitaktische Schicht, die die ersten Öffnungen füllt und sich auf benachbarte Abschnitte der ersten dielektrischen Schicht erstreckt, so dass ein Teil der ersten dielektrischen Schicht nicht von der epitaktischen Schicht bedeckt ist und sich oberhalb des Teils der ersten dielektrischen Schicht zwischen gegenüberliegenden Seitenwänden der epitaktischen Schicht eine Lücke befindet, die nicht von der epitaktischen Schicht bedeckt ist, wobei die Lücke einen ersten Graben in der epitaktischen Schicht definiert, der sich zu der dielektrischen Schicht erstreckt.
  12. Halbleiterbauelement nach Anspruch 11, das ferner aufweist: einen zweiten Graben, der in der epitaktischen Schicht angeordnet und von dem ersten Graben beabstandet ist, wobei sich der zweite Graben zu der ersten Oberfläche des Halbleitersubstrats hin erstreckt; wobei sich eine äußere Oberfläche der epitaktischen Schicht von einer der gegenüberliegenden Seitenwände zum zweiten Graben und bezüglich der ersten Oberfläche schräg verläuft.
  13. Halbleiterbauelement nach Anspruch 12, das ferner aufweist: eine erste leitende Elektrode, die in dem ersten Graben angeordnet ist; und eine zweite leitende Elektrode, die in dem zweiten Graben angeordnet ist; ein Grabendielektrikum, das in dem ersten Graben angeordnet ist und die erste Elektrode von dem benachbarten Halbleitermaterial elektrisch isoliert.
  14. Halbleiterbauelement nach Anspruch 13, bei dem die erste leitende Elektrode eine Gateelektrode eines MOSFET-Bauelements bildet und die zweite leitende Elektrode einen Sourcekontakt des MOSFET-Bauelements bildet.
  15. Halbleiterbauelement nach Anspruch 13, bei dem sich das Grabendielektrikum aus dem ersten Graben heraus entlang der äußeren Oberfläche zu dem zweiten Graben erstreckt.
  16. Halbleiterbauelement nach einem der Ansprüche 11–15, bei dem die gegenüberliegenden Seitenwände eine atomar flache Oberfläche aufweisen.
  17. Halbleiterbauelement, das aufweist: ein Halbleitersubstrat, das eine erste Oberfläche aufweist; einen tiefen vertikalen Graben, der in dem Halbleitersubstrat ausgebildet ist und der Seitenwände aufweist, die sich von der ersten Oberfläche zu einer Unterseite erstrecken, die von der ersten Oberfläche beabstandet ist; wobei der Graben eine Tiefe aufweist, die durch einen Abstand von der ersten Oberfläche zu der Unterseite gemessen wird, und eine Breite, die durch einen minimalen Separationsabstand zwischen den Grabenseitenwänden gemessen wird; wobei die Breite des Grabens kleiner oder gleich 100 Nanometer ist; und wobei ein Aspektverhältnis des Grabens, das durch das Verhältnis von der Länge zu der Breite bestimmt ist, wenigstens 10:1 beträgt.
  18. Halbleiterbauelement nach Anspruch 17, bei dem die Breite des Grabens kleiner oder gleich 50 Nanometer ist.
DE102015101692.3A 2014-02-06 2015-02-05 Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur Active DE102015101692B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/174,185 2014-02-06
US14/174,185 US9379196B2 (en) 2014-02-06 2014-02-06 Method of forming a trench using epitaxial lateral overgrowth and deep vertical trench structure

Publications (2)

Publication Number Publication Date
DE102015101692A1 true DE102015101692A1 (de) 2015-08-06
DE102015101692B4 DE102015101692B4 (de) 2021-01-14

Family

ID=53547222

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101692.3A Active DE102015101692B4 (de) 2014-02-06 2015-02-05 Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur

Country Status (3)

Country Link
US (2) US9379196B2 (de)
CN (1) CN104835715B (de)
DE (1) DE102015101692B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117582A1 (de) * 2015-10-15 2017-04-20 Infineon Technologies Austria Ag +Verfahren zum Bilden von Halbleiterbauelementen

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2626970C2 (ru) * 2013-06-28 2017-08-02 Интел Корпорейшн Изготовление свободного от дефектов устройства на основе ребра в области поперечного эпитаксиального наращивания
US9601482B1 (en) 2015-12-08 2017-03-21 International Business Machines Corporation Economical and environmentally friendly chemical mechanical polishing for III-V compound semiconductor device fabrication
CN110521001B (zh) * 2016-01-18 2022-05-24 德克萨斯仪器股份有限公司 具有金属填充的深源极触点的功率mosfet
US10439047B2 (en) * 2018-02-14 2019-10-08 Applied Materials, Inc. Methods for etch mask and fin structure formation
US11101359B2 (en) * 2018-11-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Gate-all-around (GAA) method and devices
WO2021038699A1 (ja) * 2019-08-26 2021-03-04 株式会社デンソー 半導体装置とその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055712B4 (de) * 2000-11-10 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
DE102004004512B4 (de) * 2004-01-23 2008-07-10 Atmel Germany Gmbh Integrierte Schaltung mit lateraler dielektrischer Isolation aktiver Bereiche über elektrisch kontaktiertem vergrabenem Material und Herstellungsverfahren
DE102004005506B4 (de) * 2004-01-30 2009-11-19 Atmel Automotive Gmbh Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
JP4571476B2 (ja) * 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
DE102005020075A1 (de) 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstrukturhalbleitereinrichtung
KR101038069B1 (ko) * 2006-04-25 2011-06-01 내셔널 유니버시티 오브 싱가포르 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법
US8253211B2 (en) * 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8319311B2 (en) * 2009-03-16 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid STI gap-filling approach
US8101473B2 (en) * 2009-07-10 2012-01-24 Hewlett-Packard Development Company, L.P. Rounded three-dimensional germanium active channel for transistors and sensors
US7947551B1 (en) * 2010-09-28 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
US8872278B2 (en) * 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9082746B2 (en) 2012-01-16 2015-07-14 Infineon Technologies Austria Ag Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117582A1 (de) * 2015-10-15 2017-04-20 Infineon Technologies Austria Ag +Verfahren zum Bilden von Halbleiterbauelementen

Also Published As

Publication number Publication date
CN104835715B (zh) 2018-01-09
US20150221735A1 (en) 2015-08-06
US9379196B2 (en) 2016-06-28
US20160308028A1 (en) 2016-10-20
CN104835715A (zh) 2015-08-12
US9768273B2 (en) 2017-09-19
DE102015101692B4 (de) 2021-01-14

Similar Documents

Publication Publication Date Title
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102007028798B4 (de) Leistungshalbleitervorrichtung
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102004059657B4 (de) Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung
WO2009016134A1 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102012207370A1 (de) Selbstsperrender HEMT
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102016106967A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112019000863T5 (de) Halbleitervorrichtung
DE102012004085A1 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative