DE102015117582A1 - +Verfahren zum Bilden von Halbleiterbauelementen - Google Patents

+Verfahren zum Bilden von Halbleiterbauelementen Download PDF

Info

Publication number
DE102015117582A1
DE102015117582A1 DE102015117582.7A DE102015117582A DE102015117582A1 DE 102015117582 A1 DE102015117582 A1 DE 102015117582A1 DE 102015117582 A DE102015117582 A DE 102015117582A DE 102015117582 A1 DE102015117582 A1 DE 102015117582A1
Authority
DE
Germany
Prior art keywords
layer
trenches
group
semiconductor substrate
layer stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015117582.7A
Other languages
English (en)
Inventor
Ravi Joshi
Martin Pölzl
Christoph Gruber
Richard Gaisberger
Jürgen Steinbrenner
Johannes Baumgartl
Petra Fischer
Georg Ehrentraut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015117582.7A priority Critical patent/DE102015117582A1/de
Priority to KR1020160132863A priority patent/KR20170054232A/ko
Priority to US15/293,533 priority patent/US20170110331A1/en
Publication of DE102015117582A1 publication Critical patent/DE102015117582A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

Ein Verfahren zum Bilden eines Halbleiterbauelements umfasst das Ätzen, bei einem maskierten Ätzprozess, durch einen Schichtstapel, der auf einer Oberfläche eines Halbleitersubstrats angeordnet ist, um das Halbleitersubstrat an unmaskierten Regionen des Schichtstapels freizulegen. Das Verfahren umfasst ferner das Ätzen, bei einem selektiven Ätzprozess, von zumindest einer ersten Schicht des Schichtstapels, die benachbart zu dem Halbleitersubstrat angeordnet ist. Eine zweite Schicht des Schichtstapels wird im Vergleich zu dem selektiven Ätzen der ersten Schicht des Schichtstapels weniger geätzt oder nicht geätzt, derart, dass die erste Schicht des Schichtstapels lateral zwischen dem Halbleitersubstrat und der zweiten Schicht des Schichtstapels zurückgeätzt wird. Das Verfahren umfasst ferner das Wachsen von Halbleitermaterial auf Regionen der Oberfläche des Halbleitersubstrats, die nach dem selektiven Ätzprozess freiliegend sind.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf das Bilden von Löchern und/oder Gräben und insbesondere auf Verfahren zum Bilden von Halbleiterbauelementen.
  • Hintergrund
  • Metalloxidhalbleiter-Feldeffekttransistor-Techniken (MOSFET-Techniken; MOSFET = Metal Oxide Semiconductor Field Effect Transistor), die auf Lithographiewerkzeugen oder selbstausrichtenden Konzepten basieren, können Strukturen erzeugen, die aus den Toleranzgrenzen fallen. Es kann zum Beispiel schwierig sein, den Abstand der Gräben zu steuern und eine genaue Ausrichtung der Gräben und Kontaktlöcher bereitzustellen. Ferner kann es schwierig sein, eine perfekte Kontaktlochüberlagerung im Hinblick auf einen Body (zum Beispiel eine Transistor-Body-Region) zu erhalten oder eine Distanz zwischen Kontaktlöchern und einem Transistorgate zu steuern. Diese Herausforderungen können zu einer schlechteren Kontrolle über Bauelementstrukturen führen und/oder zu Erhöhungen bei Prozesskosten und Herstellungszeit führen.
  • Zusammenfassung
  • Es besteht ein Bedarf zum Bereitstellen von Konzepten zum Bilden von Halbleiterbauelementen mit erhöhter Zuverlässigkeit und/oder mit verringerter Komplexität.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Ätzen, in einem maskierten Ätzprozess, durch einen Schichtstapel, der auf einer Oberfläche eines Halbleitersubstrats angeordnet ist, um das Halbleitersubstrat an unmaskierten Regionen des Schichtstapels freizulegen. Das Verfahren umfasst ferner ein Ätzen, bei einem selektiven Ätzprozess, von zumindest einer ersten Schicht des Schichtstapels, die benachbart zu dem Halbleitersubstrat angeordnet ist. Eine zweite Schicht des Schichtstapels wird weniger geätzt oder nicht geätzt im Vergleich zu dem selektiven Ätzen der ersten Schicht des Schichtstapels, derart, dass die erste Schicht des Schichtstapels lateral zwischen dem Halbleitersubstrat und der zweiten Schicht des Schichtstapels zurückgeätzt wird. Das Verfahren umfasst ferner das Wachsen von Halbleitermaterial auf Regionen der Oberfläche des Halbleitersubstrats, die nach dem selektiven Ätzprozess freiliegend sind.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer ersten Gruppe von Gräben und einer zweiten Gruppe von Gräben an einem Halbleitersubstrat. Die Gräben der ersten Gruppe von Gräben weisen eine erste vertikale Abmessung auf und die Gräben der zweiten Gruppe von Gräben weisen eine zweite unterschiedliche vertikale Abmessung auf. Die erste Gruppe von Gräben wird gebildet durch einen Grabenätzprozess und die zweite Gruppe von Gräben wird gebildet durch einen Entfernungsprozess, der sich von dem Grabenätzprozess unterscheidet. Das Bilden der ersten Gruppe von Gräben und der zweiten Gruppe von Gräben weist das Verwenden von nur einem lithographischen Prozess auf.
  • Kurze Beschreibung der Figuren
  • Nachfolgend werden einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und bezugnehmend auf die beiliegenden Figuren beschrieben, in denen
  • 1 ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
  • 2A bis 2I schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements zeigen;
  • 3 ein Flussdiagramm eines weiteren Verfahrens zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel zeigt; und
  • 4 eine schematische Darstellung eines lithographischen Prozesses zum Bilden einer ersten Gruppe von Gräben und einer zweiten Gruppe von Gräben zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich dementsprechend weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, werden einige Beispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Beispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz Beispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Beispiele und soll nicht begrenzend für weitere Beispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Beispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, sofern sie hier nicht ausdrücklich anderweitig definiert sind.
  • 1 zeigt ein Flussdiagramm eines Verfahrens 100 zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
  • Das Verfahren 100 umfasst ein Ätzen 110, bei einem maskierten Ätzprozess, durch einen Schichtstapel, der auf einer Oberfläche eines Halbleitersubstrats angeordnet ist, um das Halbleitersubstrat an unmaskierten Regionen des Schichtstapels freizulegen.
  • Das Verfahren umfasst ferner ein Ätzen 120, bei einem selektiven Ätzprozess, von zumindest einer ersten Schicht des Schichtstapels, die benachbart zu dem Halbleitersubstrat angeordnet ist. Eine zweite Schicht des Schichtstapels wird weniger geätzt oder nicht geätzt im Vergleich zu dem selektiven Ätzen der ersten Schicht des Schichtstapels, derart, dass die erste Schicht des Schichtstapels lateral zwischen dem Halbleitersubstrat und der zweiten Schicht des Schichtstapels zurückgeätzt wird.
  • Das Verfahren umfasst ferner das Wachsen 130 eines Halbleitermaterials auf Regionen der Oberfläche des Halbleitersubstrats, die nach dem selektiven Ätzprozess freiliegend sind.
  • Da die erste Schicht lateral zwischen dem Halbleitersubstrat und der zweiten Schicht des Schichtstapels zurückgeätzt wird und das Halbleitermaterial auf den Regionen gewachsen wird, die nach dem selektiven Ätzprozess freiliegend sind, kann die Anzahl von Prozessen und/oder eine Komplexität von Prozessen, die zum Bilden eines Kontaktlochs und einer Grabenstruktur verwendet werden, reduziert werden. Zum Beispiel kann die Anzahl von Prozessen und/oder die Komplexität von Prozessen, die zum Definieren einer Größe eines Kontaktlochs und/oder einer Ausrichtung von Kontaktlöchern im Hinblick auf benachbarte Grabenstrukturen verwendet werden, reduziert werden.
  • Der Schichtstapel kann zumindest eine erste Schicht (oder einen Film) und zumindest eine zweite Schicht (oder einen Film), die sich zum Beispiel von der ersten Schicht unterscheidet, umfassen. Die erste Schicht des Schichtstapels kann direkt benachbart zu der Oberfläche des Halbleitersubstrats angeordnet sein. Die zweite Schicht kann direkt benachbart zu der ersten Schicht des Schichtstapels angeordnet sein. Zum Beispiel kann die erste Schicht des Schichtstapels zwischen der Oberfläche des Halbleitersubstrats und der zweiten Schicht des Schichtstapels angeordnet sein.
  • Die erste Schicht des Schichtstapels kann zum Beispiel eine Siliziumoxidschicht sein. Eine maximale (oder größte) Dicke der ersten Schicht des Schichtstapels kann zum Beispiel zwischen 200 nm und 600 nm (oder zum Beispiel zwischen 300 nm und 500 nm) liegen. Zum Beispiel kann eine maximale (oder größte) Dicke der ersten Schicht des Schichtstapels ungefähr 400 nm sein. Die Dicke der ersten Schicht des Schichtstapels kann zum Beispiel eine Dicke gemessen in einer Richtung im Wesentlichen senkrecht zu der lateralen Oberfläche des Halbleitersubstrats sein.
  • Die zweite Schicht des Schichtstapels kann zum Beispiel eine Siliziumnitridschicht (SNIT-Schicht) sein. Die zweite Schicht des Schichtstapels kann z.B. auf (z.B. direkt auf) der ersten Schicht des Schichtstapels abgeschieden werden. Eine maximale (oder größte) Dicke der zweiten Schicht des Schichtstapels kann zum Beispiel zwischen 100 nm und 400 nm (oder z.B. zwischen 100 nm und 300 nm liegen). Zum Beispiel kann eine maximale (oder größte) Dicke der zweiten Schicht des Schichtstapels zum Beispiel eine Dicke abhängig von der Ätzselektivität im Hinblick auf die erste Schicht des Schichtstapels sein (z.B. ungefähr 270 nm oder z.B. größer als oder kleiner als 270 nm). Die Dicke der zweiten Schicht des Schichtstapels kann eine Dicke zum Beispiel gemessen in einer Richtung im Wesentlichen senkrecht zu der lateralen Oberfläche des Halbleitersubstrats sein.
  • Die erste Schicht des Schichtstapels und die zweite Schicht des Schichtstapels können (z.B. mehr als 40%, oder z.B. mehr als 50%, oder z.B. mehr als 80% von) eine laterale Hauptoberfläche des Halbleitersubstrats abdecken. Die (laterale) Hauptoberfläche des Halbleitersubstrats kann eine im Wesentlichen ebene sein (z.B. unter Vernachlässigung von Unebenheiten der Halbleiterstruktur aufgrund des Herstellungsprozesses und von Gräben). Zum Beispiel kann die laterale Abmessung der Hauptoberfläche des Substrats mehr als 100 Mal größer sein als (oder mehr als 1000 Mal oder mehr als 10000 Mal) eine maximale Höhe von Strukturen auf der Hauptoberfläche. Zum Beispiel kann die laterale Abmessung der Hauptoberfläche des Substrats mehr als 100 Mal größer sein (oder mehr als 1000 Mal oder mehr als 10000 Mal) als eine maximale vertikale Dicke des Halbleitersubstrats.
  • Der maskierte Ätzprozess 110 kann ein lithographischer Prozess sein. Die abgeschiedenen Filme (z.B. die erste Schicht des Schichtstapels und die zweite Schicht des Schichtstapels 201) können auf dem Halbleitersubstrat (z.B. dem Wafer) mit einem isotropen (trockenen) Plasmaätzen unter Verwendung einer Lithographiemaske mit geeignetem Abstand strukturiert werden. Die Lithographiemaske kann maskierte und unmaskierte Regionen zum Bilden der gewünschten Struktur oder Merkmale umfassen, die durch den Schichtstapel geätzt werden sollen.
  • Der maskierte Ätzprozess 110 kann zu der Bildung einer Mehrzahl von durchgeätzten Regionen (z.B. durchgeätzten Gräben) in dem Schichtstapel in Regionen führen, wo die erste Schicht des Schichtstapels und die zweite Schicht des Schichtstapels an unmaskierten Regionen des Schichtstapels entfernt sind. Die durchgeätzten Regionen (oder Gräben) können sich vertikal von einer Oberfläche der zweiten Schicht des Schichtstapels zu einer Oberfläche des Halbleitersubstrats erstrecken, die durch die Entfernung der ersten Schicht des Schichtstapels und der zweiten Schicht des Schichtstapels während des maskierten Ätzprozesses 110 freigelegt wird.
  • Der selektive Ätzprozess 120 kann ein Ätzprozess sein, bei dem die zweite Schicht des Schichtstapels weniger geätzt oder nicht geätzt wird, im Vergleich zu dem selektiven Ätzen der ersten Schicht des Schichtstapels. Zum Beispiel kann eine Ätzrate der ersten Schicht des Schichtstapels größer und/oder schneller sein (z.B. mehr als 10 Mal oder z.B. mehr als 100 Mal oder z.B. mehr als 1000 Mal größer und/oder schneller) als eine Ätzrate der zweiten Schicht des Schichtstapels während des selektiven Ätzprozesses.
  • Das selektive Ätzen (z.B. ein isotropes Nassätzen) der ersten Schicht des Schichtstapels im Hinblick auf die zweite Schicht des Schichtstapels kann dazu führen, dass die erste Schicht des Schichtstapels lateral zwischen dem Halbleitersubstrat und der zweiten Schicht des Schichtstapels zurückgeätzt wird. Zum Beispiel werden die freiliegenden Regionen des Halbleitersubstrats unter der zweiten Schicht des Schichtstapels vergrößert (z.B. in den Hohlraumregionen zwischen der zweiten Schicht des Schichtstapels und dem Halbleitersubstrat).
  • Aufgrund des selektiven Ätzprozesses 120 kann die erste Schicht des Schichtstapels einen negativen Hohlraum (z.B. einen Unterschnitthohlraum) unter der zweiten Schicht des Schichtstapels bilden, da die erste Schicht des Schichtstapels im Verlauf des selektiven Ätzprozesses 120 schneller oder mehr geätzt wird als die zweite Schicht des Schichtstapels. Eine Differenz zwischen einer maximalen lateralen Abmessung eines zurückgeätzten Abschnitts der ersten Schicht des Schichtstapels und einer lateralen Abmessung der weniger geätzten oder nicht geätzten zweiten Schicht des Schichtstapels (zwischen benachbarten unmaskierten Regionen) kann eine Separationsdistanz zwischen einem Graben aus einer ersten Gruppe von Gräben und einem benachbarten Graben aus einer zweiten Gruppe von Gräben definieren, die gebildet werden soll.
  • Es wird darauf hingewiesen, dass abgesehen von der hierin bereitgestellten Materialauswahl andere Materialauswahlen oder Kombinationen der ersten Schicht des Schichtstapels und der zweiten Schicht des Schichtstapels ebenfalls möglich sein können, solange diese zum Beispiel erlauben, dass die erste Schicht des Schichtstapels selektiv im Hinblick auf die zweite Schicht des Schichtstapels geätzt wird.
  • Das Halbleitermaterial kann epitaxial auf den freiliegenden Regionen zum Beispiel nach dem selektiven Ätzprozess 120 gewachsen 130 werden. Das Halbleitermaterial kann derart gewachsen werden 130, dass das gewachsene Halbleitermaterial benachbart zu zurückgeätzten Abschnitten der ersten Schicht des Schichtstapels (zum Beispiel zu Abschnitten der ersten Schicht des Schichtstapels, die auf der Halbleiteroberfläche nach dem selektiven Ätzen 120 verbleiben) und der zweiten Schicht des Schichtstapels, die auf dem Halbleitersubstrat nach dem selektiven Ätzprozess 120 verbleibt, angeordnet sein kann.
  • Zum Beispiel kann das gewachsene Halbleitermaterial (zumindest teilweise) die durchgeätzten Gräben (oder Löcher) innerhalb des Schichtstapels füllen. Zusätzlich dazu kann das gewachsene Halbleitermaterial die Hohlräume unter der zweiten Schicht des Schichtstapels füllen (zumindest teilweise) und/oder in demselben gebildet werden. Das gewachsene Halbleitermaterial kann zwischen benachbarten, zurückgeätzten Abschnitten der ersten Schicht des Schichtstapels und/oder zwischen benachbarten Abschnitten der zweiten Schicht des Schichtstapels angeordnet sein.
  • Optional kann das Halbleitermaterial, das auf dem Halbleitersubstrat gewachsen wird, dasselbe sein wie (z.B. aus denselben Materialien oder chemischen Elementen bestehen wie) das Halbleitersubstratmaterial. Zum Beispiel kann das Halbleitersubstratmaterial ein auf Silizium basierendes Halbleitersubstratmaterial (z.B. Silizium), ein auf Siliziumkarbid basierendes Halbleitersubstratmaterial, ein auf Galliumarsenid basierendes Halbleitersubstratmaterial oder ein auf Galliumnitrid basierendes Halbleitersubstratmaterial sein. Das Halbleitermaterial kann derart ausgewählt sein, dass das gewachsene Halbleitermaterial und das Halbleitersubstrat ohne weiteres in einem einzelnen Ätzprozess geätzt werden können, um zum Beispiel eine erste Gruppe von Gräben zu bilden.
  • Optional kann die Dicke des epitaxial gewachsenen Halbleitermaterials (z.B. des Si-Films) derart gesteuert werden, dass das gewachsene Halbleitermaterial aus den SNIT-Öffnungen hervorsteht, ohne diese zu überwachsen.
  • Alternativ oder optional kann die Dicke des epitaxial gewachsenen Halbleitermaterials (z.B. des Si-Films) derart gesteuert werden, dass das gewachsene Halbleitermaterial aus den SNIT-Öffnungen minimal hervorsteht oder nicht hervorsteht.
  • Alternativ oder optional kann das epitaxial gewachsene Halbleitermaterial dick genug gewachsen werden, um die zweite Schicht des Schichtstapels abzudecken (z.B. den SNIT-Film) und kann zu dem Niveau der zweiten Schicht des Schichtstapels zurückpoliert werden (z.B. den SNIT-Niveau) nach dem Wachsen des Halbleitermaterials. Jede Option (oder jedes Verfahren) kann z.B. verwendet werden, um die kritischen Abmessungen des Bauelements beizubehalten.
  • Wenn die Dicke des epitaxial gewachsenen Halbleitermaterials (z.B. des Si-Films) derart gesteuert wird, dass das gewachsene Halbleitermaterial aus den SNIT-Öffnungen minimal hervorsteht oder nicht hervorsteht, kann ein Grabenätzprozess (direkt) nach dem Wachsen des Halbleitermaterials ausgeführt werden. Zum Beispiel kann bei dem Grabenätzprozess das (epitaxial gewachsene) Halbleitermaterial (das auf den unmaskierten Regionen angeordnet ist) und das Halbleitersubstrat geätzt werden (gleichzeitig oder in separaten Ätzprozessen), um eine erste Gruppe von Gräben zu bilden, die sich (vertikal) durch das gewachsene Halbleitermaterial und das Halbleitersubstrat erstrecken. Die zweite Schicht des Schichtstapels (z.B. der SNIT-Film) kann eine Opferschicht (oder eine widerstandsfähige Maske) gegen das Ätzen des gewachsenen Halbleitermaterials und des Halbleitersubstrats bereitstellen und/oder um ein selektives Ätzen des gewachsenen Halbleitermaterials (z.B. Silizium) und des Halbleitersubstrats (z.B. Silizium) zu gewinnen. Anders ausgedrückt, kann die zweite Schicht des Schichtstapels im Hinblick auf das Ätzen des gewachsenen Halbleitermaterials und des Halbleitersubstrats weniger geätzt oder nicht geätzt werden.
  • Die erste Gruppe von Gräben kann auf eine gewünschte Dicke (oder Tiefe) grabengeätzt werden. Zum Beispiel kann die erste Gruppe von Gräben derart geätzt werden, dass eine maximale vertikale Abmessung (oder vertikale Höhe) der Gräben der ersten Gruppe von Gräben zum Beispiel zwischen 500 nm und 80 µm liegen kann (oder z.B. zwischen 500 nm und 2 µm liegen kann oder z.B. größer sein kann als 10 µm oder z.B. größer sein kann als 30 µm).
  • Eine maximale (oder größte) laterale Abmessung der Gräben der ersten Gruppe von Gräben kann z.B. kleiner sein als 300 nm (oder z.B. zwischen 100 nm und 300 nm oder z.B. zwischen 200 nm und 300 nm liegen). Die laterale Abmessung der Gräben der ersten Gruppe von Gräben, die in dem Halbleitersubstrat gebildet werden, kann auf (z.B. im Wesentlichen gesteuert werden durch oder z.B. hauptsächlich eingestellt werden durch oder z.B. eingestellt werden basierend auf oder z.B. gleich sein zu) einer lateralen Abmessung der durchgeätzten Regionen in dem Schichtstapel basieren, die durch das Ätzen durch den Schichtstapel bei dem maskierten Ätzprozess gebildet werden. Zum Beispiel kann die laterale Abmessung der Gräben der ersten Gruppe von Gräben, die in dem Halbleitersubstrat gebildet sind, um weniger als +/–1% (oder z.B. weniger als +/–5% oder weniger als +/–10%) von der lateralen Abmessung der durchgeätzten Regionen in dem Schichtstapel abweichen.
  • Das Verfahren kann ferner das Entfernen des Schichtstapels (z.B. der ersten Schicht des Schichtstapels und der zweiten Schicht des Schichtstapels) nach dem Wachsen des Halbleitermaterials umfassen, um eine zweite Gruppe von Gräben (z.B. Kontaktlöchern) benachbart zu dem gewachsenen Halbleitermaterial zu erhalten. Sowohl die erste Schicht des Schichtstapels als auch die zweite Schicht des Schichtstapels können z.B. durch Nassätzen bei demselben oder bei unterschiedlichen Ätzprozessen entfernt werden. Das Ätzen der ersten Schicht des Schichtstapels und der zweiten Schicht des Schichtstapels kann jedoch selektiv im Hinblick auf das gewachsene Halbleitermaterial und das Halbleitersubstrat sein. Zum Beispiel können das gewachsene Halbleitermaterial und das Halbleitersubstrat nach dem Ätzen der ersten Schicht des Schichtstapels und der zweiten Schicht des Schichtstapels verbleiben.
  • Eine vertikale Abmessung der Gräben der zweiten Gruppe von Gräben kann zum Beispiel kleiner sein als eine vertikale Abmessung der Gräben der ersten Gruppe von Gräben. Zum Beispiel kann die zweite Gruppe von Gräben auf oder an der Oberfläche des Halbleitersubstrats gebildet werden. Die Gräben der ersten Gruppe von Gräben können jedoch in das Halbleitersubstrat geätzt werden oder sich durch dasselbe erstrecken. Eine vertikale Abmessung der Gräben der zweiten Gruppe von Gräben, die durch die Entfernung der ersten Schicht des Schichtstapels und des Füllmaterials gebildet werden, kann zwischen 100 nm und 500 nm liegen.
  • Eine laterale Abmessung der Gräben der zweiten Gruppe von Gräben kann zum Beispiel basieren auf (z.B. im Wesentlichen gesteuert werden durch oder z.B. hauptsächlich eingestellt werden durch oder kann z.B. eingestellt werden basierend auf oder z.B. gleich sein zu) einer lateralen Abmessung von zurückgeätzten Abschnitten der ersten Schicht des Schichtstapels nach dem selektiven Ätzprozess. Zum Beispiel kann die laterale Abmessung der Gräben der zweiten Gruppe von Gräben um weniger als +/–1% (oder z.B. weniger als +/–5% oder weniger als +/–10%) von einer lateralen Abmessung von zurückgeätzten Abschnitten der ersten Schicht des Schichtstapels abweichen.
  • Alternativ, anstatt das Grabenätzen direkt nach dem Wachsen des Halbleitermaterials auszuführen (z.B. in dem Fall, dass die Dicke des epitaxial gewachsenen Halbleitermaterials derart gesteuert wird, dass das Halbleitermaterial minimal aus den SNIT-Öffnungen hervorsteht oder nicht daraus hervorsteht) kann das Verfahren das Entfernen zumindest der zweiten Schicht des Schichtstapels umfassen, die auf dem Halbleitersubstrat (direkt) nach dem Wachsen des Halbleitermaterials (z.B. vor dem Grabenätzen) verbleibt.
  • Die zweite Schicht des Schichtstapels (z.B. der SNIT-Film) kann selektiv weggeätzt werden (oder entfernt werden) im Hinblick auf gewachsenes Halbleitermaterial (z.B. Silizium) und im Hinblick auf die erste Schicht des Schichtstapels (z.B. den Oxidfilm), die unter der zweiten Schicht des Schichtstapels (z.B. dem SNIT-Film) angeordnet ist oder liegt. Zum Beispiel kann das gewachsene Halbleitermaterial und die erste Schicht des Schichtstapels während (oder nach) der Entfernung der zweiten Schicht des Schichtstapels nicht geätzt oder wenig geätzt werden.
  • Das Verfahren 100 kann ferner das Abscheiden von Füllmaterial auf Abschnitten der ersten Schicht des Schichtstapels und auf Abschnitten des gewachsenen Halbleitermaterials umfassen, die auf der Oberfläche des Halbleitersubstrats nach dem Entfernen von zumindest der zweiten Schicht des Schichtstapels verbleiben. Zum Beispiel kann das abgeschiedene Füllmaterial die entfernte zweite Schicht des Schichtstapels ersetzen oder die Regionen, die durch die Entfernung der zweiten Schicht des Schichtstapels freiliegend oder leer gelassen wurden, füllen. Optional können das Füllmaterial und die erste Schicht des Schichtstapels identische Materialien sein. Zum Beispiel können das Füllmaterial und die erste Schicht des Schichtstapels dasselbe Material (z.B. Siliziumoxid) umfassen oder daraus bestehen. Das Füllmaterial kann ausgewählt werden, um identisch zu der ersten Schicht des Schichtstapels zu sein, derart, dass das Füllmaterial und die erste Schicht des Schichtstapels ohne weiteres entfernt werden können (z.B. bei einem einzelnen Ätzprozess), z.B. um die zweite Gruppe von Gräben zu erhalten. Alternativ kann das Füllmaterial ein Material sein, das Selektivität im Hinblick auf das Ätzen des Halbleitersubstrats (z.B. Silizium) bietet. Zum Beispiel kann das Füllmaterial ein Photoresist oder Kohlenstoff sein.
  • Das Verfahren 100 kann ferner optional das Polieren des Füllmaterials und des Halbleitermaterials umfassen (z.B. durch chemisch mechanisches Polieren CMP), um lateral (z.B. in einer lateralen Richtung, dx) abwechselnde Regionen aus Füllmaterial und Regionen aus gewachsenem Halbleitermaterial auf einer im Wesentlichen ebenen (oder planaren) Oberfläche freizulegen, im Wesentlichen parallel zu der lateralen Hauptoberfläche des Halbleitersubstrats.
  • Bei dem nachfolgenden Grabenätzprozess zum Bilden einer ersten Gruppe von Gräben können das (epitaxial gewachsene) Halbleitermaterial und das Halbleitersubstrat geätzt werden, um eine erste Gruppe von Gräben zu bilden, die sich durch das gewachsene Halbleitermaterial und das Halbleitersubstrat erstrecken. Aufgrund des Ersetzens des SNIT-Films mit einem Oxidfüllmaterial (z.B. durch Entfernen der zweiten Schicht des Schichtstapels und Abscheiden von Füllmaterial), kann ein selektives Grabenätzen des gewachsenen Halbleitermaterials und des Halbleitersubstrats im Hinblick auf Oxid (z.B. das Füllmaterial) leichter gemacht werden.
  • Das Verfahren 100 kann ferner das Entfernen der ersten Schicht des Schichtstapels und des Füllmaterials umfassen, um eine zweite Gruppe von Gräben benachbart zu dem gewachsenen Halbleitermaterial (z.B. an Positionen von zurückgeätzten Abschnitten der ersten Schicht des Schichtstapels, die nach dem selektiven Ätzen verbleiben) nach dem Grabenätzen (oder z.B. nach dem Bilden der ersten Gruppe von Gräben) zu erhalten. Die erste Schicht des Schichtstapels und das Füllmaterial können zum Beispiel durch Nassätzen entfernt werden. Das Entfernen der ersten Schicht des Schichtstapels und des Füllmaterials (z.B. die Oxidentfernung) kann dazu führen, dass ein selbstjustierender Graben und ein selbstjustierendes Kontaktloch (oder eine Mehrzahl von selbstjustierenden Gräben und eine Mehrzahl von selbstjustierenden Kontaktlöchern) gebildet werden.
  • Das Verfahren 100 kann das Bilden der ersten Gruppe von Gräben und der zweiten Gruppe von Gräben derart umfassen, dass eine Separationsdistanz zwischen einem Graben aus der ersten Gruppe von Gräben und einem benachbarten Graben aus der zweiten Gruppe von Gräben basieren kann auf (z.B. im Wesentlichen gesteuert wird durch oder z.B. hauptsächlich eingestellt wird durch oder z.B. eingestellt wird basierend auf oder z.B. gleich ist zu) einer Differenz zwischen einer maximalen lateralen Abmessung eines zurückgeätzten Abschnitts der ersten Schicht des Schichtstapels und einer lateralen Abmessung der weniger geätzten oder nicht geätzten zweiten Schicht des Schichtstapels zwischen benachbarten unmaskierten Regionen. Zum Beispiel kann eine Separationsdistanz zwischen einem Graben aus der ersten Gruppe von Gräben und einem benachbarten Graben aus der zweiten Gruppe von Gräben um weniger als +/–1% (oder z.B. weniger als +/–5%, oder weniger als +/–10%) von einer Differenz zwischen einer maximalen lateralen Abmessung eines zurückgeätzten Abschnitts der ersten Schicht des Schichtstapels und einer lateralen Abmessung der weniger geätzten oder nicht geätzten zweiten Schicht des Schichtstapels abweichen.
  • Da die erste Gruppe von Gräben und die zweite Gruppe von Gräben unter Verwendung eines selbstjustierenden Prozesses gebildet werden, kann der maskierte Ätzprozess 110 der einzige lithographische Prozess sein, der zum Beispiel zum Bilden der ersten Gruppe von Gräben, die die erste vertikale Abmessung aufweist, und der zweiten Gruppe von Gräben, die die zweite unterschiedliche vertikale Abmessung aufweist, an dem Halbleitersubstrat verwendet wird.
  • Die Gruppe aus Transistorstrukturen, die gebildet werden soll, kann eine Metalloxidhalbleiter-Feldeffekttransistorbauelement-Struktur (MOSFET-Struktur), eine Bipolartransistor-Bauelementstruktur mit isoliertem Gate (IGBT-Struktur), eine Ladungskompensationstransistor-Bauelementstruktur, eine Diodenbauelementstruktur und eine Thyristorbauelementstruktur umfassen. Die Gruppe aus Transistorstrukturen kann vertikale Transistorstrukturen mit einem (ersten) Source/Drain- oder Emitter/Kollektor-Kontakt und einem Gatekontakt sein, die an einer lateralen Hauptoberfläche (z.B. einer Vorderseitenoberfläche) des Halbleitersubstrats angeordnet oder positioniert sind, und einem (zweiten) Source/Drain- oder Emitter/Kollektor-Kontakt, der an einer gegenüberliegen den lateralen Oberfläche (z.B. Rückseitenoberfläche) des Halbleitersubstrats angeordnet ist.
  • Jedes Halbleiterbauelement kann ein Leistungshalbleiterbauelement mit einer Durchbruchspannung oder Sperrspannung von z.B. mehr als 10 V (z.B. einer Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z.B. einer Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z.B. einer Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z.B. einer Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V oder 3300 V) oder mehr als 6000 V sein. Eine höchste Sperrspannung für IGBTs kann zum Beispiel 3300 V oder 6000 V sein.
  • Die Siliziumtechnik basiert auf dem Schrumpfen von Bauelementabmessungen und dadurch dem Verstärken von deren Verhalten gemäß dem Mooreschen Gesetz. Leistungs-MOSFETs sind bereits in der Größenordnung von Submikronen oder sogar Nanometern. Für eine gegebene Spannungsklasse (die Durchbruchspannung, der das Bauelement standhalten sollte ohne auszufallen) von MOSFETs ist ein bestimmter Minimal-Si-Bereich eine Voraussetzung. Die Verhaltensverstärkung wird nicht erreicht, außer man optimiert oder perfektioniert z.B. den Abstand der Gräben und/oder die genaue Ausrichtung von Gräben und Kontaktlöchern und/oder eine Überlagerung von Kontaktloch im Hinblick auf Body und/oder dessen Distanz von dem Gateoxide und/oder die Gateelektrodenleitfähigkeit (Metallgate anstelle von Polygate). Dies kann zu zahlreichen Prozessen pro Schicht führen, bei denen es sogar mit fortschrittlichen Lithographiewerkzeugen immer schwieriger ist, die ordnungsgemäße Ausrichtung und Überlagerungen innerhalb der gegebenen Toleranzgrenzen sicherzustellen.
  • MOSFET-Techniken basieren auf Überlagerungslithographiewerkzeugen oder auf dem selbstjustierenden Konzept basierend auf der selektiven Abscheidung und/oder dem Ätzen von einem Film (Oxid, Nitrid, Silizium oder Kohlenstoff) im Hinblick auf einen anderen. Ein Problem, das einem solchen Verfahren zugeordnet ist, ist, dass verschiedene Abmessungen der Filme nicht aus den Toleranzgrenzen fallen sollten. Falls sie dies tun, liefert das Konzept nicht die vorteilhaften Ergebnisse. Somit sollten einerseits Prozesse fein gesteuert werden und andererseits müssen z.B. zahlreiche Nach-Prozess-Steuerungsmethoden aufgenommen werden. Diese kosten nicht nur im Hinblick auf Kapitalinvestition sondern auch im Hinblick auf Prozesskosten und können zu einer Erhöhung der Herstellungszeit führen.
  • Einige selbstjustierende Prozesse (zum Bilden der Gräben und Kontaktlöcher) können unter einem direkten Einfluss auf zahlreiche vorangehende Prozesse leiden, was für die Herstellung hinderlich ist. Das Verfahren 100 reduziert diese Komplexitäten und erreicht die erforderliche Verhaltensverbesserung durch Verwenden eines selbstjustierenden Konzepts, um z.B. eine Distanz zwischen Graben und Kontaktlock abzustimmen. Das Verfahren 100 verwendet Prozesse, wie zum Beispiel das selektive Ätzen und/oder selektive Epitaxie, etc., um eine Methodik zum Bilden eines selbstjustierenden Grabens und Kontaktlochs voranzubringen. Die Technik richtet nicht nur das Kontaktlock im Hinblick auf dessen benachbarten Graben automatisch aus sondern bietet auch die Möglich, die Größe des Kontaktlochs gemäß Anforderungen zu definieren. Zusätzlich dazu kann die Anzahl von Prozessen, die einen Einfluss auf die Abmessungsgenauigkeit des Abstands und/oder der Abweichung von Graben- zu Kontaktloch-Distanz haben können, auf einem Minimum gehalten werden.
  • Das hierin beschriebene Verfahren kann verwendet werden, um Gräben und/oder Kontaktlöcher in mikroelektromechanischen Systemen (MEMs; microelectromechanical systems) zu erzeugen und/oder zum Erzeugen von Feldeffekttransistorstrukturen, wie zum Beispiel Metalloxidhalbleiter-Feldeffekttransistorstrukturen und/oder Kompensationsstrukturen wie zum Beispiel CoolMOS-Transistorstrukturen.
  • 2A bis 2I zeigen schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Verfahren, das im Hinblick auf 2A bis 2I beschrieben ist, kann ähnlich zu dem Verfahren sein, das in Verbindung mit 1 beschrieben ist.
  • Wie in 2A gezeigt ist, kann das Verfahren das Bilden 210 einer Schichtstapels 201 (z.B. einer Hartmaske) auf einer Oberfläche 202 eines Halbleitersubstrats 203 umfassen.
  • Der Schichtstapel 201 kann zumindest zwei Schichten (z.B. zwei oder mehr Schichten) umfassen. Eine erste Schicht 204 des Schichtstapels 201 kann zum Beispiel ein erstes Material sein (oder dieses umfassen oder daraus bestehen). Eine zweite Schicht 205 des Schichtstapels 201 kann ein zweites Material sein (oder kann dieses umfassen oder daraus bestehen). Das zweite Material der zweiten Schicht 205 des Schichtstapels 201 kann unterschiedlich von dem ersten Material der ersten Schicht 204 des Schichtstapels 201 sein.
  • Die erste Schicht 204 des Schichtstapels 201 kann z.B. eine Siliziumoxidschicht sein. Zum Beispiel kann die erste Schicht 204 des Schichtstapels 201 durch Waferoxidation auf (z.B. direkt auf) oder über der Oberfläche 202 des Halbleitersubstrats 203 gewachsen werden. Zum Beispiel kann das Halbleitersubstrat (das z.B. ein Silizium-Si-Wafer sein kann) oxidiert werden, um z.B. die Oxidschicht (z.B. einer Siliziumoxidschicht) zu bilden. Eine maximale (oder größte) Dicke der ersten Schicht 204 des Schichtstapels 201 kann zum Beispiel zwischen 200 nm und 600 nm (oder z.B. zwischen 300 nm und 500 nm) liegen.
  • Die zweite Schicht 205 des Schichtstapels 201 kann z.B. eine Siliziumnitridschicht (SNIT-Schicht) sein. Die zweite Schicht 205 des Schichtstapels 201 kann auf (z.B. direkt auf) der ersten Schicht 204 des Schichtstapels 201 abgeschieden werden. Die zweite Schicht 205 des Schichtstapels 201 kann die erste Schicht 204 des Schichtstapels 201 vollständig abdecken (kann z.B. auf mehr als 80% oder z.B. mehr als 90% oder z.B. mehr als 99% der lateralen Oberfläche gebildet sein). Eine maximale (oder größte) Dicke der zweiten Schicht 205 des Schichtstapels 201 kann zwischen 100 nm und 400 nm (oder z.B. zwischen 100 nm und 300 nm) liegen.
  • Die Hauptoberfläche 202 des Halbleitersubstrats 203 kann eine im Wesentlichen horizontale Oberfläche sein, die sich lateral erstreckt. Die Hauptoberfläche 202 kann eine Oberfläche des Halbleitersubstrats in Richtung von Metallschichten, Isolierschichten und/oder Passivierungsschichten sein, die auf der Oberfläche 202 des Halbleitersubstrats oder einer Oberfläche von einer dieser Schichten gebildet werden soll. Zum Beispiel kann die Hauptoberfläche 202 eine Seite des Halbleitersubstrats 203 sein, an der aktive Elemente des Halbleiterbauelements gebildet werden sollen. Zum Beispiel kann bei einem Leistungshalbleiterchip die Hauptoberfläche 202 eine Chipvorderseite sein, die eine Seite des Chips sein kann, an der die erste Source/Drain-Region und eine Gate-Region gebildet sind, und eine Chiprückseite kann eine Seite des Chips sein, an der eine zweite Source/Drain-Region gebildet ist. Zum Beispiel können mehr komplexe Strukturen an der Chipvorderseite angeordnet sein (z.B. der Hauptoberfläche 202) als an der Chiprückseite.
  • Wie in 2B gezeigt ist, kann das Verfahren ein Ätzen 220, bei einem maskierten Ätzprozess, durch den Schichtstapel 201 umfassen, der auf der Oberfläche 202 des Halbleitersubstrats 203 angeordnet ist, um das Halbleitersubstrat 203 an unmaskierten Regionen des Schichtstapels 201 freizulegen.
  • Der maskierte Ätzprozess 220 kann einen lithographischen Prozess umfassen (oder ein solcher sein). Die zwei abgeschiedenen Filme (z.B. die erste Schicht 204 des Schichtstapels 201 und die zweite Schicht 205 des Schichtstapels 201) können auf dem Halbleitersubstrat 203 (z.B. dem Wafer) mit einem isotropen (trockenen) Plasmaätzen unter Verwendung einer lithographischen Maske mit geeignetem Abstand strukturiert werden. Die lithographische Maske kann maskierte und unmaskierte Regionen einer gewünschten Struktur von Merkmalen umfassen, die in der Hartmaske reproduziert werden sollen. Die Struktur oder Merkmale kann/können durch den Schichtstapel 201 zum Beispiel basierend auf der Lithographiemaske geätzt werden.
  • Der maskierte Ätzprozess 220 kann zu der Bildung einer Mehrzahl von durchgeätzten Regionen 206 (z.B. durchgeätzten Gräben oder Löchern) in dem Schichtstapel 201 führen. Die Mehrzahl der durchgeätzten Regionen 206 können Regionen sein, wo die erste Schicht 204 des Schichtstapels 201 und die zweite Schicht 205 des Schichtstapels 201 während des maskierten Ätzprozesses entfernt werden. Die durchgeätzten Regionen 206 (oder Gräben) können sich vertikal von einer Oberfläche der zweiten Schicht 205 des Schichtstapels 201 zu einer Oberfläche 202 des Halbleitersubstrats 203 erstrecken, die durch die Entfernung der ersten Schicht 204 des Schichtstapels 201 und der zweiten Schicht 205 des Schichtstapels 201 während des maskierten Ätzprozesses 220 freigelegt wird.
  • Eine maximale (oder größte) laterale Abmessung d1 der durchgeätzten Regionen 206 kann kleiner sein als 300 nm (oder z.B. zwischen 100 nm und 300 nm oder z.B. zwischen 200 nm und 300 nm liegen). Eine maximale (oder größte) laterale Abmessung d1 der durchgeätzten Regionen 206 kann eine laterale Abmessung von Gräben einer Gruppe (z.B. einer ersten Gruppe) von Gräben (z.B. Gategräben) definieren, die an dem Halbleitersubstrat 203 gebildet werden sollen.
  • Eine maximale (oder größte) laterale Abmessung d2 einer Mehrzahl von verbleibenden Abschnitten des Schichtstapels 201 nach dem maskierten Ätzprozess kann kleiner sein als 5 µm (oder kann z.B. zwischen 300 nm und 2 µm oder z.B. zwischen 400 nm und 600 nm liegen).
  • Der maskierte Ätzprozess, der in Verbindung mit 2B beschrieben ist, und der selektive Ätzprozess, der in Verbindung mit 2C beschrieben ist, können dazu dienen, die Hartmaske zu strukturieren, die für den nachfolgenden Prozess verwendet wird.
  • Wie in 2C gezeigt ist, kann das Verfahren ferner ein Ätzen 230, bei einem selektiven Ätzprozess, von zumindest der ersten Schicht 204 des Schichtstapels 201 umfassen, die benachbart zu dem Halbleitersubstrat 203 angeordnet ist.
  • Das Halbleitersubstrat 203 (oder Wafer) kann einem (selektiven) isotropen (Oxid-)Nassätzen ausgesetzt werden, um den Oxidfilm (z.B. die erste Schicht 204 des Schichtstapels 201) unter dem SNIT-Film (z.B. der zweiten Schicht 205 des Schichtstapels 201) zu ätzen, um zumindest einen negativen Hohlraum unter dem SNIT-Film zu bilden. Das Nassätzen kann z.B. ein HFB-Ätzen (HFB = Hydrofluoric Acid Buffer; Flusssäurepuffer) sein und kann für ungefähr 20 Minuten ausgeführt werden.
  • Der selektive Ätzprozess kann ein Ätzprozess sein, bei dem die zweite Schicht 205 des Schichtstapels 201 im Vergleich zu dem selektiven Ätzen der ersten Schicht 204 des Schichtstapels 201 weniger geätzt oder nicht geätzt wird. Zum Beispiel kann ein Verhältnis einer Ätzrate der ersten Schicht 204 des Schichtstapels 201 zu einer Ätzrate der zweiten Schicht 205 des Schichtstapels 201 größer sein als 10:1 (oder z.B. größer als 100:1 oder z.B. größer als 1000:1) oder größer sein als 80% (oder z.B. größer als 90% oder z.B. größer als 99%) des selektiven Ätzprozesses.
  • Das selektive Ätzen der ersten Schicht 204 des Schichtstapels 201 im Hinblick auf die zweite Schicht 205 des Schichtstapels 201 kann dazu führen, dass die erste Schicht 204 des Schichtstapels 201 lateral zurückgeätzt wird (z.B. Unterschnitt) zwischen dem Halbleitersubstrat 203 und der zweiten Schicht 205 des Schichtstapels 201. Zum Beispiel kann die erste Schicht 204 des Schichtstapels 201 einen negativen Hohlraum 207 (z.B. einen Unterschnitthohlraum) unter der zweiten Schicht 205 des Schichtstapels 201 bilden.
  • Die erste Schicht 204 des Schichtstapels 201 kann selektiv derart geätzt werden, dass eine maximale (größte) laterale Abmessung d3 der ersten Schicht 204 des Schichtstapels 201 z.B. kleiner ist als (oder z.B. weniger ist als 80% von oder z.B. weniger ist als 60% von oder z.B. weniger als 50% ist von) eine maximale (größte) laterale Abmessung d2 der zweiten Schicht 205 des Schichtstapels 201 nach dem selektiven Ätzprozess.
  • Eine maximale (größte) laterale Abmessung d3 der zurückgeätzten Abschnitte der ersten Schicht 204 des Schichtstapels 201 (z.B. Abschnitte der ersten Schicht 204 des Schichtstapels 201, die nach dem selektiven Ätzen auf der Halbleiteroberfläche 202 verbleiben) kann eine laterale Abmessung der Gräben einer zweiten Gruppe von Gräben (z.B. Kontaktlöcher) definieren, die in dem Halbleitersubstrat 203 gebildet werden soll. Zum Beispiel kann die maximale (größte) laterale Abmessung d3 eines zurückgeätzten Abschnitts der ersten Schicht 204 des Schichtstapels 201 zum Beispiel kleiner sein als 300 nm (oder z.B. zwischen 100 nm und 300 nm oder z.B. zwischen 200 nm und 300 nm liegen).
  • Eine Differenz (z.B. d2 – d3) zwischen einer maximalen lateralen Abmessung d3 eines zurückgeätzten Abschnitts der ersten Schicht 204 des Schichtstapels 201 und einer lateralen Abmessung d2 der weniger geätzten oder nicht geätzten zweiten Schicht 205 des Schichtstapels 201 zwischen benachbarten unmaskierten Regionen kann eine Separationsdistanz zwischen einem Graben aus der ersten Gruppe von Gräben und einem benachbarten Graben (z.B. einem Kontaktloch) aus einer zweiten Gruppe von Gräben (z.B. Kontaktlöchern) definieren. Die Zeitlänge, für die der selektive Ätzprozess ausgeführt wird, und/oder die Breite des übrig gelassenen Oxidfilms (z.B. d3) können z.B. eine Größe eines Kontaktlochs und/oder eine Distanz eines Kontaktlochs von zwei benachbarten Gräben definieren.
  • Eine maximale (oder größte) Differenz (z.B. d2 – d3) zwischen einer maximalen lateralen Abmessung d3 eines zurückgeätzten Abschnitts der ersten Schicht 204 des Schichtstapels 201 und einer lateralen Abmessung d2 der weniger geätzten oder nicht geätzten zweiten Schicht 205 des Schichtstapels 201 kann z.B. zwischen 500 nm und 300 nm (oder z.B. zwischen 50 nm und 200 nm) liegen.
  • Wie in 2D gezeigt ist, kann das Verfahren ferner das Wachsen 240 von Halbleitermaterial 208 auf Regionen von (oder auf) der Oberfläche 202 des Halbleitersubstrats 203 umfassen, die nach dem selektiven Ätzprozess 230 freiliegend sind.
  • Das Halbleitermaterial 208 kann epitaxial auf den freiliegenden Regionen der Oberfläche 202 des Halbleitersubstrats 203 zum Beispiel nach dem selektiven Ätzprozess gewachsen werden. Das Halbleitermaterial 208 kann derart gewachsen werden, dass das gewachsene Halbleitermaterial 208 benachbart (z.B. lateral benachbart und/oder direkt benachbart) zu zurückgeätzten Abschnitten der ersten Schicht 204 des Schichtstapels und benachbart (z.B. lateral benachbart und/oder direkt benachbart) zu der zweiten Schicht 205 des Schichtstapels, die auf dem Halbleitersubstrat nach dem selektiven Ätzprozess verbleibt, angeordnet sein kann. Zum Beispiel kann das gewachsene Halbleitermaterial die durchgeätzten Gräben 206 (oder Löcher) innerhalb des Schichtstapels 201 füllen. Zum Beispiel kann das gewachsene Halbleitermaterial 208 die Hohlräume (oder Unterschnittregionen) zwischen der zweiten Schicht 205 des Schichtstapels 201 und dem Halbleitersubstrat 203 füllen (zumindest teilweise) und/oder darin gebildet sein. Ferner kann das gewachsene Halbleitermaterial 208 z.B. zwischen benachbarten, zurückgeätzten Abschnitten der ersten Schicht 204 des Schichtstapels 201 und/oder zwischen benachbarten Abschnitten der zweiten Schicht 205 des Schichtstapels 201 angeordnet sein.
  • Das epitaxiale Wachsen des Halbleitermaterials 208 (z.B. eines Siliziumfilms) kann derart ausgeführt werden, dass das gewachsene Halbleitermaterial 208 eine bestimmte Dicke erreicht (oder diese aufweist). Dies kann zu dem Füllen des negativen Raums (oder Hohlraums 207) führen, der durch das (selektive) Nass-Ätzen gebildet wird, und zu dem Füllen der Zwischenräume zwischen den SNIT-Filmen 205.
  • Die Dicke des epitaxial gewachsenen Halbleitermaterials 208 (z.B. des Si-Films) kann derart gesteuert werden, dass der Film aus Halbleitermaterial 208 aus den SNIT-Öffnungen hervorsteht, ohne über diese zu wachsen. Alternativ kann das epitaxial gewachsene Halbleitermaterial 208 dick genug gewachsen werden, um die zweite Schicht 205 des Schichtstapels 201 (z.B. den SNIT-Film) abzudecken und kann nach dem Wachsen des Halbleitermaterials 208 auf das Niveau der zweiten Schicht 205 des Schichtstapels 201 (z.B. das SNIT-Niveau) zurückpoliert werden. Jegliche Option (oder Verfahren) kann z.B. verwendet werden, um die kritischen Abmessungen des Bauelements beizubehalten.
  • Optional kann das Verfahren das Steuern einer Dotierungskonzentration des Halbleitermaterials 208 während des Wachsens des Halbleitermaterials 208 umfassen, um eine Body-Region von zumindest einer Transistorstruktur des Halbleiterbauelements zu bilden, das gebildet werden soll. Zum Beispiel kann während des selektiven epitaxialen Wachsens des Halbleitermaterials 208 die notwendige Dosis der Dotierung der Body-Region eingebracht werden. Dies kann helfen, die Body-Ausrichtung im Hinblick auf einen Source-Body-Kontakt abzustimmen, der gebildet werden soll, was üblicherweise nicht trivial ist. Ferner können verschiedene Prozessschritte, wie zum Beispiel Implantation und Ausheilen, um die notwendige Body-Dotierung zu induzieren, eingespart (oder vermieden) werden.
  • Wie in 2E gezeigt ist, kann das Verfahren nach dem Wachsen des Halbleitermaterials 208 ein Entfernen 250 von zumindest der zweiten Schicht 205 des Schichtstapels 201 umfassen, der auf dem Halbleitersubstrat verbleibt.
  • Die zweite Schicht 205 des Schichtstapels 201 (z.B. der SNIT-Film) kann selektiv im Hinblick auf das Halbleitermaterial 208 (z.B. Silizium) und die erste Schicht 204 des Schichtstapels 201 (z.B. den Oxidfilm) weggeätzt werden, der unter der zweiten Schicht 205 des Schichtstapels (z.B. dem SNIT-Film) angeordnet ist oder liegt. Die zweite Schicht 205 des Schichtstapels 201 kann selektiv derart geätzt werden (z.B. bei einem SNIT-Ätzen), dass das gewachsene Halbleitermaterial 208 (z.B. Silizium) und die erste Schicht 204 des Schichtstapels 201 (z.B. der Oxidfilm) auf dem Halbleitersubstrat 203 (z.B. nicht geätzt oder weniger geätzt werden) nach dem selektiven Ätzen der zweiten Schicht 205 des Schichtstapels 201 verbleiben. Zum Beispiel kann ein Verhältnis einer Ätzrate der zweiten Schicht 205 des Schichtstapels 201 zu einer Ätzrate des Halbleitersubstrats 203 größer sein als 10:1 (oder z.B. größer als 100:1 oder z.B. größer als 1000:1). Zum Beispiel kann ein Verhältnis einer Ätzrate der zweiten Schicht 205 des Schichtstapels 201 zu einer Ätzrate der ersten Schicht 204 des Schichtstapels 201 größer sein als 10:1 (oder z.B. größer als 100:1 oder z.B. größer als 1000:1).
  • Wie in 2F gezeigt ist, kann das Verfahren ferner das Abscheiden 260 von Füllmaterial 209 (z.B. bei einer Oxidabscheidung) auf Abschnitte der ersten Schicht 204 des Schichtstapels 201 und auf Abschnitte des gewachsenen Halbleitermaterials 208, die auf der Oberfläche 202 des Halbleitersubstrats 203 nach dem Entfernen von zumindest der zweiten Schicht des Schichtstapels 201 verbleiben, umfassen.
  • Optional können das Füllmaterial 209 und die erste Schicht 204 des Schichtstapels 201 identische Materialien sein. Zum Beispiel können das Füllmaterial 209 und die erste Schicht 204 des Schichtstapels 201 dasselbe Material (z.B. Siliziumoxid) umfassen oder daraus bestehen. Alternativ kann das Füllmaterial 209 ein Material sein, das eine Selektivität für das Ätzen des Halbleitersubstrats 203 (z.B. Silizium) und des (epitaxial gewachsenen) Halbleitermaterials 208 bietet. Zum Beispiel kann das Füllmaterial ein Photoresist oder Kohlenstoff sein.
  • Das Füllmaterial 209 kann bis zu einer Dicke derart abgeschieden werden, dass das Füllmaterial 209 z.B. die erste Schicht 204 des Schichtstapels 201 und das gewachsene Halbleitermaterial 208 einbetten oder abdecken (optional vollständig einbetten oder vollständig abdecken) kann. Alternativ kann das Füllmaterial 209 bis zu einer Dicke derart abgeschieden werden, dass das Füllmaterial 209 zwischen Abschnitten von gewachsenem Halbleitermaterial 208 angeordnet sein kann, ohne das gewachsene Halbleitermaterial 208 abzudecken oder einzubetten.
  • Wie in 2G gezeigt ist, kann das Verfahren nach dem Abscheiden des Füllmaterials ferner das Polieren 270 des Füllmaterials 209 und des gewachsenen Halbleitermaterials 208 umfassen (z.B. durch chemisch mechanisches Polieren CMP des Oxids), um lateral (z.B. in einer lateralen Richtung dx) abwechselnde Regionen aus Füllmaterial 209 und Regionen aus gewachsenem Halbleitermaterial 208 auf einer im Wesentlichen ebenen Oberfläche freizulegen.
  • Das Füllmaterial 209 und das gewachsene Halbleitermaterial 208 können chemisch mechanisch zurückpoliert werden, um alternierende (oder abwechselnde) Streifen (oder Regionen) von epitaxial gewachsenen Silizium 208 und abgeschiedenem Oxid 209 zu zeigen.
  • Wie in 2H gezeigt ist, kann das Verfahren nach dem Polieren 270 des Füllmaterials 209 und des gewachsenen Halbleitermaterials 208 das Ätzen 280, bei einem Grabenätzprozess, von dem (epitaxial gewachsenen) Halbleitermaterial 208 und dem Halbleitersubstrat 203 umfassen, um eine erste Gruppe von Gräben 211 zu bilden, die sich durch das gewachsene Halbleitermaterial 208 und das Halbleitersubstrat 203 erstrecken. Bei dem Grabenätzprozess können Abschnitte des gewachsenen Halbleitermaterials 208, die auf den unmaskierten Regionen angeordnet sind (oder auf den durchgeätzten Regionen 206, die durch den maskierten Ätzprozess gebildet werden), entfernt werden. Ferner können Abschnitte des Halbleitersubstrats 203, die unter den Abschnitten des gewachsenen Halbleitermaterials angeordnet sind, das auf den unmaskierten Regionen angeordnet ist, entfernt werden. Abschnitte des gewachsenen Halbleitermaterials 208 jenseits des Halbleitersubstrats 203 aber außerhalb der unmaskierten Regionen oder durchgeätzten Regionen (z.B. gewachsenes Halbleitermaterial 208, das in den Hohlräumen angeordnet ist, die aufgrund des lateralen Zurückätzens während des selektiven Ätzens gebildet werden) können nach dem Grabenätzprozess auf dem Halbleitersubstrat 203 verbleiben.
  • Aufgrund des Ersetzens des SNIT-Films durch Oxid (z.B. durch Entfernen der zweiten Schicht des Schichtstapels bei 250 und Abscheiden von Füllmaterial bei 260) kann ein selektives Grabenätzen des gewachsenen Halbleitermaterials 208 und des Halbleitersubstrats 203 im Hinblick auf das Oxid (z.B. das Füllmaterial 209) leichter gemacht werden. Es wird darauf hingewiesen, dass eine bestimmte minimale Dicke des SNIT-Films (z.B. der zweiten Schicht des Schichtstapels, die bei 210 abgeschieden wird) notwendig ist, um eine ausreichende Dicke zu bieten, um die Hartmaske zu bilden, die aus (Oxid-)Füllmaterial 209 gebildet ist, um die erste Gruppe von Gräben zu bilden.
  • Die erste Gruppe von Gräben 211 kann (vertikal) auf eine gewünschte Dicke grabengeätzt werden. Zum Beispiel kann die erste Gruppe von Gräben 211 derart geätzt werden, dass eine (maximale oder größte) vertikale Abmessung v1 der Gräben der ersten Gruppe von Gräben 211 zum Beispiel zwischen 500 nm und 2 µm liegen kann.
  • Eine laterale Abmessung L1 der Gräben der ersten Gruppe von Gräben 211, die in dem Halbleitersubstrat 203 gebildet ist, kann auf (z.B. im Wesentlichen gesteuert werden durch oder z.B. hauptsächlich eingestellt werden durch oder z.B. eingestellt werden basierend auf oder z.B. gleich sein zu) einer lateralen Abmessung d1 der durchgeätzten Regionen 206 in dem Schichtstapel 201 basieren, die durch Ätzen durch den Schichtstapel 201 bei dem maskierten Ätzprozess bei 220 gebildet werden. Zum Beispiel kann die laterale Abmessung L1 der Gräben der ersten Gruppe von Gräben 211, die in dem Halbleitersubstrat 203 gebildet sind, um weniger als +/–1% (oder z.B. weniger als +/–5% oder weniger als +/–10%) von der lateralen Abmessung d1 der durchgeätzten Regionen 206 in dem Schichtstapel 201 abweichen.
  • Eine maximale (oder größte) laterale Abmessung L1 der Gräben der ersten Gruppe von Gräben 211, die in dem Halbleitersubstrat 203 gebildet sind, kann kleiner sein als z.B. 300 nm (oder kann z.B. zwischen 100 nm und 300 nm oder z.B. zwischen 200 nm und 300 nm liegen).
  • Ein maximaler Abstand zwischen benachbarten Gräben der ersten Gruppe von Gräben 211 kann kleiner sein als 1 µm oder z.B. kleiner als 800 nm.
  • Wie in 2I gezeigt ist, kann das Verfahren ferner das Entfernen 290 der ersten Schicht 204 des Schichtstapels 201 und des Füllmaterials 209 umfassen, um eine zweite Gruppe von Gräben 212 (z.B. Kontaktlöcher) benachbart zu dem gewachsenen Halbleitermaterial 208 zu erhalten (z.B. an Positionen von zurückgeätzten Abschnitten der ersten Schicht des Schichtstapels, die nach dem selektiven Ätzen verbleiben). Die erste Schicht 204 des Schichtstapels 201 und das Füllmaterial 209 können zum Beispiel durch Nassätzen entfernt werden (z.B. durch einen Oxidentfernungsprozess).
  • Aufgrund der Entfernung der ersten Schicht 204 des Schichtstapels 201 und des Füllmaterials 209 im Hinblick auf das gewachsene Halbleitermaterial 208 und das Halbleitersubstrat 203 durch selektives Ätzen kann das gewachsenen Halbleitermaterial 208 und das Halbleitersubstrat 203 im Vergleich zu dem Ätzen der ersten Schicht 204 des Schichtstapels 201 und des Füllmaterials 209 nicht geätzt werden oder weniger geätzt werden. Zum Beispiel kann ein Verhältnis einer Ätzrate der ersten Schicht 204 des Schichtstapels 201 und des Füllmaterials 209 zu einer Ätzrate des gewachsenen Halbleitermaterials 208 und des Halbleitersubstrats 203 größer sein als 10:1 (oder z.B. größer als 100:1 oder z.B. größer 1000:1).
  • Eine vertikale Abmessung v2 der Gräben der zweiten Gruppe von Gräben 212, die durch Entfernen der ersten Schicht 204 des Schichtstapels und des Füllmaterials 209 gebildet werden, kann zwischen 100 nm und 500 nm liegen.
  • Eine laterale Abmessung L2 der Gräben der zweiten Gruppe von Gräben 212 kann basieren auf (z.B. im Wesentlichen gesteuert werden durch oder z.B. hauptsächlich eingestellt werden durch oder z.B. eingestellt werden basierend auf oder z.B. gleich sein zu) einer lateralen Abmessung d3 der zurückgeätzten Abschnitte der ersten Schicht 204 des Schichtstapels 201 nach dem selektiven Ätzprozess bei 230. Zum Beispiel kann die laterale Abmessung L2 der Gräben der zweiten Gruppe von Gräben 212 um weniger als +/–1% (oder z.B. weniger als +/–5% oder weniger als +/–10%) von der lateralen Abmessung d3 der zurückgeätzten Abschnitte der ersten Schicht 204 des Schichtstapels aufgrund des maskierten Ätzprozesses abweichen.
  • Die erste Gruppe von Gräben 211 und die zweite Gruppe von Gräben 212 kann derart gebildet werden, dass eine Separationsdistanz s zwischen einem Graben 211 aus der ersten Gruppe von Gräben 211 und einem benachbarten Graben 212 aus der zweiten Gruppe von Gräben 212 basieren kann auf (z.B. im Wesentlichen gesteuert werden kann durch oder z.B. hauptsächlich eingestellt werden kann durch oder z.B. eingestellt werden kann basierend auf oder z.B. gleich sein kann zu) einer Differenz (z.B. d2 – d3) zwischen einer maximalen lateralen Abmessung d3 eines zurückgeätzten Abschnitts der ersten Schicht 204 des Schichtstapels 201 und einer lateralen Abmessung d2 der weniger geätzten oder nicht geätzten zweiten Schicht 205 des Schichtstapels 201 (gezeigt in 2C). Eine maximale Separationsdistanz s zwischen einem Graben 211 aus der ersten Gruppe von Gräben 211 und einem benachbarten Graben 212 aus der zweiten Gruppe von Gräben 212 kann zum Beispiel zwischen 100 nm und 300 nm (oder z.B. zwischen 100 nm und 200 nm) liegen.
  • Die Entfernung 290 der ersten Schicht 204 des Schichtstapels 201 und des Füllmaterials 209 (z.B. die Oxidentfernung) kann zumindest einen selbstjustierenden Graben 211 und zumindest ein Kontaktloch 212 bereitstellen. Zum Beispiel kann das Nassätzen des Oxids (bei 230) der einzige kritische Schritt sein, der zum Steuern der Abmessungsgenauigkeit des Grabens 211 und des Kontaktlochs 212 benötigt wird. Alle anderen Prozesse können zum Beispiel im Hinblick auf das Steuern der kritischen Abmessungen einfach sein. Ferner ist der maskierte Ätzprozess (bei 220) der einzige lithographische Prozess, der z.B. zum Bilden der ersten Gruppe von Gräben 211 mit der ersten vertikalen Abmessung und der zweiten Gruppe von Gräben 212 mit der zweiten, unterschiedlichen vertikalen Abmessung an dem Halbleitersubstrat 203 verwendet wird.
  • Das Verfahren kann ferner das Bilden weiterer Dotierungsregionen in dem Halbleitersubstrat umfassen. Zum Beispiel kann das Verfahren das Bilden einer Mehrzahl von ersten Source/Drain- oder Kollektor/Emitter-Regionen (z.B. durch Einbringen von Dotierstoffen) in Regionen des Halbleitersubstrats 203 benachbart zu der zweiten Gruppe von Gräben 212 umfassen.
  • Das Verfahren kann ferner das Abscheiden eines elektrisch leitfähigen Kontaktmaterials in der zweiten Gruppe von Gräben umfassen, um (eine Mehrzahl von ersten) Source/Drain- oder Emitter/Kollektor-Kontakte(n) der Transistorstrukturen des Halbleiterbauelements zu bilden.
  • Das Verfahren kann ferner das Abscheiden einer Gateisolationsschicht und eines Gatekontaktmaterials in der ersten Gruppe von Gräben umfassen, um Gates der Transistorstrukturen des Halbleiterbauelements zu bilden.
  • Das Halbleitersubstrat 203 kann eine (kontinuierliche) Drift-Region der Transistorstrukturen umfassen (oder bereitstellen). Zum Beispiel kann die Drift-Region ein Abschnitt des Halbleitersubstrats sein, der zwischen einer Rückseitenoberfläche des Halbleitersubstrats 203 und der Vorderseitenoberfläche 202 des Halbleitersubstrats 203 angeordnet ist. Zum Beispiel kann sich jeder Graben der zweiten Gruppe von Gräben 212 vertikal von einer Body-Region einer Transistorstruktur (gebildet durch das gewachsene Halbleitermaterial 208) in Richtung (oder zu) einer Drift-Region der Transistorstruktur erstrecken, die in dem Halbleitersubstrat 203 angeordnet ist.
  • Das Verfahren kann ferner das Bilden einer zweiten Source/Drain-Region (eines MOSFET) oder einer zweiten Kollektor/Emitter-Region (eines IGBT) an der Rückseitenoberfläche (gegenüberliegend zu der Vorderseitenoberfläche 202) des Halbleitersubstrats 203 umfassen.
  • Das Verfahren kann ferner das Bilden einer Rückseitenmetallisierungsschicht auf der Rückseitenoberfläche des Halbleitersubstrats 203 umfassen. Die Rückseitenmetallisierung kann z.B. direkt benachbart zu der zweiten Source/Drain-Region oder Kollektor/Emitter-Region angeordnet sein.
  • Die Body-Region der Transistorstruktur kann zwischen der ersten Source/Drain-Region der Transistorstruktur und der Drift-Region der Transistorstruktur angeordnet sein. Die Body-Region der Transistorstruktur kann einen ersten Leitfähigkeitstyp aufweisen (z.B. p-dotiert). Die erste Source/Drain-Region der Transistorstruktur, die an der Vorderseitenoberfläche 202 des Halbleitersubstrats angeordnet ist, kann zum Beispiel einen zweiten Leitfähigkeitstyp (z.B. n++ dotiert) aufweisen. Die Drift-Region der Transistorstruktur kann zwischen der Body-Region der Transistorstruktur und einer zweiten Source/Drain-Region der Transistorstruktur angeordnet sein, die in Richtung der Rückseitenoberfläche des Halbleitersubstrats 203 angeordnet ist. Die Drift-Region der Transistorstruktur kann einen zweiten Leitfähigkeitstyp aufweisen (z.B. n-dotiert). Die zweite Source/Drain-Region der Transistorstruktur kann einen zweiten Leitfähigkeitstyp aufweisen (z.B. n++ dotiert).
  • Falls die Transistorstruktur eine MOSFET-Struktur ist, kann die zweite Source/Drain-Region der Transistorstruktur an der Rückseitenoberfläche des Halbleitersubstrats 203 angeordnet sein.
  • Falls die Transistorstruktur eine IGBT-Struktur ist, kann die Driftregion der FET-Struktur zwischen der Body-Region der Transistorstruktur und einer zweiten Emitter/Kollektor-Region der Transistorstruktur angeordnet sein, die an der Rückseitenoberfläche des Halbleitersubstrats 203 angeordnet ist. Die zweite Emitter/Kollektor-Region der Transistorstruktur kann einen ersten Leitfähigkeitstyp aufweisen (z.B. p+ dotiert). Optional kann eine hochdotierte Feldstoppregion mit dem zweiten Leitfähigkeitstyp (z.B. n+ dotiert) zwischen der Drift-Region und der zweiten Emitter/Kollektor-Region des Transistors angeordnet sein.
  • Eine Region umfassend den ersten Leitfähigkeitstyp kann eine p-dotierte Region (z.B. verursacht durch Einbringen von Aluminiumionen oder Borionen) oder eine n-dotierte Region (z.B. verursacht durch Einbringen von Stickstoffionen, Phosphorionen oder Arsenionen) sein. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte ndotierte Region oder p-dotierte Region an. Anders ausgedrückt kann der erste Leitfähigkeitstype eine p-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine n-Dotierung anzeigen oder umgekehrt.
  • Es wird darauf hingewiesen, dass alle eingebrachten Filme oder Schichten, wie zum Beispiel die erste Schicht 204 (das Oxid), das Füllmaterial 209 und die zweite Schicht 205 (das SNIT) variabel im Hinblick aufeinander oder durch Resistfilm und/oder Polysilizium und/oder durch verschiedene Typen von Kohlenstoffhartmasken ersetzt werden können. Die Materialien können ausgewählt oder verwendet werden, um das selektive Wachsen und/oder selektive Ätzen im Hinblick aufeinander zu erleichtern.
  • Die Verfahren, die in Verbindung mit l und 2A bis 2I beschrieben sind können ein lithographisch strukturiertes Siliziumoxid (z.B. SiO2) und einen SNIT-Stapel verwenden. Die Verfahren können ein Trockenätzen und nachfolgendes Nassätzen des Siliziumoxids verwenden, um eine Breite der Gräben zu definieren, die gebildet werden sollen. Die Verfahren können ein epitaxiales Siliziumwachsen nach dem Trockenätzen und dem Nassätzen umfassen. Die Verfahren können ferner eine SiO2-Abscheidung und CMP bis auf SNIT-Niveau nach dem epitaxialen Siliziumwachsen umfassen. Die Verfahren können ferner ein Grabenätzen nach der SiO2-Abscheidung und dem CMP umfassen. Die Verfahren können ferner eine Maskenentfernung und somit Kontaktlochbildung nach dem Grabenätzen umfassen.
  • Ein Bedarf nach zwei Lithographieschritten für zwei unterschiedliche Typen von Gräben kann zum Beispiel beseitigt werden. Ferner kann ein Bedarf nach einem sehr präzisen epitaxialen Wachsen beseitigt werden. Ferner können mit dem SiO2-Nassätzen Abmessungen der Gräben und der Kontaktlöcher präzise gesteuert werden.
  • Weitere Details und Aspekte werden in Verbindung mit dem vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 2A bis 2I gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1) oder nachfolgend (z.B. 3 bis 4) beschriebenen Ausführungsbeispiele erwähnt werden.
  • 3 zeigt ein Flussdiagramm eines Verfahrens 300 zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
  • Das Verfahren 300 umfasst das Bilden 310, 320 einer ersten Gruppe von Gräben und einer zweiten Gruppe von Gräben an einem Halbleitersubstrat.
  • Die Gräben der ersten Gruppe von Gräben weisen eine erste vertikale Abmessung auf und die Gräben der zweiten Gruppe von Gräben weisen eine zweite, unterschiedliche vertikale Abmessung auf.
  • Die erste Gruppe von Gräben wird durch einen Grabenätzprozess gebildet und die zweite Gruppe von Gräben wird durch einen Entfernungsprozess gebildet, der sich von dem Grabenätzprozess unterscheidet. Das Bilden 310, 320 der ersten Gruppe von Gräben und der zweiten Gruppe von Gräben umfasst nur das Verwenden eines lithographischen Prozesses.
  • Aufgrund der Bildung 310, 320 der ersten Gruppe von Gräben und der zweiten Gruppe von Gräben mit nur einem lithographischen Prozess kann die Anzahl der Prozesse und/oder eine Komplexität des Prozesses, der zum Bilden eines Kontaktlochs und einer Grabenstruktur verwendet wird, reduziert werden. Zum Beispiel kann die Anzahl von Prozessen und/oder die Komplexität von Prozessen, die zum Definieren einer Größe eines Kontaktlochs und/oder einer Ausrichtung von Kontaktlöchern im Hinblick auf benachbarte Grabenstrukturen verwendet werden, reduziert werden.
  • Der Grabenätzprozess und der Entfernungsprozess können separate (z.B. unterschiedliche) chemische Ätzprozesse sein, die zum Beispiel zu unterschiedlichen Zeiten ausgeführt werden. Zum Beispiel kann der Entfernungsprozess zum Bilden der zweiten Gruppe von Gräben ausgeführt werden, nachdem der Grabenätzprozess zum Bilden der ersten Gruppe von Gräben fertigstellt wurde. Zum Beispiel kann der Grabenätzprozess ähnlich zu dem Grabenätzprozess sein, der in Verbindung mit 2H beschrieben wurde. Zum Beispiel kann der Entfernungsprozess ähnlich zu dem Entfernungsprozess sein, der in Verbindung mit 2I beschrieben ist.
  • Eine (maximale oder größte) vertikale Abmessung v1 der Gräben der ersten Gruppe von Gräben 211 kann zum Beispiel zwischen 500 nm und 2 µm liegen.
  • Eine (maximale oder größte) vertikale Abmessung v2 der Gräben der zweiten Gruppe von Gräben 212 kann zum Beispiel zwischen 100 nm und 500 nm liegen.
  • Das Verfahren 300 kann ähnlich zu dem Verfahren, das in Verbindung mit 1 beschrieben ist, und dem Verfahren, das in Verbindung mit 2A bis 2I beschrieben ist, sein. Zum Beispiel kann das Verfahren 300 einen oder mehrere oder alle der Prozesse, die in Verbindung mit 1 beschrieben sind und/oder das Verfahren, das in Verbindung mit 2A bis 2I beschrieben ist, umfassen.
  • Weitere Details und Aspekte werden in Verbindung mit dem vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1 bis 2I) oder nachfolgend (z.B. 4) beschriebenen Ausführungsbeispiele erwähnt werden.
  • 4 zeigt eine schematische Darstellung 400 des einzigen lithographischen Prozesses zum Bilden einer ersten Gruppe von Gräben und der zweiten Gruppe von Gräben, wie in Verbindung mit 1, 2A bis 2J und 3 beschrieben ist.
  • 4 zeigt das Ätzen, in einem maskierten Ätzprozess, durch den Schichtstapel 201, der auf einer Oberfläche des Halbleitersubstrats 203 angeordnet ist, um das Halbleitersubstrat 203 an unmaskierten Regionen des Schichtstapels 201 freizulegen.
  • Die Lithographiemaske 412 kann Strukturen umfassen, um maskierte und unmaskierte Regionen an den Schichtstapel 201 bereitzustellen. Die Lithographiemaskenstruktur kann verwendet werden, um die gewünschte Struktur oder Merkmale zu bilden, die zum Beispiel durch den Schichtstapel 201 geätzt werden sollen.
  • Weitere Details und Aspekte werden in Verbindung mit dem vorangehend oder nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Die in 4 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z.B. 1 bis 3) oder nachfolgend beschriebenen Ausführungsbeispiele erwähnt werden.
  • Verschiedene Beispiele beziehen sich auf ein Konzept zum Bilden eines selbstjustierenden Kontaktlochs im Hinblick auf dessen benachbarte Gräben. Verschiedene Beispiele beziehen sich auf ein Verfahren zum Entwickeln eines selbstjustierenden Kontakts im Hinblick auf einen Graben unter Verwendung von nur einem Lithographieschritt, was z.B. eine gute Abmessungsgenauigkeit und weniger Abhängigkeit von verschiedenen Prozessschritten bietet. Verschiedene Beispiele beziehen sich auf ein Verfahren zum Definieren der Größe von Kontaktlöchern sowie dessen Distanz von seinen benachbarten Gräben bei einem Schritt. Verschiedene Beispiele beziehen sich auf ein Verfahren für ein epitaxiales Wachsen eines (Transistor-)Bodys mit einheitlicher Dotierungskonzentration ausgerichtet mit einem Graben. Verschiedene Beispiele beziehen sich darauf, wie ein selbstjustierender Graben und ein Kontaktloch zum Beispiel gebildet werden können.
  • Aspekte und Merkmale (z.B. das Halbleitersubstrat, die erste Schicht des Schichtstapels, die zweite Schicht des Schichtstapels, der maskierte Ätzprozess, der selektive Ätzprozess, das gewachsene Halbleitermaterial, der Grabenätzprozess, die erste Gruppe von Gräben, das Entfernen der ersten Schicht des Schichtstapels und das Abscheiden von Füllmaterial), die in Verbindung mit einem oder mehreren spezifischen Beispielen erwähnt wurden, können mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Beispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion ausgebildet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel ausgebildet für oder geeignet für etwas“ verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (zu einem gegebenen Zeitpunkt).
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (20)

  1. Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend: Ätzen (110, 220), mit einem maskierten Ätzprozess, durch einen Schichtstapel, der auf einer Oberfläche eines Halbleitersubstrats angeordnet ist, um das Halbleitersubstrat an unmaskierten Regionen des Schichtstapels freizulegen; Ätzen (120, 230), mit einem selektiven Ätzprozess, von zumindest einer ersten Schicht des Schichtstapels, die benachbart zu dem Halbleitersubstrat angeordnet ist, wobei eine zweite Schicht des Schichtstapels im Vergleich zu dem selektiven Ätzen der ersten Schicht des Schichtstapels weniger geätzt oder nicht geätzt wird, sodass die erste Schicht des Schichtstapels lateral zwischen dem Halbleitersubstrat und der zweiten Schicht des Schichtstapels zurückgeätzt wird; und Wachsen (130, 240) von Halbleitermaterial auf Regionen der Oberfläche des Halbleitersubstrats, die nach dem selektiven Ätzprozess freigelegt sind.
  2. Das Verfahren gemäß Anspruch 1, ferner umfassend ein Steuern einer Dotierungskonzentration des gewachsenen Halbleitermaterials während des Wachsens des Halbleitermaterials, um eine Body-Region von zumindest einer Transistorstruktur des zu bildenden Halbleiterbauelements zu bilden.
  3. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei die erste Schicht des Schichtstapels eine Siliziumoxidschicht ist und wobei die zweite Schicht des Schichtstapels eine Siliziumnitridschicht ist.
  4. Das Verfahren gemäß einem der vorangehenden Ansprüche, ferner umfassend ein Ätzen (280), bei einem Grabenätzprozess, des gewachsenen Halbleitermaterials und des Halbleitersubstrats, um eine erste Gruppe von Gräben zu bilden, die sich durch das gewachsene Halbleitermaterial und das Halbleitersubstrat erstrecken.
  5. Das Verfahren gemäß Anspruch 4, wobei eine vertikale Abmessung der Gräben der ersten Gruppe von Gräben zwischen 500 nm und 2 µm liegt.
  6. Das Verfahren gemäß Anspruch 4 oder 5, wobei eine laterale Abmessung der Gräben der ersten Gruppe von Gräben, die in dem Halbleitersubstrat gebildet sind, auf einer lateralen Abmessung von durchgeätzten Regionen in dem Schichtstapel basiert, gebildet durch Ätzen durch den Schichtstapel bei dem maskierten Ätzprozess.
  7. Das Verfahren gemäß einem der Ansprüche 4 bis 6, umfassend das Abscheiden einer Gateisolationsschicht und eines Gatekontaktmaterials in der ersten Gruppe von Gräben, um Gates von Transistorstrukturen des Halbleiterbauelements zu bilden.
  8. Das Verfahren gemäß einem der vorangehenden Ansprüche, umfassend das Entfernen des Schichtstapels nach dem Wachsen des Halbleitermaterials, um eine zweite Gruppe von Gräben benachbart zu dem gewachsenen Halbleitermaterial zu erhalten.
  9. Das Verfahren gemäß Anspruch 8, wobei eine vertikale Abmessung der Gräben der zweiten Gruppe von Gräben zwischen 100 nm und 500 nm liegt.
  10. Das Verfahren gemäß Anspruch 8 oder 9, wobei eine laterale Abmessung der Gräben der zweiten Gruppe von Gräben auf einer lateralen Abmessung von zurückgeätzten Abschnitten der ersten Schicht des Schichtstapels nach dem selektiven Ätzprozess basiert.
  11. Das Verfahren gemäß einem der Ansprüche 8 bis 10, umfassend das Abscheiden elektrisch leitfähigen Kontaktmaterials in der zweiten Gruppe von Gräben, um Source/Drain- oder Emitter/Kollektor-Kontakte von Transistorstrukturen des Halbleiterbauelements zu bilden.
  12. Das Verfahren gemäß einem der vorangehenden Ansprüche, umfassend das Bilden einer ersten Gruppe von Gräben und einer zweiten Gruppe von Gräben, wobei eine Separationsdistanz zwischen einem Graben aus der ersten Gruppe von Gräben und einem benachbarten Graben aus der zweiten Gruppe von Gräben auf einer Differenz zwischen einer lateralen Abmessung eines zurückgeätzten Abschnitts der ersten Schicht des Schichtstapels und einer lateralen Abmessung der weniger geätzten oder nicht geätzten zweiten Schicht des Schichtstapels zwischen benachbarten unmaskierten Regionen basiert.
  13. Das Verfahren gemäß einem der vorangehenden Ansprüche, ferner umfassend das Entfernen (250), nach dem Wachsen des Halbleitermaterials, von zumindest der zweiten Schicht des Schichtstapels, die auf dem Halbleitersubstrat verbleibt.
  14. Das Verfahren gemäß Anspruch 13, ferner umfassend das Abscheiden (260) von Füllmaterial auf Abschnitten der ersten Schicht des Schichtstapels und auf Abschnitten des gewachsenen Halbleitermaterials, die auf der Oberfläche des Halbleitersubstrats nach dem Entfernen von zumindest der zweiten Schicht des Schichtstapels verbleiben.
  15. Das Verfahren gemäß Anspruch 14, wobei das Füllmaterial und die erste Schicht des Schichtstapels identische Materialien sind.
  16. Das Verfahren gemäß Anspruch 14 oder 15, ferner umfassend das Polieren (270) des Füllmaterials und des gewachsenen Halbleitermaterials, um lateral abwechselnde Regionen aus Füllmaterial und Regionen aus gewachsenem Halbleitermaterial auf einer im Wesentlichen ebenen Oberfläche freizulegen.
  17. Das Verfahren gemäß Anspruch 16, ferner umfassend das Ätzen (280), bei einem Grabenätzprozess, des gewachsenen Halbleitermaterials und des Halbleitersubstrats, um eine erste Gruppe von Gräben, die sich durch das gewachsene Halbleitermaterial und das Halbleitersubstrat erstrecken, nach dem Polieren des Füllmaterials und des gewachsenen Halbleitermaterials zu bilden.
  18. Das Verfahren gemäß einem der Ansprüche 14 bis 17, umfassend das Entfernen (290) der ersten Schicht des Schichtstapels und des Füllmaterials, um eine zweite Gruppe von Gräben benachbart zu dem gewachsenen Halbleitermaterial zu erhalten.
  19. Das Verfahren gemäß einem der vorangehenden Ansprüche, wobei der maskierte Ätzprozess (110, 220) der einzige lithographische Prozess ist, der zum Bilden einer ersten Gruppe von Gräben mit einer ersten vertikalen Abmessung und einer zweiten Gruppe von Gräben mit einer zweiten unterschiedlichen vertikalen Abmessung an dem Halbleitersubstrat verwendet wird.
  20. Ein Verfahren (300) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend: Bilden (310, 320) einer ersten Gruppe von Gräben und einer zweiten Gruppe von Gräben an einem Halbleitersubstrat, wobei die Gräben der ersten Gruppe von Gräben eine erste vertikale Abmessung aufweisen und die Gräben der zweiten Gruppe von Gräben eine zweite unterschiedliche vertikale Abmessung aufweisen, wobei die erste Gruppe von Gräben durch einen Grabenätzprozess gebildet wird und wobei die zweite Gruppe von Gräben durch einen Entfernungsprozess gebildet wird, der sich von dem Grabenätzprozess unterscheidet, und wobei das Bilden der ersten Gruppe von Gräben und der zweiten Gruppe von Gräben das Verwenden von nur einem lithographischen Prozess aufweist.
DE102015117582.7A 2015-10-15 2015-10-15 +Verfahren zum Bilden von Halbleiterbauelementen Ceased DE102015117582A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015117582.7A DE102015117582A1 (de) 2015-10-15 2015-10-15 +Verfahren zum Bilden von Halbleiterbauelementen
KR1020160132863A KR20170054232A (ko) 2015-10-15 2016-10-13 반도체 디바이스들을 형성하는 방법들
US15/293,533 US20170110331A1 (en) 2015-10-15 2016-10-14 Methods for Forming Semiconductor Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015117582.7A DE102015117582A1 (de) 2015-10-15 2015-10-15 +Verfahren zum Bilden von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE102015117582A1 true DE102015117582A1 (de) 2017-04-20

Family

ID=58456778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015117582.7A Ceased DE102015117582A1 (de) 2015-10-15 2015-10-15 +Verfahren zum Bilden von Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US20170110331A1 (de)
KR (1) KR20170054232A (de)
DE (1) DE102015117582A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790155B2 (en) 2018-06-27 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072544A1 (en) * 2008-09-24 2010-03-25 Jeffrey Pearse Method of forming an mos transistor and structure therefor
US20110097863A1 (en) * 2009-10-27 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET Patterning
DE102015101692A1 (de) * 2014-02-06 2015-08-06 Infineon Technologies Austria Ag Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089863A (en) * 1988-09-08 1992-02-18 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode
US6326281B1 (en) * 1998-09-23 2001-12-04 Texas Instruments Incorporated Integrated circuit isolation
US6506649B2 (en) * 2001-03-19 2003-01-14 International Business Machines Corporation Method for forming notch gate having self-aligned raised source/drain structure
DE10114778A1 (de) * 2001-03-26 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge
TW588413B (en) * 2002-11-07 2004-05-21 Winbond Electronics Corp Manufacturing method and device of memory with different depths of isolation trench
US20080227295A1 (en) * 2007-03-16 2008-09-18 Yijian Chen Self-aligned contact frequency doubling technology for memory and logic device applications
US20120034756A1 (en) * 2010-08-06 2012-02-09 Taehun Kwon Method of Forming a Deep Trench Isolation Structure Using a Planarized Hard Mask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072544A1 (en) * 2008-09-24 2010-03-25 Jeffrey Pearse Method of forming an mos transistor and structure therefor
US20110097863A1 (en) * 2009-10-27 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET Patterning
DE102015101692A1 (de) * 2014-02-06 2015-08-06 Infineon Technologies Austria Ag Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur

Also Published As

Publication number Publication date
US20170110331A1 (en) 2017-04-20
KR20170054232A (ko) 2017-05-17

Similar Documents

Publication Publication Date Title
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE10320598B4 (de) Verfahren zum Herstellen eines Transistors mit einen flachen Implantierung durch Verwendung eines zweistufigen Epitaxialschichtprozesses
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112010002352T5 (de) FinFET-Strukturen mit verspannungsinduzierenden Source/Drain-biIdenden Abstandshaltern und Verfahren zur Herstellung der FinFET-Strukturen
DE112006003742T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102016106967A1 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102013209110A1 (de) Verfahren zur Herstellung von FinFET-Vorrichtungen mit alternativen Kanalmaterialien
DE102011088584A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016108934A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102017110945A1 (de) Finfet-Vorrichtung mit verringerter Breite
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014110450A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112006001520T5 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern
DE10012897B4 (de) Transistor und Verfahren zu seiner Herstellung bzw. Hestellung einer Halbleitervorrichtung
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015117582A1 (de) +Verfahren zum Bilden von Halbleiterbauelementen
DE102016112970B3 (de) Verfahren zur Herstellung eines Superjunction-Bauelements
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung
DE102020133746A1 (de) Transistoren mit asymmetrisch angeordneten source/drain-gebieten
DE102016101670A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final