-
Technisches Gebiet
-
Die
vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung
und ein Verfahren zum Herstellen dergleichen, und genauer gesagt
auf eine Technik zum Reduzieren eines EIN-Widerstandes, um eine
höhere Leistung bei einem Siliziumkarbid-Feldeffekttransistor
zu erzielen.
-
Stand der Technik
-
Als
ein Schaltelement einer nächsten Generation mit einer hohen
Durchschlagspannung und einem niedrigen Verlust, gibt es eine Aussicht
nach einem vertikalen Siliziumkarbid-Feldeffekttransistor mit hoher
Durchschlagspannung. Dieses Element enthält, wie beispielsweise
im Patentdokument 1 gezeigt, Well-Regionen, welche durch eine Fotolithografie-Technik
und eine Ionenimplantations-Technik ausgebildet sind, in einer Driftschicht
(zweite epi-Schicht), welche auf einem Siliziumkarbid-Substrat vorliegt,
in der Umgebung von einer Oberfläche von dem Substrat,
eine Source-Region und eine JFET-Region (Stromsteuerregion), welche
unterhalb von einer Gate-Elektrode vorliegt, welche zwischen dem
Paar von Well-Regionen zwischengelegt ist.
-
Obwohl
eine der Aufgaben zum Verbessern der Leistung von der Siliziumkarbid-Halbleitervorrichtung,
insbesondere der vertikale Siliziumkarbid-Feldeffekttransistor mit
hoher Durchschlagspannung, in der Miniaturisierung liegt (beispielsweise
eine Reduktion der Zellenneigung), ist es hierbei bevorzugt, ebenfalls
die JFET-Länge zu reduzieren (der Abstand zwischen dem
Paar von Well-Regionen unterhalb von der Gate-Elektrode). Mit der
Miniaturisierung wird jedoch, da der Widerstand von der JFET-Region,
welcher grundsätzlich sehr hoch ist, sich erhöht,
um den EIN-Widerstand von dem Element zu erhöhen, der Drain-Strom
beim EIN-Betrieb abnehmen, wobei dieses es unmöglich gestaltet,
die Leistung zu verbessern. Daher ist es, um eine höhere Leistung
von diesem Element zu erzielen, notwendig, den EIN-Widerstand zu
reduzieren.
-
Unter
den Verfahren zum Reduzieren des EIN-Widerstandes gibt es ein Verfahren,
welches in den Patentdokumenten 1 und 2 offenbart ist, bei welchem
eine Doppelschicht-Struktur Driftschichten enthält, welche
unterschiedliche Störstellenkonzentrationen haben, und
ein Verfahren, welches im Patentdokument 2 offenbart ist, bei welchem
eine Strominduktionsschicht in der JFET-Region bereitgestellt ist.
- Patentdokument 1: Japanese
Patent Application Laid-Open Gazette No. 2000-286415
- Patentdokument 2: Japanese
Patent Application Laid-Open Gazette No. 2005-5578
-
Bei
dem Schaltelement mit hoher Durchschlagspannung bei niedrigem Verlust
ist es notwendig, eine Feldentlastungsregion (JTE-Region) bereitzustellen,
um ein elektrisches Feld in einer Region in der Umgebung von einem
Außenumfangsabschnitt von einer Driftschicht zu entlasten.
Wenn die Störstellenkonzentration von der Driftschicht
zunimmt, wird jedoch, um den EIN-Widerstand zu reduzieren, die Störstelle
von der Driftschicht die Störstellenkonzentration von der
Feldentlastungsregion beeinflussen. Daher wird es nachteilhafterweise
schwierig, eine Störstellenkonzentrationsverteilung von
der Feldentlastungsregion geeigneterweise zu bestimmen.
-
Offenbarung der Erfindung
-
Die
vorliegend Erfindung beabsichtigt das obige Problem zu lösen,
und es ist eine Aufgabe von der vorliegenden Erfindung, eine Halbleitervorrichtung,
welche dazu in der Lage ist, eine Störstellenkonzentrationsverteilung
von einer Feldentlastungsregion geeigneterweise zu bestimmen, und
einen EIN-Widerstand zu reduzieren, und ein Verfahren zum Herstellen
dergleichen bereitzustellen.
-
Die
Halbleitervorrichtung gemäß einem ersten Aspekt
von der vorliegenden Erfindung enthält ein Substrat, eine
erste Driftschicht, eine zweite Driftschicht, eine erste Well-Region,
eine zweite Well-Region, eine Stromsteuerregion und eine Feldentlastungsregion.
Das Substrat ist aus Siliziumkarbid ausgebildet, welches eine erste
Leitfähigkeitstyp-Störstelle enthält.
Die erste Driftschicht ist aus einem Siliziumkarbid ausgebildet,
welches eine erste Leitfähigkeitstyp-Störstelle
einer ersten Konzentration enthält, welche gänzlich
auf einer Oberfläche von dem Substrat angeordnet ist. Die
zweite Driftschicht ist aus Siliziumkarbid ausgebildet, welches
eine erste Leitfähigkeitstyp-Störstelle einer
zweiten Konzentration enthält, welche höher als
die erste Konzentration ist, welche gänzlich auf einer
Oberfläche von der ersten Driftschicht mit Ausnahme ihrer
Umgebung des äußeren Umfangsabschnittes angeordnet
ist. Die erste Well-Region enthält eine zweite Leitfähigkeitstyp-Störstelle,
welche kontinuierlich von einem Endabschnitt angrenzend zu der Umgebung
des äußeren Umfangsabschnittes von der zweiten
Driftschicht zu einem Abschnitt von der ersten Driftschicht unterhalb
der Umgebung von dem äußeren Umfangsabschnitt
angeordnet ist. Die zweite Well-Region enthält die zweite
Leitfähigkeitstyp-Störstelle, welche in der zweiten
Driftschicht mit Ausnahme des Endabschnittes angrenzend zu der Umgebung
von dem äußeren Umfangsabschnitt angeordnet ist.
Die Stromsteuerregion ist in der zweiten Driftschicht zwischen der ersten
und zweiten Well-Region angeordnet. Die Feldentlastungsregion ist
derart in der ersten Driftschicht angeordnet, so dass sie zu der
ersten Well-Region angrenzt.
-
Gemäß dem
ersten Aspekt von der vorliegenden Erfindung kann die Halbleitervorrichtung
einen Widerstand in der Feldentlastungsregion reduzieren.
-
Ferner
ist es möglich, eine Störstellenkonzentrationsverteilung
von der Feldentlastungsregion geeigneterweise zu bestimmen, ohne
durch die zweite Driftschicht beeinflusst zu werden.
-
Ein
Verfahren zum Herstellen einer Halbleitervorrichtung enthält
gemäß einem ersten Aspekt von der vorliegenden
Erfindung einen Schritt zum Vorbereiten eines Substrats, einen Schritt
zum Ausbilden einer ersten Driftschicht, einen Schritt zum Ausbilden
einer zweiten Driftschicht, einen Schritt zum Entfernen der Umgebung
des äußeren Umfangabschnittes von der zweiten
Driftschicht, einen Stromsteuerregion-Bereitstellungsschritt und
einen Schritt zum Ausbilden einer Feldentlastungsregion. Das Substrat
ist aus Siliziumkarbid ausgebildet, welches eine erste Leitfähigkeitstyp-Störstelle
enthält. Die erste Driftschicht ist aus Siliziumkarbid
erstellt, welches eine erste Leitfähigkeitstyp-Störstelle
von einer ersten Konzentration enthält und gänzlich
auf einer Oberfläche von dem Substrat durch Epitaxie-Wachstum
ausgebildet wird. Die zweite Driftschicht ist aus Siliziumkarbid
erstellt, welches eine erste Leitfähigkeitstyp-Störstelle
von einer zweiten Konzentration enthält, welche höher
als die erste Konzentration ist, und gänzlich auf einer
Oberfläche von der ersten Driftschicht durch Epitaxie-Wachstum ausgebildet
ist. Der Stromsteuerregion-Bereitstellungsschritt enthält
die Ausbildung von einer ersten Well-Region an einem Endabschnitt
angrenzend zu der Umgebung des äußeren Umfangsabschnittes von
der zweiten Driftschicht und in einem Abschnitt von der ersten Driftschicht
unterhalb der Umgebung von dem äußeren Umfangsabschnitt,
und die Ausbildung einer zweiten Well-Region in der zweiten Driftschicht
mit Ausnahme des Endabschnittes angrenzend zu der Umgebung des äußeren
Umfangsabschnittes durch ein selektives Implantieren von einer zweiten
Leitfähigkeitstyp-Störstelle, um somit die zweite
Driftschicht zwischen der ersten und zweiten Well-Region als eine
Stromsteuerregion zu bestimmen. Eine Feldentlastungsregion wird
derart in der ersten Driftschicht ausgebildet, dass sie zu der ersten Well-Region
angrenzt.
-
Gemäß dem
ersten Aspekt von der vorliegenden Erfindung kann das Verfahren
zum Herstellen von einer Halbleitervorrichtung einen Widerstand in
der Feldentlastungsregion reduzieren.
-
Ferner
ist es möglich, eine Störstellenkonzentrationsverteilung
von der Feldentlastungsregion geeigneterweise zu bestimmen, ohne
durch die zweite Driftschicht beeinflusst zu werden.
-
Kurze Beschreibung der Zeichnungen
-
1 ist
eine Schnittansicht, welche einen Aufbau von einer Halbleitervorrichtung
gemäß einer ersten bevorzugten Ausführungsform
anzeigt;
-
2 ist
eine Schnittansicht, welche ein Verfahren zum Herstellen der Halbleitervorrichtung
gemäß der ersten bevorzugten Ausführungsform
anzeigt;
-
3 ist
eine Schnittansicht, welche ein Verfahren zum Herstellen der Halbleitervorrichtung
gemäß der ersten bevorzugten Ausführungsform
anzeigt;
-
4 ist
eine Schnittansicht, welche ein Verfahren zum Herstellen der Halbleitervorrichtung
gemäß der ersten bevorzugten Ausführungsform
anzeigt;
-
5 ist
eine Schnittansicht, welche ein Verfahren zum Herstellen der Halbleitervorrichtung
gemäß der ersten bevorzugten Ausführungsform
anzeigt;
-
6 ist
eine Schnittansicht, welche ein Verfahren zum Herstellen der Halbleitervorrichtung
gemäß der ersten bevorzugten Ausführungsform
anzeigt;
-
7 ist
ein Kurvenverlauf welcher eine Störstellenkonzentrationsverteilung
in einer Tiefenrichtung von einer Halbleitervorrichtung gemäß einer zweiten
bevorzugten Ausführungsform anzeigt;
-
8 ist
ein Kurvenverlauf, welcher eine Störstellenkonzentrationsverteilung
in der Tiefenrichtung von der Halbleitervorrichtung gemäß der
zweiten bevorzugten Ausführungsform anzeigt;
-
9 ist
ein Kurvenverlauf, welcher eine Störstellenkonzentrationsverteilung
in der Tiefenrichtung von der Halbleitervorrichtung gemäß der
zweiten bevorzugten Ausführungsform anzeigt;
-
10 ist
eine Schnittansicht, welche einen Aufbau von einem Speicher-Feldeffekttransistor
gemäß der zweiten bevorzugten Ausführungsform
anzeigt;
-
11 ist
eine Schnittansicht, welche einen Aufbau von einem invertierten
Feldeffekttransistor gemäß der zweiten bevorzugten
Ausführungsform anzeigt; und
-
12 ist
eine Schnittansicht, welche einen Aufbau von einem eingegrabenen
Feldeffekttransistor gemäß der zweiten bevorzugten
Ausführungsform anzeigt.
-
Bester Modus zur Durchführung
der Erfindung
-
(Die erste bevorzugte Ausführungsform)
-
1 ist
eine Schnittansicht, welche einen Aufbau von einer Halbleitervorrichtung
(Feldeffekttransistor als ein Schaltelement) gemäß der
ersten bevorzugten Ausführungsform anzeigt. In 1 ist lediglich
die Umgebung des äußeren Umfangsabschnittes von
einem Substrat gezeigt und ist die Umgebung von dem Innenabschnitt
des Substrats nicht gezeigt. Mit anderen Worten, entspricht in 1 die linke
Seite der äußeren Umfangsseite und entspricht die
rechte Seite der Innenseite.
-
In 1 ist
gänzlich auf einer Oberfläche von einem Substrat 1,
welches aus Siliziumkarbid ausgebildet ist, welches eine erste Leitfähigkeitstyp-Störstelle
enthält, eine erste Driftschicht 2, welche aus
Siliziumkarbid ausgebildet ist, welche die erste Leitfähigkeitstyp-Störstelle
enthält, ausgebildet. Auf einer Oberfläche von
der ersten Driftschicht 2 ist eine zweite Driftschicht 3,
welche aus Siliziumkarbid ausgebildet ist, welches die erste Leitfähigkeitstyp-Störstelle
enthält, gänzlich ausgebildet, mit Ausnahme in
der Umgebung von dem äußeren Umfangsabschnitt.
Die Konzentration (zweite Konzentration) von der ersten Leitfähigkeitstyp-Störstelle,
welche in der zweiten Driftschicht 3 enthalten ist, ist
höher als die Konzentration (erste Konzentration) von der
ersten Leitfähigkeitstyp-Störstelle, welche in
der ersten Driftschicht 2 enthalten ist.
-
Eine
Well-Region 4a (erste Well-Region) ist kontinuierlich von
einem Endabschnitt angrenzend zu der Umgebung des äußeren
Umfangsabschnittes von der zweiten Driftschicht 3 zu einem
Abschnitt von der ersten Driftschicht 2 unterhalb der Umgebung des äußeren
Umfangsabschnittes ausgebildet. Eine JFET-(Verbindung-Feldeffekttransistor)Region 15 ist derart
in der zweiten Driftschicht 3 ausgebildet, dass sie zu
der Well-Region 4a angrenzt, und eine Well-Region 4b (zweite
Well-Region) ist derart ausgebildet, dass sie an der JFET-Region 15 angrenzt. Mit
anderen Worten, ist die JFET-Region 15 zwischen den Well-Regionen 4a und 4b ausgebildet. Diese
Well-Regionen 4a und 4b werden durch ein selektives
Implantieren von einer zweiten Leitfähigkeitstyp-Störstelle
von einer vorbestimmten Konzentration (dritte Konzentration) in
die erste Driftschicht 2 und die zweite Driftschicht 3 ausgebildet.
Im Folgenden werden die Well-Regionen 4a und 4b im
Allgemeinen lediglich als „Well-Region 4" bezeichnet.
Die JFET-Region 15 dient als eine Stromsteuerregion zum
Steuern eines Drain-Stroms, welcher in das Schaltelement bei einem
EIN-Betrieb durch eine Gate-Elektrode 11, welche oberhalb
angeordnet ist, fließt, und wird bei einem AUS-Betrieb
verringert, um eine Funktion zur Entlastung des elektrischen Effektes über
einen Gate-Isolationsfilm 13 zu erhalten.
-
Auf
einer Oberfläche von der zweiten Driftschicht 3 ist
eine Erweiterungsregion 9 an jeder von jeweiligen Schnittstellen
zwischen der JFET-Region 15 und den Well-Regionen 4a und 4b ausgebildet. Die
Erweiterungsregion 9 ist derart ausgebildet, so dass sie
schmaler als die JFET-Region 15 und die Well-Regionen 4a und 4b ist.
Die Konzentration (vierte Konzentration) von der ersten Leitfähigkeitstyp-Störstelle,
welche in der Erweiterungsregion 9 enthalten ist, ist höher
als die Konzentration (zweite Konzentration) von der ersten Leitfähigkeitstyp-Störstelle,
welche in der zweiten Driftschicht 3 enthalten ist.
-
An
der JFET-Region 15 ist die Gate-Elektrode 11 mit
einer Epitaxie-Kanalregion 10 und dem Gate-Isolationsfilm 13,
welcher dazwischengelegt ist, ausgebildet. In der Well-Region 4b sind
eine Source-Region 5 des ersten Leitfähigkeitstyps
und eine Well-Kontaktregion 6 des zweiten Leitfähigkeitstyps ausgebildet,
und auf diesen Regionen ist eine Source-Elektrode 12 ausgebildet.
Ferner ist in der ersten Driftschicht 2 eine JTE-(Verbindungs-Abschlusserweiterung)-Region-(Schutzring-Region) 8 derart
außerhalb der Well-Region 4a ausgebildet, dass
sie an der Well-Region 4a angrenzt. Die JTE-Region 8 dient als
eine Feld-Entlastungsregion zur Entlastung des elektrischen Feldes
in der Umgebung des äußeren Umfangsabschnittes.
Ferner ist in der ersten Driftschicht 2 eine Feldstopper-Region 7 des
ersten Leitfähigkeitstyps derart von der JTE-Region 8 entfernt ausgebildet,
so dass sie mit dem äußeren Umfangsabschnitt in
Kontakt kommt. Gänzlich auf einer Rückseite des
Substrats 1 ist eine Drain-Elektrode 14 ausgebildet.
-
Obwohl
die Umgebung des Innenabschnittes von dem Substrat 1 nicht
in 1, wie oben diskutiert, gezeigt ist, ist tatsächlich
eine Mehrzahl von Paaren von JFET-Regionen 15 und Well-Regionen 4b,
wie in 1 gezeigt, wiederholt zum Innenabschnitt des Substrats 1 ausgebildet.
Mit anderen Worten, ist die Well-Region 4a lediglich in
einem Abschnitt ausgebildet, welcher dem äußeren
Umfangsabschnitt am nächsten ist, und sind die Well-Regionen 4b an
der Innenseite ausgebildet.
-
Ferner,
obwohl im Folgenden eine Beschreibung gegeben wird, welche einen
beispielhaften Fall annimmt, bei welchem der erste Leitfähigkeitstyp
der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist,
da es vorteilhaft ist, dass der Leitfähigkeitstyp von dem
Substrat 1 in der Halbleitervorrichtung von der vorliegenden
Erfindung der n-Typ sein sollte, ist die Kombination von den Leitfähigkeitstypen
in der Halbleitervorrichtung nicht auf den obigen Fall beschränkt, sondern
kann es einen Fall geben, bei welchem der erste Leitfähigkeitstyp
der p-Typ ist und der zweite Leitfähigkeitstyp der n-Typ
ist. Mit anderen Worten, wenn der erste Leitfähigkeitstyp
der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ
ist, wird ein n-Kanal-Feldeffekttransistor hergestellt, und wenn der
erste Leitfähigkeitstyp der p-Typ ist und der zweite Leitfähigkeitstyp
der n-Typ ist, wird ein p-Kanal-Feldeffekttransistor hergestellt.
-
Im
Folgenden wird ein Verfahren zum Herstellen der Halbleitervorrichtung
von 1 unter Bezugnahme auf 2 bis 6 beschrieben.
-
Zunächst,
wie in 2 gezeigt, wird auf dem Substrat 1, welches
aus Siliziumkarbid ausgebildet ist, welches die erste Leitfähigkeitstyp-Störstelle
enthält, die erste Driftschicht 2, welche aus
Siliziumkarbid hergestellt ist, welches die erste Leitfähigkeitstyp-Störstelle
enthält, durch das Epitaxie-Kristall-Wachstumsverfahren
ausgebildet. In der ersten Driftschicht 2 muss die Dicke
lediglich in einem Bereich von 5 bis 50 μm sein, und muss
die Störstellenkonzentration (die erste Konzentration)
lediglich in einem Bereich von 1 × 1015 bis
1 × 1018 cm–3 sein.
Mit einer derartigen Einstellung kann ein vertikaler Feldeffekttransistor,
welcher eine Durchschlagspannung hat, welche im Bereich von mehreren
100 bis 3 kV oder mehr ist, erzielt werden. Weiter bevorzugt braucht
die Dicke lediglich in einem Bereich von 10 bis 20 μm sein
und braucht die Störstellenkonzentration lediglich in einem
Bereich von 1 × 1015 bis 1 × 1016 cm–3 sein.
-
Das
Substrat 1 kann jegliche Ebenenrichtung und Polytyp haben.
Ferner ist es bevorzugt, dass das Substrat 1 mit der ersten
Leitfähigkeitstyp-Störstelle von 1 × 1018 cm–3 oder
mehr dotiert werden sollte. Ferner kann der Schritt zum Ausbilden der
ersten Driftschicht 2 ausgelassen werden, indem das Substrat 1,
auf welchem die erste Driftschicht 2 ausgebildet ist, zuvor
vorbereitet wird.
-
Als
Nächstes wird die zweite Driftschicht 3, welche
aus Siliziumkarbid erstellt ist, welches die erste Leitfähigkeitstyp-Störstelle
enthält, auf der ersten Driftschicht 2 durch das
Epitaxie-Kristall-Wachstumsverfahren ausgebildet. Es ist bevorzugt,
dass die zweite Driftschicht 3 sequenziell zu der Ausbildung von
der ersten Driftschicht 2 auf dem Substrat 1 ausgebildet
werden sollte. In der zweiten Driftschicht 3 braucht die
Dicke lediglich in einem Bereich von 0,3 bis 1,0 μm sein
und braucht die Störstellenkonzentration (die zweite Konzentration)
lediglich höher zu sein als jene von der ersten Driftschicht 2.
Durch ein derartiges Einstellen ist es möglich, den Widerstand
von der JFET-Region 15 in dem herzustellenden Feldeffekttransistor
zu reduzieren.
-
Ferner
kann in der zweiten Driftschicht 3 die erste Leitfähigkeitstyp-Störstelle
gleichförmig verteilt werden oder kann in der Umgebung
von der Schnittstelle mit der ersten Driftschicht 2 höher
verteilt werden oder kann eine Mehrfachschicht-Struktur, welche zwei
oder mehrere Schichten enthält, welche unterschiedliche
Störstellenkonzentrationen vom ersten Leitfähigkeitstyp
haben, bereitgestellt werden.
-
Als
Nächstes, wie in 3 gezeigt,
wird eine Fotolackmaske (nicht gezeigt) selektiv auf der zweiten
Driftschicht 3 mit Ausnahme zu ihrer Umgebung zum äußeren
Umfangsabschnitt durch die bestehende Fotolithografietechnik ausgebildet,
und wird dann eine Trockenätzung oder eine Nassätzung
durchgeführt. Die Region in der Umgebung von dem äußeren Umfangsabschnitt
von der zweiten Driftschicht 3 wird dadurch entfernt. In
der Umgebung des äußeren Umfangsabschnittes wird
die JTE-Region 8 vom zweiten Leitfähigkeitstyp
im späteren Schritt ausgebildet, und ist es durch ein Entfernen
von der zweiten Driftschicht 2 möglich, die Störstellenkonzentrationsverteilung
von der JTE-Region 8 zu bestimmen, ohne durch die zweite
Driftschicht 3 beeinflusst zu werden, welche eine relativ
höhere Störstellenkonzentration hat.
-
Ferner,
um das Element herzustellen, indem die Fotolithografietechnik auf
dem Substrat 1, welches aus Siliziumkarbid ausgebildet
ist, verwendet wird, ist es notwendig, eine Ausrichtungsmarkierung zur
Fotolithografie auf einer vorbestimmten Position von dem Substrat 1 auszubilden,
und ist es bevorzugt, dass diese Markierung ausgebildet werden sollte,
indem eine Ätztechnik verwendet wird. Mit anderen Worten,
wird es durch die Durchführung der obigen Ätzung
von der zweiten Driftschicht 3 in dem gleichen Ablauf wie
die Ausbildung von der Markierung, möglich, Zunahmen der
Anzahl von Herstellungs-Ablaufschritten und von Herstellungskosten
zu verhindern.
-
Ferner
wird in dem Endabschnitt von der ohne die Entfernung verbliebenen
zweiten Driftschicht 3, ein Schrittabschnitt 16 ausgebildet,
und wobei es bevorzugt ist, dass dieser Schrittabschnitt 16 eine
konische Form hat. Mit anderen Worten, wird um den Schrittabschnitt 16 herum
die Well-Region 4a kontinuierlich von dem Endabschnitt
von der zweiten Driftschicht 3 zu einem Abschnitt von der
ersten Driftschicht 2 unterhalb des Endabschnittes von
der zweiten Driftschicht 3 ausgebildet, indem die zweite
Störstellentyp-Störstelle (Ionen) in dem letzten
Schritt implantiert wird, wobei es mit der konischen Form von dem
Schrittabschnitt 16 möglich ist, eine behutsamere Verteilung
von der zweiten Leitfähigkeitstyp-Störstelle in
der Tiefenrichtung in dem Schrittabschnitt 16 zu erzielen.
Dies macht es möglich, eine Abnahme in der Durchschlagspannung
aufgrund der Elektrofeldkonzentration zu verhindern. Ferner ist
es durch die konische Form von dem Schrittabschnitt 16 möglich, die
Wahrscheinlichkeit der Ausbildung von einer Seitenwand um den Schrittabschnitt 16 herum
zu verringern, wenn die Epitaxie-Kanal-Region 10 und die Gate-Elektrode 11 in
dem letzten Schritt ausgebildet werden. Dies reduziert die Fehlfunktion
von dem Element.
-
Als
Nächstes werden, wie in 4 gezeigt, Fotolackmasken 20 selektiv
auf der ersten Driftschicht 2 und der zweiten Driftschicht 3 unter
Verwendung der bestehenden Fotolithografietechnik ausgebildet. Diese
Fotolackmaske 20 wird nicht in Regionen ausgebildet, welche
zu den Well-Regionen 4a und 4b werden. Dann werden
durch Implantation von der zweiten Leitfähigkeitstyp-Störstelle
(Ionen) von oberhalb der Fotolackmasken 20, die Well-Regionen 4a und 4b selektiv
in der ersten Driftschicht 2 und der zweiten Driftschicht 3 ausgebildet.
Die JFET-Region 15 wird dadurch in der zweiten Driftschicht 3 zwischen
den Well-Regionen 4a und 4b bereitgestellt.
-
Die
Innenimplantation wird derart durchgeführt, um die Well-Region 4a mit
einer derartigen Tiefe (beispielsweise 0,4 bis 1,5 μm)
bereitzustellen, um die zweite Driftschicht 3 zu durchdringen
und die erste Driftschicht 2 nicht zu durchdringen. Die
Konzentration (dritte Konzentration) von der zweiten Leitfähigkeitstyp-Störstelle,
welche in die Well-Regionen 4a und 4b zu implantieren
ist, wird höher bestimmt (beispielsweise 1 × 1017 bis 1 × 1019 cm–3) als die Konzentration von der
ersten Leitfähigkeitstyp-Störstelle in der zweiten
Driftschicht 3. Ferner ist es bevorzugt, dass die Well-Region 4a zu
der Außenseite von dem Schrittabschnitt 16 hin
erstreckt ist.
-
Als
Nächstes wird, wie in 5 gezeigt, ohne
ein Entfernen von den Fotolackmasken 20, die erste Leitfähigkeitstyp-Störstelle
(beispielsweise Stickstoffionen oder Phosphorionen) von einer Richtung
aus implantiert, welche um einen vorbestimmten Winkel mit Bezug
auf eine vertikale Richtung von dem Substrat 1 geneigt
ist, um selektiv die Erweiterungsregionen 9 in der ersten
Driftschicht 2 und der zweiten Driftschicht 3 auszubilden.
Durch das Selbstausrichtungsverfahren unter Verwendung der Fotolackmasken 20,
welche für die Ausbildung von den Well-Regionen 4 verwendet
werden, können die Erweiterungsregionen 9 mit
einer sehr guten Symmetrie mit Bezug auf die Well-Regionen 4 ausgebildet
werden. Daher ist es möglich, Widerstandsschwankungen in
dem Element zu unterdrücken, und eine Zunahme in den Herstellungskosten
zu verhindern, indem ein zusätzlicher Fotolithografieschritt
unnötig wird. Ferner kann die Erweiterungsregion 9 durch
die bestehende Fotolithografietechnik, nicht durch das Selbstausrichtungsverfahren,
ausgebildet werden.
-
Die
Erweiterungsregion 9 ist mit einer derartigen Tiefe ausgebildet,
dass sie die JFET-Region 15 und die Well-Regionen 4a und 4b in
vertikaler Richtung nicht durchdringt (mit anderen Worten, ist sie schmaler
als die JFET-Region 15 und die Well-Regionen 4a und 4b),
und ist mit einer derartigen Breite ausgebildet, um zu verhindern,
dass sie mit der angrenzenden in Kontakt kommt, wobei die JFET-Region 15 in
der Querrichtung dazwischengelegt ist. Mit anderen Worten, wenn
die Erweiterungsregion 9 die zweite Driftschicht 3 durchdringt
und mit der ersten Driftschicht 2 in Kontakt tritt, gibt
es eine Möglichkeit der Erhöhung eines Leckstroms
des Transistors oder der Verringerung von der Durchschlagspannung,
und wenn die angrenzenden Erweiterungsregionen 9 miteinander
in Kontakt stehen, ist es wahrscheinlicher, dass ein hohes Elektrofeld über
den Gate-Isolationsfilm 13 angelegt ist, und dies bewirkt
eine Möglichkeit der Verringerung von der Durchschlagspannung
des Transistors und Reduktion der Zuverlässigkeit des Gate-Isolationsfilms 13,
jedoch ist es durch ein derartiges Ausbilden von der Erweiterungsregion 9,
so dass sie die obige Tiefe und Breite hat, möglich, eine solche
Reduktion der Zuverlässigkeit zu verhindern.
-
Ferner
wird die Konzentration (vierte Konzentration) von der ersten Leitfähigkeitstyp-Störstelle,
welche in die Erweiterungsregion 9 zu implantieren ist,
höher eingestellt als die Konzentration von der ersten
Leitfähigkeitstyp-Störstelle, welche in die zweite
Driftschicht 3 zu implantieren ist, und nicht höher
als die Konzentration (dritte Konzentration) von der zweiten Leitfähigkeitstyp-Störstelle
in den Well-Regionen 4a und 4b (beispielsweise
5 × 1016 bis 9 × 1018 cm–3).
Durch ein derartiges Einstellen der Störstellenkonzentration
wird es möglich, den Widerstand in der JFET-Region 15 zu
verringern.
-
Als
Nächstes werden, wie in 6 gezeigt, die
Source-Region 5 des ersten Leitfähigkeitstyps, die
Well-Kontakt-Region 6 des zweiten Leitfähigkeitstyps,
die JTE-Region 8 des zweiten Leitfähigkeitstyps
und die Feld-Stopper-Region 7 des ersten Leitfähigkeitstyps
unter Verwendung der bestehenden Fotolithografietechnik und der
Ionen-Implantationstechnik ausgebildet. Die JTE-Region 8 wird
derart ausgebildet, dass sie in einer Region außerhalb
der Well-Region 4a in der ersten Driftschicht 2,
oberhalb welcher die zweite Driftschicht 3 entfernt ist,
zu der Well-Region 4a angrenzt. Die Feld-Stopper-Region 7 ist
derart von der JTE-Region 8 entfernt ausgebildet, dass
sie in der Region außerhalb der Well-Region 4a in
der ersten Driftschicht 2, oberhalb welcher die zweite
Driftschicht 3 entfernt ist, mit dem äußeren Umfangsabschnitt
in Kontakt tritt.
-
Die
Source-Region 5 ist mit einer derartigen Tiefe ausgebildet,
dass sie die Well-Region 4b nicht durchdringt (beispielsweise
10 nm bis 0,5 μm). Die Konzentration von der ersten Leitfähigkeitstyp-Störstelle
in der Source-Region 5 ist höher eingestellt als die
Konzentration von der zweiten Leitfähigkeitstyp-Störstelle
in den Well-Regionen 4a und 4b (beispielsweise
1 × 1018 bis 1 × 1021 cm–3).
-
Als
Nächstes wird nach einem Reinigen des Substrats 1 eine
Wärmeübertragung auf dem Substrat 1 durch
eine Wärmeübertragungseinrichtung bei einer hohen
Temperatur von beispielsweise 1.400 bis 1.800°C für
beispielsweise 30 Sekunden bis 1 Stunde durchgeführt, um
die implantierten Ionen elektrisch zu aktivieren. Danach werden
eine Ausbildung der Epitaxie-Kanal-Region 10, Ausbildung
des Gate-Isolationsfilms 13, Ausbildung der Gate-Elektrode 11,
Ablagerung eines Zwischenschicht-Isolationsfilms, Ausbildung der
Source-Elektrode 12, Ausbildung der Drain-Elektrode 14 und
Ausbildung eines Schutzfilms, usw. durch bestehende Verfahren sequenziell
durchgeführt. Dies vollendet die in 1 gezeigte
Halbleitervorrichtung.
-
Ferner,
wie in 1 gezeigt, obwohl die Epitaxie-Kanal-Regionen 10 auf
Teilen von der Well-Region 4b und der Source-Region 5,
der Erweiterungs-Region 9 und der JFET-Region 15 ausgebildet sind,
wobei sie eine Dicke von ungefähr 10 bis 1.000 nm haben,
kann die Epitaxie-Kanal-Region 10 nicht ausgebildet werden.
-
Somit
wird bei der Halbleitervorrichtung und dem Verfahren zum Herstellen
dergleichen von der ersten bevorzugten Ausführungsform,
die zweite Driftschicht 3, deren Störstellenkonzentration
höher ist als jene von der ersten Driftschicht 2,
auf der ersten Driftschicht 2 ausgebildet, und wird die
JTE-Region 8 in der zweiten Driftschicht 3 ausgebildet.
Daher ist es möglich, den Widerstand in der JTE-Region 8 zu
reduzieren.
-
Ferner,
da die Region in der Umgebung des äußeren Umfangsabschnittes
von der zweiten Driftschicht 3 entfernt ist, ist es möglich,
die Störstellenkonzentrationsverteilung von der JTE-Region 8 geeigneterweise
zu bestimmen, ohne durch die zweite Driftschicht 3 beeinflusst
zu werden.
-
Ferner
ist es, da die Erweiterungsregion 9, deren Störstellenkonzentration
höher ist als jene von der zweiten Driftschicht 3,
derart ausgebildet ist, dass sie an die JTE-Region 8 angrenzt,
möglich, den Widerstand in der JTE-Region 8 zu
reduzieren.
-
(Die zweite bevorzugte Ausführungsform)
-
In
der Halbleitervorrichtung von der ersten bevorzugten Ausführungsform
werden die Well-Regionen 4 ausgebildet, indem die zweite
Leitfähigkeitstyp-Störstelle von der dritten Konzentration,
welche höher als die Konzentration von der zweiten Driftschicht 3 ist,
implantiert wird. Indem die Störstellenkonzentrationsverteilungen
von den Well-Regionen 4 und der zweiten Driftschicht 3 gemäß ihrer
Tiefen geändert werden, wird es möglich, den Typ
des Feldeffekttransistors zu ändern.
-
7 bis 9 sind
Kurvenverläufe, welche jeweils die Störstellenkonzentrationsverteilung
in der Tiefenrichtung von der Well-Region 4b in der Halbleitervorrichtung
von 1 anzeigen. In der Well-Region 4b wird
eine Kanalregion in der Umgebung von einer Oberfläche von
einer Region, in welcher weder die Source-Region 5 noch
die Well-Kontakt-Region 6 angeordnet ist (das heißt
eine Region zwischen der Source-Region 5 und der Erweiterungs-Region 9) ausgebildet,
und wird der Typ des Feldeffekttransistors gemäß den
Eigenschaften von dieser Kanalregion geändert. 7 entspricht
einem Speicher-Feldeffekttransistor 8, 8 entspricht
einem invertierten Feldeffekttransistor und 9 entspricht
einem eingegrabenen Feldeffekttransistor.
-
10 bis 12 sind
Schnittansichten, welche vergrößerte Aufbauten
von 1, entsprechend den 7 bis 9,
anzeigen, und speziell jeweilige Aufbauten von einem Speicher-Feldeffekttransistor 31,
einem invertierten Feldeffekttransistor 32 und einem eingegrabenen
Feldeffekttransistor 33 anzeigen. In 10 bis 12 sind
jeweils eine Speicher-Kanal-Region 41, eine invertierte
Kanal-Region 42 und eine eingegrabene Kanal-Region 43 angezeigt,
welche in der Well-Region 4b zwischen der Source-Region 5 und
der Erweiterungs-Region 9 in der Halbleitervorrichtung
von 1 ausgebildet sind.
-
In
jeder der 7 bis 9 entspricht
die horizontale Achse der Tiefe von der Well-Region 4b (mit
Bezug auf eine Oberfläche von der Well-Region 4b),
und entspricht die vertikale Achse der Störstellenkonzentration.
Ferner ist die Konzentration von der ersten Leitfähigkeitstyp-Störstelle
in der ersten Driftschicht 2 und der zweiten Driftschicht 3 durch eine
durchgängige Linie angezeigt, und ist die Konzentration
von der zweiten Leitfähigkeitstyp-Störstelle,
welche zu implantieren ist, um die Well-Region 4 auszubilden,
durch eine dicke Linie angezeigt. Mit anderen Worten, wird der Leitfähigkeitstyp
von der Well-Region 4b durch die Differenz zwischen ihnen bestimmt.
-
Obwohl
die durchgängige Linie jenen Fall anzeigt, bei welchem
die Störstellenkonzentration in der ersten Driftschicht 2 und
der zweiten Driftschicht 3 unabhängig von der
Tiefe gleichförmig ist, und sich unstetig an der Schnittstelle ändert,
ist die Änderung von der Störstellenkonzentration
nicht auf diesen Fall beschränkt, sondern kann sich beispielsweise
die Störstellenkonzentration von der zweiten Driftschicht 3 gemäß der
Tiefe ändern, wie durch eine einpunktierte gestrichelte
Linie oder eine zweipunktierte gestrichelte Linie angezeigt. Mit
anderen Worten kann es einen Fall geben, wie durch die einpunktierte
gestrichelte Linie angezeigt, bei welchem die Störstellenkonzentration
von der zweiten Driftschicht 3 niedriger wird, wenn sie
tiefer wird, und kontinuierlich mit jener von der ersten Driftschicht 2 an
der Schnittstelle übereinstimmt, oder kann es weiteren
Fall geben, welcher durch die zweipunktierte gestrichelte Linie angezeigt
ist, bei welchem die Störstellenkonzentration von der zweiten
Driftschicht 3 höher wird, wenn sie tiefer wird,
und sich an der Schnittstelle unstetig ändert.
-
In
jeder aus den 7 bis 9 ist an
der Tiefe, welche der Schnittstelle zwischen der ersten Driftschicht 2 und
der zweiten Driftschicht 3 entspricht, die Konzentration
von der Störstelle, welche in die Well-Region 4 zu
implantieren ist, höher als die Störstellenkonzentration
von der ersten Driftschicht 2 und der zweiten Driftschicht 3.
-
In 7,
da die Konzentration von der Störstelle, welche in die
Well-Region 4b zu implantieren ist, niedriger ist als die
Störstellenkonzentration von der zweiten Driftschicht 3 an
der Oberfläche von der Well-Region 4b, hat die
Kanal-Region 41 den ersten Leitfähigkeitstyp.
-
In 8 und 9,
da die Konzentration von der Störstelle, welche in die
Well-Region 4b zu implantieren ist, höher ist
als die Störstellenkonzentration von der zweiten Driftschicht 3 an
der Oberfläche von der Well-Region 4b, hat der
Kanal (Region 42 und Region 44) den zweiten Leitfähigkeitstyp.
Die Störstellenkonzentration von der Well-Region 4b braucht
lediglich im Bereich von 1 × 1015 bis
1 × 1017 cm–3 zu
sein. In 8, da die Störstellenkonzentration
von der zweiten Driftschicht 3 bei der gesamten Tiefe niedriger
ist als die Konzentration von der Störstelle, welche in
die Well-Region 4 zu implantieren ist, hat die zweite Driftschicht 3 bei
der gesamten Tiefe den zweiten Leitfähigkeitstyp. Andererseits,
in 9, da die Störstellenkonzentration von
der zweiten Driftschicht 3 bei einer bestimmten Tiefe höher
ist als die Konzentration von der Störstelle, welche in
die Well-Region 4 zu implantieren ist, hat die zweite Driftschicht 3 teilweise
den ersten Leitfähigkeitstyp.
-
Der
Feldeffekttransistor 31 von 10 hat die
Speicher-Kanal-Region 41 in der Umgebung von der Oberfläche
von der Well-Region 4b in der zweiten Driftschicht 3.
Da die Konzentration von der Störstelle, welche in die
Well-Region 4b zu implantieren ist, niedriger ist als die
Störstellenkonzentration von der zweiten Driftschicht 3 an
der Oberfläche von der Well-Region 4b, hat die
Kanal-Region 41 den ersten Leitfähigkeitstyp.
-
Der
Feldeffekttransistor 32 von 11 hat die
invertierte Kanal-Region 42 in der Umgebung von der Oberfläche
von der Well-Region 4b in der zweiten Driftschicht 3.
Da die Konzentration von der Störstelle, welche in die
Well-Region 4b zu implantieren ist, höher ist
als die Störstellenkonzentration von der zweiten Driftschicht 3 an
der Oberfläche von der Well-Region 4b, hat die
Kanal-Region 42 den zweiten Leitfähigkeitstyp.
-
Der
Feldeffekttransistor 33 von 12 hat eine
Region 44 in der Umgebung von der Oberfläche von
der Well-Region 4b in der zweiten Driftschicht 3 und
hat die eingegrabene Kanal-Region 43 unterhalb von der
Region 44. Da die Konzentration von der Störstelle,
welche in die Well-Region 4b zu implantieren ist, höher
ist als die Störstellenkonzentration von der zweiten Driftschicht 3 an
der Oberfläche von der Well-Region 4b und niedriger
ist als die Störstellenkonzentration von der zweiten Driftschicht 3 in
einem etwas tieferen Abschnitt von der Oberfläche, hat
die Region 44 den zweiten Leitfähigkeitstyp und
hat die Kanal-Region 43 den ersten Leitfähigkeitstyp.
-
Somit
wird bei der Halbleitervorrichtung und dem Verfahren zum Herstellen
dergleichen von der zweiten bevorzugten Ausführungsform,
indem die Störstellenkonzentrationsverteilungen von der Well-Region 4b und
der zweiten Driftschicht 3 gemäß der
Tiefe geändert werden, der Kanalaufbau (Transistoraufbau)
geändert, um den Schwellwert und den EIN-Widerstand zu ändern.
Daher wird es möglich, verschiedene Feldeffekttransistoren
gemäß den Anwendungen einfach herzustellen, ohne
einen jeglichen bestimmten Ablauf hinzuzufügen.
-
Ferner
wird es bei dem Feldeffekttransistor 31 von 10 und
dem Feldeffekttransistor 32 von 12, da
die Leitfähigkeitstypen in der Umgebung von der Oberfläche
von der Well-Region 4b invertiert sind, möglich,
die Kanalmobilität zu erhöhen und den EIN-Widerstand
zu verringern.
-
Ferner
wird es, da der Feldeffekttransistor 31 von 10 den
ersten Leitfähigkeitstyp in der Umgebung von der Oberfläche
von der Well-Region 4b hat, möglich, die Durchschlagspannung
zu reduzieren.
-
Obwohl
die Erfindung detailliert angezeigt und beschrieben wurde, ist die
vorhergehende Beschreibung in allen Aspekten darstellhaft und nicht beschränkend.
Es ist daher verständlich, dass zahlreiche Modifikationen
und Variationen, welche nicht angezeigt sind, erdacht werden können,
ohne vom Umfang von der Erfindung abzuweichen.
-
Zusammenfassung
-
Die
vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung
und ein Verfahren zum Herstellen dergleichen, und es ist eine Aufgabe
von der vorliegenden Erfindung, eine Störstellenkonzentrationsverteilung
von einer Feldentlastungsregion geeigneterweise zu bestimmen und
einen EIN-Widerstand zu reduzieren.
-
Um
die obige Aufgabe zu lösen, enthält die Halbleitervorrichtung
ein Substrat (1), eine erste Driftschicht (2),
eine zweite Driftschicht (3), eine erste Well-Region (4a)
und eine zweite Well-Region (4b) und eine Stromsteuerregion
(15) und eine Feldentlastungsregion (8). Die erste
Well-Region (4a) ist kontinuierlich von einem Endabschnitt
angrenzend zu der Umgebung von dem äußeren Umfangsabschnitt
von der zweiten Driftschicht (3) zu einem Abschnitt von
der der ersten Driftschicht (2) unterhalb der Umgebung
von dem äußeren Umfangsabschnitt angeordnet. Die
Feldentlastungsregion (8) ist derart in der ersten Driftschicht
(2) angeordnet, so dass sie an der ersten Well-Region (4a)
angrenzt.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- - JP 2000-286415 [0004]
- - JP 2005-5578 [0004]