DE102012220166A1 - IGBT mit vertikalen Gräben und Verfahren zu seiner Herstellung - Google Patents

IGBT mit vertikalen Gräben und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102012220166A1
DE102012220166A1 DE102012220166A DE102012220166A DE102012220166A1 DE 102012220166 A1 DE102012220166 A1 DE 102012220166A1 DE 102012220166 A DE102012220166 A DE 102012220166A DE 102012220166 A DE102012220166 A DE 102012220166A DE 102012220166 A1 DE102012220166 A1 DE 102012220166A1
Authority
DE
Germany
Prior art keywords
layer
igbt
conductivity type
polysilicon
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012220166A
Other languages
English (en)
Other versions
DE102012220166B4 (de
Inventor
Hidenori Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012220166A1 publication Critical patent/DE102012220166A1/de
Application granted granted Critical
Publication of DE102012220166B4 publication Critical patent/DE102012220166B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung eines IGBT mit vertikalen Gräben enthält: Ausbilden einer Körperschicht (3) eines zweiten Leitungstyps auf einem Halbleitersubstrat (1) eines ersten Leitungstyps; Ausbilden eines Grabens, der durch die Körperschicht (3) geht; Ausbilden eines Graben-Gates (4) in dem Graben über eine Gate-Isolierlage (5); Ausbilden einer Polysiliciumlage (16, 20), die Störstellen eines ersten Leitungstyps enthält, auf der Körperschicht (3); Diffundieren der Störstellen aus der Polysiliciumlage (16, 20) in die Körperschicht (3) zum Ausbilden einer Emitterschicht (6, 7) eines ersten Leitungstyps auf der Körperschicht (3); und Ausbilden einer Kollektorschicht (13) eines zweiten Leitungstyps auf einer unteren Oberfläche des Halbleitersubstrats (1).

Description

  • Die Erfindung betrifft das Gebiet der Isolierschicht-Bipolartransistoren und insbesondere einen IGBT (Isolierschicht-Bipolartransistor) mit vertikalen Gräben und ein Verfahren zu seiner Herstellung.
  • Herkömmlich wird die Emitterschicht eines IGBT mit vertikalen Gräben durch Störstelleninjektion und Wärmebehandlung ausgebildet. Zur Miniaturisierung der Zellenstruktur eines IGBT mit vertikalen Gräben muss die Kontaktstruktur Plugs verwenden. Allerdings wird ein Kontakt-Plug über ein dünnes Barrierenmetall mit der Halbleiterschicht kontaktiert.
  • In horizontalen Transistoren ist die Ausbildung einer Diffusionsschicht durch Störstellendiffusion aus Polysilicium oder durch die Bereitstellung einer Polysiliciumlage zwischen einer Halbleiterschicht und einem Kontakt-Plug vorgeschlagen worden (siehe z. B. JP8-97226 , JP9-246493 und JP9-92628 ).
  • Der RBSOA (sichere Sperrspannungsbetriebsbereich) repräsentiert den Bereich für zerstörungsfreien Betrieb der Spannung zwischen dem Kollektor und dem Emitter und des Kollektorstroms, der das Ausschalten des IGBT begleitet, wobei die zerstörungsfreie Leistungsfähigkeit für die Sperrspannung hoch ist, wenn dieser Bereich breit ist. Somit ist die Verbesserung von RBSOA-Fähigkeiten erwünscht.
  • Wegen der Störstelleninjektion und der Wärmebehandlung kann die Emitterschicht nicht flach ausgebildet werden. Falls die Breite der Emitterschicht stärker als ihre Tiefe miniaturisiert wird, wird die Emitterschicht kugelförmig und kann kein Übergang mit stabilen Dimensionen und Eigenschaften mehr ausgebildet werden. Insbesondere ist die Zellenstruktur (der Zellenabstand) in dem IGBT mit vertikalen Gräben miniaturisiert und sammeln sich Löcher direkt unter der Emitterschicht an, während die Sperrspannung den IGBT unterbricht, wenn die Emitterschicht nicht ebenfalls miniaturisiert ist. Wenn der NPN-Transistor eingeschaltet wird, beginnt eine Latch-up-Operation. Außerdem nehmen Defekte in dem Si-Substrat zu und nimmt der Leckstrom zu, wenn die mechanische Spannung unten in dem Kontakt-Plug konzentriert ist. Im Ergebnis gab es ein Problem der Verschlechterung der RBSOA-Fähigkeit.
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen IGBT mit vertikalen Gräben, dessen RBSOA-Fähigkeit verbessert sein kann, und ein Verfahren zu seiner Herstellung zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines IGBT mit vertikalen Gräben nach Anspruch 1 bzw. durch einen IGBT mit vertikalen Gräben gemäß Anspruch 9.
  • Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß der Erfindung enthält ein Verfahren zur Herstellung eines IGBT mit vertikalen Gräben: Ausbilden einer Körperschicht eines zweiten Leitungstyps auf einem Halbleitersubstrat eines ersten Leitungstyps; Ausbilden eines Grabens, der durch die Körperschicht geht; Ausbilden eines Graben-Gates in dem Graben über einer Gate-Isolierlage; Ausbilden einer Polysiliciumlage, die Störstellen eines ersten Leitungstyps enthält, auf der Körperschicht; Diffundieren der Störstellen aus der Polysiliciumlage in die Körperschicht zum Ausbilden einer Emitterschicht eines ersten Leitungstyps auf der Körperschicht; und Ausbilden einer Kollektorschicht eines zweiten Leitungstyps auf einer unteren Oberfläche des Halbleitersubstrats.
  • Die Erfindung ermöglicht es, die RBSOA-Fähigkeit zu verbessern.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine perspektivische Ansicht eines IGBT mit vertikalen Gräben in Übereinstimmung mit der ersten Ausführungsform der Erfindung;
  • 2 eine Schnittansicht längs der Linie A-A' in 1;
  • 3–9 Schnittansichten des Verfahrens zur Herstellung des IGBT mit vertikalen Gräben in Übereinstimmung mit der ersten Ausführungsform der Erfindung;
  • 10 eine Schnittansicht des Verfahrens zur Herstellung eines Graben-IGBT in Übereinstimmung mit dem Vergleichsbeispiel;
  • 11 eine Schnittansicht zur Beschreibung des Betriebs des Graben-IGBT in Übereinstimmung mit dem Vergleichsbeispiel;
  • 12 eine perspektivische Ansicht eines Beispiels für die Formänderung des IGBT mit vertikalen Gräben in Übereinstimmung mit der ersten Ausführungsform der Erfindung;
  • 13 eine Schnittansicht längs der Linie A-A' in 12;
  • 14 eine perspektivische Ansicht des IGBT mit vertikalen Gräben in Übereinstimmung mit der zweiten Ausführungsform der Erfindung; und
  • 15 eine Schnittansicht längs der Linie A-A' in 14.
  • Anhand der Zeichnungen werden ein IGBT mit vertikalen Gräben und ein Verfahren zu seiner Herstellung in Übereinstimmung mit den Ausführungsformen der Erfindung beschrieben. Dieselben Komponenten sind mit denselben Symbolen bezeichnet und ihre wiederholte Beschreibung kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine perspektivische Ansicht eines IGBT mit vertikalen Gräben in Übereinstimmung mit der ersten Ausführungsform der Erfindung. 2 ist eine Schnittansicht längs der Linie A-A in 1. Auf dem n–-Si-Substrat 1 sind aufeinander folgend eine n-Ladungsansammlungsschicht 2 und eine p-Körperschicht 3 bereitgestellt. In Gräben, die durch die p-Körperschicht 3 gehen, sind über Gate-Isolierlagen 5 Graben-Gates 4 bereitgestellt. Die Graben-Gates 4 sind in der Draufsicht in Streifen bereitgestellt.
  • Auf einer p-Körperschicht 3 sind eine n-Emitterschicht 6 und eine p+-Diffusionsschicht 8 bereitgestellt. In der Draufsicht sind die n-Emitterschicht 6 und die p+-Diffusionsschicht 8 abwechselnd zwischen benachbarten Graben-Gates 4 in Längsrichtung der Graben-Gates 4 angeordnet.
  • Die Graben-Gates 4 sind mit einer Zwischenschicht-Isolierlage 9 beschichtet. Auf der Zwischenschicht-Isolierlage 9 ist eine Emitterelektrode 10 bereitgestellt. Durch die Zwischenschicht-Isolierlage 9 gehen Kontakt-Plugs 11, die die p-Körperschicht 3 und die n-Emitterschicht 6 und die Emitterelektrode 10 verbinden. In der Draufsicht sind die Kontakt-Plugs 11 parallel zu den Graben-Gates 4 angeordnet. Auf der unteren Oberfläche des n–-Si-Substrats 1 sind der Reihe nach eine n-Pufferschicht 12 und eine p-Kollektorschicht 13 bereitgestellt. Mit der p-Kollektorschicht 13 ist eine Kollektorelektrode 14 verbunden.
  • Nachfolgend wird ein Verfahren zur Herstellung des oben beschriebenen IGBT beschrieben. 3 bis 9 sind Schnittansichten des Verfahrens zur Herstellung des IGBT mit vertikalen Gräben in Übereinstimmung mit der ersten Ausführungsform der Erfindung.
  • Wie in 3 gezeigt ist, werden auf dem n–-Si-Substrat 1 zunächst aufeinander folgend eine n-Ladungsansammlungsschicht 2 und eine p-Körperschicht 3 ausgebildet. Es wird ein Graben ausgebildet, der durch die p-Körperschicht 3 geht, und in dem Graben werden über die Gate-Isolierlage 5 Graben-Gates 4 ausgebildet. In einer Oxidlage 15 mit einer Lagendicke von 500 bis 2000 Å, die auf der p-Körperschicht 3 abgelagert wird, wird eine Öffnung (ein Muster der Emitterschicht) ausgebildet. Auf der Oxidlage 15 wird eine Polysiliciumlage 16 (dotiertes Polysilicium oder P/As injiziertes Polysilicium) mit einer Lagendicke von 500 bis 5000 Å ausgebildet, die n-Störstellen enthält, und die p-Körperschicht 3 wird durch die Öffnung freigelegt.
  • Wie in 4 gezeigt ist, wird nachfolgend auf der Polysiliciumlage 16 in dem Gebiet, in dem die n-Emitterschicht 6 ausgebildet wird, unter Verwendung eines Photogravürenprozesses eine Resistlage 17 ausgebildet. Die Polysiliciumlage 16 wird unter Verwendung der Resistlage 17 als Maske dem Ätzen (Mustern) ausgesetzt. Wie in 5 gezeigt ist, werden daraufhin in die p-Körperschicht 3 unter Verwendung der Resistmaske 17 als Maske selbstjustierend p-Störstellen injiziert.
  • Wie in 6 bis 8 gezeigt ist, wird nachfolgend eine Wärmebehandlung ausgeführt, um n-Störstellen aus der Polysiliciumlage 16 in die p-Körperschicht 3 diffundieren zu lassen, um auf der p-Körperschicht 3 eine n-Emitterschicht 6 auszubilden. Daraufhin wird auf dem Gebiet der p-Körperschicht 3, in das die p-Störstellen implantiert worden sind, eine p+-Diffusionsschicht 8 ausgebildet. 6 ist eine Schnittansicht in Längsrichtung des Grabens. 7 ist eine Schnittansicht in vertikaler Richtung des Grabens in der n-Emitterschicht 6. 8 ist eine Schnittansicht in vertikaler Richtung des Grabens in der p+-Diffusionsschicht 8. Die n-Emitterschicht 6 kann dadurch ausgebildet werden, dass vor dem Mustern der Polysiliciumlage 16 eine Wärmebehandlung ausgeführt wird.
  • Da die Diffusion von Störstellen von der Korngrenze der Polysiliciumlage 16 dominiert, wird hier die Korngrenze der Polysiliciumlage 16, wie in 9 gezeigt ist, kleiner als die Breite der n-Emitterschicht 6 hergestellt. Dadurch werden die Konzentration und die Tiefe der n-Emitterschicht 6 stabil. Außerdem wird zwischen der p-Körperschicht 3 und der Polysiliciumlage 16 eine natürliche Oxidlage 18 ausgebildet. Dadurch kann die Tiefe der n-Emitterschicht 6 gesteuert werden.
  • Anschließend werden auf der unteren Oberfläche des n–-Si-Substrats 1 eine n-Pufferschicht, eine p-Kollektorschicht 13 und eine Kollektorelektrode 14 ausgebildet. Durch die oben beschriebenen Prozesse wird der IGBT mit vertikalen Gräben in Übereinstimmung mit der vorliegenden Ausführungsform hergestellt.
  • Nachfolgend wird die Wirkung der vorliegenden Ausführungsform im Vergleich zu der eines Vergleichsbeispiels beschrieben. 10 ist eine Schnittansicht des Verfahrens zur Herstellung eines Graben-IGBT in Übereinstimmung mit dem Vergleichsbeispiel. 11 ist eine Schnittansicht zur Beschreibung des Betriebs des Graben-IGBT in Übereinstimmung mit dem Vergleichsbeispiel. Da die n+-Emitterschicht 19 in dem Vergleichsbeispiel durch die Implantation von Störstellen und durch die Wärmebehandlung ausgebildet wird, kann die n+-Emitterschicht 19 nicht flach ausgebildet werden. Somit werden während der Sperrspannungsunterbrechung des IGBT Löcher direkt unter der n+-Emitterschicht 19 gespeichert, wobei die Latch-up-Operation beginnt, wenn der NPN-Transistor eingeschaltet wird.
  • Dagegen kann in der vorliegenden Ausführungsform durch die Diffusion von Störstellen aus der Polysiliciumlage 16 eine sehr flache und dünne n-Emitterschicht 6 ausgebildet werden. Somit sammeln sich während der Sperrspannungsunterbrechung des IGBT keine Löcher direkt unter der n-Emitterschicht 6 an, wobei die Probleme des Latch-up, wenn der NPN-Transistor ausgeschaltet wird, nicht auftreten. Dadurch kann die RBSOA-Fähigkeit verbessert werden.
  • Darüber hinaus kann dadurch, dass die n-Emitterschicht 6 und die p+-Diffusionsschicht 8 selbstjustierend ausgebildet werden, die Überlagerung beider mit einem hohen Grad an Genauigkeit ausgebildet werden. Dadurch wird die Schwankung bei der Verbindung beider geringer, nimmt die Stromschwankung ab und kann die RBSOA-Fähigkeit stabilisiert werden.
  • 12 ist eine perspektivische Ansicht eines Beispiels für die Formänderung des IGBT mit vertikalen Gräben in Übereinstimmung mit der ersten Ausführungsform der Erfindung. 13 ist eine Schnittansicht längs der Linie A-A' in 12. In diesem Beispiel für eine Formänderung ist die Emitterschicht in eine n-Emitterschicht 6 und in eine n+-Emitterschicht 7 geteilt. Die n-Emitterschicht 6 ist eine echte Emitterschicht, die in der Nähe des Graben-Gates 4 ausgebildet ist, während die n+-Emitterschicht 7 eine äußere Emitterschicht ist, die dazu dient, die echte Emitterschicht herauszuführen. Auch in diesem Fall kann die Wirkung der ersten Ausführungsform erhalten werden. Außerdem kann der MOS (Metalloxidhalbleiter) einzeln gesteuert werden, falls die n-Emitterschicht 6 und die n+-Emitterschicht 7 durch Diffusion von Störstellen aus der Polysiliciumlage getrennt ausgebildet werden.
  • Zweite Ausführungsform
  • 14 ist eine perspektivische Ansicht des IGBT mit vertikalen Gräben in Übereinstimmung mit der zweiten Ausführungsform der Erfindung. 15 ist eine Schnittansicht längs der Linie A-A' in 14. Zwischen der p-Körperschicht 3 bzw. der n-Emitterschicht 6 und einem Kontakt-Plug 11 ist eine Polysiliciumlage 20 mit einer Lagendicke von 500 bis 5000 Å bereitgestellt.
  • Durch diese Polysiliciumlage 20 kann die mechanische Spannung durch das Graben-Gate 4 und durch den Kontakt-Plug 11 in feinen Zellen verringert werden. Dadurch kann die Zunahme der Defekte in dem Si-Substrat unterdrückt werden. Im Ergebnis kann die RBSOA-Fähigkeit verbessert werden, da der Leckstrom in die Verbindung verringert wird.
  • Außerdem ist in der ersten und in der zweiten Ausführungsform vorteilhaft, dass die Polysiliciumlagen 16 und 20 gleichzeitig zusammen mit dem Polysilicium ausgebildet werden, um gemeinsam das Graben-Gate 4, das Polysilicium zum Bilden der Elektrode 21 des Poly-Poly-Kondensators und einen Polysiliciumwiderstand 22 zu bilden. Dadurch kann die Anzahl der Prozesse verringert werden.
  • Darüber hinaus ist der IGBT mit vertikalen Gräben nicht darauf beschränkt, aus Silicium ausgebildet zu werden, sondern kann aus einem Halbleiter mit breiter Bandlücke ausgebildet werden, der gegenüber Silicium eine größere Bandlücke besitzt. Halbleiter mit breiter Bandlücke enthalten z. B. Siliciumcarbid, mit Galliumnitrid verwandte Materialien oder Diamant. Da IGBTs mit vertikalen Gräben, die aus solchen Halbleitern mit breiter Bandlücke ausgebildet werden, hohe Durchbruchkennlinien oder hohe zulässige Stromdichten aufweisen, können sie verkleinert werden. Unter Verwendung solcher verkleinerter Elemente können Halbleitermodule, die diese Elemente enthalten, ebenfalls verkleinert werden. Da die Wärmebeständigkeit der Elemente hoch ist, können die Wärmeableitrippen in Wärmesenken ebenfalls verkleinert werden und kann von der Wasserkühlung zur Luftkühlung übergegangen werden und können Halbleitermodule weiter verkleinert werden. Da der Leistungsverlust durch die Elemente niedrig ist und der Wirkungsgrad hoch ist, kann darüber hinaus der Wirkungsgrad von Halbleitermodulen erhöht werden.
  • Die gesamte Offenbarung der JP2012-052580 einschließlich Beschreibung, Ansprüchen, Zeichnungen und Zusammenfassung, auf der die Priorität der vorliegenden Anmeldung beruht, ist hier in ihrer Gesamtheit durch Literaturhinweis eingefügt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 8-97226 [0003]
    • JP 9-246493 [0003]
    • JP 9-92628 [0003]
    • JP 2012-052580 [0039]

Claims (9)

  1. Verfahren zur Herstellung eines IGBT mit vertikalen Gräben, wobei das Verfahren umfasst: Ausbilden einer Körperschicht (3) eines zweiten Leitungstyps auf einem Halbleitersubstrat (1) eines ersten Leitungstyps; Ausbilden eines Grabens, der durch die Körperschicht (3) geht; Ausbilden eines Graben-Gates (4) in dem Graben über einer Gate-Isolierlage (5); Ausbilden einer Polysiliciumlage (16, 20), die Störstellen eines ersten Leitungstyps enthält, auf der Körperschicht (3); Diffundieren der Störstellen aus der Polysiliciumlage (16, 20) in die Körperschicht (3) zum Ausbilden einer Emitterschicht (6, 7) eines ersten Leitungstyps auf der Körperschicht (3); und Ausbilden einer Kollektorschicht (13) eines zweiten Leitungstyps auf einer unteren Oberfläche des Halbleitersubstrats (1).
  2. Verfahren zur Herstellung eines IGBT mit vertikalen Graben nach Anspruch 1, gekennzeichnet durch: Ausbilden einer Resistlage (17) auf der Polysiliciumlage (16, 20) in einem Gebiet, in dem die Emitterschicht (6, 7) ausgebildet wird; Ätzen der Polysiliciumlage (16, 20) unter Verwendung der Resistlage (17) als Maske; Injizieren von Störstellen eines zweiten Leitungstyps in die Körperschicht (3) unter Verwendung der Resistlage (17) als Maske nach dem Ätzen der Polysiliciumlage (16, 20); und Ausführen einer Wärmebehandlung zum Ausbilden einer Diffusionsschicht (8) eines zweiten Leitungstyps auf einem Gebiet der Körperschicht (3), in das die Störstellen eines zweiten Leitungstyps implantiert worden sind.
  3. Verfahren zur Herstellung eines IGBT mit vertikalen Gräben nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Korngröße der Polysiliciumlage (16, 20) kleiner als eine Breite der Emitterschicht (6, 7) ist.
  4. Verfahren zur Herstellung eines IGBT mit vertikalen Gräben nach einem der Ansprüche 1 oder 3, dadurch gekennzeichnet, dass zwischen der Körperschicht (3) und der Polysiliciumlage (16, 20) eine natürliche Oxidlage (18) ausgebildet wird.
  5. Verfahren zur Herstellung eines IGBT mit vertikalen Gräben nach einem der Ansprüche 1 oder 4, dadurch gekennzeichnet, dass die Polysiliciumlage (16, 20) gleichzeitig gemeinsam mit einem Polysilicium ausgebildet wird, das das Graben-Gate (4) bildet.
  6. Verfahren zur Herstellung eines IGBT mit vertikalen Gräben nach einem der Ansprüche 1 oder 5, dadurch gekennzeichnet, dass die Polysiliciumlage (16, 20) gleichzeitig gemeinsam mit einem Polysilicium ausgebildet wird, das eine Elektrode (21) eines Kondensators bildet.
  7. Verfahren zur Herstellung eines IGBT mit vertikalen Gräben nach einem der Ansprüche 1 oder 6, dadurch gekennzeichnet, dass die Polysiliciumlage (16, 20) gleichzeitig gemeinsam mit einem Polysiliciumwiderstand (22) ausgebildet wird.
  8. Verfahren zur Herstellung eines IGBT mit vertikalen Gräben nach einem der Ansprüche 1 oder 7, dadurch gekennzeichnet, dass die Emitterschicht (6, 7) eine echte Emitterschicht (6), die in der Nähe des Graben-Gates (4) ausgebildet ist, und eine äußere Emitterschicht (7), die die echte Emitterschicht (6) herausführt, enthält.
  9. IGBT mit vertikalen Gräben, der umfasst: ein Halbleitersubstrat (1) eines ersten Leitungstyps; eine Körperschicht (3) eines zweiten Leitungstyps auf dem Halbleitersubstrat (1); ein Graben-Gate (4) in einem Graben, der durch die Körperschicht (3) geht, über einer Gate-Isolierlage (5); eine Emitterschicht (6, 7) eines ersten Leitungstyps auf der Körperschicht (3); eine Kollektorschicht (13) eines zweiten Leitungstyps auf einer unteren Oberfläche des Halbleitersubstrats (1); eine Zwischenschicht-Isolierlage (9), mit der das Graben-Gate (4) beschichtet ist; eine Emitterelektrode (10) auf der Zwischenschicht-Isolierlage (9); einen Kontakt-Plug (11), der durch die Zwischenschicht-Isolierlage (9) geht und die Körperschicht (3) und die Emitterschicht (6, 7) mit der Emitterelektrode (10) verbindet; und eine Polyciliciumlage (16, 20) zwischen dem Kontakt-Plug (11) und der Körperschicht (3) oder der Emitterschicht (6, 7).
DE102012220166.1A 2012-03-09 2012-11-06 Verfahren zur Herstellung eines IGBT mit vertikalen Gräben Active DE102012220166B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012052580A JP5754397B2 (ja) 2012-03-09 2012-03-09 縦型トレンチｉｇｂｔの製造方法
JP2012-052580 2012-03-09

Publications (2)

Publication Number Publication Date
DE102012220166A1 true DE102012220166A1 (de) 2013-09-12
DE102012220166B4 DE102012220166B4 (de) 2016-02-25

Family

ID=49029636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012220166.1A Active DE102012220166B4 (de) 2012-03-09 2012-11-06 Verfahren zur Herstellung eines IGBT mit vertikalen Gräben

Country Status (5)

Country Link
US (1) US8841175B2 (de)
JP (1) JP5754397B2 (de)
KR (1) KR101444081B1 (de)
CN (1) CN103311121B (de)
DE (1) DE102012220166B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304878B2 (ja) 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6421487B2 (ja) * 2014-07-31 2018-11-14 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016125490A1 (ja) 2015-02-03 2016-08-11 富士電機株式会社 半導体装置及びその製造方法
US9583605B2 (en) * 2015-02-05 2017-02-28 Changzhou ZhongMin Semi-Tech Co. Ltd Method of forming a trench in a semiconductor device
JP6319508B2 (ja) 2015-02-16 2018-05-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2019102669A (ja) * 2017-12-04 2019-06-24 株式会社東芝 半導体装置
CN110190119A (zh) * 2018-02-22 2019-08-30 三垦电气株式会社 半导体装置和电子设备
DE112019000166T5 (de) 2018-06-22 2020-07-09 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
CN115411101A (zh) * 2022-07-22 2022-11-29 上海林众电子科技有限公司 一种多晶硅发射极igbt器件、制备方法及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897226A (ja) 1994-09-26 1996-04-12 Nec Corp Ｐｎｐトランジスタ、半導体集積回路、半導体装置の製造方法及び半導体集積回路の製造方法
JPH0992628A (ja) 1995-09-25 1997-04-04 Nkk Corp 半導体装置の製造方法
JPH09246493A (ja) 1996-03-13 1997-09-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP2012052580A (ja) 2010-08-31 2012-03-15 Hitachi Constr Mach Co Ltd 作業車両の走行制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
JPH0786296A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 高速バイポーラトランジスタの製造方法
JP3384198B2 (ja) * 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4056218B2 (ja) 2000-12-27 2008-03-05 三洋電機株式会社 半導体装置およびその製造方法
JP2002353452A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
JP2002368012A (ja) * 2001-06-06 2002-12-20 Rohm Co Ltd 不純物拡散層の形成方法
JP5984282B2 (ja) * 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
DE102007008777B4 (de) 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
CN101552285B (zh) * 2008-09-02 2011-06-15 李思敏 槽形栅掺砷多晶硅结构的联栅晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897226A (ja) 1994-09-26 1996-04-12 Nec Corp Ｐｎｐトランジスタ、半導体集積回路、半導体装置の製造方法及び半導体集積回路の製造方法
JPH0992628A (ja) 1995-09-25 1997-04-04 Nkk Corp 半導体装置の製造方法
JPH09246493A (ja) 1996-03-13 1997-09-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP2012052580A (ja) 2010-08-31 2012-03-15 Hitachi Constr Mach Co Ltd 作業車両の走行制御装置

Also Published As

Publication number Publication date
KR101444081B1 (ko) 2014-09-26
JP5754397B2 (ja) 2015-07-29
KR20130103358A (ko) 2013-09-23
US8841175B2 (en) 2014-09-23
JP2013187440A (ja) 2013-09-19
CN103311121A (zh) 2013-09-18
DE102012220166B4 (de) 2016-02-25
US20130234200A1 (en) 2013-09-12
CN103311121B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
DE102012220166B4 (de) Verfahren zur Herstellung eines IGBT mit vertikalen Gräben
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102010000113B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102018203693A1 (de) Halbleitervorrichtung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102011005691A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112017003667T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division
R020 Patent grant now final