CN103311121B - 纵型沟槽igbt及其制造方法 - Google Patents
纵型沟槽igbt及其制造方法 Download PDFInfo
- Publication number
- CN103311121B CN103311121B CN201210434810.9A CN201210434810A CN103311121B CN 103311121 B CN103311121 B CN 103311121B CN 201210434810 A CN201210434810 A CN 201210434810A CN 103311121 B CN103311121 B CN 103311121B
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- body layer
- layer
- type
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000005611 electricity Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 92
- 238000009792 diffusion process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- CHPZKNULDCNCBW-UHFFFAOYSA-N gallium nitrate Chemical compound [Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CHPZKNULDCNCBW-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229940044658 gallium nitrate Drugs 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000000518 rheometry Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及纵型沟槽IGBT及其制造方法，提高纵型沟槽IGBT的RBSOA耐受性。在n－型Si基板（1）上形成p型体层（3）。形成贯通p型体层（3）的沟槽，在沟槽内隔着栅极绝缘膜（5）形成沟槽栅极（4）。在p型体层（3）上形成包含n型杂质的多晶硅膜（16）。使n型杂质从多晶硅膜（16）向p型体层（3）扩散，在p型体层（3）上形成n型发射极层（6）。在n－型Si基板（1）的下表面形成p型集电极层（13）。
Description
技术领域
本发明涉及纵型沟槽IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极晶体管）及其制造方法。
背景技术
以往，纵型沟槽IGBT的发射极层利用杂质注入和热处理形成。此外，为了使纵型沟槽IGBT的单元结构细微化而需要使接触结构插塞化，但是，接触插塞经由薄的阻挡金属与半导体层接触。
此外，提出在横型晶体管中利用来自多晶硅的杂质扩散形成扩散层或在半导体层和接触插塞之间设置多晶硅膜（例如，参照专利文献1～3）。
现有技术文献
专利文献
专利文献1：日本特开平8-97226号公报；
专利文献2：日本特开平9-246493号公报；
专利文献3：日本特开平9-92628号公报。
RBSOA（Reverse Biased Safe Operating Area：反向偏置安全工作区）表示与IGBT的关断相伴随的集电极-发射极间电压和集电极电流的非破坏工作范围，该范围越宽，针对反向偏置的非破坏性能越高。因此，希望提高RBSOA耐受性。
在杂质注入和热处理中不能够将发射极层形成得浅。此外，若使发射极层的宽度比其深度细微化，则发射极层成为球状，不能够形成在尺寸方面和特性方面都稳定的接合。特别是，纵型沟槽IGBT使单元结构（单元间距）细微化，若发射极层也未细微化，则在IGBT的反向偏置切断时在发射极层的正下方蓄积空穴，NPN晶体管导通（ON），由此，引起闩锁工作。此外，应力集中在接触插塞的底部，由此，在Si基板中缺陷增加，漏电流变大。其结果是，存在RBSOA耐受性劣化的问题。
发明内容
本发明是为了解决上述课题而提出的，其目的在于得到能够提高RBSOA耐受性的纵型沟槽IGBT及其制造方法。
本发明提供一种纵型沟槽IGBT的制造方法，其特征在于，具备：在第一导电型的半导体基板上形成第二导电型的体层（body layer）的工序；形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；在所述半导体基板的下表面形成第二导电型的集电极层的工序。
本发明提供一种纵型沟槽IGBT，其特征在于，具备：第一导电型的半导体基板；第二导电型的体层，设置在所述半导体基板上；沟槽栅极，隔着栅极绝缘膜设置在贯通所述体层的沟槽内；第一导电型的发射极层，设置在所述体层上；第二导电型的集电极层，设置在所述半导体基板的下表面；层间绝缘膜，覆盖所述沟槽栅极；发射极电极，设置在所述层间绝缘膜上；接触插塞，贯通所述层间绝缘膜，将所述体层以及所述发射极层和所述发射极电极连接；多晶硅膜，设置在所述体层以及所述发射极层的至少一个和所述接触插塞之间。
根据本发明，能够提高RBSOA耐受性。
附图说明
图1是示出本发明的实施方式1的纵型沟槽IGBT的立体图。
图2是沿图1的A-A’的截面图。
图3是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
图4是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
图5是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
图6是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
图7是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
图8是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
图9是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
图10是示出比较例的沟槽IGBT的制造方法的截面图。
图11是用于说明比较例的沟槽IGBT的工作的截面图。
图12是示出本发明的实施方式1的纵型沟槽IGBT的变形例的立体图。
图13是沿图12的A-A’的截面图。
图14是示出本发明的实施方式2的纵型沟槽IGBT的立体图。
图15是沿图14的A-A’的截面图。
具体实施方式
参照附图对本发明的实施方式的纵型沟槽IGBT及其制造方法进行说明。对相同或对应的构成要素标注相同的附图标记，有时省略重复说明。
实施方式1
图1是示出本发明的实施方式1的纵型沟槽IGBT的立体图，图2是沿图1的A-A’的截面图。在n－型Si基板1上依次设置有n型电荷蓄积层2和p型体层3。在贯通p型体层3的沟槽内隔着栅极绝缘膜5设置有沟槽栅极4。沟槽栅极4在平面视图中配置为条纹状。
在p型体层3上设置有n型发射极层6以及p+型扩散层8。在平面视图中，n型发射极层6以及p+型扩散层8在相邻的沟槽栅极4之间在沟槽栅极4的长尺寸方向交替地配置。
层间绝缘膜9覆盖沟槽栅极4。在层间绝缘膜9上设置有发射极电极10。接触插塞11贯通层间绝缘膜9将p型体层3以及n型发射极层6和发射极电极10连接。接触插塞11在平面视图中与沟槽栅极4平行地配置。在n－型Si基板1的下表面依次设置有n型缓冲层12和p型集电极层13。集电极电极14连接于p型集电极层13。
接着，说明上述IGBT的制造方法。从图3到图9是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。
首先，如图3所示，在n－型Si基板1上依次形成n型电荷蓄积层2和p型体层3。形成贯通p型体层3的沟槽，在沟槽内隔着栅极绝缘膜5形成沟槽栅极4。在堆积在p型体层3上的膜厚500Å～2000Å的氧化膜15形成开口（发射极层的图案）。在氧化膜15以及在开口露出的p型体层3上形成包含n型杂质的膜厚500Å～5000Å的多晶硅膜16（掺杂多晶硅或P/As注入多晶硅）。
接着，如图4所示，在之后形成n型发射极层6的区域，在多晶硅膜16上利用照相制版处理形成抗蚀剂17。将该抗蚀剂17作为掩模对多晶硅膜16进行刻蚀（构图）。接着，如图5所示，将抗蚀剂17作为掩模，利用自对准向p型体层3注入p型杂质。
接着，如图6至图8所示，进行热处理，使n型杂质从多晶硅膜16向p型体层3扩散，在p型体层3上形成n型发射极层6，在p型体层3的注入了p型杂质的区域形成p+型扩散层8。图6是沟槽长尺寸方向的截面图。图7是n型发射极层6的沟槽垂直方向的截面图。图8是p+型扩散层8的沟槽垂直方向的截面图。此外，在对多晶硅膜16进行构图之前进行热处理，形成n型发射极层6也可以。
此处，在来自多晶硅膜16的杂质的扩散中，来自颗粒边界的扩散是支配性的，所以，如图9所示那样，使多晶硅膜16的颗粒尺寸比n型发射极层6的宽度小。由此，n型发射极层6的浓度和深度稳定。此外，在p型体层3和多晶硅膜16之间形成有自然氧化膜18。由此，能够控制n型发射极层6的深度。
然后，在n－型Si基板1的下表面形成n型缓冲层、p型集电极层13以及集电极电极14。利用以上的工序制造出本实施方式的纵型沟槽IGBT。
接着，与比较例进行比较，说明本实施方式的效果。图10是示出比较例的沟槽IGBT的制造方法的截面图。图11是用于说明比较例的沟槽IGBT的工作的截面图。在比较例中，利用杂质的注入和热处理形成n+型发射极层19，所以，不能够将n+型发射极层19形成得浅。因此，在IGBT的反向偏置切断时在n+型发射极层19的正下方蓄积空穴，NPN晶体管导通，由此，引起闩锁工作。
另一方面，在本实施方式中，能够利用来自多晶硅膜16的杂质扩散形成极浅且细微的n型发射极层6。因此，在IGBT的反向偏置切断时，不在n型发射极层6的正下方蓄积空穴，不产生在截止时的闩锁的问题。因此，能够提高RBSOA耐受性。
此外，利用自对准形成n型发射极层6和p+型扩散层8，由此，能够使两者的重合高精度化。由此，两者的接合的偏差变小，由此，电流偏差变小，RBSOA耐受性也稳定化。
图12是示出本发明的实施方式1的纵型IGBT的变形例的立体图。图13是沿图12的A-A’的截面图。在该变形例中，发射极层被分为n型发射极层6和n+型发射极层7。n型发射极层6是在沟槽栅极4的附近形成的本征发射极层，n+型发射极层7是将本征发射极层向外部引出的外部发射极层。在该情况下也能够得到实施方式1的效果。此外，如果利用来自多晶硅膜的杂质扩散分别单独地形成n型发射极层6和n+型发射极层7，则能够单独地控制MOS（Metal Oxide Semiconductor：金属氧化物半导体）特性。
实施方式2
图14是示出本发明的实施方式2的纵型沟槽IGBT的立体图。图15是沿图14的A-A’的截面图。在p型体层3以及n型发射极层6和接触插塞11之间设置有膜厚500Å～5000Å的多晶硅膜20。
能够利用该多晶硅膜20降低细微单元中的沟槽栅极4和接触插塞11造成的应力。由此，能够抑制缺陷向Si基板中的增加。其结果是，接合的漏电流变小，所以，能够提高RBSOA耐受性。
此外，优选在实施方式1、2中，与构成沟槽栅极4的多晶硅、构成Poly-Poly电容的电极21的多晶硅、多晶硅电阻22等同时形成多晶硅膜16、20。由此，能够削减工序数。
此外，纵型沟槽IGBT不限于由硅形成，也可以由带隙比硅大的宽带隙半导体形成。宽带隙半导体是例如碳化硅、氮化镓类材料或钻石。对于由这样的宽带隙半导体形成的纵型沟槽IGBT来说，耐电压性或允许电流密度高，所以，能够小型化。通过使用该小型化的元件，由此，组装了该元件的半导体模块也能够小型化。此外，由于元件的耐热性高，所以，能够将散热器的散热片小型化，能够使水冷却部空气冷却化，所以，能够将半导体模块进一步小型化。此外，元件的功率损失低并且是高效率，所以，能够使半导体模块高效率化。
附图标记的说明：
1 n－型Si基板（半导体基板）
3 p型体层（体层）
4 沟槽栅极
5 栅极绝缘膜
6 n型发射极层（发射极层、本征发射极层）
7 n+型发射极层（发射极层、外部发射极层）
8 p+型扩散层（扩散层）
9 层间绝缘膜
10 发射极电极
11 接触插塞
13 p型集电极层（集电极层）
16、20 多晶硅膜
17 抗蚀剂
18 自然氧化膜
21 电容的电极
22 多晶硅电阻。
Claims (6)
1.一种纵型沟槽IGBT的制造方法，其特征在于，具备：
在第一导电型的半导体基板上形成第二导电型的体层的工序；
形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；
在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；
在之后形成发射极层的区域，在所述多晶硅膜上形成抗蚀剂的工序；
将所述抗蚀剂作为掩模对所述多晶硅膜进行刻蚀的工序；
在对所述多晶硅膜进行刻蚀之后，将所述抗蚀剂作为掩模向所述体层注入第二导电型的杂质的工序；
使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的所述发射极层的工序；
进行热处理，在所述体层的注入了所述第二导电型的杂质的区域形成第二导电型的扩散层的工序；以及
在所述半导体基板的下表面形成第二导电型的集电极层的工序。
2.一种纵型沟槽IGBT的制造方法，其特征在于，具备：
在第一导电型的半导体基板上形成第二导电型的体层的工序；
形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；
在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；
使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；以及
在所述半导体基板的下表面形成第二导电型的集电极层的工序，
所述多晶硅膜的颗粒尺寸比所述发射极层的宽度小。
3.一种纵型沟槽IGBT的制造方法，其特征在于，具备：
在第一导电型的半导体基板上形成第二导电型的体层的工序；
形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；
在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；
使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；以及
在所述半导体基板的下表面形成第二导电型的集电极层的工序，
与构成所述沟槽栅极的多晶硅同时形成所述多晶硅膜。
4.一种纵型沟槽IGBT的制造方法，其特征在于，具备：
在第一导电型的半导体基板上形成第二导电型的体层的工序；
形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；
在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；
使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；以及
在所述半导体基板的下表面形成第二导电型的集电极层的工序，
与构成电容的电极的多晶硅同时形成所述多晶硅膜。
5.一种纵型沟槽IGBT的制造方法，其特征在于，具备：
在第一导电型的半导体基板上形成第二导电型的体层的工序；
形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；
在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；
使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；以及
在所述半导体基板的下表面形成第二导电型的集电极层的工序，
与多晶硅电阻同时形成所述多晶硅膜。
6.一种纵型沟槽IGBT的制造方法，其特征在于，具备：
在第一导电型的半导体基板上形成第二导电型的体层的工序；
形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；
在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；
使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；以及
在所述半导体基板的下表面形成第二导电型的集电极层的工序，
所述发射极层具有：第一发射极层，形成在所述沟槽栅极的附近；第二发射极层，将所述第一发射极层向外部引出，
所述第二发射极层与所述第一发射极层相比，杂质浓度高，深度浅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-052580 | 2012-03-09 | ||
| JP2012052580A JP5754397B2 (ja) | 2012-03-09 | 2012-03-09 | 縦型トレンチｉｇｂｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103311121A CN103311121A (zh) | 2013-09-18 |
| CN103311121B true CN103311121B (zh) | 2016-12-21 |
Family
ID=49029636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210434810.9A Active CN103311121B (zh) | 2012-03-09 | 2012-11-05 | 纵型沟槽igbt及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8841175B2 (zh) |
| JP (1) | JP5754397B2 (zh) |
| KR (1) | KR101444081B1 (zh) |
| CN (1) | CN103311121B (zh) |
| DE (1) | DE102012220166B4 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6304878B2 (ja) | 2014-04-25 | 2018-04-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6421487B2 (ja) * | 2014-07-31 | 2018-11-14 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2016125490A1 (ja) | 2015-02-03 | 2016-08-11 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US9634131B2 (en) * | 2015-02-05 | 2017-04-25 | Changzhou ZhongMin Semi-Tech Co. Ltd. | Insulated gate bipolar device |
| JP6319508B2 (ja) | 2015-02-16 | 2018-05-09 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2019102669A (ja) * | 2017-12-04 | 2019-06-24 | 株式会社東芝 | 半導体装置 |
| CN110190119A (zh) * | 2018-02-22 | 2019-08-30 | 三垦电气株式会社 | 半导体装置和电子设备 |
| DE112019000166T5 (de) | 2018-06-22 | 2020-07-09 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung |
| CN115411101A (zh) * | 2022-07-22 | 2022-11-29 | 上海林众电子科技有限公司 | 一种多晶硅发射极igbt器件、制备方法及其应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488002A (en) * | 1993-09-10 | 1996-01-30 | Kabushiki Kaisha Toshiba | Method for manufacturing self-aligned bipolar transistors using double diffusion |
| US5960264A (en) * | 1995-07-21 | 1999-09-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an insulated gate semiconductor device |
| CN101552285A (zh) * | 2008-09-02 | 2009-10-07 | 李思敏 | 槽形栅掺砷多晶硅结构的联栅晶体管 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4074304A (en) * | 1974-10-04 | 1978-02-14 | Nippon Electric Company, Ltd. | Semiconductor device having a miniature junction area and process for fabricating same |
| US5063168A (en) * | 1986-07-02 | 1991-11-05 | National Semiconductor Corporation | Process for making bipolar transistor with polysilicon stringer base contact |
| JP2697631B2 (ja) | 1994-09-26 | 1998-01-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0992628A (ja) | 1995-09-25 | 1997-04-04 | Nkk Corp | 半導体装置の製造方法 |
| JPH09246493A (ja) | 1996-03-13 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP4056218B2 (ja) | 2000-12-27 | 2008-03-05 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2002353452A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | 電力用半導体素子 |
| JP2002368012A (ja) * | 2001-06-06 | 2002-12-20 | Rohm Co Ltd | 不純物拡散層の形成方法 |
| JP5984282B2 (ja) * | 2006-04-27 | 2016-09-06 | 富士電機株式会社 | 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| DE102007008777B4 (de) | 2007-02-20 | 2012-03-15 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben |
| JP5383009B2 (ja) * | 2007-07-17 | 2014-01-08 | 三菱電機株式会社 | 半導体装置の設計方法 |
| JP5301509B2 (ja) | 2010-08-31 | 2013-09-25 | 日立建機株式会社 | 作業車両の走行制御装置 |
-
2012
- 2012-03-09 JP JP2012052580A patent/JP5754397B2/ja active Active
- 2012-09-14 US US13/619,395 patent/US8841175B2/en active Active
- 2012-11-05 CN CN201210434810.9A patent/CN103311121B/zh active Active
- 2012-11-06 DE DE102012220166.1A patent/DE102012220166B4/de active Active
-
2013
- 2013-02-25 KR KR1020130019631A patent/KR101444081B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488002A (en) * | 1993-09-10 | 1996-01-30 | Kabushiki Kaisha Toshiba | Method for manufacturing self-aligned bipolar transistors using double diffusion |
| US5960264A (en) * | 1995-07-21 | 1999-09-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing an insulated gate semiconductor device |
| CN101552285A (zh) * | 2008-09-02 | 2009-10-07 | 李思敏 | 槽形栅掺砷多晶硅结构的联栅晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101444081B1 (ko) | 2014-09-26 |
| US8841175B2 (en) | 2014-09-23 |
| JP2013187440A (ja) | 2013-09-19 |
| DE102012220166A1 (de) | 2013-09-12 |
| CN103311121A (zh) | 2013-09-18 |
| DE102012220166B4 (de) | 2016-02-25 |
| JP5754397B2 (ja) | 2015-07-29 |
| US20130234200A1 (en) | 2013-09-12 |
| KR20130103358A (ko) | 2013-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103311121B (zh) | 纵型沟槽igbt及其制造方法 | |
| CN111933710B (zh) | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 | |
| CN103489913A (zh) | 半导体装置及其制造方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN1855544A (zh) | 具有屏蔽电极的半导体器件及其方法 | |
| JP6495272B2 (ja) | Ｍｏｓ−バイポーラ素子 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN102842502A (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN105957893A (zh) | 屏蔽栅功率mosfet及其制造方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN105185830A (zh) | 功率晶体管及其结终端结构 | |
| CN105826195A (zh) | 一种超结功率器件及其制作方法 | |
| CN115458599A (zh) | 一种sgt-mosfet元胞及其制造方法和一种电子装置 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN111725318A (zh) | 一种功率半导体器件的元胞结构及其制作方法 | |
| US20150364585A1 (en) | Power semiconductor device | |
| CN206422069U (zh) | 功率器件 | |
| CN113035715A (zh) | 屏蔽栅沟槽场效应晶体管及其制备方法 | |
| CN116387348B (zh) | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 | |
| CN212113722U (zh) | 具有肖特基二极管的半导体器件 | |
| CN113066861B (zh) | 沟槽栅功率半导体器件及其制作方法 | |
| CN102412147B (zh) | 场阻断型半导体器件的制作方法 | |
| WO2022205556A1 (zh) | 绝缘栅双极型晶体管装置及其制备方法 | |
| CN105826377A (zh) | 沟槽型超结功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |