DE112019000166T5 - Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung Download PDF

Info

Publication number
DE112019000166T5
DE112019000166T5 DE112019000166.3T DE112019000166T DE112019000166T5 DE 112019000166 T5 DE112019000166 T5 DE 112019000166T5 DE 112019000166 T DE112019000166 T DE 112019000166T DE 112019000166 T5 DE112019000166 T5 DE 112019000166T5
Authority
DE
Germany
Prior art keywords
area
contact
semiconductor substrate
region
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019000166.3T
Other languages
English (en)
Inventor
Tetsutaro Imagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112019000166T5 publication Critical patent/DE112019000166T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, wobei das Verfahren enthält: Bilden einer Zelle mit mehreren Grabenabschnitten, einem Kontaktgebiet, das durch Implantieren eines Dotierungsmittels des zweiten Leitfähigkeitstyps über eine erste Tiefe und mit einer ersten Implantationsmenge gebildet wird, und einem Emittergebiet, wobei die Zelle eine Länge aufweist, die kleiner oder gleich einer Breite zwischen den Grabenabschnitten ist, wobei das Emittergebiet eine Länge aufweist, die größer als eine Länge des Kontaktgebiets ist; Bilden eines Kontaktlochs mit einer Öffnungsbreite, die kleiner als die Länge des Kontaktgebiets ist; und Bilden eines Stopfengebiets durch Implantieren des Dotierungsmittels des zweiten Leitfähigkeitstyps über eine zweite Tiefe, die kleiner als die erste Tiefe ist, und mit einer zweiten Implantationsmenge, die größer oder gleich der ersten Implantationsmenge ist, in der Tiefenrichtung des Halbleitersubstrats.

Description

  • HINTERGRUND
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung und auf eine Halbleitervorrichtung.
  • VERWANDTES GEBIET
  • Im verwandten Gebiet sind Halbleitervorrichtungen wie etwa ein Bipolartransistor mit isoliertem Gate (IGBT) bekannt (siehe z. B. Patentdokumente 1, 2 und 3). In einer solchen Halbleitervorrichtung sind eine Miniaturisierung und eine Verfeinerung erforderlich.
    • Patentdokument 1: Japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2017-168829
    • Patentdokument 2: Japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2016-33993
    • Patentdokument 3: Japanische ungeprüfte Patentanmeldungsveröffentlichung Nr. 2013-187440
  • [Durch die Erfindung zu lösendes Problem]
  • Somit wird in einer Halbleitervorrichtung bevorzugt, eine Verringerung der RBSOA-Toleranz (Toleranz des sicheren Sperrspannungsbetriebsbereichs) zu verhindern, während eine Miniaturisierung und Verfeinerung erzielt werden.
  • ZUSAMMENFASSUNG
  • Ein erster Aspekt der vorliegenden Erfindung schafft ein Verfahren zur Herstellung einer Halbleitervorrichtung. Eine Zelle kann durch mehrere Grabenabschnitte, durch ein Kontaktgebiet eines zweiten Leitfähigkeitstyps und durch ein Emittergebiet eines ersten Leitfähigkeitstyps gebildet werden. Jeder der mehreren Grabenabschnitte kann von einer oberen Oberfläche eines Halbleitersubstrats in ein Inneres des Halbleitersubstrats vorgesehen sein, um in einer vorgegebenen Verlaufsrichtung auf der oberen Oberfläche des Halbleitersubstrats zu verlaufen. Das Kontaktgebiet des zweiten Leitfähigkeitstyps kann durch Implantieren eines Dotierungsmittels des zweiten Leitfähigkeitstyps über eine erste Tiefe und in einer ersten Implantationsmenge in einer Tiefenrichtung des Halbleitersubstrats zwischen zwei angrenzenden der Grabenabschnitte gebildet werden. Das Emittergebiet des ersten Leitfähigkeitstyps kann in Ausrichtung auf das Kontaktgebiet in der Verlaufsrichtung zwischen den zwei angrenzenden der Grabenabschnitte angeordnet werden, damit es auf der oberen Oberfläche des Halbleitersubstrats freiliegt. Die Zelle kann in der Verlaufsrichtung eine Länge aufweisen, die kleiner oder gleich einer Breite zwischen den angrenzenden zwei der Grabenabschnitte ist, und das Emittergebiet in der Zelle kann in der Verlaufsrichtung eine Länge aufweisen, die größer als eine Länge des Kontaktgebiets ist. Über der Zelle kann ein Kontaktloch gebildet werden, wobei das Kontaktloch zwischen den Grabenabschnitten eine Öffnungsbreite aufweist, die kleiner als die Länge des Kontaktgebiets in der Verlaufsrichtung ist. In dem Verfahren zur Herstellung einer Halbleitervorrichtung kann durch Implantieren des Dotierungsmittels des zweiten Leitfähigkeitstyps über eine zweite Tiefe und mit einer zweiten Implantationsmenge in der Tiefenrichtung des Halbleitersubstrats ein Stopfengebiet des zweiten Leitfähigkeitstyps gebildet werden, wobei die zweite Tiefe flacher als die erste Tiefe ist, wobei die zweite Implantationsmenge größer oder gleich der ersten Implantationsmenge ist.
  • Die Zelle kann in der Weise gebildet werden, dass die Länge der Zelle in der Verlaufsrichtung 3,2 µm oder weniger beträgt.
  • Das Kontaktloch kann in der Weise gebildet werden, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten 1,0 µm oder weniger beträgt.
  • Das Kontaktloch und der Grabenabschnitt können in der Weise gebildet werden, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten kleiner als eine Breite jedes der Öffnungsabschnitte ist.
  • Das Kontaktloch kann in der Weise gebildet werden, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten größer als die zweite Tiefe ist.
  • Das Kontaktloch und der Stopfen können in der Weise gebildet werden, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten kleiner als die Breite des Stopfengebiets zwischen den Grabenabschnitten ist.
  • Das Stopfengebiet und das Kontaktgebiet können in der Weise gebildet werden, dass eine Spitzenposition einer Dotierungskonzentration des Stopfengebiets in der Tiefenrichtung des Halbleitersubstrats flacher als die halbe Tiefe von der oberen Oberfläche des Halbleitersubstrats bis zu einer Spitzenposition einer Dotierungskonzentration des Kontaktgebiets ist.
  • Das Stopfengebiet kann dadurch gebildet werden, dass veranlasst wird, dass eine Maske einen Endabschnitt des Kontaktgebiets in der Verlaufsrichtung überlappt und dass das Dotierungsmittel implantiert wird.
  • Das Kontaktloch kann in der Weise gebildet werden, dass eine Länge, in der die Maske den Endabschnitt des Kontaktgebiets überlappt, kleiner als die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten ist.
  • Das Kontaktgebiet kann über eine erste Zeitdauer bei einer ersten Temperatur getempert werden; und
    das Stopfengebiet kann eine zweite Zeitdauer bei einer zweiten Temperatur getempert werden, wobei die zweite Temperatur niedriger als die erste Temperatur ist, wobei die zweite Zeitdauer kürzer als die erste Zeitdauer ist.
  • Auf dem Halbleitersubstrat kann ferner ein Diodenabschnitt gebildet werden, der das Stopfengebiet enthält, wobei das Stopfengebiet durch Implantieren des Dotierungsmittels des zweiten Halbleitertyps über die zweite Tiefe und mit der zweiten Implantationsmenge anstatt durch Implantieren des Dotierungsmittels des zweiten Leitfähigkeitstyps über die erste Tiefe und mit der ersten Implantationsmenge gebildet wird.
  • Auf dem Halbleitersubstrat kann durch Bilden eines Halbleiterelementhauptabschnitts, der die Zelle enthält, und durch Bilden einer Stromdetektionszelle in demselben Schritt wie die Zelle ein Erfassungshalbleiterelementabschnitt gebildet werden.
  • Ein zweiter Aspekt der vorliegenden Erfindung schafft eine Halbleitervorrichtung. Die Halbleitervorrichtung kann ein Halbleitersubstrat, einen Grabenabschnitt, ein Basisgebiet des zweiten Leitfähigkeitstyps, ein Kontaktgebiet des zweiten Leitfähigkeitstyps, ein Emittergebiet, ein Stopfengebiet des zweiten Leitfähigkeitstyps und ein Kontaktloch enthalten. Der Grabenabschnitt kann von einer oberen Oberfläche des Halbleitersubstrats in ein Inneres des Halbleitersubstrats vorgesehen sein. Der Grabenabschnitt kann in einer vorgegebenen Verlaufsrichtung auf der oberen Oberfläche des Halbleitersubstrats verlaufend vorgesehen sein. Das Basisgebiet des zweiten Leitfähigkeitstyps kann flacher als der Grabenabschnitt innerhalb des Halbleitersubstrats vorgesehen sein. Das Kontaktgebiet des zweiten Leitfähigkeitstyps kann über dem Basisgebiet innerhalb des Halbleitersubstrats vorgesehen sein. Das Emittergebiet kann auf das Kontaktgebiet ausgerichtet über dem Basisgebiet innerhalb des Halbleitersubstrats vorgesehen sein. Das Stopfengebiet des zweiten Leitfähigkeitstyps kann flacher als eine Tiefe des Kontaktgebiets innerhalb des Halbleitersubstrats vorgesehen sein. Das Stopfengebiet des zweiten Leitfähigkeitstyps kann eine höhere Dotierungskonzentration als das erste Kontaktgebiet aufweisen. Das Kontaktloch kann über dem Kontaktgebiet und dem Emittergebiet vorgesehen sein. Eine Öffnungsbreite des Kontaktlochs zwischen Grabenabschnitten kann kleiner als eine Länge des Kontaktgebiets in der Verlaufsrichtung sein. Eine durch das Kontaktgebiet und durch das Emittergebiet gebildete Zelle kann in der Verlaufsrichtung eine Länge aufweisen, die kleiner oder gleich einer Breite zwischen zwei angrenzenden der Grabenabschnitte ist, und das Emittergebiet kann in der Verlaufsrichtung eine Länge aufweisen, die größer als die Länge des Kontaktgebiets ist. Eine erste integrierte Konzentration, die durch Integrieren der Dotierungskonzentration des Stopfengebiets in einer Tiefenrichtung des Halbleitersubstrats erhalten wird, kann größer oder gleich einer zweiten integrierten Konzentration, die durch Integrieren der Dotierungskonzentration des Kontaktgebiets in der Tiefenrichtung des Halbleitersubstrats erhalten wird, sein.
  • Figurenliste
    • 1 ist eine Ansicht, die teilweise ein Beispiel einer oberen Oberfläche einer Halbleitervorrichtung 100 gemäß einer Ausführungsform der Erfindung zeigt.
    • 2 ist eine vergrößerte Ansicht eines Gebiets A in 1.
    • 3 ist eine Ansicht, die ein Beispiel eines Querschnitts a-a' in 2 zeigt.
    • 4 ist eine Ansicht, die ein Beispiel eines Querschnitts b-b' in 2 zeigt.
    • 5 ist eine Ansicht, die eine obere Oberfläche einer Halbleitervorrichtung 150 eines Vergleichsbeispiels zeigt.
    • 6 ist eine Ansicht, die einen Querschnitt i-i' in 5 zeigt.
    • 7 ist eine Ansicht, die einen Querschnitt j-j' in 5 zeigt.
    • 8 ist ein Graph, der ein Beispiel einer Dotierungskonzentrationsverteilung entlang eines Querschnitts c-c' in 3 zeigt.
    • 9 ist ein Graph, der Stromwerte unmittelbar bevor RBSOA-Defekten der Halbleitervorrichtung 100 dieses Beispiels und der Halbleitervorrichtung 150 des Vergleichsbeispiels zeigt.
    • 10 ist eine Ansicht, die teilweise ein anderes Beispiel der oberen Oberfläche der Halbleitervorrichtung 100 gemäß einer Ausführungsform der Erfindung zeigt.
    • 11 ist eine vergrößerte Ansicht eines Gebiets C in 10.
    • 12 ist eine Ansicht, die ein Beispiel eines Querschnitts e-e' in 11 zeigt.
    • 13 ist eine Ansicht, die teilweise ein anderes Beispiel der oberen Oberfläche der Halbleitervorrichtung 100 gemäß einer Ausführungsform der Erfindung zeigt.
    • 14 ist eine vergrößerte Ansicht eines Gebiets D in 13.
    • 15 ist eine Ansicht, die ein Beispiel eines Querschnitts f-f' in 14 zeigt.
    • 16 ist eine Ansicht, die ein Beispiel eines Querschnitts g-g' in 14 zeigt.
    • 17 ist eine Ansicht, die teilweise ein Beispiel einer oberen Oberfläche einer Halbleitervorrichtung 200 gemäß einer Ausführungsform der Erfindung zeigt.
    • 18 ist eine vergrößerte Ansicht eines Gebiets E in 17.
    • 19 ist eine Ansicht, die ein Beispiel eines Querschnitts m-m' in 18 zeigt.
    • 20 ist eine Ansicht, die eine Struktur einer oberen Oberfläche einer Halbleitervorrichtung 300 gemäß einer Ausführungsform der Erfindung zeigt.
    • 21 ist eine vergrößerte Ansicht einer Umgebung eines Erfassungshalbleiterelementabschnitts 119 in 20.
    • 22 ist ein Ablaufplan, der ein Beispiel einer Übersicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung zeigt.
    • 23 ist eine schematische Darstellung, die ein Beispiel des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung zeigt.
    • 24 ist eine konzeptionelle Ansicht, die ein Beispiel einer zur Zeit einer Dotierungsmittelimplantation in Schritt S1022 in 22 verwendeten Maske zeigt.
  • BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die Erfindung durch Ausführungsformen der Erfindung beschrieben, wobei die folgenden Ausführungsformen die Erfindung gemäß den Ansprüchen aber nicht einschränken. Ferner sind nicht alle Kombinationen von in den Ausführungsformen beschriebenen Merkmalen wesentlich für Mittel zur Lösung des Problems in der Erfindung.
  • In der Patentschrift ist eine Seite in einer Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats als eine „obere“ Seite bezeichnet und ist die andere Seite als eine „untere“ Seite bezeichnet. Eine Oberfläche von zwei Hauptoberflächen eines Substrats, einer Schicht oder eines anderen Glieds ist als eine obere Oberfläche bezeichnet und die andere Oberfläche ist als eine untere Oberfläche bezeichnet. Die „obere“ und die „untere“ Richtung sind nicht auf eine Richtung der Schwerkraft oder auf eine Befestigungsrichtung einer Halbleitervorrichtung an einem Substrat oder dergleichen, wenn die Halbleitervorrichtung montiert ist, beschränkt.
  • In der Patentschrift können technische Dinge unter Verwendung eines orthogonalen Koordinatensystems einer X-Achse, einer Y-Achse und einer Z-Achse beschrieben sein. In der Patentschrift ist eine Ebene parallel zu der oberen Oberfläche des Halbleitersubstrats als eine XY-Ebene definiert und ist eine Tiefenrichtung des Halbleitersubstrats als eine Z-Achse definiert.
  • Jedes Beispiel zeigt ein Beispiel, in dem ein erster Leitfähigkeitstyp ein N-Typ ist und ein zweiter Leitfähigkeitstyp ein P-Typ ist; allerdings kann der erste Leitfähigkeitstyp der P-Typ sein und kann der zweite Leitfähigkeitstyp der N-Typ sein. In diesem Fall sind die Polaritäten der Leitfähigkeitstypen eines Substrats, einer Schicht, eines Gebiets und dergleichen in jedem Beispiel entgegengesetzt. Ferner bedeutet in der Patentschrift eine Beschreibung eines P+-Typs (oder eines N+-Typs) eine höhere Dotierungskonzentration als die des P-Typs (oder des N-Typs) und bedeutet eine Beschreibung eines P--Typs (oder eines N--Typs) eine niedrigere Dotierungskonzentration als die des P-Typs (oder des N-Typs).
  • In der Patentschrift gibt eine Dotierungskonzentration eine Konzentration eines Dotierungsmittels, das als ein Donator oder als ein Akzeptor dient, an. Somit ist die Einheit cm-3. In der Patentschrift kann eine Konzentrationsdifferenz zwischen dem Donator und dem Akzeptor (d. h. eine Nettodotierungskonzentration) als die Dotierungskonzentration definiert sein. In diesem Fall kann die Dotierungskonzentration durch ein SR-Verfahren (Ausbreitungswiderstandsverfahren) gemessen werden. Ferner kann eine chemische Konzentration des Donators und des Akzeptors als die Dotierungskonzentration definiert sein. In diesem Fall kann die Dotierungskonzentration durch ein SIMS- (Sekundärionenmassenspektrometrie-) Verfahren gemessen werden. Sofern es nicht auf andere Weise beschränkt ist, kann irgendeine der Obigen als die Dotierungskonzentration verwendet werden. Sofern es nicht auf andere Weise beschränkt ist, kann ein Spitzenwert einer Dotierungskonzentrationsverteilung in einem Dotierungsgebiet als eine Dotierungskonzentration in dem Dotierungsgebiet definiert sein.
  • Ferner bedeutet in der Patentschrift eine Dosis die Anzahl der Ionen pro Flächeneinheit, die in einen Wafer implantiert werden sollen, wenn eine Ionenimplantation ausgeführt wird. Somit ist die Einheit cm-2. Es wird angemerkt, dass die Dosis eines Halbleitergebiets als eine integrierte Konzentration definiert sein kann, die durch Integrieren der Dotierungskonzentration über die Tiefenrichtung des Halbleitergebiets erhalten wird. Die Einheit der integrierten Konzentration ist cm-2. Somit können die Dosis und die integrierte Konzentration als dieselben behandelt werden. Die integrierte Konzentration kann ein integrierter Wert bis zu einer Halbwertsbreite sein, wobei die integrierte Konzentration ausschließlich eines Einflusses des anderen Halbleitergebiets abgeleitet werden kann, wenn ein Spektrum des anderen Halbleitergebiets überlappt.
  • 1 ist eine Ansicht, die teilweise ein Beispiel einer oberen Oberfläche einer Halbleitervorrichtung 100 gemäß einer Ausführungsform der Erfindung zeigt. Die Halbleitervorrichtung 100 dieses Beispiels ist ein Halbleiterchip mit einem Transistor wie etwa einem Bipolartransistor mit isoliertem Gate (IGBT). 1 zeigt eine obere Oberfläche des Chips um einen Endabschnitt des Chips, wobei andere Gebiete weggelassen sind.
  • 1 zeigt ein aktives Gebiet eines Halbleitersubstrats in der Halbleitervorrichtung 100. Das aktive Gebiet ist ein Gebiet, wo zwischen der oberen Oberfläche und einer unteren Oberfläche des Halbleitersubstrats ein Strom fließt, wenn die Halbleitervorrichtung 100 so gesteuert wird, dass sie in einem EIN-Zustand ist. Das aktive Gebiet ist z. B. ein Gebiet, das von einer in 1 gezeigten Gate-Metallschicht 50 umgeben ist.
  • Die Halbleitervorrichtung 100 kann einen Randabschlussstrukturabschnitt aufweisen, der das aktive Gebiet umgibt. Der Randabschlussstrukturabschnitt ist z. B. weiter auf einer Endabschnittsseite des Halbleitersubstrats als die in 1 gezeigte Gate-Metallschicht 50 vorgesehen. Der Randabschlussstrukturabschnitt entspannt eine Konzentration des elektrischen Felds auf einer Seite der oberen Oberfläche des Halbleitersubstrats. Der Randabschlussstrukturabschnitt weist z. B. eine Struktur eines Schutzrings, einer Feldplatte, eines RESURF oder eine Kombination dieser auf.
  • Die Halbleitervorrichtung 100 dieses Beispiels enthält einen Gate-Grabenabschnitt 40, einen Blindgrabenabschnitt 30, ein Wannengebiet 11, ein Emittergebiet 12 und ein Kontaktgebiet 15, die innerhalb des Halbleitersubstrats auf der Seite der oberen Oberfläche vorgesehen sind. Sowohl der Gate-Grabenabschnitt 40 als auch der Blindgrabenabschnitt 30 ist ein Beispiel des Grabenabschnitts. Ferner enthält die Halbleitervorrichtung 100 dieses Beispiels eine Emitterelektrode 52 und die Gate-Metallschicht 50, die über der oberen Oberfläche des Halbleitersubstrats vorgesehen sind. Die Emitterelektrode 52 und die Gate-Metallschicht 50 sind voneinander getrennt vorgesehen.
  • Zwischen der Emitterelektrode 52 und der Gate-Metallschicht 50 und der oberen Oberfläche des Halbleitersubstrats ist ein Zwischenschicht-Dielektrikumfilm vorgesehen, der aber in 1 weggelassen ist. In dem Zwischenschicht-Dielektrikumfilm dieses Beispiels sind ein Kontaktloch 56, ein Kontaktloch 49 und ein Kontaktloch 54 durch den Zwischenschicht-Dielektrikumfilm gehend vorgesehen. In 1 ist jedes Kontaktloch mit Diagonallinien schraffiert.
  • Die Emitterelektrode 52 ist über dem Gate-Grabenabschnitt 40, dem Blindgrabenabschnitt 30, dem Wannengebiet 11, dem Emittergebiet 12 und dem Kontaktgebiet 15 vorgesehen. Die Emitterelektrode 52 steht über das Kontaktloch 54 in Kontakt mit dem Emittergebiet 12 auf der oberen Oberfläche des Halbleitersubstrats. Ferner ist die Emitterelektrode 52 durch das Kontaktloch 56 mit einem leitfähigen Blindabschnitt in dem Blindgrabenabschnitt 30 verbunden. Zwischen der Emitterelektrode 52 und dem leitfähigen Blindabschnitt kann ein aus einem leitfähigen Material wie etwa aus einem mit Störstellen dotierten Polysilicium gebildeter Verbindungsabschnitt 25 vorgesehen sein. Der Verbindungsabschnitt 25 ist auf der oberen Oberfläche des Halbleitersubstrats vorgesehen. Zwischen dem Verbindungsabschnitt 25 und dem Halbleitersubstrat ist ein Isolierfilm wie etwa ein thermischer Oxidfilm vorgesehen.
  • Eine Gate-Metallschicht 50 legt an die Halbleitervorrichtung 100 eine Gate-Spannung an. Die Gate-Metallschicht 50 kann mit einer über der oberen Oberfläche des Halbleitersubstrats vorgesehenen Gate-Anschlussfläche verbunden sein. Die Gate-Anschlussfläche ist durch einen Draht oder dergleichen mit einer externen Vorrichtung verbunden. Die Gate-Metallschicht 50 kann das aktive Gebiet in einer Draufsicht umgebend vorgesehen sein. Als ein Beispiel ist die Gate-Metallschicht 50 entlang eines Außenumfangs des Halbleitersubstrats in der Draufsicht schleifenförmig vorgesehen.
  • Die Gate-Metallschicht 50 steht über das Kontaktloch 49 in Kontakt mit einem Gate-Runner 48. Der Gate-Runner 48 ist aus mit Störstellen dotiertem Polysilicium oder dergleichen gebildet. Zwischen dem Gate-Runner 48 und dem Halbleitersubstrat ist ein Isolierfilm wie etwa ein thermischer Oxidfilm vorgesehen. Der Gate-Runner 48 ist mit einem leitfähigen Gate-Abschnitt in dem Gate-Grabenabschnitt 40 auf der oberen Oberfläche des Halbleitersubstrats verbunden. Der Gate-Runner 48 ist mit dem leitfähigen Blindabschnitt in dem Blindgrabenabschnitt 30 nicht verbunden. Der Gate-Runner 48 dieses Beispiels ist von einer Position, die das Kontaktloch 49 überlappt, bis zu einer Position, die einen Randabschnitt 41 des Gate-Grabenabschnitts 40 überlappt, vorgesehen. Der Randabschnitt 41 ist ein Endabschnitt in dem Gate-Grabenabschnitt 40, der der Gate-Metallschicht 50 am nächsten ist. Der leitfähige Gate-Abschnitt liegt bei dem Randabschnitt 41 des Gate-Grabenabschnitts 40 auf der oberen Oberfläche des Halbleitersubstrats frei und steht mit dem Gate-Runner 48 in Kontakt.
  • Die Emitterelektrode 52 und die Gate-Metallschicht 50 sind aus einem Material, das ein Metall enthält, gebildet. Zum Beispiel ist wenigstens ein Teil eines Gebiets jeder Elektrode aus Aluminium oder aus einer Aluminium-Silicium-Legierung gebildet. Jede Elektrode kann unter einem aus Aluminium oder dergleichen gebildeten Gebiet ein Sperrenmetall aufweisen, das aus Titan, aus einer Titanverbindung oder dergleichen gebildet ist. Ferner kann in dem Kontaktloch ein Stopfen enthalten sein, der durch Einbetten von Wolfram oder dergleichen in der Weise, dass er mit dem Sperrenmetall und dem Aluminium oder dergleichen in Kontakt steht, gebildet ist.
  • Das Wannengebiet 11 ist die Gate-Metallschicht 50 und den Gate-Runner 48 überlagernd vorgesehen. Das Wannengebiet 11 ist mit einer vorgegebenen Breite bis zu einem Bereich, der die Gate-Metallschicht 50 und den Gate-Runner 48 nicht überlappt, verlaufend vorgesehen. Das Wannengebiet 11 dieses Beispiels ist in einer Y-Achsen-Richtung bis zu der Seite der Gate-Metallschicht 50 von einem Ende des Kontaktlochs 54 entfernt vorgesehen. Das Wannengebiet 11 ist ein Gebiet des zweiten Leitfähigkeitstyps. In diesem Beispiel ist das Wannengebiet 11 von dem P+-Typ.
  • Die Halbleitervorrichtung 100 weist mehrere Grabenabschnitte auf, die in einer X-Achsen-Richtung angeordnet sind. Im Folgenden ist in der Patentschrift eine Anordnungsrichtung als die X-Achsen-Richtung bezeichnet. In der Halbleitervorrichtung 100 dieses Beispiels sind entlang der X-Achsen-Richtung ein oder mehrere Gate-Grabenabschnitte 40 und ein oder mehrere Blindgrabenabschnitte 30 vorgesehen.
  • Der Gate-Grabenabschnitt 40 dieses Beispiels kann zwei Fortsatzabschnitte 39, die entlang einer Verlaufsrichtung (der Y-Achsen-Richtung) senkrecht zu der Anordnungsrichtung (der X-Achsen-Richtung) des Grabenabschnitts verlaufen, (die zwei Fortsatzabschnitte, die entlang der Verlaufsrichtung linear sind) und den Randabschnitt 41, der die zwei Fortsatzabschnitte 39 verbindet, aufweisen. Im Folgenden ist die Verlaufsrichtung in der Patentschrift als die Y-Achsen-Richtung bezeichnet. Ferner kann der Blindgrabenabschnitt 30 dieses Beispiels zwei Fortsatzabschnitte 29, die entlang der Verlaufsrichtung verlaufen, und einen Randabschnitt 31, der die zwei Fortsatzabschnitte 29 verbindet, aufweisen.
  • Es ist bevorzugt, dass wenigstens ein Teil des Randabschnitts 41 in der Draufsicht in einer gekrümmten Form vorgesehen ist. Da die Endabschnitte der zwei Fortsatzabschnitte 39 in der Y-Achsen-Richtung durch den Randabschnitt 41 miteinander verbunden sind, ist es möglich, die Konzentration des elektrischen Felds bei den Endabschnitten der Fortsatzabschnitte 39 zu entspannen.
  • In diesem Beispiel sind die Blindgrabenabschnitte 30 zwischen den jeweiligen Fortsatzabschnitten 39 der Gate-Grabenabschnitte 40 vorgesehen. In diesem Beispiel sind zwischen den jeweiligen Fortsatzabschnitten 39 zwei Blindgrabenabschnitte 30 vorgesehen; allerdings kann zwischen den jeweiligen Fortsatzabschnitten 39 ein Blindgrabenabschnitt 30 vorgesehen sein.
  • Eine Diffusionstiefe des Wannengebiets 11 kann tiefer als die Tiefen des Gate-Grabenabschnitts 40 und des Blindgrabenabschnitts 30 sein. Die Endabschnitte des Gate-Grabenabschnitts 40 und des Blindgrabenabschnitts 30 in der Y-Achsen-Richtung sind in der Draufsicht in dem Wannengebiet 11 vorgesehen. Das heißt, bei dem Endabschnitt jedes Grabenabschnitts in der Y-Achsen-Richtung ist ein unterer Abschnitt jedes Grabenabschnitts in der Tiefenrichtung mit dem Wannengebiet 11 bedeckt. Dementsprechend ist es möglich, die Konzentration des elektrischen Felds bei dem Bodenabschnitt jedes Grabenabschnitts zu entspannen.
  • Zwischen den jeweiligen Grabenabschnitten ist in der Anordnungsrichtung ein Mesaabschnitt 60 vorgesehen. Der Mesaabschnitt 60 gibt ein Gebiet an, das innerhalb des Halbleitersubstrats zwischen den Grabenabschnitten eingefügt ist. Ein oberes Ende des Mesaabschnitts 60 kann die obere Oberfläche des Halbleitersubstrats sein. Eine Tiefenposition eines unteren Endes des Mesaabschnitts 60 kann dieselbe wie eine Tiefenposition eines unteren Endes jedes Grabenabschnitts sein. Der Mesaabschnitt 60 dieses Beispiels ist auf der oberen Oberfläche des Halbleitersubstrats in der Verlaufsrichtung entlangjedes Grabenabschnitts verlaufend vorgesehen.
  • Jeder der Mesaabschnitte 60 ist mit einem Basisgebiet 14 des zweiten Leitfähigkeitstyps versehen, wobei das Basisgebiet 14 flacher als der Grabenabschnitt ist. In diesem Beispiel ist das Basisgebiet 14 von dem P--Typ. Das Basisgebiet 14 ist in der Verlaufsrichtung auf das Wannengebiet 11 auf der oberen Oberfläche des Halbleitersubstrats ausgerichtet freiliegend vorgesehen. Während 1 das an einem Endabschnitt jedes Mesaabschnitts 60 angeordnete Basisgebiet 14 zeigt, ist das Basisgebiet 14 ebenfalls an dem anderen Endabschnitt jedes Mesaabschnitts 60 angeordnet. Das Basisgebiet 14 ist in der X-Achsen-Richtung zwischen den zwei Grabenabschnitten eingefügt und ist in Kontakt mit den zwei Grabenabschnitten vorgesehen.
  • Jeder Mesaabschnitt 60 ist mit dem Emittergebiet 12 des ersten Leitfähigkeitstyps und mit dem Kontaktgebiet 15 des zweiten Leitfähigkeitstyps versehen. In diesem Beispiel ist durch das Emittergebiet 12 und durch das Kontaktgebiet 15 eine Zelle 13 eines IGBT-Elements gebildet. Die Zelle 13 des IGBT-Elements ist eine Grundstruktur des IGBT-Elements, wobei eine große Anzahl von Grundstrukturen angeordnet sind, um eine gesamte Halbleitervorrichtung 100 zu bilden. In diesem Beispiel ist das Emittergebiet 12 von dem N+-Typ. Das Kontaktgebiet 15 ist in diesem Beispiel von dem P+-Typ. Das Dotierungsmittel des Emittergebiets 12 ist z. B. Arsen (As), Phosphor (P), Antimon (Sb) oder dergleichen.
  • Unter dem Emittergebiet 12 und dem Kontaktgebiet 15 ist das Basisgebiet 14 vorgesehen. Das Basisgebiet 14 ist unter dem Emittergebiet 12 vorgesehen und das Kontaktgebiet 15 ist innerhalb des Halbleitersubstrats mit dem Basisgebiet 14 verbunden, das in der Verlaufsrichtung auf das Wannengebiet 11 ausgerichtet angeordnet ist. Das Emittergebiet 12 und das Kontaktgebiet 15 können in der Tiefenrichtung des Halbleitersubstrats zwischen dem Basisgebiet 14 und der oberen Oberfläche des Halbleitersubstrats vorgesehen sein.
  • Das Emittergebiet 12 und das Kontaktgebiet 15 sind in Kontakt mit dem Gate-Grabenabschnitt 40 vorgesehen. Das Emittergebiet 12 und das Kontaktgebiet 15 können mit dem Blindgrabenabschnitt 30 in Kontakt stehen oder nicht in Kontakt stehen. In diesem Beispiel sind das Emittergebiet 12 und das Kontaktgebiet 15 in Kontakt mit dem Blindgrabenabschnitt 30 vorgesehen.
  • Das Emittergebiet 12 ist in der Verlaufsrichtung auf der oberen Oberfläche des Halbleitersubstrats auf das Kontaktgebiet 15 ausgerichtet vorgesehen. Die Emittergebiete 12 und die Kontaktgebiete 15 können in der Verlaufsrichtung aufeinander ausgerichtet abwechselnd vorgesehen sein. Das heißt, in der Verlaufsrichtung kann das Emittergebiet 12 zwischen zwei Kontaktgebieten 15 eingefügt sein und kann das Kontaktgebiet 15 zwischen zwei Emittergebieten 12 eingefügt sein.
  • Das Kontaktloch 54 ist über dem Mesaabschnitt 60 vorgesehen. Ferner ist außerdem unter dem Kontaktloch 54 das Emittergebiet 12 vorgesehen. Das Emittergebiet 12 dieses Beispiels steht mit jedem der zwei Grabenabschnitte in Kontakt und ist von einem zu dem anderen der zwei Grabenabschnitte vorgesehen.
  • In einem Gebiet, das unter dem Kontaktloch 54 ist und in der Anordnungsrichtung auf der oberen Oberfläche des Halbleitersubstrats zwischen den Kontaktgebieten 15 eingefügt ist, ist ein Stopfengebiet 17 des zweiten Leitfähigkeitstyps vorgesehen. In 1 ist das Gebiet, wo das Stopfengebiet 17 vorgesehen ist, durch Strichlinien angegeben. In diesem Beispiel ist das Stopfengebiet 17 von einem P++-Typ. Das heißt, eine Dotierungskonzentration des Stopfengebiets 17 ist höher als eine Dotierungskonzentration des Kontaktgebiets 15 (siehe 8). Insbesondere ist eine Dosis des Stopfengebiets 17 dieses Beispiels, d. h. eine Implantationsmenge des Dotierungsmittels des zweiten Leitfähigkeitstyps, größer oder gleich einer Dosis des Kontaktgebiets 15. Das heißt, in der Tiefenrichtung des Halbleitersubstrats ist eine erste integrierte Konzentration, die durch Integrieren der Dotierungskonzentration des Stopfengebiets 17 in der Tiefenrichtung des Halbleitersubstrats erhalten wird, größer oder gleich einer zweiten integrierten Konzentration, die durch Integrierten der Dotierungskonzentration des Kontaktgebiets 15 in der Tiefenrichtung erhalten wird.
  • Das Stopfengebiet 17 ist in Kontakt mit der oberen Oberfläche des Halbleitersubstrats vorgesehen. Unter dem Stopfengebiet 17 ist das Kontaktgebiet 15 vorgesehen. Das heißt, das Stopfengebiet 17 ist in der Tiefe flacher als das Kontaktgebiet 15 vorgesehen. Das unter dem Stopfengebiet vorgesehene Kontaktgebiet 15 ist innerhalb des Halbleitersubstrats mit zwei Kontaktgebieten 15 verbunden, die in der Draufsicht über das Stopfengebiet 17 vorgesehen sind.
  • Unter dem Emittergebiet 12, dem Kontaktgebiet 15 und dem Stopfengebiet 17 kann ein Anreicherungsgebiet 16 des ersten Leitfähigkeitstyps vorgesehen sein. Das Anreicherungsgebiet 16 dieses Beispiels weist eine höhere Störstellenkonzentration als ein Driftgebiet auf und ist von dem N-Typ. Das Anreicherungsgebiet 16 kann über dem unteren Ende jedes Grabenabschnitts angeordnet sein. In 1 ist ein Bereich, wo das Anreicherungsgebiet 16 vorgesehen ist, durch eine Strichlinie und durch einen Pfeil angegeben. Ein Endabschnitt des Anreicherungsgebiets 16 in der Y-Achsen-Richtung kann unter dem Kontaktgebiet 15, das zwischen dem Emittergebiet 12 und dem Basisgebiet 14 auf der oberen Oberfläche des Halbleitersubstrats eingefügt vorgesehen ist, angeordnet sein. Dadurch, dass das Anreicherungsgebiet 16 vorgesehen ist, ist es möglich, eine Ladungsträgerinjektions-Verstärkungswirkung (lE-Wirkung) zu verbessern, um eine EIN-Spannung zu verringern.
  • 2 ist eine vergrößerte Ansicht eines Gebiets A in 1. Wie in 2 gezeigt ist, sind das Emittergebiet 12 und das Kontaktgebiet 15 in der Halbleitervorrichtung 100 dieses Beispiels in Kontakt mit dem Gate-Grabenabschnitt 40 und mit dem Blindgrabenabschnitt 30 vorgesehen. Ferner ist in einem Gebiet, das unter dem Kontaktloch 54 ist und in der Anordnungsrichtung auf der oberen Oberfläche des Halbleitersubstrats zwischen den Kontaktgebieten 15 eingefügt ist, das Stopfengebiet 17 vorgesehen.
  • In der X-Achsen-Richtung ist eine Position eines Endabschnitts des Gate-Grabenabschnitts 40 auf einer positiven Seite der X-Achse als eine Position S1 definiert. In der X-Achsen-Richtung ist eine Position eines Endabschnitts des Blindgrabenabschnitts 30 auf einer negativen Seite der X-Achse, wobei der Blindgrabenabschnitt 30 an den Gate-Grabenabschnitt 40 auf der positiven Seite der X-Achse angrenzend angeordnet ist, als eine Position S2 definiert. In dem Mesaabschnitt 60, der zwischen dem Gate-Grabenabschnitt 40 und dem Blindgrabenabschnitt 30 eingefügt ist, sind Positionen der Endabschnitte des Kontaktlochs 54 auf der negativen Seite der X-Achse und der positiven Seite der X-Achse als eine Position S3 bzw. als eine Position S4 definiert.
  • Eine Breite Wm ist eine Breite in der X-Achsen-Richtung zwischen der Position S1 und der Position S2, d. h. eine Breite des Mesaabschnitts 60. Eine Breite Wtt ist eine Breite zwischen den angrenzenden zwei der Grabenabschnitte in der Anordnungsrichtung (der X-Achsen-Richtung). Eine Breite Wt ist eine Breite des Gate-Grabenabschnitts 40 in der X-Achsen-Richtung und eine Breite des Blindgrabenabschnitts 30 in der X-Achsen-Richtung. Eine Breite Wtp ist ein Grabenabstand zwischen den zwei Grabenabschnitten, die aneinander angrenzend in der X-Achsen-Richtung vorgesehen sind. Eine Breite Wtc ist eine Breite in der X-Achsen-Richtung zwischen der Position S1 und der Position S3. Eine Breite Wtc' ist eine Breite in der X-Achsen-Richtung zwischen der Position S4 und der Position S2. Eine Breite Wch ist eine Breite in der X-Achsen-Richtung zwischen der Position S3 und der Position S4, d. h. eine Öffnungsbreite des Kontaktlochs 54. Es wird angemerkt, dass die Breite Wtc gleich der Breite Wtc' sein kann.
  • Die Breite Wch kann gleich der Breite Wtc und der Breite Wtc' sein. Die Breite Wm kann nicht weniger als das 1,2-fache und nicht mehr als das 3-fache der Breite Wch sein. Ferner kann die Breite Wm nicht weniger als das 1,4-fache und nicht mehr als 3-fache der Breite Wtc sein. Die Breite Wt kann nicht weniger als das 1,5-fache und nicht mehr als das 3-fache der Breite Wch sein. Die Breite Wt kann nicht weniger als das 1,5-fache und nicht mehr als das 3-fache der Breite Wtc sein. Die Breite Wtp kann nicht weniger als das 1,3-fache und nicht mehr als das 2,5-fache der Breite Wm sein. Die Breite Wch kann von der Breite Wtc und von der Breite Wtc' verschieden sein. Die Breite Wtc und die Breite Wtc' können nicht weniger als das 0,5-fache und nicht mehr als das 2-fache der Breite Wch sein.
  • Die Breite Wtt kann 4 µm oder weniger, vorzugsweise 3,2 µm oder weniger, sein. Die Breite Wch kann 0,2 µm oder mehr und 0,9 µm oder weniger sein. In diesem Beispiel kann die Breite Wch 1,0 µm oder weniger sein. Die Breite Wt kann 0,5 µm oder mehr und 1,2 µm oder weniger sein. Die Breite Wtc und die Breite Wtc' können 0,2 µm oder mehr und 0,9 µm oder weniger sein. Die Breite Wtp kann 2,0 µm oder mehr und 2,8 µm oder weniger sein. Ferner kann die Breite Wch kleiner als die Breite Wtc und die Breite Wtc' sein. Die Breite Wch, die Breite Wtc und die Breite Wtc' können kleiner als die Breite Wt sein.
  • In der Y-Achsen-Richtung ist eine Position eines Endabschnitts des Kontaktgebiets 15 auf der positiven Seite der Y-Achse in der Draufsicht als eine Position U1 definiert. In der Y-Achsen-Richtung ist eine Position, die in der Draufsicht eine Position eines Endabschnitts des Kontaktgebiets 15 auf der negativen Seite der Y-Achse ist, und eine Position eines Endabschnitts des Emittergebiets 12 auf der positiven Seite der Y-Achse, wobei das Emittergebiet 12 angrenzend an das Kontaktgebiet 15 auf der negativen Seite der Y-Achse vorgesehen ist, als eine Position U2 definiert. In der Y-Achsen-Richtung ist eine Position eines Endabschnitts des Emittergebiets 12 auf der negativen Seite der Y-Achse als eine Position U3 definiert.
  • Ein Kontaktgebiet 15 und ein Emittergebiet 12, die in der Y-Achsen-Richtung aneinander angrenzend vorgesehen sind, sind als die Zelle 13 bezeichnet. Eine Länge Wu ist ein Abstand der Zelle 13 in der Y-Achsen-Richtung. Die Länge Wu ist gleich einer Summe einer Länge We und einer Länge Wc. Die Länge We ist eine Länge des Emittergebiets 12 in der Y-Achsen-Richtung. Die Länge Wc ist in der Draufsicht eine Länge des Kontaktgebiets 15 in der Y-Achsen-Richtung. In diesem Beispiel ist die Länge Wc kleiner als die Länge We. Die Länge Wc kann nicht weniger als das 0,6-fache und nicht mehr als das 0,9-fache der Länge We sein. Die Länge We kann 1,2 µm oder mehr und 2,1 µm oder weniger sein. Die Länge Wc kann 0,9 µm oder mehr und 1,4 µm oder weniger sein.
  • In diesem Beispiel ist die Länge Wu der Zelle 13 als die Breite Wtt oder weniger eingestellt. Ferner ist die Breite Wch, die die Öffnungsbreite des Kontaktlochs 54 ist, kleiner als die Länge Wc des Kontaktgebiets 15 eingestellt. Dementsprechend ist die Zelle 13 in der Draufsicht in der Längsrichtung in der Y-Achsen-Richtung nicht rechteckig, so dass es möglich ist, eine Dichte der Zelle 13 in der Y-Achsen-Richtung zu erhöhen. Da die Länge We in der Zelle 13 größer als die Länge Wc ist, kann darüber hinaus eine Gesamtemitterlänge (eine Länge, bei der das Emittergebiet 12 mit dem Grabenabschnitt in der Y-Achsen-Richtung in Kontakt steht) sichergestellt werden, während eine Miniaturisierung und Verfeinerung erzielt werden können. Allerdings kann im Fall einer solchen Anordnung eine RBSOA-Toleranz abnehmen. Somit ist in der Halbleitervorrichtung 100 das Stopfengebiet 17 dieses Beispiels genutzt.
  • Darüber hinaus ist in diesem Beispiel die Breite Wch, die die Öffnungsbreite des Kontaktlochs 54 ist, kleiner als die Breite Wt des Grabenabschnitts. Dementsprechend können die Miniaturisierung und die Verfeinerung geeignet erzielt werden.
  • In der Draufsicht ist wenigstens ein Teil des Stopfengebiets 17 das Kontaktgebiet 15 überlappend angeordnet. Das heißt, in der Draufsicht ist das Kontaktgebiet 15 unter dem Stopfengebiet 17 vorgesehen und überlappt wenigstens ein Teil des Stopfengebiets 17 das Kontaktgebiet 15. In diesem Beispiel ist in der Draufsicht ein gesamtes Stopfengebiet 17 das Kontaktgebiet 15 überlappend angeordnet.
  • In der X-Achsen-Richtung sind die Positionen der Endabschnitte des Stopfengebiets 17 auf der negativen Seite der X-Achse und auf der positiven Seite der X-Achse als eine Position T1 bzw. als eine Position T2 definiert. Eine Breite Wpx ist eine Breite in der X-Achsen-Richtung zwischen der Position T1 und der Position T2. In diesem Beispiel ist die Position T1 gleich der Position S3 und ist die Position T2 gleich der Position S4. Das heißt, in diesem Beispiel ist die Breite Wpx gleich der Breite Wch.
  • In der Y-Achsen-Richtung sind die Positionen der Endabschnitte des Stopfengebiets 17 auf der positiven Seite der Y-Achse und auf der negativen Seite der Y-Achse als eine Position V1 bzw. als eine Position V2 definiert. In diesem Beispiel ist eine Länge Wpy eine Länge in der Y-Achsen-Richtung zwischen der Position V1 und der Position V2. In diesem Beispiel ist die Position V1 gleich der Position U1 und ist die Position V2 gleich der Position U2. Das heißt, in diesem Beispiel ist die Länge Wpy gleich der Länge Wc.
  • 3 ist eine Ansicht, die ein Beispiel eines Querschnitts a-a' in 2 zeigt. Der Querschnitt a-a' ist eine XZ-Ebene, die durch den Gate-Grabenabschnitt 40, durch den Blindgrabenabschnitt 30, durch das Kontaktgebiet 15 und durch das Stopfengebiet 17 geht. In dem Querschnitt weist die Halbleitervorrichtung 100 dieses Beispiels ein Halbleitersubstrat 10, einen Zwischenschicht-Dielektrikumfilm 38, die Emitterelektrode 52 und eine Kollektorelektrode 24 auf. Der Zwischenschicht-Dielektrikumfilm 38 ist auf einer oberen Oberfläche 21 des Halbleitersubstrats 10 vorgesehen. Der Zwischenschicht-Dielektrikumfilm 38 ist ein Isolierfilm wie etwa Silikatglas, zu dem Störstellen wie etwa Bor oder Phosphor hinzugefügt sind. Der Zwischenschicht-Dielektrikumfilm 38 kann mit der oberen Oberfläche 21 in Kontakt stehen und zwischen dem Zwischenschicht-Dielektrikumfilm 38 und der oberen Oberfläche 21 kann ein anderer Film wie etwa ein Oxidfilm vorgesehen sein. In dem Zwischenschicht-Dielektrikumfilm 38 sind das Kontaktloch 54, das Kontaktloch 49 und das Kontaktloch 56, die in 1 beschrieben sind, vorgesehen. 3 zeigt das Kontaktloch 54.
  • Die Emitterelektrode 52 ist über dem Zwischenschicht-Dielektrikumfilm 38 vorgesehen. Die Emitterelektrode 52 steht über das Kontaktloch 54 des Zwischenschicht-Dielektrikumfilms 38 mit der oberen Oberfläche 21 elektrisch in Kontakt. In dem Kontaktloch 54 kann ein Kontaktstopfen aus Wolfram (W) oder dergleichen vorgesehen sein. Auf einer unteren Oberfläche 23 des Halbleitersubstrats 10 ist die Kollektorelektrode 24 vorgesehen. Die Emitterelektrode 52 und die Kollektorelektrode 24 sind unter Verwendung eines leitfähigen Materials wie etwa eines Metalls vorgesehen.
  • Das Halbleitersubstrat 10 kann ein Siliciumsubstrat, ein Siliciumcarbidsubstrat oder ein Nitridhalbleitersubstrat wie etwa Galliumnitrid sein. Das Halbleitersubstrat 10 dieses Beispiels ist ein Siliciumsubstrat.
  • Das Halbleitersubstrat 10 enthält ein Driftgebiet 18 des ersten Leitfähigkeitstyps. Das Driftgebiet 18 dieses Beispiels ist von dem N-Typ. Das Driftgebiet 18 kann ein verbleibendes Gebiet sein, wo in dem Halbleitersubstrat 10 kein anderes Dotierungsgebiet vorgesehen ist.
  • Über dem Driftgebiet 18 können ein oder mehrere Anreicherungsgebiete 16 vorgesehen sein. Als ein Beispiel ist die in 3 gezeigte Halbleitervorrichtung 100 mit einem Anreicherungsgebiet 16 in einer Z-Achsen-Richtung versehen. Wenn mehrere Anreicherungsgebiete 16 vorgesehen sind, können die Anreicherungsgebiete 16 jeweils in der Z-Achsen-Richtung angeordnet sein. Das Anreicherungsgebiet 16 kann über dem unteren Ende jedes Grabenabschnitts vorgesehen sein. Das Anreicherungsgebiet 16 weist eine höhere Dotierungskonzentration als das Driftgebiet 18 auf. Dadurch, dass das Anreicherungsgebiet 16 vorgesehen ist, ist es möglich, eine Ladungsträgerinjektions-Verstärkungswirkung (lE-Wirkung) zu verbessern, um eine EIN-Spannung zu verringern.
  • Über dem Anreicherungsgebiet 16 ist das Basisgebiet 14 vorgesehen. Über dem Basisgebiet 14 ist das Kontaktgebiet 15 vorgesehen. Das Anreicherungsgebiet 16, das Basisgebiet 14 und das Kontaktgebiet 15 sind in Kontakt mit dem Gate-Grabenabschnitt 40 vorgesehen. Das Anreicherungsgebiet 16, das Basisgebiet 14 und das Kontaktgebiet 15 können in Kontakt mit dem Blindgrabenabschnitt 30 vorgesehen sein.
  • Innerhalb des Kontaktgebiets 15 ist das Stopfengebiet 17 in Kontakt mit der oberen Oberfläche 21 vorgesehen. Das Stopfengebiet 17 ist unter dem Kontaktloch 54 vorgesehen. In diesem Beispiel ist die Breite Wpx des Stopfengebiets 17 in der X-Achsen-Richtung gleich der Breite Wch des Kontaktlochs 54 in der X-Achsen-Richtung.
  • Eine Mittelposition des Mesaabschnitts 60 in der X-Achsen-Richtung ist als eine Position Sm definiert. Das Stopfengebiet 17 kann in der X-Achsen-Richtung symmetrisch um die Position Sm als die Mitte zwischen der positiven Seite und der negativen Seite auf der X-Achse vorgesehen sein.
  • In der Z-Achsen-Richtung ist eine Position der oberen Oberfläche 21 als eine Position P1 definiert. In der Z-Achsen-Richtung ist eine Position eines unteren Endes des Kontaktgebiets 15 als eine Position P2 definiert. In der Z-Achsen-Richtung ist eine Position eines unteren Endes des Stopfengebiets 17 als eine Position P3 definiert. Eine Tiefe Db ist eine Tiefe in der Z-Achsen-Richtung zwischen der Position P1 und der Position P2, d. h. eine Tiefe des Kontaktgebiets 15 von der oberen Oberfläche 21. Eine Tiefe Dp ist eine Tiefe in der Z-Achsen-Richtung zwischen der Position P1 und der Position P3, d. h. eine Tiefe des Stopfengebiets 17 von der oberen Oberfläche 21.
  • Ein Mittelpunkt zwischen der Position P1 und der Position P2 in der Z-Achsen-Richtung ist als eine Position Pmb definiert. Das heißt, die Position Pmb ist eine Mittelposition des Kontaktgebiets 15 in der Tiefenrichtung. In der Z-Achsen-Richtung ist ein Mittelpunkt zwischen der Position P1 und der Position P3 als eine Position Pmp definiert. Das heißt, die Position Pmp ist eine Mittelposition des Stopfengebiets 17 in der Tiefenrichtung.
  • In der Halbleitervorrichtung 100 dieses Beispiels ist das Stopfengebiet 17 in der Tiefenrichtung an einer flacheren Position als das Kontaktgebiet 15 vorgesehen. Der Ausdruck, dass das Stopfengebiet 17 in der Tiefenrichtung an einer flacheren Position als das Kontaktgebiet 15 vorgesehen ist, kann angeben, dass das untere Ende des Stopfengebiets 17 über dem unteren Ende des Kontaktgebiets 15 angeordnet ist. Das heißt, der Ausdruck kann angeben, dass die Position P3 über der Position P2 positioniert ist. Die Tiefe Dp des Stopfengebiets 17 von der oberen Oberfläche 21 kann nicht weniger als das 0,1-fache und nicht mehr als das 0,6-fache der Tiefe Db des Kontaktgebiets 15 von der oberen Oberfläche 21 sein. Es wird angemerkt, dass die Tiefe Dp des Stopfengebiets 17 von der oberen Oberfläche 21 flacher als eine Position Pmb, die die Hälfte der Tiefe Db des Kontaktgebiets 15 von der oberen Oberfläche 21 ist, sein kann.
  • Ferner kann der Ausdruck, dass das Stopfengebiet 17 in der Tiefenrichtung an einer flacheren Position als das Kontaktgebiet 15 vorgesehen ist, bedeuten, dass die Mittelposition des Stopfengebiets 17 in der Tiefenrichtung über der Mittelposition des Kontaktgebiets 15 in der Tiefenrichtung angeordnet ist. Das heißt, der Ausdruck kann angeben, dass die Position Pmp über der Position Pmb positioniert ist. Eine Tiefe des Stopfengebiets 17 von der oberen Oberfläche 21 bis zu der Position Pmp, die eine Hälfte (1/2) von Dp ist, kann nicht weniger als das 0,1-fache und nicht mehr als das 0,6-fache einer Tiefe des Kontaktgebiets 15 von der oberen Oberfläche 21 bis zu der Position Pmb, d. h. eine Hälfte (1/2) von Db, sein.
  • In diesem Beispiel ist die Breite Wch, die die Öffnungsbreite des Kontaktlochs 54 ist, größer als die Breite Dp. Mit anderen Worten, die Tiefe des Stopfengebiets 17 ist kleiner als die Öffnungsbreite des verfeinerten Kontaktlochs 54. Das heißt, dass das Stopfengebiet 17 ein Gebiet hoher Konzentration ist, das an einer vorderen Oberfläche des Halbleitersubstrats vorgesehen ist, um eine Verringerung der RBSOA-Toleranz zu vermeiden, und dass keine Notwendigkeit einer tiefen Diffusion des Stopfengebiets 17 besteht.
  • Unter dem Driftgebiet 18 kann ein Puffergebiet 20 des ersten Leitfähigkeitstyps vorgesehen sein. Das Puffergebiet 20 dieses Beispiels weist eine höhere Störstellenkonzentration als das Driftgebiet 18 auf und ist von dem N-Typ. Das Puffergebiet 20 weist eine höhere Dotierungskonzentration als das Driftgebiet 18 auf. Das Puffergebiet 20 kann als eine Feldsperrschicht fungieren, die verhindert, dass eine Verarmungsschicht ein Kollektorgebiet 22 eines P+-Typs erreicht, wobei sich die Verarmungsschicht von einem unteren Ende des Basisgebiets 14 verbreitert. Das Puffergebiet 20 kann in der Tiefenrichtung mehrere Spitzen oder eine einzelne Spitze einer Dotierungskonzentrationsverteilung aufweisen.
  • Unter dem Puffergebiet 20 ist das Kollektorgebiet 22 des zweiten Leitfähigkeitstyps vorgesehen. Das Kollektorgebiet 22 dieses Beispiels ist von dem P+-Typ. Das Kollektorgebiet 22 ist auf der unteren Oberfläche 23 des Halbleitersubstrats 10 freiliegend vorgesehen.
  • Das Halbleitersubstrat 10 ist mit dem Gate-Grabenabschnitt 40 und mit dem Blindgrabenabschnitt 30 versehen. Der Gate-Grabenabschnitt 40 und der Blindgrabenabschnitt 30 sind in der Weise vorgesehen, dass sie von der oberen Oberfläche 21 durch das Basisgebiet 14 und durch das Anreicherungsgebiet 16 gehen und das Driftgebiet 18 erreichen. Eine Struktur, in der der Grabenabschnitt durch das Dotierungsgebiet geht, ist nicht auf eine Struktur beschränkt, in der das Halbleitersubstrat in der Reihenfolge der Bildung des Dotierungsgebiets und daraufhin der Bildung der Grabenabschnitt hergestellt wird. Eine Struktur, in der der Grabenabschnitt gebildet wird und daraufhin zwischen den Grabenabschnitten das Dotierungsgebiet gebildet wird, ist in der Struktur, in der der Grabenabschnitt durch das Dotierungsgebiet geht, ebenfalls enthalten.
  • Der Gate-Grabenabschnitt 40 weist einen Gate-Graben, einen Gate-Isolierfilm 42 und einen leitfähigen Gate-Abschnitt 44 auf, die auf der oberen Oberfläche 21 vorgesehen sind. Der Gate-Isolierfilm 42 ist in der Weise vorgesehen, dass er eine Innenwand des Gate-Grabens bedeckt. Der Gate-Isolierfilm 42 kann durch Oxidieren oder Nitrieren eines Halbleiters auf der Innenwand des Gate-Grabens gebildet werden. Der leitfähige Gate-Abschnitt 44 ist auf einer Innenseite vorgesehen, die innerhalb des Gate-Grabens weiter als der Gate-Isolierfilm 42 ist. Der Gate-Isolierfilm 42 isoliert den leitfähigen Gate-Abschnitt 44 von dem Halbleitersubstrat 10. Der leitfähige Gate-Abschnitt 44 ist aus einem leitfähigen Material wie etwa Polysilicium gebildet.
  • Der leitfähige Gate-Abschnitt 44 kann in der Tiefenrichtung länger als das Basisgebiet 14 vorgesehen sein. Der Gate-Grabenabschnitt 40 ist mit dem Zwischenschicht-Dielektrikumfilm 38 auf der oberen Oberfläche 21 bedeckt. Wenn an den leitfähigen Gate-Abschnitt 44 eine vorgegebene Spannung angelegt ist, ist durch eine Elektroneninversionsschicht auf einer Oberflächenschicht in dem Basisgebiet 14 bei einer Grenzfläche in Kontakt mit dem Gate-Graben ein Kanal ausgebildet.
  • Der Blindgrabenabschnitt 30 kann in einem XZ-Querschnitt dieselbe Struktur wie der Gate-Grabenabschnitt 40 aufweisen. Der Blindgrabenabschnitt 30 weist einen Blindgraben, einen Blindisolierfilm 32 und einen leitfähigen Blindabschnitt 34, die auf der oberen Oberfläche 21 vorgesehen sind, auf. Der Blindisolierfilm 32 ist in der Weise vorgesehen, dass er eine Innenwand des Blindgrabens bedeckt. Der Blindisolierfilm 32 kann auf der Innenwand des Blindgrabens durch Oxidieren oder Nitrieren des Halbleiters gebildet werden. Der leitfähige Blindabschnitt 34 ist innerhalb des Blindgrabens weiter auf einer Innenseite als der Blindisolierfilm 32 vorgesehen. Der Blindisolierfilm 32 isoliert den leitfähigen Blindabschnitt 34 von dem Halbleitersubstrat 10. Der leitfähige Blindabschnitt 34 kann aus demselben Material wie der leitfähige Gate-Abschnitt 44 gebildet sein.
  • Der Gate-Grabenabschnitt 40 und der Blindgrabenabschnitt 30 dieses Beispiels sind mit dem Zwischenschicht-Dielektrikumfilm 38 auf der oberen Oberfläche 21 bedeckt. Es wird angemerkt, dass die Bodenabschnitte des Blindgrabenabschnitts 30 und des Gate-Grabenabschnitts 40 gekrümmte Oberflächen aufweisen können, die nach unten konvex (im Querschnitt gekrümmte Linienformen) sind.
  • 4 ist eine Ansicht, die ein Beispiel eines Querschnitts b-b' in 2 zeigt. Der Querschnitt b-b' ist eine XZ-Ebene, die durch das Kontaktloch 54, durch das Emittergebiet 12 und durch das Stopfengebiet 17 geht. In dem Querschnitt weist die Halbleitervorrichtung 100 dieses Beispiels das Halbleitersubstrat 10, die Emitterelektrode 52 und die Kollektorelektrode 24 auf.
  • In dem Querschnitt b-b' sind über dem Basisgebiet 14 das Emittergebiet 12, das Kontaktgebiet 15 und das Stopfengebiet 17 vorgesehen. Das Emittergebiet 12 und das Stopfengebiet 17 sind in der Weise vorgesehen, dass sie auf der oberen Oberfläche 21 freiliegen. In dem Querschnitt b-b' liegt das Kontaktgebiet 15 auf der oberen Oberfläche 21 nicht frei.
  • In der Tiefenrichtung kann ein unteres Ende des Emittergebiets 12 unter dem unteren Ende des Kontaktgebiets 15 vorgesehen sein. In der Tiefenrichtung kann das untere Ende des Emittergebiets 12 unter oder über dem unteren Ende des Stopfengebiets 17 vorgesehen sein. Das untere Ende des Emittergebiets 12 dieses Beispiels ist unter dem unteren Ende des Stopfengebiets 17 vorgesehen.
  • Die Positionen der Endabschnitte des Kontaktabschnitts 15 auf der negativen Seite der Y-Achse und auf der positiven Seite der Y-Achse bei dem unteren Ende des Emittergebiets 12 sind als eine Position K1 bzw. als eine Position K2 definiert. Eine Länge Wcy ist eine Länge in der Y-Achsen-Richtung zwischen der Position K1 und der Position K2. In der Draufsicht kann der Endabschnitt des Emittergebiets 12 in der Y-Achsen-Richtung den Endabschnitt des Kontaktgebiets 15 in der Y-Achsen-Richtung überlappen. Das heißt, die Position K1 kann weiter auf der negativen Seite der Y-Achse als die Position U1 angeordnet sein. Die Position K2 kann weiter auf der positiven Seite der Y-Achse als die Position U2 angeordnet sein.
  • Das Stopfengebiet 17 kann in der Weise vorgesehen sein, dass es das Kontaktgebiet 15 in der Y-Achsen-Richtung in der Draufsicht überlappt. Das heißt, die Position V1 des Endabschnitts des Stopfengebiets 17 auf der negativen Seite der Y-Achse kann weiter auf der positiven Seite der Y-Achse als die Position K1 angeordnet sein. Die Position V2 des Endabschnitts des Stopfengebiets 17 auf der positiven Seite der Y-Achse kann weiter auf der negativen Seite der Y-Achse als die Position K2 angeordnet sein. Die Länge Wcy kann größer als die Länge Wpy sein.
  • Wenn die Länge Wu der Zelle 13 wegen der oben beschriebenen Miniaturisierung und Verfeinerung kleiner oder gleich der Breite Wtt ist, ist eine Kontaktfläche zwischen der Emitterelektrode 52 und dem Kontaktgebiet 15 in der XY-Ebene beschränkt und nimmt somit ein Kontaktwiderstand zwischen der Emitterelektrode 52 und dem Kontaktgebiet 15 zu. Es wird angemerkt, dass der Kontaktwiderstand ebenfalls zunimmt, wenn zwischen der Emitterelektrode 52 und dem Kontaktgebiet 15 ein Sperrenmetall oder ein Wolframstopfen eingefügt ist. In einem verfeinerten Element mit einer Länge Wu von 3,2 µm oder weniger neigt der Kontaktwiderstand dazu, merklich zuzunehmen. Ferner kann der Kontaktwiderstand in einem verfeinerten Element mit einer Breite von Wtp von 3,0 µm oder weniger ebenfalls zunehmen. Somit veranlasst die Halbleitervorrichtung 100 wegen der Miniaturisierung und der Verfeinerung leicht ein Latch-up. Somit nimmt die RBSOA-Toleranz der Halbleitervorrichtung 100 leicht ab.
  • Die Halbleitervorrichtung 100 dieses Beispiels enthält das Stopfengebiet 17, das innerhalb des Halbleitersubstrats 10 vorgesehen ist. Das Stopfengebiet 17 weist eine höhere Dotierungskonzentration als das Kontaktgebiet 15 auf. Ferner ist in der Draufsicht wenigstens ein Teil des Stopfengebiets 17 das Kontaktgebiet 15 überlappend angeordnet. Ferner ist das Kontaktgebiet 17 in der Tiefenrichtung an einer flacheren Position als das Kontaktgebiet 15 vorgesehen. Ferner ist die Dosis des Stopfengebiets 17 in diesem Beispiel größer oder gleich der Dosis des Kontaktgebiets 15 eingestellt. Somit tritt das Latch-up weniger wahrscheinlich auf, selbst wenn die Halbleitervorrichtung 100 verfeinert ist. Somit kann eine Verringerung der RBSOA-Toleranz der Halbleitervorrichtung 100 verhindert werden. Ferner kann eine Veränderung der RBSOA-Toleranz der Halbleitervorrichtung 100 unterbunden werden.
  • 5 ist eine Ansicht, die eine obere Oberfläche einer Halbleitervorrichtung 150 eines Vergleichsbeispiels zeigt. Die Halbleitervorrichtung 150 des Vergleichsbeispiels unterscheidet sich von der in 1 gezeigten Halbleitervorrichtung 100 dieses Beispiels dadurch, dass das Stopfengebiet 17 nicht vorgesehen ist.
  • 6 ist eine Ansicht, die einen Querschnitt i-i' in 5 zeigt. In dem Querschnitt i-i' ist die Halbleitervorrichtung 150 des Vergleichsbeispiels nicht mit dem Stopfengebiet 17 versehen. In der Halbleitervorrichtung 150 des Vergleichsbeispiels liegt das Kontaktgebiet 15 auf der oberen Oberfläche 21 unter dem Kontaktloch 54 frei.
  • 7 ist eine Ansicht, die einen Querschnitt j-j' in 5 zeigt. In dem Querschnitt j-j' ist die Halbleitervorrichtung 150 des Vergleichsbeispiels nicht mit dem Stopfengebiet 17 versehen. In der Halbleitervorrichtung 150 des Vergleichsbeispiels liegt das Kontaktgebiet 15 in einem zwischen den Emittergebieten 12 eingefügten Gebiet auf der oberen Oberfläche 21 frei.
  • Die Halbleitervorrichtung 150 des Vergleichsbeispiels ist nicht mit dem Stopfengebiet 17 versehen. Somit tritt leicht das Latch-up auf, wenn die Halbleitervorrichtung 150 verfeinert ist. Somit nimmt die RBSOA-Toleranz der Halbleitervorrichtung 150 leicht ab. Ferner ist es schwierig, eine Veränderung der RBSOA-Toleranz der Halbleitervorrichtung 150 zu unterbinden.
  • 8 ist ein Graph der ein Beispiel einer Dotierungskonzentrationsverteilung entlang eines Querschnitts c-c' in 3 zeigt.
  • 8 zeigt außerdem die Dotierungskonzentrationsverteilung entlang eines Querschnitts z-z' in 6. Wie in 8 gezeigt ist, ist eine Spitzenkonzentration der Dotierungskonzentration des Stopfengebiets 17 in der Halbleitervorrichtung 100 dieses Beispiels höher als eine Spitzenkonzentration der Dotierungskonzentration des Kontaktgebiets 15. Ferner ist die erste integrierte Konzentration, die durch Integrieren der Dotierungskonzentration des Stopfengebiets 17 in der Tiefenrichtung des Halbleitersubstrats 10 erhalten wird, in der Halbleitervorrichtung 100 dieses Beispiels größer oder gleich der zweiten integrierten Konzentration, die durch Integrieren der Dotierungskonzentration des Kontaktgebiets 15 in der Tiefenrichtung des Halbleitersubstrats 10 erhalten wird. Somit ist die Zunahme des Kontaktwiderstands zwischen der Emitterelektrode 52 und dem Kontaktgebiet 15 in der Halbleitervorrichtung 100 dieses Beispiels stärker als in der Halbleitervorrichtung 150 des Vergleichsbeispiels unterbunden. Somit tritt das Latch-up weniger wahrscheinlich auf und nimmt die RBSOA-Toleranz in der Halbleitervorrichtung 100 dieses Beispiels wahrscheinlich weniger als in der Halbleitervorrichtung 150 des Vergleichsbeispiels ab.
  • In der Tiefenrichtung ist eine Spitzenposition der Dotierungskonzentration des Stopfengebiets 17 als eine Position P4 definiert. In der Tiefenrichtung ist eine Spitzenposition der Dotierungskonzentration des Kontaktgebiets 15 in der Tiefenrichtung als eine Position P5 definiert. In der Tiefenrichtung kann die Position P4 an einer flacheren Position als die Position P5 vorgesehen sein. Das heißt, das Stopfengebiet 17 dieses Beispiels ist ein angeordnetes Gebiet, wo eine höhere oder gleiche Dosis als die Dosis des Kontaktgebiets 15 in einer flacheren Tiefe als das Kontaktgebiet 15 konzentriert ist. Dementsprechend wird eine Wirkung des Unterbindens der Verringerung der RBSOA-Toleranz gezeigt.
  • Eine Tiefe von der oberen Oberfläche 21 zu der Spitzenposition (der Position P5) der Dotierungskonzentration des Kontaktgebiets 15 ist als eine Tiefe Dc definiert. In der Tiefenrichtung ist eine Position einer Tiefenhälfte der Tiefe Dc von der oberen Oberfläche 21 als eine Position P6 definiert. In der Tiefenrichtung kann die Spitzenposition (die Position P4) der Dotierungskonzentration des Stopfengebiets 17 an einer flacheren Position als der Position P6 vorgesehen sein. In der Halbleitervorrichtung 100 dieses Beispiels kann das Stopfengebiet 17 an einer flacheren Position als der Hälfte der Tiefe Dc bis zu der Spitzenposition P5 der Dotierungskonzentration des Kontaktgebiets 15 vorgesehen sein.
  • 9 ist ein Graph, der Stromwerte unmittelbar vor RBSOA-Defekten der Halbleitervorrichtung 100 dieses Beispiels und der Halbleitervorrichtung 150 des Vergleichsbeispiels zeigt. Wie aus 9 zu sehen ist, ist ein Stromwert unmittelbar vor einem RBSOA-Defekt der Halbleitervorrichtung 100 dieses Beispiels höher als ein Stromwert unmittelbar vor einem RBSOA-Defekt der Halbeitervorrichtung 150 des Vergleichsbeispiels.
  • In der Halbleitervorrichtung 100 dieses Beispiels ist wenigstens ein Teil des Stopfengebiets 17 mit einer höheren Dotierungskonzentration als das Kontaktgebiet 15 das Kontaktgebiet 15 in der Draufsicht überlappend angeordnet und ist das Stopfengebiet 17 an einer flacheren Position als das Kontaktgebiet 15 vorgesehen. Die Halbleitervorrichtung 150 des Vergleichsbeispiels ist nicht mit dem Stopfengebiet 17 versehen. Somit ermöglicht die Halbleitervorrichtung 100 dieses Beispiels im Vergleich zu der Halbleitervorrichtung 150 des Vergleichsbeispiels, dass das Latch-up weniger wahrscheinlich auftritt, und ermöglicht sie, dass die RBSOA-Toleranz wahrscheinlicher zunimmt.
  • Ferner wird im Vergleich zwischen der Halbleitervorrichtung 100 dieses Beispiels und der Halbleitervorrichtung, in der eine Dosis eines dem Stopfengebiet 17 entsprechenden Stopfengebiets kleiner als die Dosis des Kontaktgebiets 15 eingestellt ist, bestätigt, dass die Wirkung des Unterbindens des Latch-up und des Unterbindens der Verringerung der RBSOA-Toleranz in der Halbleitervorrichtung, in der die Dosis des Stopfengebiets kleiner als die Dosis des Kontaktgebiets 15 eingestellt ist, nicht ausreichend erhalten werden kann. Dies zeigt, dass das Kontaktgebiet zwischen der Emitterelektrode 52 und dem Kontaktgebiet 15 in der Anordnung der Zelle 13 dieses Beispiels beschränkt ist und dass somit die Diffusion des Stopfengebiets 17 in einer flacheren Tiefe als das Kontaktgebiet 15 ausgeführt werden muss, um die RBSOA-Toleranz zu verbessern, und dass außerdem die Dosis des Stopfengebiets 17 größer oder gleich der Dosis des Kontaktgebiets 15 eingestellt werden muss.
  • 10 ist eine Ansicht, die teilweise ein anderes Beispiel der oberen Oberfläche der Halbleitervorrichtung 100 gemäß einer Ausführungsform der Erfindung zeigt. Die in 10 gezeigte Halbleitervorrichtung 100 unterscheidet sich von der in 1 gezeigten Halbleitervorrichtung 100 dadurch, dass die Länge des Stopfengebiets 17 in der Y-Achsenrichtung in der in 10 gezeigten Halbleitervorrichtung 100 kleiner als die Länge des Stopfengebiets 17 in der Y-Achsen-Richtung in der in 1 gezeigten Halbleitervorrichtung 100 ist. In der Halbleitervorrichtung 100 dieses Beispiels ist das Stopfengebiet 17 in der Verlaufsrichtung in dem Kontaktgebiet 15 enthalten vorgesehen. Das heißt, ein Ende des Stopfengebiets 17 auf der positiven Seite der Y-Achse ist weiter auf der negativen Seite der Y-Achse als ein Ende des Kontaktgebiets 15 auf der positiven Seite der Y-Achse vorgesehen. Ein Ende des Stopfengebiets 17 auf der negativen Seite der Y-Achse ist weiter auf der positiven Seite der Y-Achse als ein Ende des Kontaktgebiets 15 auf der negativen Seite der Y-Achse vorgesehen.
  • 11 ist eine vergrößerte Ansicht eines Gebiets C in 10. Wie in 11 gezeigt ist, ist die Länge des Stopfengebiets 17 in der Y-Achsen-Richtung in diesem Beispiel kleiner als die Länge des Stopfengebiets 17 in der Y-Achsen-Richtung in dem in 2 gezeigten Beispiel.
  • In der Y-Achsen-Richtung sind die Positionen der Endabschnitte des Stopfengebiets 17 auf der positiven Seite der Y-Achse und auf der negativen Seite der Y-Achse als eine Position V1' bzw. als eine Position V2' definiert. In diesem Beispiel ist eine Länge Wpy' eine Länge in der Y-Achsen-Richtung zwischen der Position V1' und der Position V2'. In diesem Beispiel ist die Position V1' weiter auf der negativen Seite der Y-Achse als die Position U1 angeordnet. Ferner ist die Position V2' weiter auf der positiven Seite der Y-Achse als die Position U2 angeordnet. Das heißt, in diesem Beispiel ist die Länge Wpy' kleiner als die Länge Wc.
  • In der Halbleitervorrichtung 100 dieses Beispiels ist das Kontaktgebiet 15 unter dem Kontaktloch 54 und in der Y-Achsen-Richtung zwischen der Position V1' und der Position U1 vorgesehen. Außerdem ist das Kontaktgebiet 15 unter dem Kontaktloch 54 und in der Y-Achsen-Richtung zwischen der Position V2' und der Position U2 vorgesehen. Das heißt, in der Halbleitervorrichtung 100 dieses Beispiels ist das Stopfengebiet 17 in der Draufsicht in dem Kontaktgebiet 15 enthalten vorgesehen. In der Draufsicht ist eine Fläche des Stopfengebiets 17 dieses Beispiels kleiner als eine Fläche des Stopfengebiets 17 der in 1 gezeigten Halbleitervorrichtung 100.
  • 12 ist eine Ansicht, die ein Beispiel eines Querschnitts e-e' in 11 zeigt. Wie in 11 und 12 gezeigt ist, ist die Länge Wpy' des Stopfengebiets 17 in der Y-Achsen-Richtung in der Halbleitervorrichtung 100 dieses Beispiels kleiner als die Länge Wc des Kontaktgebiets 15 in der Y-Achsen-Richtung. Das Kontaktgebiet 17 ist das Kontaktgebiet 15 in der Y-Achsen-Richtung in der Draufsicht überlappend vorgesehen. In diesem Beispiel liegt das Kontaktgebiet 15 zwischen dem Stopfengebiet 17 und dem Emittergebiet 12 in der Y-Achsen-Richtung auf der oberen Oberfläche 21 frei. Es wird angemerkt, dass eine Konfiguration eines Querschnitts d-d' in 11 dieselbe wie die Konfiguration des Querschnitts a-a' in 3 ist.
  • Die anderen Konfigurationen der Halbleitervorrichtung 100 dieses Beispiels sind dieselben wie jene der in 1 gezeigten Halbleitervorrichtung 100. In der Halbleitervorrichtung 100 dieses Beispiels ist die Länge Wpy' kleiner als die Länge Wc, so dass das Stopfengebiet 17 mit dem Emittergebiet 12 nicht in Kontakt steht. Falls das Stopfengebiet 17 mit dem Emittergebiet 12 in Kontakt steht, kann eine Spitzenkonzentration des Basisgebiets 14 in einer Umgebung des Gate-Grabenabschnitts 40 abnehmen. Das heißt, dadurch, dass das Stopfengebiet 17 von dem Emittergebiet 12 getrennt vorgesehen ist, ist es möglich, eine Verringerung der Spitzenkonzentration des Basisgebiets 14, die eine Gate-Schwellenspannung Vth bestimmt, zu unterbinden. Ferner ist es dadurch, dass das Stopfengebiet 17 von dem Emittergebiet 12 getrennt vorgesehen ist, möglich, eine Schwankung der Gate-Schwellenspannung Vth selbst dann zu verringern, wenn die Position des Stopfengebiets 17 in der Y-Achsen-Richtung abweicht.
  • 13 ist eine Ansicht, die teilweise ein anderes Beispiel der oberen Oberfläche der Halbleitervorrichtung 100 gemäß einer Ausführungsform der Erfindung zeigt. Die in 13 gezeigte Halbleitervorrichtung 100 unterscheidet sich von der in 1 gezeigten Halbleitervorrichtung dadurch, dass eine Länge des Stopfengebiets 17 in der Y-Achsen-Richtung in der in 13 gezeigten Halbleitervorrichtung 100 kleiner als eine Länge des Stopfengebiets 17 in der Y-Achsen-Richtung in der in 1 gezeigten Halbleitervorrichtung 100 ist und dass eine Länge des Stopfengebiets 17 in der X-Achsen-Richtung in der in 13 gezeigten Halbleitervorrichtung 100 größer als eine Länge des Stopfengebiets 17 in der X-Achsen-Richtung in der in 1 gezeigten Halbleitervorrichtung 100 ist.
  • In der Halbleitervorrichtung 100 dieses Beispiels ist ein Ende des Stopfengebiets 17 auf der positiven Seite der Y-Achse weiter auf der positiven Seite der Y-Achse als das Ende des Kontaktgebiets 15 auf der positiven Seite der Y-Achse vorgesehen und ist das Ende des Stopfengebiets 17 auf der negativen Seite der Y-Achse weiter auf der negativen Seite der Y-Achse als das Ende des Kontaktgebiets 15 auf der negativen Seite der Y-Achse vorgesehen. Ferner ist das Ende des Stopfengebiets 17 auf der positiven Seite der X-Achse in der Halbleitervorrichtung 100 dieses Beispiels weiter auf der positiven Seite der X-Achse als das Ende des Kontaktgebiets 15 auf der positiven Seite der X-Achse vorgesehen und ist das Ende des Stopfengebiets 17 auf der negativen Seite der X-Achse weiter auf der negativen Seite der X-Achse als das Ende des Kontaktgebiets 15 auf der negativen Seite der X-Achse vorgesehen.
  • 14 ist eine vergrößerte Ansicht eines Gebiets D in 13. Die Länge des Stopfengebiets 17 in der Y-Achsen-Richtung in diesem Beispiel ist, wie in 14 gezeigt ist, größer als die Länge des Stopfengebiets 17 in der Y-Achsen-Richtung in dem in 2 gezeigten Beispiel. Ferner ist die Länge des Stopfengebiets 17 in der X-Achsen-Richtung in diesem Beispiel größer als die Länge des Stopfengebiets 17 in der X-Achsen-Richtung in dem in 2 gezeigten Beispiel.
  • In der Y-Achsen-Richtung sind die Positionen der Endabschnitte des Stopfengebiets 17 auf der positiven Seite der Y-Achse und auf der negativen Seite der Y-Achse als eine Position V1" und als eine Position V2" definiert. In diesem Beispiel ist eine Länge Wpy" eine Breite in der Y-Achsen-Richtung zwischen der Position V1" und der Position V2". In diesem Beispiel ist die Position V1" weiter auf der positiven Seite der Y-Achse als die Position U1 angeordnet. Ferner ist die Position V2" weiter auf der negativen Seite der Y-Achse als die Position U2 angeordnet. In diesem Beispiel ist die Länge Wpy" größer als die Länge Wc.
  • Unter dem Kontaktloch in der Halbleitervorrichtung 100 dieses Beispiels ist das Stopfengebiet 17 weiter in der Y-Achsen-Richtung als das Kontaktgebiet 15 vorstehend vorgesehen. Mit anderen Worten, unter dem Kontaktloch in der Halbleitervorrichtung 100 dieses Beispiels ist das Stopfengebiet 17 weiter zu der Seite des Emittergebiets 12 als eine Grenze zwischen dem Emittergebiet 12 und dem Kontaktgebiet entlang der X-Achsen-Richtung vorstehend vorgesehen.
  • In der X-Achsen-Richtung sind Positionen der Endabschnitte des Stopfengebiets 17 auf der positiven Seite der X-Achse und auf der negativen Seite der X-Achse als eine Position T2' bzw. als eine Position T1' definiert. In diesem Beispiel ist eine Breite Wpx' eine Breite zwischen der Position T1' und der Position T2' in der X-Achsen-Richtung. In diesem Beispiel ist die Position T1' weiter auf der negativen Seite der X-Achse als die Position S3 angeordnet. Ferner ist die Position T2' weiter auf der positiven Seite der X-Achse als die Position S4 angeordnet. In diesem Beispiel ist die Breite Wpx' größer als die Breite Wch.
  • In der Halbleitervorrichtung 100 dieses Beispiels ist das Stopfengebiet 17 in der X-Achsen-Richtung in der Draufsicht bis außerhalb des Kontaktlochs 54 vorgesehen. In der X-Achsen-Richtung ist das Stopfengebiet 17 dieses Beispiels ebenfalls an der Position V1" des Endabschnitts und an der Position V2" des Endabschnitts bis zu der Seite des Emittergebiets 12 vorstehend vorgesehen. Das heißt, die Öffnungsbreite Wch des Kontaktlochs 54 zwischen den Grabenabschnitten ist kleiner als die Breite Wpx' des Stopfengebiets 17 zwischen den Grabenabschnitten.
  • 15 ist eine Ansicht, die ein Beispiel eines Querschnitts f-f' in 14 zeigt. Wie in 15 gezeigt ist, ist die Breite Wpx' des Stopfengebiets 17 in der X-Achsen-Richtung in der Halbleitervorrichtung 100 dieses Beispiels größer als die Breite Wch des Kontaktlochs 54 in der X-Achsen-Richtung. In diesem Beispiel sind beide Enden des Stopfengebiets 17 in der X-Achsen-Richtung den Zwischenschicht-Dielektrikumfilm 38 in der Draufsicht überlappend vorgesehen.
  • 16 ist eine Ansicht, die ein Beispiel eines Querschnitts g-g' in 14 zeigt. Wie in 16 gezeigt ist, ist die Länge Wpy" des Stopfengebiets 17 in der Y-Achsen-Richtung in der Halbleitervorrichtung 100 dieses Beispiels größer als die Länge Wc des Kontaktgebiets 15 in der Y-Achsen-Richtung.
  • Die Position V1" kann bei einem Bodenabschnitt des Emittergebiets 12 weiter auf der positiven Seite der Y-Achse als die Position K1 des Endabschnitts des Kontaktgebiets auf der negativen Seite der Y-Achse angeordnet sein. Die Position V2" kann bei einem Bodenabschnitt des Emittergebiets 12 weiter auf der negativen Seite der Y-Achse als die Position K2 des Endabschnitts des Kontaktgebiets auf der positiven Seite der Y-Achse angeordnet sein.
  • Die Position V1" kann weiter auf der negativen Seite der Y-Achse als die Position K1 angeordnet sein. Die Position V2" kann weiter auf der positiven Seite der Y-Achse als die Position K2 angeordnet sein. Das heißt, das Stopfengebiet 17 kann auf der oberen Oberfläche 21 in der Weise vorgesehen sein, dass es auf der negativen Seite der Y-Achse weiter als die Position K1 zu dem Emittergebiet 12 vorsteht. Außerdem kann das Stopfengebiet 17 in der Weise vorgesehen sein, dass es auf der positiven Seite der Y-Achse weiter als die Position K2 zu dem Emittergebiet 12 vorsteht.
  • In der Halbleitervorrichtung 100 dieses Beispiels ist die Position V1" weiter auf der positiven Seite der Y-Achse als die Position K1 angeordnet und ist die Position V2" weiter auf der negativen Seite der Y-Achse als die Position K2 angeordnet. Das heißt, die Positionen der Endabschnitte des Stopfengebiets 17 sind in einer Draufsicht innerhalb des Emittergebiets 12 positioniert, erreichen aber nicht die Position K1 bzw. die Position K2. Somit ist es möglich, die Verringerung der Spitzenkonzentration des Basisgebiets 14, die die Gate-Schwellenspannung Vth bestimmt, zu unterbinden.
  • 17 ist eine Ansicht, die teilweise ein Beispiel einer oberen Oberfläche einer Halbleitervorrichtung 200 gemäß einer Ausführungsform der Erfindung zeigt. Die Halbleitervorrichtung 200 dieses Beispiels ist ein Halbleiterchip mit einem Transistorabschnitt 70, der einen Transistor wie etwa einen Bipolartransistor mit isoliertem Gate (IGBT) enthält, und mit einem Diodenabschnitt 80, der eine Diode wie etwa eine Freilaufdiode (FWD: Freilaufdiode) enthält. In der Halbleitervorrichtung 200 dieses Beispiels sind die Diodenabschnitte 80 in der Anordnungsrichtung (in der X-Achsen-Richtung) in der in 1 gezeigten Halbleitervorrichtung 100 angeordnet. 17 zeigt eine obere Oberfläche des Chips um einen Endabschnitt des Chips, wobei andere Gebiete weggelassen sind.
  • Der Diodenabschnitt 80 ist ein Gebiet, wo auf der Seite der unteren Oberfläche 23 des Halbleitersubstrats 10 ein Katodengebiet 82 des ersten Leitfähigkeitstyps vorgesehen ist. Das Katodengebiet 82 dieses Beispiels ist von dem N+-Typ. Das Katodengebiet 82 liegt auf der Seite der unteren Oberfläche 23 frei und steht in Kontakt mit einer auf der unteren Oberfläche 23 vorgesehenen Elektrode.
  • In der Patentschrift ist ein Gebiet, das in der Z-Achsen-Richtung das Katodengebiet 82 überlappt, als der Diodenabschnitt 80 definiert. Das heißt, wenn das Katodengebiet 82 in einer Richtung senkrecht zu der unteren Oberfläche 23 auf die obere Oberfläche 21 des Halbleitersubstrats 10 projiziert wird, ist ein Projektionsgebiet als der Diodenabschnitt 80 definiert. Ferner kann ein Verlaufsgebiet, wo das Projektionsgebiet in der Y-Achsen-Richtung bis zu einem Ende des aktiven Gebiets verläuft, als der Diodenabschnitt 80 definiert sein. Das aktive Gebiet wird im Folgenden beschrieben. Die Y-Achsen-Richtung ist eine Richtung senkrecht sowohl zu der X-Achsen-Richtung als auch zu der Z-Achsen-Richtung. Der Diodenabschnitt 80 kann von dem Projektionsgebiet und von dem Verlaufsgebiet ein Gebiet angeben, wo auf der oberen Oberfläche 21 ein Gebiet des zweiten Leitfähigkeitstyps vorgesehen ist.
  • Der Transistorabschnitt 70 kann ein von dem Diodenabschnitt 80 verschiedenes Gebiet in dem aktiven Gebiet angeben. Der Transistorabschnitt 70 weist ein Kollektorgebiet 22 auf, das auf der unteren Oberfläche 23 freiliegt. Wenn das Kollektorgebiet 22 auf die obere Oberfläche 21 projiziert wird, kann der Transistorabschnitt 70 ein Projektionsgebiet sein und kann er ein Gebiet angeben, wo regulär eine vorgegebene Konfigurationseinheit angeordnet ist, die das Emittergebiet 12 und das Kontaktgebiet 15 enthält.
  • Zwischen der Emitterelektrode 52 und der Gate-Metallschicht 50 und der oberen Oberfläche 21 ist der Zwischenschicht-Dielektrikumfilm 38 vorgesehen, wobei er aber in 17 weggelassen ist. Die Emitterelektrode 52 ist durch das Kontaktloch 54 mit dem Emittergebiet 12, mit dem Kontaktgebiet 15 und mit dem Basisgebiet 14 auf der oberen Oberfläche 21 elektrisch verbunden. Ferner ist die Emitterelektrode 52 durch das Kontaktloch 56 mit dem leitfähigen Blindabschnitt in dem Blindgrabenabschnitt 30 elektrisch verbunden. Innerhalb des Kontaktlochs 54 und des Kontaktlochs 56 können Kontaktstopfen aus Wolfram (W) oder dergleichen vorgesehen sein.
  • Die Gate-Metallschicht 50 legt die Gate-Spannung an den Transistorabschnitt 70 an. Die Gate-Metallschicht 50 ist durch das Kontaktloch 49 mit dem Gate-Runner 48 elektrisch verbunden. Innerhalb des Kontaktlochs 49 kann ein Kontaktstopfen aus Wolfram (W) oder dergleichen vorgesehen sein.
  • Ein Grenzgebiet des Transistorabschnitts 70 mit dem Diodenabschnitt 80 in der Anordnungsrichtung ist in der Patentschrift als ein Grenzabschnitt 90 definiert. Der Grenzabschnitt 90 enthält einen oder mehrere Mesaabschnitte 62. Der Mesaabschnitt 62 ist nicht mit dem Emittergebiet 12 versehen. Auf einer oberen Oberfläche des Mesaabschnitts 62 ist in einem Gebiet, das in der Draufsicht zwischen den Basisgebieten 14 in der Y-Achsen-Richtung eingefügt ist, das Kontaktgebiet 15 vorgesehen. Der Mesaabschnitt 62 weist eine Funktion des Extrahierens von Ladungsträgern wie etwa Löchern zu der Seite der Emitterelektrode 52, wenn der Transistorabschnitt 70 ausgeschaltet wird oder dergleichen, auf.
  • In dem Mesaabschnitt 62 kann in einem Gebiet, das unter dem Kontaktloch 54 liegt und zwischen den Kontaktgebieten 15 in der Anordnungsrichtung auf der oberen Oberfläche 21 eingefügt ist, das Stopfengebiet 17 vorgesehen sein. In 17 ist das Gebiet, wo das Stopfengebiet 17 vorgesehen ist, durch Strichlinien angegeben. Das Stopfengebiet 17 ist in Kontakt mit der oberen Oberfläche 21 vorgesehen.
  • Unter dem Stopfengebiet 17 ist in dem Mesaabschnitt 62 das Kontaktgebiet 15 vorgesehen. Das unter dem Stopfengebiet 17 vorgesehene Kontaktgebiet 15 ist innerhalb des Halbleitersubstrats 10 mit zwei Kontaktgebieten 15 verbunden, die in der Draufsicht über das Stopfengebiet 17 vorgesehen sind. Für den Mesaabschnitt 62 sind zwei Kontaktgebiete 15 jeweils in Kontakt mit zwei Blindgrabenabschnitten 30 vorgesehen, die in der Y-Achsen-Richtung verlaufen, wobei der Mesaabschnitt 62 dazwischen eingefügt ist. Es wird angemerkt, dass der Mesaabschnitt 62 zwischen zwei Gate-Grabenabschnitten 40 eingefügt sein kann.
  • Ein Mesaabschnitt 64 des Diodenabschnitts 80 kann nicht mit dem Emittergebiet 12 versehen sein. Auf der oberen Oberfläche des Mesaabschnitts 64 ist in einem Gebiet, das in der Draufsicht zwischen den Kontaktgebieten 15 in der Y-Achsen-Richtung eingefügt ist, das Basisgebiet 14 vorgesehen.
  • In dem Mesaabschnitt 64 kann in einem Gebiet, das in der Anordnungsrichtung auf der oberen Oberfläche 21 unter dem Kontaktloch 54 liegt und zwischen den Basisgebieten 14 eingefügt ist, das Stopfengebiet 17 vorgesehen sein. In 17 ist das Gebiet, wo das Stopfengebiet 17 vorgesehen ist, durch Strichlinien angegeben. Das Stopfengebiet 17 ist in Kontakt mit der oberen Oberfläche 21 vorgesehen.
  • Unter dem Stopfengebiet 17 ist in dem Mesaabschnitt 64 das Basisgebiet 14 vorgesehen. Das unter dem Stopfengebiet 17 vorgesehene Basisgebiet 14 ist innerhalb des Halbleitersubstrats 10 mit zwei Basisgebieten 14 verbunden, die in der Draufsicht über das Stopfengebiet 17 vorgesehen sind. Für den Mesaabschnitt 64 sind zwei Basisgebiete 14 vorgesehen, die jeweils mit zwei Blindgrabenabschnitten 30, die in der Y-Achsen-Richtung verlaufen, in Kontakt stehen, wobei der Mesaabschnitt 64 dazwischen eingefügt ist.
  • In dem Diodenabschnitt 80 ist in einem Gebiet, das an die untere Oberfläche 23 des Halbleitersubstrats 10 angrenzt, das Katodengebiet 82 vorgesehen. In 17 ist ein Gebiet, wo das Katodengebiet 82 vorgesehen ist, durch eine Strichlinie und einen Pfeil angegeben. Auf einem Gebiet, das an die untere Oberfläche 23 des Halbleitersubstrats 10 angrenzt, kann in einem Gebiet, wo das Katodengebiet 82 nicht vorgesehen ist, das Kollektorgebiet 22 des P+-Typs vorgesehen sein.
  • Unter dem Emittergebiet 12, dem Kontaktgebiet 15, dem Basisgebiet 14 und dem Stopfengebiet 17 kann das Anreicherungsgebiet 16 vorgesehen sein. In dem Diodenabschnitt 80 kann das Anreicherungsgebiet 16 nicht vorgesehen sein.
  • 18 ist eine vergrößerte Ansicht eines Gebiets E in 17. In dem Transistorabschnitt 70 in der wie in 17 gezeigten Halbleitervorrichtung 200 dieses Beispiels ist in einem Gebiet, das unter dem Kontaktloch 54 liegt und zwischen den Kontaktgebieten 15 in der X-Achsen-Richtung auf der oberen Oberfläche 21 eingefügt ist, das Stopfengebiet 17 vorgesehen. In dem Grenzabschnitt 90 ist in einem Gebiet, das unter dem Kontaktloch 54 liegt und zwischen den Kontaktgebieten 15 in der X-Achsen-Richtung auf der oberen Oberfläche 21 eingefügt ist, das Stopfengebiet 17 vorgesehen. In dem Diodenabschnitt 80 ist in einem Gebiet, das unter dem Kontaktloch 54 liegt und zwischen den Basisgebieten 14 in der X-Achsen-Richtung auf der oberen Oberfläche 21 eingefügt ist, das Stopfengebiet 17 vorgesehen.
  • 19 ist eine Ansicht, die ein Beispiel eines Querschnitts m-m' in 18 zeigt. Der Querschnitt m-m' ist eine XZ-Ebene, die durch den Gate-Grabenabschnitt 40, durch den Blindgrabenabschnitt 30, durch das Kontaktgebiet 15 und durch das Stopfengebiet 17 in dem Transistorabschnitt 70 und durch den Blindgrabenabschnitt 30, durch das Basisgebiet 14 und durch das Stopfengebiet 17 in dem Diodenabschnitt 80 geht.
  • In der Halbleitervorrichtung 200 dieses in 19 gezeigten Beispiels ist das Stopfengebiet 17 unter dem Kontaktloch 54 und in Kontakt mit der oberen Oberfläche 21 vorgesehen. Unter dem Stopfengebiet 17 in dem Transistorabschnitt 70 ist das Kontaktgebiet 15 vorgesehen. Unter dem Stopfengebiet 17 in dem Diodenabschnitt 80 ist das Basisgebiet 14 vorgesehen. Es wird angemerkt, dass eine Konfiguration des Querschnitts n-n' in 18 dieselbe wie die Konfiguration des Querschnitts b-b' in 4 ist.
  • 20 ist eine Ansicht, die eine Struktur einer oberen Oberfläche einer Halbleitervorrichtung 300 gemäß einer Ausführungsform der Erfindung zeigt. Die Halbleitervorrichtung 300 enthält ein aktives Gebiet 120 und einen Randabschlussstrukturabschnitt 92. Das aktive Gebiet 120 ist ein Gebiet innerhalb des Randabschlussstrukturabschnitts 92. Der Randabschlussstrukturabschnitt 92 kann das Wannengebiet 11 aufweisen. Das Wannengebiet 11 weist eine höhere Dotierungskonzentration als das Basisgebiet 14 auf. Das aktive Gebiet 120 kann als ein Gebiet definiert sein, wo ein Strom innerhalb des Halbleitersubstrats 10 in der Tiefenrichtung von der oberen Oberfläche zu der unteren Oberfläche oder von der unteren Oberfläche zu der oberen Oberfläche des Halbleitersubstrats 10 fließt.
  • In dem aktiven Gebiet 120 sind der Transistorabschnitt 70 und der Diodenabschnitt 80 vorgesehen. In diesem Beispiel sind der Transistorabschnitt 70 und der Diodenabschnitt 80 in der X-Achsen-Richtung in dem aktiven Gebiet 120 abwechselnd vorgesehen. Ein Transistorabschnitt 70 und ein Diodenabschnitt 80, die in der X-Achsen-Richtung aneinander angrenzen, bilden einen Halbleiterelementhauptabschnitt 121. Allerdings kann der Transistorabschnitt 70, falls es sich nicht um einen sogenannten RC-IGBT (rückwärtsleitenden IGBT) handelt, als ein Abschnitt zum Bilden des Halbleiterelementhauptabschnitts 121 definiert sein. Das heißt, der Halbleiterelementhauptabschnitt 121 gibt einen Halbleiterelementabschnitt an, durch den ein Hauptstrom fließt.
  • Über der oberen Oberfläche 21 des Halbleitersubstrats 10 sind mehrere Anschlussflächen vorgesehen. In dem Beispiel aus 20 sind eine Erfassungsanschlussfläche 114, eine Emitteranschlussfläche 115, eine Gate-Anschlussfläche 116, eine Katodenanschlussfläche 117 und eine Anodenanschlussfläche 118 vorgesehen. Die Erfassungsanschlussfläche 114 ist mit einem Erfassungshalbleiterelementabschnitt 119 verbunden.
  • Der Erfassungshalbleiterelementabschnitt 119 weist dieselbe Struktur wie der Transistorabschnitt 70 auf, weist aber in der Draufsicht eine kleinere Fläche (die einer Fläche des Kanals entspricht) als der Transistorabschnitt 70 auf. Dadurch, dass ein durch den Erfassungshalbleiterelementabschnitt 119 fließender Strom detektiert wird, ist es möglich, einen durch eine gesamte Halbleitervorrichtung 300 fließenden Strom zu schätzen.
  • Die Emitteranschlussfläche 115 ist mit der Emitterelektrode 52 verbunden, die über der oberen Oberfläche 21 des Halbleitersubstrats 10 angeordnet ist. Die Gate-Anschlussfläche 116 ist mit einer Gate-Elektrode des Transistorabschnitts 70 verbunden. Die Gate-Anschlussfläche 116 dieses Beispiels ist mit einem im Folgenden beschriebenen Gate-Runner-Abschnitt verbunden. Die Katodenanschlussfläche 117 und die Anodenanschlussfläche 118 sind mit einem im Folgenden beschriebenen Temperaturerfassungsabschnitt 110 verbunden. Es wird angemerkt, dass die Anzahl und die Typen der auf dem Halbleitersubstrat 10 vorgesehenen Anschlussflächen nicht auf das in 20 gezeigte Beispiel beschränkt sind.
  • Jede Anschlussfläche ist aus einem Metallmaterial wie etwa Aluminium gebildet. Die mehreren Anschlussflächen sind auf der oberen Oberfläche 21 des Halbleitersubstrats 10 in einer vorgegebenen Anordnungsrichtung zwischen dem aktiven Gebiet 120 und einer ersten Randseite 142 angeordnet. Die mehreren Anschlussflächen dieses Beispiels sind zwischen einem Elementgebiet und der ersten Randseite 142 in der Y-Achsen-Richtung eingefügt angeordnet. Die Anordnungsrichtung der mehreren Anschlussflächen kann eine Richtung einer Geraden sein, die die Mitten zweier Anschlussflächen (in diesem Beispiel der Erfassungsanschlussfläche 114 und der Anodenanschlussfläche 118) unter den mehreren Anschlussflächen, die in der Draufsicht an beiden Enden in einer Richtung parallel zu der ersten Randseite 142 angeordnet sind, verbindet. Die Anordnungsrichtung kann eine Richtung parallel zu der ersten Randseite 142 (in diesem Beispiel die X-Achsen-Richtung) sein. In einem Gebiet, wo jede Anschlussfläche in der X-Achsen-Richtung vorgesehen ist, kann das Wannengebiet 11 auf der oberen Oberfläche des Halbleitersubstrats 10 freiliegen.
  • Die Halbleitervorrichtung 300 enthält den Gate-Runner-Abschnitt, der die Gate-Spannung an den Transistorabschnitt 70 überträgt. Die Halbleitervorrichtung 300 dieses Beispiels enthält als den Gate-Runner-Abschnitt einen ersten Gate-Runner 46 und einen zweiten Gate-Runner 51. In diesem Beispiel ist jeder Gate-Runner über der oberen Oberfläche 21 des Halbleitersubstrats 10 vorgesehen und durch den Zwischenschicht-Dielektrikumfilm 38 von der oberen Oberfläche 21 des Halbleitersubstrats 10 isoliert.
  • Der erste Gate-Runner 46 ist in der Draufsicht zwischen der ersten Randseite 142 des Halbleitersubstrats 10 und wenigstens einer Anschlussfläche durchgehend vorgesehen. Der erste Gate-Runner 46 dieses Beispiels ist in der Weise vorgesehen, dass er zwischen der Erfassungsanschlussfläche 114 und der Emitteranschlussfläche 115 und der Gate-Anschlussfläche 116 und der Katodenanschlussfläche 117 und der Anodenanschlussfläche 118 und der ersten Randseite 142 durchgeht und parallel zu der ersten Randseite 142 ist. Der erste Gate-Runner 46 ist mit der Gate-Anschlussfläche 116 verbunden.
  • Ferner ist der erste Gate-Runner 46 zwischen der anderen Randseite des Halbleitersubstrats 10 und dem aktiven Gebiet 120 das aktive Gebiet 120 umgebend vorgesehen. Das heißt, der erste Gate-Runner 46 dieses Beispiels ist entlang jeder Randseite des Halbleitersubstrats 10 schleifenförmig vorgesehen. Der zweite Gate-Runner 51 kann über dem aktiven Gebiet 120 vorgesehen sein. Der zweite Gate-Runner 51 ist an beiden Enden in der X-Achsen-Richtung mit dem ersten Gate-Runner 46 verbunden.
  • Der erste Gate-Runner 46 und der zweite Gate-Runner 51 können Metallverdrahtungen aus Aluminium oder dergleichen sein, können Halbleiterverdrahtungen aus Polysilicium oder dergleichen, das mit Störstellen dotiert ist, sein und können mit der Metallverdrahtung und mit der Halbleiterverdrahtung, die einander über einen Isolierfilm überlappen, versehen sein. Der Isolierfilm ist mit einem Kontaktloch zum Verbinden der Metallverdrahtung und der Halbleiterverdrahtung versehen.
  • Zwischen einer Anschlussfläche (in diesem Beispiel der Erfassungsanschlussfläche 114), die an dem Ende der negativen Seite in der X-Achsen-Richtung angeordnet ist, und der Emitteranschlussfläche 115 ist ein Erfassungshalbleiterelementabschnitt 119 vorgesehen. Wie im Folgenden beschrieben ist, kann der Erfassungshalbleiterelementabschnitt 119 von dem Wannengebiet 11 umgeben sein. Der Erfassungshalbleiterelementabschnitt 119 kann von dem Transistorabschnitt 70 und von dem Diodenabschnitt 80 getrennt sein. Der Transistorabschnitt 70 und der Diodenabschnitt 80 können in der Weise eingestellt sein, dass sie dieselbe Konfiguration wie in der Halbleitervorrichtung 200 in 17 aufweisen.
  • Auf der oberen Oberfläche 21 des Halbleitersubstrats 10 ist zwischen dem ersten Gate-Runner 46 und einem Außenumfangsende 140 des Halbleitersubstrats 10 der Randabschlussstrukturabschnitt 92 vorgesehen. Der Randabschlussstrukturabschnitt 92 kann in der Weise angeordnet sein, dass er den ersten Gate-Runner 46 auf der oberen Oberfläche 21 des Halbleitersubstrats 10 schleifenförmig umgibt. Der Randabschlussstrukturabschnitt 92 dieses Beispiels ist entlang des Außenumfangsendes 140 des Halbleitersubstrats 10 angeordnet. Der Randabschlussstrukturabschnitt 92 entspannt eine Konzentration des elektrischen Felds auf der Seite der oberen Oberfläche 21 des Halbleitersubstrats 10. Der Randabschlussstrukturabschnitt 92 weist z. B. eine Struktur eines Schutzrings, einer Feldplatte, eines RESURF oder eine Kombination dieser auf.
  • Die Halbleitervorrichtung 300 dieses Beispiels enthält einen Temperaturerfassungsabschnitt 110 und Temperaturerfassungsdrähte 112-1, 112-2. Der Temperaturerfassungsabschnitt 110 ist über dem aktiven Gebiet 120 vorgesehen. Der Temperaturerfassungsabschnitt 110 kann in der Draufsicht des Halbleitersubstrats 10 in der Mitte des aktiven Gebiets 120 vorgesehen sein. Der Temperaturerfassungsabschnitt 110 kann in der Draufsicht des Halbleitersubstrats 10 über dem Transistorabschnitt 70 vorgesehen sein. Ferner kann der Temperaturerfassungsabschnitt 110 über dem Transistorabschnitt 70 und dem Diodenabschnitt 80 angeordnet sein. Der Temperaturerfassungsabschnitt 110 detektiert eine Temperatur des aktiven Gebiets 120. Der Temperaturerfassungsabschnitt 110 kann eine Temperaturerfassungsdiode eines pn-Typs sein, die aus einkristallinem oder polykristallinem Silicium gebildet ist.
  • Über dem aktiven Gebiet 120 ist die Temperaturerfassungsverdrahtung 112 vorgesehen. Die Temperaturerfassungsverdrahtung 112 kann aus Aluminium gebildet sein. Die Temperaturerfassungsverdrahtung 112 kann durch Ätzen derselben Aluminiumverdrahtung wie die Emitterelektrode 52 gebildet werden. Die Temperaturerfassungsverdrahtung 112 ist mit dem Temperaturerfassungsabschnitt 110 verbunden. Die Temperaturerfassungsverdrahtung 112 verläuft auf der oberen Oberfläche 21 des Halbleitersubstrats 10 bis zu einem Gebiet zwischen dem aktiven Gebiet 120 und dem Außenumfangsende 140 und ist mit der Katodenanschlussfläche 117 und mit der Anodenanschlussfläche 118 verbunden.
  • 21 ist eine vergrößerte Ansicht einer Umgebung eines Erfassungshalbleiterelementabschnitts 119 in 20.
  • Wie in 21 gezeigt ist, ist der Erfassungshalbleiterelementabschnitt 119 dieses Beispiels von dem Wannengebiet 11 in dem aktiven Gebiet 120 umgeben vorgesehen. Insbesondere weist der Erfassungshalbleiterelementabschnitt 119 dieses Beispiels das Stopfengebiet 17 auf. Genauer kann das Stopfengebiet 17 dieses Beispiels dieselbe Konfiguration wie in der in 2 gezeigten Halbleitervorrichtung 100 aufweisen. Der Erfassungshalbleiterelementabschnitt 119 kann in demselben Schritt wie der Transistorabschnitt 70 des Halbleiterelementhauptabschnitts 121 gebildet werden. Dadurch, dass eine planare Form und ein Abstand der Zelle 13 des Erfassungshalbleiterelementabschnitts 119 genauso wie die planare Form bzw. der Abstand der Zelle 13 in der in 2 gezeigten Halbleitervorrichtung 100 eingestellt sind, kann eine Präzision der Stromdetektion verbessert sein.
  • Die planare Form und der Abstand der Zelle 13 des Erfassungshalbleiterelementabschnitts 119 können nicht dieselben wie die planare Form bzw. der Abstand der Zelle 13 in der in 2 gezeigten Halbleitervorrichtung 100 sein. Obgleich die planare Form und der Abstand der Zelle 13 des Erfassungshalbleiterelementabschnitts 119 von der planaren Form bzw. von dem Abstand der Zelle 13 in der in 2 gezeigten Halbleitervorrichtung 100 verschieden sind, braucht der Erfassungshalbleiterelementabschnitt 119 nur das Stopfengebiet 17 aufzuweisen. Dementsprechend ist es möglich, die Wirkung des Unterbindens des Latch-up des Erfassungshalbleiterelementabschnitts 119 und der Verbesserung der RBSOA-Toleranz zu zeigen.
  • Der Erfassungshalbleiterelementabschnitt 119 kann dieselbe Konfiguration wie in der in 11 gezeigten Halbleitervorrichtung 100 aufweisen und kann dieselbe Konfiguration wie in der in 14 gezeigten Halbleitervorrichtung 100 aufweisen. Ferner kann der Erfassungshalbleiterelementabschnitt 119 ähnlich dem Transistorabschnitt 70 den Grabenabschnitt (den Gate-Grabenabschnitt 40 und den Blindgrabenabschnitt 30), das Kontaktgebiet 15 und das Stopfengebiet 17 enthalten.
  • 22 ist ein Ablaufplan, der ein Beispiel einer Übersicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung zeigt. In dem Verfahren zur Herstellung einer Halbleitervorrichtung dieses Beispiels werden das Bilden des Kontaktgebiets 15 des zweiten Leitfähigkeitstyps und das Bilden des Stopfengebiets 17 des zweiten Leitfähigkeitstyps als Schritte ausgeführt. Im Folgenden wird anhand von 22 eine Beschreibung gegeben.
  • In Schritt S1002 wird in dem Halbleitersubstrat 10 von der oberen Oberfläche 21 bis in eine vorgegebene Tiefe das Wannengebiet 11 des zweiten Leitfähigkeitstyps gebildet. In dem nachfolgenden Schritt S1004 werden die mehreren Grabenabschnitte gebildet, wobei die Grabenabschnitte von der oberen Oberfläche 21 des Halbleitersubstrats 10 in das Innere des Halbleitersubstrats 10 vorgesehen werden, wobei sie in der vorgegebenen Verlaufsrichtung (der Y-Richtung) auf der oberen Oberfläche 21 verlaufen und in der Anordnungsrichtung (der X-Achsen-Richtung) orthogonal zu der Verlaufsrichtung angeordnet werden. Der Grabenabschnitt kann mit einer flacheren Tiefe als einer Tiefe das Wannengebiet 11 gebildet werden. Der Grabenabschnitt bildet in der Halbleitervorrichtung 100 und in der Halbleitervorrichtung 200 den Gate-Grabenabschnitt 40 und den Blindgrabenabschnitt 30.
  • In Schritt S1006 werden durch Nitrieren oder Oxidieren der Innenwand des Grabens der Gate-Isolierfilm 42 und der Blindisolierfilm 32 gebildet. Nachfolgend wird der Graben mit einem leitfähigen Material wie etwa Polysilicium gefüllt, um den leitfähigen Gate-Abschnitt 44 und den leitfähigen Blindabschnitt 34 zu bilden.
  • In Schritt S1007 wird von der oberen Oberfläche 21 das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert. Das Dotierungsmittel des zweiten Leitfähigkeitstyps ist z. B. Bor (B), Indium (In) oder dergleichen. Ein Gebiet, in das in Schritt S1007 das Dotierungsmittel implantiert worden ist, ist ein Gebiet, das durch Tempern in dem folgenden Schritt S1014 zu dem Basisgebiet 14 wird.
  • In Schritt S1008 wird von der oberen Oberfläche 21 das Dotierungsmittel des ersten Leitfähigkeitstyps implantiert. Das Dotierungsmittel des ersten Leitfähigkeitstyps ist z. B. Arsen (As), Phosphor (P), Antimon (Sb) oder dergleichen. Ein Gebiet, in das in Schritt S1008 das Dotierungsmittel implantiert worden ist, ist ein Gebiet, das durch Tempern in dem folgenden Schritt S1014 zu dem Anreicherungsgebiet 16 wird.
  • In Schritt S1010 wird von der oberen Oberfläche 21 über eine erste Tiefe und mit einer ersten Implantationsmenge in der Tiefenrichtung des Halbleitersubstrats 10 zwischen zwei angrenzenden der Grabenabschnitte in der Anordnungsrichtung (der X-Achsen-Richtung) das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert. Das Dotierungsmittel des zweiten Leitfähigkeitstyps ist z. B. Bor (B), Indium (In) oder dergleichen. Ein Gebiet, in das in Schritt S1010 das Dotierungsmittel implantiert worden ist, ist ein Gebiet, das durch das Tempern in dem folgenden Schritt S1014 zu dem Kontaktgebiet 15 wird.
  • In Schritt S1012 wird von der oberen Oberfläche 21 mit einer vorgegebenen Implantationsmenge in der Tiefenrichtung des Halbleitersubstrats 10 zwischen zwei angrenzenden der Grabenabschnitte in der Anordnungsrichtung (der X-Achsen-Richtung) das Dotierungsmittel des ersten Leitfähigkeitstyps implantiert. Das Dotierungsmittel des ersten Leitfähigkeitstyps ist z. B. Arsen (As), Phosphor (P), Antimon (Sb) oder dergleichen. Ein Gebiet, in das in Schritt S1012 das Dotierungsmittel implantiert worden ist, ist ein Gebiet, das durch das Tempern in dem folgenden Schritt S1014 zu dem Emittergebiet 12 wird. Das Emittergebiet 12 wird in der Verlaufsrichtung (der Y-Achsen-Richtung) auf das Kontaktgebiet 15 ausgerichtet angeordnet.
  • In Schritt S1014 wird das Halbleitersubstrat 10, in das in den Schritten von Schritt S1007 bis Schritt S1012 das Dotierungsmittel implantiert worden ist, getempert. Durch das Tempern werden das Basisgebiet und das Kontaktgebiet 15 des zweiten Leitfähigkeitstyps und das Anreicherungsgebiet 16 und das Emittergebiet 12 des ersten Leitfähigkeitstyps gebildet.
  • In Schritt S1016 wird auf der oberen Oberfläche 21 der Zwischenschicht-Dielektrikumfilm 38 gebildet. Der Zwischenschicht-Dielektrikumfilm 38 kann in der Halbleitervorrichtung 100 und in der Halbleitervorrichtung 200 auf dem aktiven Gebiet gebildet werden.
  • In Schritt S1020 wird in dem Zwischenschicht-Dielektrikumfilm 38 das Kontaktloch 54 gebildet. Durch den Schritt S1020 wird über dem Emittergebiet 12 und über dem Kontaktgebiet 15 das Kontaktloch 54 gebildet.
  • In dem nachfolgenden Schritt S1022 kann von der oberen Oberfläche 21 über eine zweite Tiefe und mit einer zweiten Implantationsmenge in der Tiefenrichtung des Halbleitersubstrats 10 durch das Kontaktloch 54 das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert werden. Die zweite Tiefe ist flacher als die erste Tiefe. Das Dotierungsmittel des zweiten Leitfähigkeitstyps ist z. B. Bor (B), Indium (In) oder dergleichen.
  • In Schritt S1026 wird auf einer oberen Oberfläche des Zwischenschicht-Dielektrikumfilms 38 und auf einer Seitenfläche des Zwischenschicht-Dielektrikumfilms 38 und auf der oberen Oberfläche 21, die in dem Kontaktloch 54 sind, ein Sperrmetall gebildet. Das Sperrmetall ist z. B. Titan (Ti) oder Titannitrid (TiN). Das Sperrmetall unterbindet eine Diffusion des Kontaktstopfens, der in dem folgenden Schritt S1028 gebildet werden soll, in das Halbleitersubstrat 10. In dem nachfolgenden Schritt S1028 wird das Sperrmetall getempert.
  • In Schritt S1030 wird in dem Kontaktloch 54, in dem das Sperrmetall gebildet worden ist, der Kontaktstopfen gebildet. Der Kontaktstopfen ist als ein Beispiel Wolfram (W).
  • 23 ist eine schematische Darstellung, die ein Beispiel des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung zeigt. 23 zeigt die Schritte S1010, den Schritt S1014, den Schritt S1016, den Schritt S1020, den Schritt S1022 und den Schritt S1024 in 22 ausführlich.
  • In Schritt S1010 wird von der oberen Oberfläche 21 über die erste Tiefe Db und mit der ersten Implantationsmenge in der Tiefenrichtung des Halbleitersubstrats 10 das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert. Eine Beschleunigungsspannung des Dotierungsmittels in Schritt S1010 können 100 keV oder mehr und 140 keV oder weniger sein. Die Implantationsmenge des Dotierungsmittels können 1 · 1015 (cm-2) oder mehr und 5 · 1015 (cm-2) oder weniger sein.
  • In Schritt S1014 wird das Halbleitersubstrat 10, in das das Dotierungsmittel des ersten Leitfähigkeitstyps und das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert worden sind, bei einer ersten Temperatur getempert. Die erste Temperatur können 950 °C oder mehr und 1100 °C oder weniger sein. Eine Temperzeit können 20 Minuten oder mehr und 40 Minuten oder weniger sein. Das Tempern kann in einer Stickstoff- (N2-) Atmosphäre ausgeführt werden. Durch das Tempern werden das Kontaktgebiet 15 des zweiten Leitfähigkeitstyps und das Emittergebiet 12 des ersten Leitfähigkeitstyps gebildet.
  • In Schritt S1016 wird auf der oberen Oberfläche 21 der Zwischenschicht-Dielektrikumfilm 38 gebildet. Der Zwischenschicht-Dielektrikumfilm 38 kann auf dem aktiven Gebiet in der Halbleitervorrichtung 100 und in der Halbleitervorrichtung 200 gebildet werden.
  • In Schritt S1020 wird in dem Zwischenschicht-Dielektrikumfilm 38 das Kontaktloch 54 gebildet. In Schritt S1020 wird an einer Position, wo in der XY-Ebene das Kontaktloch 54 gebildet wird, die obere Oberfläche 21 freigelegt. In dem nachfolgenden Schritt S1022 wird von der oberen Oberfläche 21 über die zweite Tiefe Dp und mit der zweiten Implantationsmenge mit dem Zwischenschicht-Dielektrikumfilm 38 als eine Maske durch das Kontaktloch 54 das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert.
  • Die Beschleunigungsspannung des Dotierungsmittels in Schritt S1022 ist niedriger als die Beschleunigungsspannung in Schritt S1010. Die Beschleunigungsspannung des Dotierungsmittels in Schritt S1022 können 20 keV oder mehr und 80 keV oder weniger sein. Ferner ist die zweite Implantationsmenge in Schritt S1022 größer oder gleich der ersten Implantationsmenge in Schritt S1010. Genauer kann die zweite Implantationsmenge in Schritt S1022 1 · 1015 (cm-2) oder mehr und 5 · 1015 (cm-2) oder weniger sein. Selbst wenn die erste Implantationsmenge so hoch wie 5 · 1015 (cm-2) eingestellt wird, kann z. B. eine gute Eigenschaft des Stopfengebiets 17 nur erhalten werden, wenn die zweite Implantationsmenge höher als 5 · 1015 (cm-2) eingestellt wird. Mit anderen Worten, falls das Stopfengebiet 17 auf einer vorderen Oberfläche des Halbleitersubstrats 10 gebildet wird, um die RBSOA-Toleranz zu verbessern, kann, anstatt die Störstellenkonzentration des Kontaktgebiets 15 zu erhöhen, wobei das Stopfengebiet 17 von dem Kontaktgebiet 15 verschieden ist, wenn die zweite Implantationsmenge kleiner als die erste Implantationsmenge ist, eine Wirkung des Stopfengebiets 17 nicht ausreichend gezeigt werden, wobei das Stopfengebiet 17 von dem Kontaktgebiet 15 verschieden ist.
  • Nachfolgend wird das Halbleitersubstrat 10, in das in Schritt S1022 das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert worden ist, in Schritt S1024 bei einer zweiten Temperatur getempert. Die zweite Temperatur ist niedriger als die erste Temperatur in Schritt S1014. Die zweite Temperatur können 800 °C oder mehr und 900 °C oder weniger sein. Die Temperzeit kann sehr kurz sein und kann im Vergleich zu dem Tempern in Schritt S1014 ein Zehntel oder weniger sein. Genauer kann die Temperzeit 5 Sekunden oder mehr und eine Minute oder weniger sein. Das Tempern kann in einer Stickstoff- (N2-) Atmosphäre ausgeführt werden. Durch das Tempern wird das Stopfengebiet 17 des zweiten Leitfähigkeitstyps gebildet.
  • Ferner wird in Schritt S1012 von der oberen Oberfläche 21 in der vorgegebenen Implantationsmenge das Dotierungsmittel des ersten Leitfähigkeitstyps implantiert. Die Beschleunigungsspannung des Dotierungsmittels in Schritt S1012 kann niedriger als die Beschleunigungsspannung des Dotierungsmittels in Schritt S1010 sein. Dadurch, dass die Beschleunigungsspannung des Dotierungsmittels in Schritt S1012 niedriger als die Beschleunigungsspannung des Dotierungsmittels in Schritt S1010 gemacht wird, wird das Dotierungsmittel des ersten Leitfähigkeitstyps in Schritt S1012 von der oberen Oberfläche 21 an eine flachere Position als das in Schritt S1010 implantierte Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert.
  • Ferner wird in Schritt S1018 die Fließverarbeitung durch Tempern des Zwischenschicht-Dielektrikumfilms 38 ausgeführt. Eine Tempertemperatur der Fließverarbeitung können 940 °C oder mehr und 1000 °C oder weniger sein. Die Temperzeit der Fließverarbeitung können 5 Minuten oder mehr und 45 Minuten oder weniger sein. Das Tempern kann in einer Stickstoff- (N2-) Atmosphäre ausgeführt werden.
  • 24 ist eine konzeptionelle Ansicht, die ein Beispiel einer Maske zeigt, die zur Zeit der Dotierungsmittelimplantation in Schritt S1022 in 22 verwendet wird. Die konzeptionelle Ansicht zeigt eine Positionsbeziehung zwischen dem Gebiet E in 18 und der Maske in der Draufsicht. In Schritt S1022 wird ein Gebiet, wo die Maske angeordnet wird, in der Draufsicht als ein schraffierter Abschnitt eingestellt.
  • In Schritt S1022 wird über der oberen Oberfläche 21 eine Maske 98 angeordnet. Die Maske 98 wird in dem Transistorabschnitt 70 mit Ausnahme des Grenzabschnitts 90 den Endabschnitt des Kontaktgebiets 15 in der Verlaufsrichtung überlappend angeordnet. Genauer wird die Maske 98 den Endabschnitt des Kontaktgebiets 15 über eine Länge Wg von der Position U1 bis zu der Position U4 und von der Position U2 bis zu der Position U5 überlappend angeordnet. In dem Transistorabschnitt 70 mit Ausnahme des Grenzgebiets 90 ist die Position U4 ein Ende der Maske 98 auf der negativen Seite der Y-Achse über dem Gebiet, in das das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert wird. Ferner ist die Position U5 ein Ende der Maske 98 auf der positiven Seite der Y-Achse über dem Gebiet, in das das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert wird.
  • Es wird angemerkt, dass eine Länge einer Öffnung der Maske 98 in der Verlaufsrichtung durch eine Länge Wcm repräsentiert ist. Die Länge Wg kann nicht weniger als das 0,1-fache und nicht mehr als das 0,4-fache der Länge Wc betragen. Die Länge Wg kann 0,1 µm oder mehr und 0,6 µm oder weniger betragen. Die Länge Wg wird kleiner als die Öffnungsbreite des Kontaktlochs 54 zwischen den Grabenabschnitten eingestellt. Die Länge Wcm kann nicht weniger als das 0,3-fache und nicht mehr als das 0,7-fache der Länge Wc sein. Die Länge Wcm können 0,4 µm oder mehr und 0,8 µm oder weniger sein.
  • Unter Verwendung der Maske 98 wird durch die zweite Implantationsmenge das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert. Die Position der Maske 98 des Transistorabschnitts 70 in der Draufsicht kann dieselbe wie die Position der Maske des Transistorabschnitts 70 in dem Schritt S1010 in der Draufsicht sein. In Schritt S1020 wird das Kontaktloch 54 in dem Zwischenschicht-Dielektrikumfilm 38 gebildet. Somit sind der Zwischenschicht-Dielektrikumfilm 38 und die Kontaktlöcher 54 in Schritt S1022 über der oberen Oberfläche 21 angeordnet. In 24 ist eine Darstellung des Zwischenschicht-Dielektrikumfilms 38 weggelassen.
  • In Schritt S1022 wird über der oberen Oberfläche 21 der Zwischenschicht-Dielektrikumfilm 38 vorgesehen, so dass sogar in einem Gebiet, wo die Maske 98 nicht angeordnet wird, ein von dem Kontaktloch 54 verschiedenes Gebiet auf der oberen Oberfläche 21 nicht freiliegt. Somit wird durch das Kontaktloch 54 an die zweite Position, die flacher als die erste Tiefe ist, das Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert. Das Gebiet, in das das Dotierungsmittel des zweiten Leitfähigkeitstyps in Schritt S1022 implantiert worden ist, wird in dem folgenden Schritt S1024 getempert, um das Stopfengebiet 17 zu bilden.
  • Bei der obigen Konfiguration wird die Länge Wg kleiner als die Öffnungsbreite des Kontaktlochs 54 zwischen den Grabenabschnitten eingestellt. Somit gelangt das aus dem Dotierungsmittel des zweiten Leitfähigkeitstyps gebildete Stopfengebiet 17 mit dem Emittergebiet 12 in Kontakt, wenn das implantierte Dotierungsmittel des zweiten Leitfähigkeitstyps durch das Tempern diffundiert, und ist es möglich, eine Möglichkeit, dass das Stopfengebiet 17 mit dem Grabenabschnitt in Kontakt gelangt, zu unterbinden. Somit ist es möglich, eine unbeabsichtigte Erhöhung der Gate-Schwellenspannung Vth wegen des Kontakts des Stopfengebiets 17 mit dem Grabenabschnitt zu unterbinden.
  • Obgleich die Ausführungsformen der vorliegenden Erfindung beschrieben worden sind, ist der technische Schutzumfang der Erfindung nicht auf den Schutzumfang der oben beschriebenen Ausführungsformen beschränkt. Für den Fachmann auf dem Gebiet ist klar, dass zu den oben beschriebenen Ausführungsformen verschiedene Änderungen und Verbesserungen hinzugefügt werden können. Außerdem ist aus der Beschreibung des Schutzumfangs der Ansprüche klar, dass die Ausführungsformen mit den so hinzugefügten Änderungen oder Verbesserungen in dem technischen Schutzumfang der Erfindung enthalten sein können.
  • Die Operationen, Prozeduren, Schritte und Phasen jedes Prozesses, der durch eine Vorrichtung, durch ein System, durch ein Programm und durch ein Verfahren, die in den Ansprüchen, in der Beschreibung oder in den schematischen Darstellungen gezeigt sind, ausgeführt wird, können in irgendeiner Reihenfolge ausgeführt werden, solange die Reihenfolge nicht durch „vor“, „bevor“ oder dergleichen angegeben ist und solange die Ausgabe von einem vorhergehenden Prozess nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf in den Ansprüchen, in der Beschreibung oder in den schematischen Darstellungen unter Verwendung von Phrasen wie etwa „erstes“ oder „nächstes“ beschrieben ist, bedeutet das nicht notwendig, dass der Prozess in dieser Reihenfolge ausgeführt werden muss.
  • Bezugszeichenliste
    • 10:
    Halbleitersubstrat,
    11:
    Wannengebiet,
    12:
    Emittergebiet,
    13:
    Zelle,
    14:
    Basisgebiet,
    15:
    Kontaktgebiet,
    16:
    Anreicherungsgebiet,
    17:
    Stopfengebiet,
    18:
    Driftgebiet,
    20:
    Puffergebiet,
    21:
    obere Oberfläche,
    22:
    Kollektorgebiet,
    23:
    untere Oberfläche,
    24:
    Kollektorelektrode,
    25:
    Verbindungsabschnitt,
    29:
    Fortsatzabschnitt,
    30:
    Blindgrabenabschnitt,
    31:
    Randabschnitt,
    32:
    Blindisolierfilm,
    34:
    leitfähiger Blindabschnitt,
    38:
    Zwischenschicht-Dielektrikumfilm,
    39:
    Fortsatzabschnitt,
    40:
    Gate-Grabenabschnitt,
    41:
    Randabschnitt,
    42:
    Gate-Isolierfilm,
    44:
    leitfähiger Gate-Abschnitt,
    46:
    erster Gate-Runner,
    48:
    Gate-Runner,
    49:
    Kontaktloch,
    50:
    Gate-Metallschicht,
    51:
    zweiter Gate-Runner,
    52:
    Emitterelektrode,
    54:
    Kontaktloch,
    56:
    Kontaktloch,
    60:
    Mesaabschnitt,
    62:
    Mesaabschnitt,
    64:
    Mesaabschnitt,
    70:
    Transistorabschnitt,
    80:
    Diodenabschnitt,
    82:
    Katodengebiet,
    90:
    Grenzabschnitt,
    92:
    Randabschlussstrukturabschnitt,
    98:
    Maske,
    100:
    Halbleitervorrichtung,
    110:
    Temperaturerfassungsabschnitt,
    112:
    Temperaturerfassungsverdrahtung,
    114:
    Erfassungsanschlussfläche,
    115:
    Emitteranschlussfläche,
    116:
    Gate-Anschlussfläche,
    117:
    Katodenanschlussfläche,
    118:
    Anodenanschlussfläche,
    119:
    Erfassungshalbleiterelementabschnitt,
    120:
    aktives Gebiet,
    121:
    Halbleiterelementhauptabschnitt,
    140:
    Außenumfangsende,
    142:
    Randseite,
    150:
    Halbleitervorrichtung,
    200:
    Halbleitervorrichtung,
    300:
    Halbleitervorrichtung.

Claims (12)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer Zelle mit mehreren Grabenabschnitten, einem Kontaktgebiet eines zweiten Leitfähigkeitstyps und einem Emittergebiet eines ersten Leitfähigkeitstyps, wobei jeder der Grabenabschnitte von einer oberen Oberfläche eines Halbleitersubstrats in ein Inneres des Halbleitersubstrats in einer vorgegebenen Verlaufsrichtung auf der oberen Oberfläche des Halbleitersubstrats verlaufend vorgesehen wird, das Kontaktgebiet durch Implantieren eines Dotierungsmittels des zweiten Leitfähigkeitstyps über eine erste Tiefe und mit einer ersten Implantationsmenge zwischen zwei angrenzenden der Grabenabschnitte in einer Tiefenrichtung des Halbleitersubstrats gebildet wird, und das Emittergebiet in der Verlaufsrichtung auf der oberen Oberfläche des Halbleitersubstrats freiliegend zwischen den zwei angrenzenden der Grabenabschnitte auf das Kontaktgebiet ausgerichtet angeordnet wird, die Zelle in der Verlaufsrichtung eine Länge aufweist, die kleiner oder gleich einer Breite zwischen den zwei angrenzenden der Grabenabschnitte ist, das Emittergebiet in der Zelle in der Verlaufsrichtung eine Länge aufweist, die größer als eine Länge des Kontaktgebiets ist; Bilden eines Kontaktlochs über der Zelle, wobei das Kontaktloch zwischen den Grabenabschnitten eine Öffnungsbreite aufweist, die kleiner als die Länge des Kontaktgebiets in der Verlaufsrichtung ist; und Bilden eines Stopfengebiets des zweiten Leitfähigkeitstyps durch Implantieren des Dotierungsmittels des zweiten Leitfähigkeitstyps über eine zweite Tiefe und mit einer zweiten Implantationsmenge in die Tiefenrichtung des Halbleitersubstrats, wobei die zweite Tiefe flacher als die erste Tiefe ist, wobei die zweite Implantationsmenge größer oder gleich der ersten Implantationsmenge ist.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Zelle in der Weise gebildet wird, dass die Länge der Zelle in der Verlaufsrichtung 3,2 µm oder weniger beträgt.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Kontaktloch in der Weise gebildet wird, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten 1,0 µm oder weniger beträgt.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Kontaktloch und die Grabenabschnitte in der Weise gebildet werden, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten kleiner als eine Breite jedes der Grabenabschnitte ist.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Kontaktloch in der Weise gebildet wird, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten größer als die zweite Tiefe ist.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Kontaktloch und das Stopfengebiet in der Weise gebildet werden, dass die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten kleiner als eine Breite des Stopfengebiets zwischen den Grabenabschnitten ist.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Stopfengebiet und das Kontaktgebiet in der Weise gebildet werden, dass eine Spitzenposition einer Dotierungskonzentration des Stopfengebiets in der Tiefenrichtung des Halbleitersubstrats flacher als die Hälfte einer Tiefe von der oberen Oberfläche des Halbleitersubstrats bis zu einer Spitzenposition einer Dotierungskonzentration des Kontaktgebiets ist.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Stopfengebiet dadurch gebildet wird, dass veranlasst wird, dass eine Maske einen Endabschnitt des Kontaktgebiets in der Verlaufsrichtung überlappt, und dass das Dotierungsmittel implantiert wird, und das Kontaktloch in der Weise gebildet wird, dass eine Länge, mit der die Maske den Endabschnitt des Kontaktgebiets überlappt, kleiner als die Öffnungsbreite des Kontaktlochs zwischen den Grabenabschnitten ist.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das Kontaktgebiet eine erste Zeitdauer bei einer ersten Temperatur getempert wird, und das Stopfengebiet eine zweite Zeitdauer bei einer zweiten Temperatur getempert wird, wobei die zweite Temperatur niedriger als die erste Temperatur ist, wobei die zweite Zeitdauer kürzer als die zweite Zeitdauer ist.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei das Verfahren ferner umfasst: Bilden eines Diodenabschnitts, der das Stopfengebiet enthält, auf dem Halbleitersubstrat, wobei das Stopfengebiet durch Implantieren des Dotierungsmittels des zweiten Leitfähigkeitstyps über die zweite Tiefe und mit der zweiten Implantationsmenge anstatt Implantieren des Dotierungsmittels des zweiten Leitfähigkeitstyps über die erste Tiefe und die erste Implantationsmenge gebildet wird.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei das Verfahren ferner umfasst: Bilden eines Erfassungshalbleiterelementabschnitts auf dem Halbleitersubstrat durch Bilden eines Halbleiterelementhauptabschnitts, der die Zelle enthält, und Bilden einer Stromdetektionszelle in demselben Schritt wie die Zelle.
  12. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat; Grabenabschnitte, von denen jeder von einer oberen Oberfläche des Halbleitersubstrats in ein Inneres des Halbleitersubstrats vorgesehen ist und auf der oberen Oberfläche des Halbleitersubstrats in einer vorgegebenen Verlaufsrichtung verlaufend vorgesehen ist; ein Basisgebiet eines zweiten Leitfähigkeitstyps, das innerhalb des Halbleitersubstrats flacher als jeder der Grabenabschnitte vorgesehen ist; ein Kontaktgebiet des zweiten Leitfähigkeitstyps, das innerhalb des Halbleitersubstrats über dem Basisgebiet vorgesehen ist; ein Emittergebiet, das innerhalb des Halbleitersubstrats auf das Kontaktgebiet ausgerichtet über dem Basisgebiet vorgesehen ist; ein Stopfengebiet des zweiten Leitfähigkeitstyps, das innerhalb des Halbleitersubstrats flacher als eine Tiefe des Kontaktgebiets vorgesehen ist und eine höhere Dotierungskonzentration als das Kontaktgebiet aufweist; und ein Kontaktloch, das über dem Kontaktgebiet und dem Emittergebiet vorgesehen ist und dessen Öffnungsbreite zwischen den Grabenabschnitten kleiner als eine Länge des Kontaktgebiets in der Verlaufsrichtung ist, wobei eine durch das Kontaktgebiet und das Emittergebiet gebildete Zelle in der Verlaufsrichtung eine Länge aufweist, die kleiner oder gleich einer Breite zwischen zwei angrenzenden der Grabenabschnitte ist, und wobei das Emittergebiet in der Verlaufsrichtung eine Länge aufweist, die größer als die Länge des Kontaktgebiets ist, und eine erste integrierte Konzentration, die durch Integrieren der Dotierungskonzentration des Stopfengebiets in einer Tiefenrichtung des Halbleitersubstrats erhalten wird, größer oder gleich einer zweiten integrierten Konzentration ist, die durch Integrieren der Dotierungskonzentration des Kontaktgebiets in der Tiefenrichtung des Halbleitersubstrats erhalten wird.
DE112019000166.3T 2018-06-22 2019-04-26 Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung Pending DE112019000166T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-118793 2018-06-22
JP2018118793 2018-06-22
PCT/JP2019/018048 WO2019244485A1 (ja) 2018-06-22 2019-04-26 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
DE112019000166T5 true DE112019000166T5 (de) 2020-07-09

Family

ID=68983580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019000166.3T Pending DE112019000166T5 (de) 2018-06-22 2019-04-26 Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11094787B2 (de)
JP (1) JP6984749B2 (de)
CN (1) CN111418072B (de)
DE (1) DE112019000166T5 (de)
WO (1) WO2019244485A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021161668A1 (ja) * 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
JP7468786B2 (ja) 2021-05-19 2024-04-16 富士電機株式会社 半導体装置および製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10248205B4 (de) * 2002-10-16 2007-03-08 Infineon Technologies Ag Ohmsche Kontaktanordnung und Herstellverfahren
DE102005043913B4 (de) * 2004-09-22 2011-06-30 Infineon Technologies AG, 81669 Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP2013084904A (ja) * 2011-09-29 2013-05-09 Toshiba Corp 半導体装置
JP5754397B2 (ja) 2012-03-09 2015-07-29 三菱電機株式会社 縦型トレンチｉｇｂｔの製造方法
WO2014125583A1 (ja) 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
CN203456468U (zh) * 2013-04-26 2014-02-26 英飞凌科技股份有限公司 绝缘栅双极型晶体管
JP6421487B2 (ja) 2014-07-31 2018-11-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6565192B2 (ja) * 2015-01-15 2019-08-28 富士電機株式会社 半導体装置
WO2016114131A1 (ja) * 2015-01-16 2016-07-21 株式会社デンソー 半導体装置
JP6604107B2 (ja) * 2015-07-16 2019-11-13 富士電機株式会社 半導体装置
JP6885101B2 (ja) * 2016-03-11 2021-06-09 富士電機株式会社 半導体装置
US10205012B2 (en) 2016-03-11 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device
JP6704057B2 (ja) * 2016-09-20 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018105729A1 (ja) * 2016-12-08 2018-06-14 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11094787B2 (en) 2021-08-17
JPWO2019244485A1 (ja) 2020-12-17
WO2019244485A1 (ja) 2019-12-26
CN111418072B (zh) 2023-11-21
JP6984749B2 (ja) 2021-12-22
US20200287005A1 (en) 2020-09-10
CN111418072A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
DE112019000094T5 (de) Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2214935C2 (de) Integrierte MOS-Schaltung
DE19701189B4 (de) Halbleiterbauteil
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE112017000063T5 (de) Halbleitervorrichtung
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE102017203982A1 (de) Halbleitervorrichtung
DE112020000333T5 (de) Halbleitervorrichtung
DE102021101762A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112020001040T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE112019000166T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE112021004603T5 (de) Halbleitervorrichtung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102016114913A1 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102021114181A1 (de) Halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung
DE112018002359T5 (de) Halbleiterbauteil
DE112020001029T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE112021002612T5 (de) Halbleitervorrichtung
DE112017003314T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed