DE10248205B4 - Ohmsche Kontaktanordnung und Herstellverfahren - Google Patents

Ohmsche Kontaktanordnung und Herstellverfahren Download PDF

Info

Publication number
DE10248205B4
DE10248205B4 DE10248205A DE10248205A DE10248205B4 DE 10248205 B4 DE10248205 B4 DE 10248205B4 DE 10248205 A DE10248205 A DE 10248205A DE 10248205 A DE10248205 A DE 10248205A DE 10248205 B4 DE10248205 B4 DE 10248205B4
Authority
DE
Germany
Prior art keywords
layer
contact arrangement
arrangement according
semiconductor material
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10248205A
Other languages
English (en)
Other versions
DE10248205A1 (de
Inventor
Anton Dr.-Ing. Mauder
Hans-Joachim Dr. Schulze
Helmut Dr.Phil. Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10248205A priority Critical patent/DE10248205B4/de
Priority to US10/686,849 priority patent/US7317252B2/en
Publication of DE10248205A1 publication Critical patent/DE10248205A1/de
Application granted granted Critical
Publication of DE10248205B4 publication Critical patent/DE10248205B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Kontaktanordnung mit einem ohmschen Kontakt zwischen einer Metallisierungsschicht (3) und einem Halbleiterkörper (1) aus monokristallinem Halbleitermaterial und mit einer zwischen dem Halbleiterkörper (1) und der Metallisierungsschicht (3) vorgesehenen Schicht (2) aus amorphem Halbleitermaterial des Halbleiterkörpers, dadurch gekennzeichnet, dass die amorphe Schicht eine abgeschiedene Schicht ist.

Description

  • Die vorliegende Erfindung betrifft eine Kontaktanordnung mit einem ohmschen Kontakt zwischen einer Metallisierungsschicht und einem Halbleiterkörper aus einem monokristallinen Halbleitermaterial nach dem Oberbegriff des Patentanspruches 1 sowie ein Herstellverfahren hierfür.
  • Um einen ohmschen Kontakt einer Metallisierungsschicht zu einem Halbleiterkörper herzustellen, wird im Halbleitermaterial des Halbleiterkörpers eine hinreichend hohe Dotierungskonzentration benötigt. Bestehen beispielsweise die Metallisierungsschicht aus Aluminium und der Halbleiterkörper aus p-dotiertem Silizium, so sollte die Dotierungskonzentration im Oberflächenbereich des Halbleiterkörpers zu der Metallisierungsschicht bei wenigstens 1017 Dotierungsatomen cm–3 liegen. Ist das Silizium des Halbleiterkörpers n-dotiert, so wird eine Oberflächen-Dotierungskonzentration von sogar über 1019 Dotierstoffatomen cm–3 benötigt.
  • Diese Mindest-Dotierungskonzentrationen stellen ein Problem dar, wenn die an das Kontaktgebiet zu der Metallisierungsschicht angrenzenden Bereiche des Halbleiterkörpers keinen hohen Emitterwirkungsgrad besitzen sollen. Denn das Injektionsverhalten eines Emitters hängt maßgeblich von der in seinen Bereich eingebrachten Dotierstoffdosis ab. Hohe Oberflächen-Dotierungskonzentrationen lassen sich in einem Halbleiterkörper aber selbst mit einer sehr oberflächennahen Belegung beispielsweise durch Ionenimplantation und einem nachfolgenden Ausheilschritt ohne wesentliche Umverteilung nicht mit beliebig kleinen Dotierstoffdosen in der Größenordnung von beispielsweise unterhalb 1013 Dotierstoffatomen cm–2 herstellen.
  • Derzeit wird der Kontakt zur Body-Zone bei Leistungs-MOSFETs und IGBTs (Bipolartransistor mit isoliertem Gate) bevorzugt mit einem stark dotierten p-leitenden Gebiet möglichst niederohmig an die Source-Elektrode angeschlossen, damit der pn-Übergang zwischen Body-Zone und Source-Zone in Bezug auf die Source-Zone nicht bei einem hohen Querstrom in Durchlassrichtung gepolt wird. Denn dies würde zu einem sogenannten „Latchen" des Leistungs-MOSFETs bzw. IGBTs führen, was die Steuerbarkeit über das Gate verhindert und ohne externe zusätzliche Maßnahmen eine Zerstörung des Leistungs-MOSFETs bzw. IGBTs bewirkt.
  • Die damit integrierte Body-Diode zwischen Body-Zone und Source-Zone führt bei einem Leistungs-MOSFET bzw. IGBT dazu, dass dieser rückwärts mit Ladungsträgern sehr stark überschwemmt wird. Durch die hohe p-Dotierung der Body-Zone auf der Vorderseite des Leistungs-MOSFETs sind die Kommutierungseigenschaften der Body-Diode sehr schlecht. Hingegen liegt bei IGBTs eine gewisse Rückwärtssperrfähigkeit durch den rückseitigen pn-Übergang zur Kollektorzone vor. Hier wird der IGBT bereits im normalen Vorwärtsbetrieb mit Ladungsträgern überschwemmt, die dann beim Übergang in den sperrenden Zustand ausgeräumt werden müssen. Der dadurch bedingte Ladungsträgerstrom zur Zelle muss dann über die p-leitende Body-Zone zum Body-Kontakt hinreichend niederohmig abgeleitet werden.
  • Ganz allgemein führt bei Bipolartransistoren und Dioden eine höhere Dotierung der Gebiete in der Nähe der zu kontaktierenden Metallisierungsschichten zu einem häufig unerwünscht starken Emitter, was in einer entsprechend großen Überschwemmung des Bauelementes mit Ladungsträgern und damit in höheren Schaltverlusten resultiert.
  • Bisher ist der Einsatz von Leistungs-MOSFETs in Brückenschaltungen insbesondere bei höheren Spannungen oberhalb von etwa 300 V nur sehr eingeschränkt möglich. Bei niedrigeren Spannungen unterhalb von 300 V sind die Schaltverluste in solchen Leistungs-MOSFETs relativ hoch. Die geforderte Latch-Up-Festigkeit von Leistungs-MOSFETs bzw. IGBTs wird derzeit durch präzise Auslegung von deren Zellen und aufwändige Fertigungsverfahren gewährleistet.
  • Bei Bipolartransistoren und Dioden können niedrige Emitterwirkungsgrade zum einen durch entsprechend geringe Dotierstoffdosen und zum anderen durch optimierte Dotierungsverfahren sichergestellt werden. Zu verweisen ist hier beispielsweise auf die DE 100 31 461 A1 , in welcher eine Hochvolt-Diode beschrieben ist, bei der die Dotierungskonzentrationen eines Anodengebietes und eines Kathodengebietes im Hinblick auf die Grundfunktionen „statisches Sperren" und „Durchfluss" optimiert sind. Alle diese Maßnahmen sind aber gewöhnlich nicht ausreichend, um einen in vielen Fällen gewünschten schwachen Emitter zu erreichen.
  • Aus diesem Grund müssen zusätzliche Methoden angewandt werden, durch welche eine nachfolgende Schwächung des Emitterwirkungsgrades mittels lokaler oder homogener Einstellung der Ladungsträgerlebensdauer erreicht wird. Insbesondere von Bedeutung ist hier eine Absenkung der Ladungsträgerlebensdauer durch lokale Schädigung des Halbleiter-Kristallgitters im oder in der Nähe des Emitters durch Bestrahlung mit hochenergetischen Teilchen wie zum Beispiel Elektronen, Protonen oder Heliumatomen. Nachteilig an einem derartigen Vorgehen ist aber wiederum die Anfälligkeit von fertiggestellten Bauelementen gegenüber Prozess-Streuungen.
  • Im einzelnen ist aus der JP 2000-208437 A ein Verfahren zum Herstellen einer Silizidschicht bekannt, bei dem BF2 +-Ionen auf die Oberfläche eines Siliziumsubstrats eingestrahlt werden, um so eine amorphe Schicht zu bilden.
  • Weiterhin ist es aus der DE 100 06 378 C2 bekannt, in einem Siliziumkarbidsubstrat mittels Implantation eine amorphe Oberflächenschicht zu erzeugen und darauf Aluminium aufzubringen. Das Erzeugen von einer amorphen Schicht durch Implantieren in Siliziumkarbid geht auch aus der bereits erwähnten DE 100 31 461 A1 hervor.
  • Schließlich ist aus der JP 63-29503 A eine niederohmige Kontaktanordnung bekannt, bei der zwischen einem monokristallinen Siliziumkörper und einer Metallisierungsschicht aus AlSi eine durch Implantation von Argon erzeugte amorphe Schicht vorgesehen ist, auf die dann die Metallisierungsschicht ohne Wärmebehandlung aufgebracht wird.
    •
  • Es ist Aufgabe der vorliegenden Erfindung eine Kontaktanordnung mit einem ohmschen Kontakt zwischen einer Metallisierungsschicht und einem Halbleiterkörper anzugeben, welche einfach herstellbar ist und einen niedrigen Emitterwirkungsgrad zu gewährleisten vermag. Außerdem soll ein Verfahren zum Herstellen einer solchen Kontaktanordnung geschaffen werden.
  • Diese Aufgabe wird bei einer Kontaktanordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass die zwischen dem Halbleiterkörper und der Metallisierungsschicht vorgesehene Schicht aus dem amorphen Halbleitermaterial des Halbleiterkörpers abgeschieden wurde. Ein Herstellverfahren is in Patentanspruch 20 angegeben. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Die Erfindung beruht damit auf der Erkenntnis über die Einsetzbarkeit von amorphem Silizium: Bisher wird amorphes Silizium bevorzugt für Antireflexschichten und zur Passivierung verwendet. Die Erfindung sieht nun vor, dass amorphes Silizium als Kontaktmaterial zwischen einer Metallisierungsschicht und einem aus Silizium bestehenden Halbleiterkörper dienen kann.
  • Die Erfindung ist aber nicht auf Silizium beschränkt: Vielmehr ist sie generell auch auf andere Halbleitermaterialien anwendbar, wie beispielsweise auf Siliziumcarbid, Verbindungshalbleiter usw. So kann beispielsweise eine amorphe Siliziumcarbidschicht einen ohmschen Kontakt zwischen einer Metallisierungsschicht und einem Siliziumcarbid-Halbleiterkörper bewirken.
  • Die erfindungsgemäße Kontaktanordnung ermöglicht so einen ohmschen Übergang von insbesondere einem niedrig dotierten Silizium-Halbleiterkörper zu einer auf diesen aufgebrachten Metallisierungsschicht, indem auf das Silizium des Halbleiterkörpers eine Zwischenschicht aus amorphem Silizium abgeschieden wird. Amorphes Silizium hat aufgrund seiner hohen Defektdichte die gewünschte Eigenschaft, einen ohmschen Kontakt zwischen der amorphen Siliziumschicht einerseits und der darauf abgeschiedenen Metallisierungsschicht andererseits ebenso wie zwischen der amorphen Siliziumschicht einerseits und dem kristallinen Silizium des Halbleiterkörpers andererseits auszubilden. Dies gilt speziell auch dann, wenn die vorzugsweise n-leitende Dotierung in der amorphen Siliziumschicht nur in geringer Konzentration vorliegt.
  • Auf einen Silizium-Halbleiterkörper aufgedampftes oder gesputtertes amorphes Silizium ist nach einer auf seine Abscheidung folgenden Temperung, die vorzugsweise bei etwa 350°C bis 450°C ablaufen kann, im Allgemeinen n-leitend. Dabei kann das amorphe Silizium je nach seinem Herstellungsprozess bereits eine höhere Konzentration an Wasserstoff enthalten. Da der sich in einer amorphen Siliziumschicht ergebende Schichtwiderstand relativ hoch ist, kann es zweckmäßig sein, zur gezielten Erhöhung der n-Dotierung zusätzlich Wasserstoffatome in die amorphe Siliziumschicht einzubauen.
  • Der Einbau der Wasserstoffatome in die amorphe Siliziumschicht kann beispielsweise dadurch erfolgen, dass die nach der Abscheidung folgende Temperung, welche bei etwa 350°C bis 450°C durchgeführt wird, in einer wasserstoffhaltigen Atmosphäre vorgenommen wird. Eine weitere Möglichkeit besteht darin, die amorphe Siliziumschicht mittels eines Glühentladungsprozesses in einer Silanatmosphäre (SiH4-Atmosphäre) herzustellen oder auch den Sputterprozess selbst in einer wasserstoffhaltigen Atmosphäre durchzuführen.
  • Ein wesentlicher Vorteil der erfindungsgemäßen Kontaktanordnung liegt darin, dass sie einen ohmschen Kontakt auf einem n- oder auch p-dotiertem Halbleiterkörper und insbesondere auf einem Siliziumhalbleiterkörper ermöglicht, ohne dass dieser Kontakt einen hohen Emitterwirkungsgrad aufzuweisen braucht, da dieser Emitterwirkungsgrad durch die amorphe Struktur der abgeschiedenen Schicht niedrig bleibt.
  • Zusätzlich oder anstelle der Dotierung mittels Wasserstoff ist es auch möglich, eine amorphe Siliziumschicht mit anderen n-dotierenden Stoffen, wie beispielsweise Phosphor zu versehen. Vorzugsweise wird eine solche zusätzliche Dotierung vorgenommen, da sich mit Wasserstoff dotiertes Silizium leichter mit beispielsweise Phosphor oder – für den Fall einer angezielten p-Dotierung – auch zum Beispiel mit Bor elektrisch aktiv dotieren lässt.
  • In vorteilhafter Weise wird die erfindungsgemäße Kontaktanordnung für beispielsweise den Source-Kontakt eines MOS-Bauelements, also beispielsweise eines MOSFETs oder IGBTs, angewandt. Bei einem solchen MOSFET-Bauelement kann wegen des schlechten Emitterwirkungsgrades auf einen Kurzschluss zwischen Body-Zone und Source-Zone verzichtet werden. In diesem Fall kann n-dotiertes amorphes Silizium entweder direkt auf einem p-dotierten Halbleiterköper (Bulk) als Source-Zone oder Kanalanschluss oder auf einer schwächer n-dotierten Source-Zone als Kontaktmaterial abgeschieden werden.
  • Wird ein derartiger n-dotierter Emitter für Diodenstrukturen angewandt, so bietet sich auch die Möglichkeit, durch eine zusätzliche Bestrahlung mittels Protonen oder Heliumatomen Defekte in der Tiefe des Silizium-Halbleiterkörpers zu erzeugen, welche während des oben beschriebenen Temperprozesses mit Wasserstoff versehen werden können und dann Donatoren bilden. Dieser Vorgang kann somit zur Ausbildung einer für viele Diodenstrukturen gewünschten vorgelagerten Feldstoppzone verwendet werden, die unter anderem zu einem weicheren Abschalten führt (hierauf wird weiter unten im Zusammenhang mit der 1 noch näher eingegangen werden). Diese Zone kann auch zu einer gezielten Anhebung des Emitterwirkungsgrades führen. Es ist aber auch möglich, eine Anhebung der Emittereffizienz des mit amorphem Silizium beschichteten Halbleiterbereiches des Halbleiterkörpers durch eine zusätzliche moderate konventionelle Dotierung des kristallinen Siliziumbereiches, der sich in unmittelbarer Nähe der amorphen Siliziumschicht befindet, im Fall einer n-Dotierung beispielsweise mittels Phosphoratomen und im Fall einer p-Dotierung beispielsweise mittels Boratomen vorzusehen.
  • Grundsätzlich ist es auch möglich, mittels der erfindungsgemäßen Kontaktanordnung einen stabilen ohmschen Kontakt auf einem niedrig dotierten p-leitenden Gebiet beispielsweise für einen IGBT zu erzeugen. Dieser Kontakt zeichnet sich ebenfalls durch einen geringen Emitterwirkungsgrad aus. In diesem Fall kann das amorphe Silizium durch geeignete Dotierung auch p-leitend hergestellt werden. Auch in diesem Fall kann der Emitterwirkungsgrad durch eine moderate zusätzliche Dotierung des Bereiches des kristallinen Siliziums, der sich im Bereich der Grenzfläche zur amorphen Siliziumschicht befindet, bei Bedarf leicht angehoben werden. So werden bei IGBTs für höhere Schaltfrequenzen derzeit bevorzugt schwache p-leitende Emitter zur Reduzierung der Abschaltverluste eingesetzt. Durch den Einsatz von amorphem Silizium als Kontaktmaterial ist hier eine weitere Reduzierung der p-Dosis und somit der Schaltverluste möglich. Derzeit ist der minimale Emitterwirkungsgrad hier durch die ohmsche Kontaktierbarkeit begrenzt.
  • Mit der erfindungsgemäßen Kontaktanordnung ist es möglich, spezielle Bereiche in Bauelementen, welche aufgrund von Stromfilamentierungen sehr heiß werden, dadurch zu schützen, dass ein durch eine amorphe Siliziumschicht gebildeter n- oder p-leitender Emitter in seiner Effizienz in den kritischen Bauelementebereichen lokal abgeschwächt wird. Eine derartige amorphe Siliziumschicht lässt sich selbstjustierend herstellen, indem der Effekt ausgenutzt wird, dass amorphes Silizium bei Temperaturen im Bereich über 600°C zu rekristallisieren beginnt, was den Kontakt- bzw. Übergangswiderstand erhöht. Wird also das Bauelement über einen gewissen Zeitraum über einem unkritischen Stromdichtebereich betrieben, so kann die Injektion infolge der lokalen Temperaturerhöhung und des daraus resultierenden lokal erhöhten Kontaktwiderstandes auch lokal abgeschwächt werden. Dadurch wird die Injektion eines solchen Emitters in den kritischen Bauelementebereichen redu ziert, also beispielsweise im Randbereich von Dioden im dynamischen Betrieb oder bei Druckkontakt-IGBTs in dem Bereich, der sich unter dem Rand des Druckstückes befindet. Dies führt beispielsweise bei den Dioden im Randbereich zu einer Entlastung beim Abschalten.
  • In vorteilhafter Weise ist im Fall einer Kontaktanordnung mit einer wasserstoffhaltigen und im Allgemeinen zusätzlich dotierten Siliziumschicht schon eine Ausdiffusion von Wasserstoffatomen, die bereits bei Temperaturen im Bereich von 400°C merklich auftritt, ausreichend, um das Injektionsverhalten des Emitters lokal gezielt zu verschlechtern. Eine Alternative ohne Nutzung dieses Effektes ist die örtliche Reduktion der Emittereffizienz durch das lokale Austreiben der Dotierung aus dem amorphen Silizium durch einen örtlich begrenzten Wärmeeintrag von außen. Ein solcher Wärmeeintrag kann beispielsweise über ein geheiztes Gitter oder durch Strahlung erfolgen, die lokal wirkt, wie beispielsweise Laserstrahlung, oder lokal geschirmt ist, was beispielsweise über eine Blende in einem RTA-Ofen (RTA = Rapid Thermal Annealing bzw. schnelles thermisches Glühen) geschehen kann. Auch ist es möglich, die Strahlung pulsförmig einwirken zu lassen.
    •
  • Die Herstellung der erfindungsgemäßen Kontaktanordnung kann durch Abscheidung mittels Aufdampfen oder Sputtern von amorphem Halbleitermaterial, wie insbesondere Silizium oder Siliziumcarbid, erfolgen.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen erläutert. Es zeigen:
  • 1 einen grundsätzlichen Dotierungsverlauf einer 1200 V-Diode, wobei die Dotierung in Abhängigkeit vom Abstand der Anode aufgetragen ist,
  • 2 eine schematische Schnittdarstellung durch eine erfindungsgemäße Kontaktanordnung,
  • 3 eine Schnittdarstellung eines Trench-Bauelementes mit der erfindungsgemäßen Kontaktanordnung und
  • 4 eine Schnittdarstellung eines planaren Bauelementes mit der erfindungsgemäßen Kontaktanordnung.
  • 1 zeigt den prinzipiellen Dotierungsverlauf einer 1200 V-Diode mit der erfindungsgemäßen Kontaktanordnung. Dabei ist hier die Grunddotierung GD in Ladungsträger/cm3 in Abhängigkeit vom Abstand d von der Anode der Diode in μm aufgetragen. Bei dieser Diode besteht ein Rückseiten-Kontakt aus amorphem Silizium (a-Si) und weist eine Grunddotierung zwischen 1013 und 1014 Ladungsträger cm–3 auf. Der Dotierungsverlauf zeigt zunächst einen Bereich mit einer homogenen Grunddotierung, an die sich eine Feldstopp-Zone mit einer höheren Dotierung anschließt. Diese Feldstopp-Zone geht dann auf der Rückseite der Diode in eine Schicht aus amorphem Silizium über.
  • Die Feldstopp-Zone kann beispielsweise durch eine zusätzliche Bestrahlung mittels Protonen oder Heliumatomen erzeugt werden. Die Protonen bzw. Heliumatome erzeugen in der Tiefe des Halbleiterkörpers Defekte, welche während eines Temperprozeses im Anschluss an die Abscheidung der amorphen Siliziumschicht mit Wasserstoff versehen werden und Donatoren bilden. Während der Wasserstoff bei Protonenimplantation bereits im Halbleiterkörper vorliegt, muss er bei vorheriger Heliumimplantation erst beispielsweise aus der Gasphase oder einem Plasma eindiffundiert werden. Diese Donatoren erhöhen die Dotierung im Bereich der Feldstopp-Zone über die homogene Grunddotierung. Die Feldstopp-Zone hat den Vorteil, dass sie unter anderem ein weicheres Abschalten der Diode gewährleistet.
  • 2 zeigt eine schematische Schnittdarstellung durch die erfindungsgemäße Kontaktanordnung. Auf einem Halbleiterkörper 1 aus beispielsweise monokristallinem Silizium oder monokristallinem Siliziumcarbid befindet sich eine amorphe Halbleiterschicht 2 aus ebenfalls Silizium bzw. Siliziumcarbid. Die Schichtdicke dieser Schicht 2 liegt im Bereich von nm und kann beispielsweise zwischen 2 nm und 100 nm oder einigen 100 nm liegen. Die Dotierungskonzentration in der Schicht 2 ist relativ niedrig und liegt beispielsweise zwischen 1015 und 1016 Ladungsträger cm–3.
  • Auf der Schicht 2 ist eine Metallisierungsschicht 3 als Kontakt aufgetragen. Für diese Metallisierungsschicht 3 kann beispielsweise Aluminium oder Chrom oder Aluminium/Chrom verwendet werden.
  • 3 zeigt als konkretes Ausführungsbeispiel für die erfindungsgemäße Kontaktanordnung eine Schnittdarstellung durch einen Vertikal-Trench-MOSFET mit einem n-dotierten Silizium-Halbleiterkörper 1, in den Trenches 4 eingebracht sind, die mit polykristallinem Silizium als Gateelektrode aufgefüllt sind. Im Halbleiterkörper 1 befindet sich an dessen Oberseite eine p-dotierte Body-Zone 5, an deren Oberseite wiederum eine n-dotierte Source-Zone 6 vorgesehen ist. Die Source-Zone 6 und die Body-Zone 5 sind durch eine Metallisierungsschicht 3 aus Aluminium kontaktiert.
  • Auf der Rückseite des Halbleiterkörpers 1 ist noch eine n+-dotierte Anschlusszone 7 vorgesehen, auf der ein Drainkontakt 8(D) angebracht ist.
  • Erfindungsgemäß sind nun die Body-Zone 5 und die Source-Zone 6 einerseits und/oder die n+-leitende Kontaktzone 7 mit einer p- oder n-dotierten Schicht 2 aus amorphem Silizium versehen. Diese Schicht 2 kann durch Aufdampfen, wie oben erläutert wurde, erzeugt sein.
  • 4 zeigt als weiteres Ausführungsbeispiel für die erfindungsgemäße Kontaktanordnung eine Schnittdarstellung durch einen Planar-IGBT mit einem n–-leitenden Silizium-Halbleiterkörper 1, einer zusätzlichen niedrig dotierten p-leitenden Kollektorschicht 9, einer Kollektor-Kontaktschicht 10(K), p-leitenden Body-Zonen 5, niedrig dotierten n-leitenden Source-Zonen 6, Gateelektroden 11 in einer Isolierschicht 13 aus Siliziumdioxid mit einem Gateoxid 12 und einer Aluminium-Metallisierungsschicht 3.
  • Allgemein kann die Schicht 9 als Emitter wirken und so schwach dotiert sein, dass ohne die amorphe Schicht 2 ein Schottky-Kontakt oder ein ohmscher Kontakt mit einem relativ hohen Kontaktwiderstand entstehen würde.
  • Es sind Schichten 2 aus amorphem dotiertem Silizium unterhalb der Aluminium-Metallisierung 3 in der Body-Zone 5 und der Source-Zone 6 und/oder zwischen der p-leitenden Kollektorschicht 9 und der Kollektor-Kontaktschicht 10 aus ebenfalls Aluminium vorgesehen, um eine relativ geringe oder sogar vernachlässigbare Dotierung der Zone 6 und/oder der Schicht 9 zu ermöglichen. Diese Schichten 2 können im Bereich der Source-Zone 6 und der Body-Zone 5 n-dotiert und im Bereich der Kollektorschicht 9 p-dotiert sein. Selbstverständlich sind auch hier jeweils entgegengesetzte Leitungstypen für die Dotierung möglich.
  • Die Herstellung der Schichten 2 erfolgt durch Abscheidung mittels Aufdampfen oder Sputtern in gegebenenfalls wasserstoffhaltiger Atmosphäre, woran sich eine Temperung bei etwa 350°C bis 450°C in ebenfalls einer wasserstoffhaltigen Atmosphäre anschließen kann. Es ist aber auch möglich, die amorphe Schicht 2 mittels eines Glühentladungsprozesses in einer SiH4-Atmosphäre zu erzeugen.
  • Die Schicht 2 kann gegebenenfalls auch lokal in Bauelementebereichen rekristallisiert werden. Dieses Rekristallisieren kann bei Temperaturen über etwa 600°C vorgenommen werden. Für eine Rekristallisation geeignete Bereiche sind solche Bereiche, in denen die Emittereffizienz gegenüber der restlichen Emitterfläche reduziert werden soll.
    • GD
    Grunddotierung
    d
    Abstand von Anode
    D
    Drain
    K
    Kollektor
    1
    Halbleiterkörper
    2
    Amorphe Schicht
    3
    Metallisierungsschicht
    4
    Trench mit Gateelektrode aus Polysilizium
    5
    Body-Zone
    6
    Source-Zone
    7
    n+-leitende Zone
    8
    Drainkontakt
    9
    Kollektorschicht
    10
    Kollektor-Kontaktschicht
    11
    Gateelektrode
    12
    Isolierschicht

Claims (28)

  1. Kontaktanordnung mit einem ohmschen Kontakt zwischen einer Metallisierungsschicht (3) und einem Halbleiterkörper (1) aus monokristallinem Halbleitermaterial und mit einer zwischen dem Halbleiterkörper (1) und der Metallisierungsschicht (3) vorgesehenen Schicht (2) aus amorphem Halbleitermaterial des Halbleiterkörpers, dadurch gekennzeichnet, dass die amorphe Schicht eine abgeschiedene Schicht ist.
  2. Kontaktanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitermaterial Silizium ist.
  3. Kontaktanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Schicht (2) aus amorphem Silizium mit Wasserstoff dotiert ist.
  4. Kontaktanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass in die Schicht (2) aus amorphem Silizium Sauerstoffatome eingebaut sind.
  5. Kontaktanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Schicht (2) aus amorphem Silizium zusätzlich mit Phosphor dotiert ist.
  6. Kontaktanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Schicht (2) aus amorphem Silizium mit Bor dotiert ist.
  7. Kontaktanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Schichtdicke der Schicht (2) aus dem amorphem Halbleitermaterial in der Größenordnung nm liegt.
  8. Kontaktanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Schichtdicke der Schicht (2) aus dem amorphen Halbleitermaterial zwischen 2 und 100 nm liegt.
  9. Kontaktanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Schicht (2) aus dem amorphen Halbleitermaterial eine Dotierung zwischen 1015 und 1016 Ladungsträger cm–3 hat.
  10. Kontaktanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Metallisierungsschicht (3) aus Aluminium oder Chrom oder Aluminium/Chrom besteht.
  11. Kontaktanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass in dem Halbleiterkörper (1) ein Trench-Bauelement oder ein Planarbauelement realisiert ist.
  12. Kontaktanordnung nach Anspruch 11, dadurch gekennzeichnet, dass das Bauelement eine Diode oder ein Bipolartransistor oder ein MOSFET oder ein IGBT ist.
  13. Kontaktanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass im Anschluss an die Schicht (2) aus dem amorphen Halbleitermaterial im Halbleiterkörper (1) eine Feldstopp-Zone (vgl. 1) realisiert ist.
  14. Kontaktanordnung nach einem der Ansprüche 1 bis 13, gekennzeichnet durch eine im Halbleiterkörper (1) vorgesehene zusätzliche, als Emitter wirkende Schicht (9) des zum Leitungstyp des Halbleiterkörpers (1) gleichen oder entgegengesetzten Leitungstyps.
  15. Kontaktanordnung nach Anspruch 14, dadurch gekennzeichnet, dass die zusätzliche Schicht (9) so schwach dotiert ist, dass sie ohne die Schicht (2) aus amorphem Halbleitermaterial einen Schottky-Kontakt oder einen ohmschen Kontakt mit relativ hohem Kontaktwiderstand bilden würde.
  16. Kontaktanordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Schicht (2) aus dem amorphen Halbleitermaterial auf der Vorderseite und/oder Rückseite des Halbleiterkörpers (1) ausgeführt ist.
  17. Kontaktanordnung nach Anspruch 16, dadurch gekennzeichnet, dass die Schicht (2) aus dem amorphen Halbleitermaterial die Injektion von Ladungsträgern in kritischen Bauelementbereichen lokal abschwächt.
  18. Kontaktanordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Schicht (2) aus dem amorphen Halbleitermaterial lokal rekristallisiert ist.
  19. Kontaktanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das amorphe Halbleitermaterial Siliziumcarbid ist.
  20. Verfahren zum Herstellen einer Kontaktanordnung mit einem ohmschen Kontakt zwischen einer Metallisierungsschicht (3) und einem Halbleiterkörper (1) aus monokristallinem Halbleitermaterial und mit einer zwischen dem Halbleiterkörper (1) und der Metallisierungsschicht (3) vorgesehenen Schicht (2) aus amorphem Halbleitermaterial des Halbleiterkörpers, dadurch gekennzeichnet, dass amorphes Halbleitermaterial auf den Halbleiterkörper (1) durch Sputtern oder Aufdampfen oder Glühentladung aufgebracht und sodann getempert wird.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Tempern bei etwa 350°C bis 450°C vorgenommen wird.
  22. Verfahren nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass das Sputtern in einer wasserstoffhaltigen Atmosphäre vorgenommen wird.
  23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass das Tempern in einer wasserstoffhaltigen Atmosphäre vorgenommen wird.
  24. Verfahren nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, dass das amorphe Halbleitermaterial dotiert wird.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass das amorphe Halbleitermaterial mit Bor oder Phosphor dotiert wird.
  26. Verfahren nach einem der Ansprüche 20 bis 25, dadurch gekennzeichnet, dass in den Halbleiterkörper (1) eine zusätzliche Schicht (9) eingebracht wird.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass die zusätzliche Schicht (9) schwach dotiert wird.
  28. Verfahren nach einem der Ansprüche 20 bis 27, dadurch gekennzeichnet, dass die amorphe Schicht (2) aus Silizium bei Temperaturen über etwa 600°C lokal in Bauelementbereichen rekristallisiert wird.
DE10248205A 2002-10-16 2002-10-16 Ohmsche Kontaktanordnung und Herstellverfahren Expired - Fee Related DE10248205B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10248205A DE10248205B4 (de) 2002-10-16 2002-10-16 Ohmsche Kontaktanordnung und Herstellverfahren
US10/686,849 US7317252B2 (en) 2002-10-16 2003-10-16 Ohmic contact configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10248205A DE10248205B4 (de) 2002-10-16 2002-10-16 Ohmsche Kontaktanordnung und Herstellverfahren

Publications (2)

Publication Number Publication Date
DE10248205A1 DE10248205A1 (de) 2004-05-06
DE10248205B4 true DE10248205B4 (de) 2007-03-08

Family

ID=32086933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10248205A Expired - Fee Related DE10248205B4 (de) 2002-10-16 2002-10-16 Ohmsche Kontaktanordnung und Herstellverfahren

Country Status (2)

Country Link
US (1) US7317252B2 (de)
DE (1) DE10248205B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
DE102005063462B4 (de) * 2004-09-22 2017-10-12 Infineon Technologies Ag Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
JP4788390B2 (ja) * 2005-06-07 2011-10-05 株式会社デンソー 半導体装置の製造方法
JP2007158067A (ja) * 2005-12-06 2007-06-21 Opnext Japan Inc 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法
EP2045844A1 (de) * 2007-10-03 2009-04-08 ABB Technology AG Halbleitermodul
US20100117725A1 (en) 2008-11-12 2010-05-13 Infineon Technologies Austria Ag Semiconductor diode
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
US8648412B1 (en) 2012-06-04 2014-02-11 Semiconductor Components Industries, Llc Trench power field effect transistor device and method
CN103839805B (zh) * 2012-11-23 2018-09-11 中国科学院微电子研究所 一种功率器件的制备方法
WO2018074434A1 (ja) 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
DE112019000166T5 (de) * 2018-06-22 2020-07-09 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329503A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
US5156944A (en) * 1985-09-03 1992-10-20 Konica Corporation Light-sensitive silver halide color photographic material having cross-emulsion sensitive dir compounds
WO1996013061A1 (en) * 1994-10-25 1996-05-02 Advanced Micro Devices, Inc. Method of forming a thermally stable silicide
DE19514081A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
US5915197A (en) * 1993-10-07 1999-06-22 Nec Corporation Fabrication process for semiconductor device
JP2000208437A (ja) * 1999-01-08 2000-07-28 United Microelectronics Corp ケイ化物層の形成方法
DE10006138A1 (de) * 1999-02-25 2000-08-31 Merck Patent Gmbh Funktionalisierung von Trägermaterialien unter Mikrowellenbestrahlung
WO2001084609A1 (en) * 2000-05-02 2001-11-08 Case Western Reserve University Method for low temperature formation of stable ohmic contacts to silicon carbide
DE10031461A1 (de) * 2000-06-28 2002-01-17 Infineon Technologies Ag Hochvolt-Diode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156994A (en) * 1990-12-21 1992-10-20 Texas Instruments Incorporated Local interconnect method and structure
US5631189A (en) * 1994-07-13 1997-05-20 Nippon Telegraph And Telephone Corporation Method of forming element isolation region
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
US5873984A (en) * 1997-11-05 1999-02-23 Trace Storage Tech. Corp. Method of sputtering an amorphous carbon overcoat as a protective film on magnetic recording disk
DE10006378C2 (de) 2000-02-12 2001-12-06 Rossendorf Forschzent Verfahren zur Herstellung Ohmscher Kontakte auf Siliziumkarbid-Halbleiterbereichen
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156944A (en) * 1985-09-03 1992-10-20 Konica Corporation Light-sensitive silver halide color photographic material having cross-emulsion sensitive dir compounds
JPS6329503A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
US5915197A (en) * 1993-10-07 1999-06-22 Nec Corporation Fabrication process for semiconductor device
WO1996013061A1 (en) * 1994-10-25 1996-05-02 Advanced Micro Devices, Inc. Method of forming a thermally stable silicide
DE19514081A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
JP2000208437A (ja) * 1999-01-08 2000-07-28 United Microelectronics Corp ケイ化物層の形成方法
DE10006138A1 (de) * 1999-02-25 2000-08-31 Merck Patent Gmbh Funktionalisierung von Trägermaterialien unter Mikrowellenbestrahlung
WO2001084609A1 (en) * 2000-05-02 2001-11-08 Case Western Reserve University Method for low temperature formation of stable ohmic contacts to silicon carbide
DE10031461A1 (de) * 2000-06-28 2002-01-17 Infineon Technologies Ag Hochvolt-Diode

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
(Abstract und jap. OS)
(Abstract und jap. OS) & JP 63029503 A *
JP 63-29 503 A

Also Published As

Publication number Publication date
US7317252B2 (en) 2008-01-08
US20040080015A1 (en) 2004-04-29
DE10248205A1 (de) 2004-05-06

Similar Documents

Publication Publication Date Title
DE10217610B4 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102005043913B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102013211572B4 (de) Halbleiterbauelement mit ladungsträgerlebensdauerreduktionsmitteln
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102009021021A1 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
WO2004030103A1 (de) Verfahren zur herstellung einer vergrabenen stoppzone in einem halbleiterbauelement und halbleiterbauelement mit einer vergrabenen stoppzone
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10248205B4 (de) Ohmsche Kontaktanordnung und Herstellverfahren
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
WO2005071757A2 (de) Halbleiterbauelement mit temporärem feldstoppbereich und verfahren zu dessen herstellung
EP1380055A1 (de) Halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE10245089B4 (de) Dotierverfahren und Halbleiterbauelement
DE102005061294B4 (de) NPT-Halbleiterbauelement in der Form eines MOSFETs oder IGBTs

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee