JP2007158067A - 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法 - Google Patents

半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法 Download PDF

Info

Publication number
JP2007158067A
JP2007158067A JP2005351834A JP2005351834A JP2007158067A JP 2007158067 A JP2007158067 A JP 2007158067A JP 2005351834 A JP2005351834 A JP 2005351834A JP 2005351834 A JP2005351834 A JP 2005351834A JP 2007158067 A JP2007158067 A JP 2007158067A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
amorphous silicon
semiconductor
electrode
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005351834A
Other languages
English (en)
Inventor
Takashi Washino
隆 鷲野
Takeshi Kikawa
健 紀川
Yasushi Sakuma
康 佐久間
Kaoru Okamoto
薫 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Opnext Japan Inc
Original Assignee
Opnext Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opnext Japan Inc filed Critical Opnext Japan Inc
Priority to JP2005351834A priority Critical patent/JP2007158067A/ja
Priority to DE102006027656A priority patent/DE102006027656A1/de
Priority to US11/454,832 priority patent/US20070126119A1/en
Priority to KR1020060077619A priority patent/KR100818869B1/ko
Publication of JP2007158067A publication Critical patent/JP2007158067A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0281—Coatings made of semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H01S5/0283—Optically inactive coating on the facet, e.g. half-wave coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2018—Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers
    • H01S5/2027—Reflecting region or layer, parallel to the active layer, e.g. to modify propagation of the mode in the laser or to influence transverse modes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ダイボンディングまたはワイヤボンディングの際に発生する電極剥離を防止することが可能な半導体製造技術を提供する。
【解決手段】半導体基板の表面または裏面に電極を有する半導体素子であって、電極１０７と半導体基板１０１との間に水素が添加されていないアモルファスシリコン層１０６が挿入された構造である。さらには、電極１０５と絶縁膜１０３との界面、絶縁膜と半導体基板との界面にも、アモルファスシリコン層１０４が挿入される。また、光の発振面側に反射膜となる絶縁膜、非発振面側に多層反射膜となる絶縁膜同士を有する半導体レーザにも、同様に適用可能である。
【選択図】図１

Description

本発明は、半導体素子、半導体レーザの製造技術に関し、特に、これらの半導体製品の実装工程に適用して有効な技術に関する。
例えば、半導体素子は、チップ化された後、実装工程にて組み立てられる。この組み立てには、ハンダを用いた実装基板への固定（ダイボンディング）や通電のためのワイヤ接続（ワイヤボンディング）などがある。これらダイボンディングやワイヤボンディングは、接触抵抗が小さく、時間の経過とともに発生する材料劣化の少ない金を主材料としたスタッドを形成し、それを介して実施される。また、電極と半導体基板との間には、半導体素子の低容量化を目的に絶縁膜が形成され、電極は数種類の材料による多層構造となる。
ところで、前記のような組み立てにおいて、電極は、半導体素子の基板や結晶薄膜上に形成されるが、それらとの高い密着力が必須である。しかし、電極の主材料である金と半導体基板の密着力は十分とはいえず、高い密着力を得るために別材料を金と半導体基板との中間層として形成する構造が一般的である。
さらに、半導体素子の低容量化を目的に、電極は数種類の材料による多層構造となるため、多層構造である電極にてダイボンディングやワイヤボンディングを実施する場合、電極に対する外部からの熱や荷重などの物理的ストレスが加わり、密着力が不十分な電極においては剥離が発生する。この剥離は、多層構造における各層同士の界面で発生する場合が多く、特に絶縁膜と半導体基板の接合界面における剥離が発生しやすく、密着力の向上が必要となっている。
そこで、本発明の目的は、ダイボンディングまたはワイヤボンディングの際に発生する電極剥離を防止することが可能な半導体製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、電極と半導体基板との界面、および／または電極の下部に形成した絶縁膜と電極、および／または絶縁膜と半導体基板の界面にダングリングボンドが多く存在するアモルファスシリコン層を挿入する構造を採用する。ダングリングボンドが多く存在するアモルファスシリコン層の最表面は非常に活性であり、接合する半導体基板や絶縁膜、および電極スタッドとの結合力が飛躍的に向上する。
このダングリングボンドが多く存在するアモルファスシリコン層は、アモルファスシリコン層の形成時に水素、酸素、窒素などの活性ガスを無添加とすることで得ることが可能となる。
また、アモルファスシリコン層を形成する際に、低損傷型であるＥＣＲスパッタ法を用いる。この理由は、半導体基板へ加えられる物理的ダメージや高温による半導体表面の酸化を抑制するため、不純物が極めて少ない真空中のプロセスであるスパッタ法を用いる。特に、ＥＣＲスパッタ法を用いることで、スパッタ法による成膜中の半導体レーザへのダメージを低減させることが可能で、加えて、結晶状態に近い緻密な絶縁膜を得ることが可能である。
さらに、アモルファスシリコン層の厚さとして、その膜厚を２ｎｍ以上と限定する。この理由は、厚さが２ｎｍ未満では剥離強度が低く十分な密着力を得ることはできない。しかし、厚さを２ｎｍ以上とすることで、半導体基板と絶縁膜、または絶縁膜と電極との界面にアモルファスシリコン層が均一となり、密着強度を十分満足することが可能となる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、電極と半導体基板の界面、および／または電極と絶縁膜の界面、および／または絶縁膜と半導体基板の界面にダングリングボンドが多く存在するアモルファスシリコン層を挿入することで、ダイボンディングまたはワイヤボンディングの際に発生する電極剥離を防止することが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（第１の実施の形態）
まず、図１により、本発明の第１の実施の形態である半導体素子の構造の一例を説明する。図１は、半導体素子の構造を示す。
本実施の形態の半導体素子は、半導体基板１０１と、この半導体基板１０１の表面上に形成された、多層結晶構造１０２、絶縁膜１０３、アモルファスシリコン層１０４、および電極１０５と、半導体基板１０１の裏面上に形成された、アモルファスシリコン層１０６、および電極１０７などから構成される。
この半導体素子において、特に、アモルファスシリコン層１０４，１０６は、水素が添加されておらず、ダングリングボンドが多く存在するアモルファスシリコンからなる。このダングリングボンドが多く存在するアモルファスシリコン層１０４，１０６は、アモルファスシリコン層の形成時に、水素、酸素、窒素などの活性ガスを無添加とすることで得ることができる。
また、アモルファスシリコン層１０４，１０６の膜厚は、２ｎｍ以上で、その上限は特性に影響を与えない程度までの範囲となっている。このように、アモルファスシリコン層１０４，１０６の膜厚を２ｎｍ以上に限定する理由を、図２により説明する。図２は、アモルファスシリコン層の膜厚に対する剥離強度を示す。
アモルファスシリコン層１０４，１０６の厚さが２ｎｍ未満では、剥離強度が低く十分な密着力を得ることはできない。これは、アモルファスシリコン層１０４，１０６を形成する絶縁膜１０３の表面、または半導体基板１０１の表面には約２ｎｍの凹凸が存在し、アモルファスシリコン層を２ｎｍ以下の膜厚とした場合、絶縁膜１０３と電極１０５、または半導体基板１０１と電極１０７との界面にアモルファスシリコン層が不均一となる領域が発生することによる。この場合、密着強度を十分満足することが不可能となり、剥離が発生する。そこで、本実施の形態では、アモルファスシリコン層１０４，１０６の膜厚を２ｎｍ以上に限定している。
次に、本実施の形態である半導体素子の製造方法の一例を、図１を参照しながら説明する。
本実施の形態の半導体素子の製造方法においては、まず、下地となる半導体基板１０１の表面上に多層結晶構造１０２を形成する。その後、熱ＣＶＤ法、およびホトリソグラフィ法、エッチング法を用いて、多層結晶構造１０２の表面上に動作電流を減少させる目的でＳｉまたはＡｌを主材料とした絶縁膜１０３を形成する。そして、絶縁膜１０３の表面上に、ダングリングボンドが多く存在するアモルファスシリコン層１０４を、例えば膜厚３ｎｍ程度にＥＣＲスパッタ法を用いて形成する。
このＥＣＲスパッタ法を用いる理由は、アモルファスシリコン層１０４を形成する際に、半導体基板１０１へ加えられる物理的ダメージや高温による半導体基板１０１の表面の酸化を抑制するため、不純物が極めて少ない真空中のプロセスであるスパッタ法を用いる。特に、ＥＣＲスパッタ法は、低損傷型であることから、スパッタ法による成膜中の半導体レーザへのダメージを低減させることが可能で、加えて、結晶状態に近い緻密な絶縁膜を得ることが可能である。
その後、電子ビーム蒸着法などで表面側の電極１０５を形成する。これにより、半導体基板１０１の表面側の形成が完了する。
続いて、半導体基板１０１の裏面側には、まず、半導体基板１０１の裏面上に、表面側と同様に、ダングリングボンドが多く存在するアモルファスシリコン層１０６を、例えば膜厚３ｎｍ程度にＥＣＲスパッタ法を用いて形成する。その後、電子ビーム蒸着法などで裏面側の電極１０７を形成する。これにより、半導体基板１０１の裏面側の形成が完了する。
このようにして、半導体基板１０１の表面上に、多層結晶構造１０２、絶縁膜１０３、アモルファスシリコン層１０４、および電極１０５が形成され、半導体基板１０１の裏面上に、アモルファスシリコン層１０６、および電極１０７が形成された半導体素子が完成する。
以上のようにして完成した半導体素子によれば、ダングリングボンドが多く存在するアモルファスシリコン層１０４，１０６を、電極１０７と半導体基板１０１との界面（裏面側）、電極１０５と絶縁膜１０３との界面（表面側）に挿入した結果、ダイボンディングまたはワイヤボンディングの際の電極剥離発生率が従来の３０％から２％へと大幅に低減した。
なお、このアモルファスシリコン層１０４，１０６は、電極１０７と半導体基板１０１との界面、電極１０５と絶縁膜１０３との界面の他に、半導体基板の表面に絶縁膜が形成される場合には、絶縁膜と半導体基板との界面にも挿入することが可能であり、この場合のダイボンディングまたはワイヤボンディングの際の電極剥離発生率でも同様の結果が得られた。
従って、本実施の形態の半導体素子のように、電極１０７と半導体基板１０１との界面、電極１０５と絶縁膜１０３との界面、絶縁膜と半導体基板との界面にアモルファスシリコン層１０４，１０６を挿入することで、ダイボンディングまたはワイヤボンディングの際に発生する電極剥離を防止することができる。
（第２の実施の形態）
前記第１の実施の形態では半導体素子を例に説明したが、本実施の形態では、半導体レーザを例に説明する。
まず、図３により、本発明の第２の実施の形態である半導体レーザの構造の一例を説明する。図３は、半導体レーザの構造を示す。
本実施の形態の半導体レーザは、半導体基板２０１と、この半導体基板２０１の表面上に形成された、多層結晶構造２０２、絶縁膜２０３、アモルファスシリコン層２０４、および電極２０５と、半導体基板２０１の裏面上に形成された電極２０７と、半導体基板２０１の光の発振面に形成された、アモルファスシリコン層２０８、および絶縁膜２０９と、半導体基板２０１の光の非発振面に形成された、絶縁膜２１０、アモルファスシリコン層２１１、および絶縁膜２１２などから構成される。この半導体基板２０１の、光の発振面に形成された絶縁膜２０９は光学的な反射膜となり、非発振面に形成された絶縁膜２１０および絶縁膜２１２は光学的な多層反射膜となる。
この半導体レーザにおいて、アモルファスシリコン層２０４，２０８，２１１は、前記第１の実施の形態と同様に、水素が添加されておらず、ダングリングボンドが多く存在するアモルファスシリコンからなり、この膜厚は２ｎｍ以上で、その上限は特性に影響を与えない程度までの範囲となっている。なお、膜厚２ｎｍのアモルファスシリコン層２０８，２１１を光に発振面、非発振面に挿入しても、反射率の変動は０．０１％以下であり、問題になることはない。
次に、本実施の形態である半導体レーザの製造方法の一例を、図３を参照しながら説明する。
本実施の形態の半導体レーザの製造方法において、まず、半導体基板２０１の表面側には、前記第１の実施の形態と同様に、半導体基板２０１の表面上に、多層結晶構造２０２、絶縁膜２０３、アモルファスシリコン層２０４、表面側の電極２０５を順に形成する。そして、半導体基板２０１の裏面側には、半導体基板２０１の裏面上に裏面側の電極２０７を形成する。これにより、半導体基板２０１の表面側、裏面側の形成が完了する。
続いて、半導体基板２０１の光の発振面側には、前記第１の実施の形態と同様に、例えば膜厚３ｎｍ程度にアモルファスシリコン層２０８をＥＣＲスパッタ法を用いて形成し、その後、熱ＣＶＤ法、およびホトリソグラフィ法、エッチング法を用いて絶縁膜２０９を形成する。これにより、半導体基板２０１の光の発振面側の形成が完了する。
そして、半導体基板２０１の光の非発振面側には、熱ＣＶＤ法、およびホトリソグラフィ法、エッチング法を用いて絶縁膜２１０を形成した後、発振面側と同様に、例えば膜厚３ｎｍ程度にアモルファスシリコン層２１１をＥＣＲスパッタ法を用いて形成し、その後、熱ＣＶＤ法、およびホトリソグラフィ法、エッチング法を用いて絶縁膜２１２を形成する。これにより、半導体基板２０１の光の非発振面側の形成が完了する。
このようにして、半導体基板２０１の表面上に、多層結晶構造２０２、絶縁膜２０３、アモルファスシリコン層２０４、および電極２０５が形成され、半導体基板２０１の裏面上に電極２０７が形成され、半導体基板２０１の光の発振面に、アモルファスシリコン層２０８、および絶縁膜２０９が形成され、半導体基板２０１の光の非発振面に、絶縁膜２１０、アモルファスシリコン層２１１、および絶縁膜２１２が形成された半導体レーザが完成する。
以上のようにして完成した半導体レーザによれば、ダングリングボンドが多く存在するアモルファスシリコン層２０８，２１１を、絶縁膜２０９と半導体基板２０１との界面（非発振面側）、絶縁膜２１０，２１２同士の界面（発振面側）に挿入した結果、半導体基板２０１と絶縁膜２０９，２１０，２１２による反射膜の剥離発生率を従来の２０％から１％以下に低減した。
従って、本実施の形態の半導体レーザのように、電極２０５と絶縁膜２０３との界面にアモルファスシリコン層２０４を挿入することで、前記第１の実施の形態と同様の効果が得られるとともに、反射膜となる絶縁膜２０９と半導体基板２０１との界面、多層反射膜となる絶縁膜２１０，２１２同士の界面にアモルファスシリコン層２０８，２１１を挿入することで、反射率の変動に影響を及ぼすことなく、反射膜の浮き、および剥離を防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明のような半導体素子、半導体レーザは、更なる製造コスト低減を要求され、その中で、半導体基板の表面に形成される電極膜、絶縁膜、および光学反射膜の密着性は製造工程内における歩留向上、長期的な安定動作を可能とするための重要課題であり、本発明は、製造工程内歩留と信頼性向上を可能とし、今後の半導体素子、半導体レーザのような半導体製品全般の構造には必要不可欠な基本技術として利用可能である。
本発明の第１の実施の形態である半導体素子の構造を示す断面図である。 本発明の第１の実施の形態である半導体素子において、アモルファスシリコン層の膜厚に対する剥離強度を示す特性図である。 本発明の第２の実施の形態である半導体レーザの構造を示す断面図である。
符号の説明
１０１，２０１…半導体基板、１０２，２０２…多層結晶構造、１０３，２０３，２０９，２１０，２１２…絶縁膜、１０４，１０６，２０４，２０８，２１１…アモルファスシリコン層、１０５，１０７，２０５，２０７…電極。

Claims (10)

  1. 半導体基板の表面および／または裏面に電極を有する半導体素子であって、
    前記電極と前記半導体基板との間に水素が添加されていないアモルファスシリコン層が挿入された構造であることを特徴とする半導体素子。
  2. 請求項１記載の半導体素子において、
    前記電極の下部に絶縁膜が形成される場合は、前記電極と前記絶縁膜との界面、および／または前記絶縁膜と前記半導体基板との界面に水素が添加されていないアモルファスシリコン層が挿入された構造であることを特徴とする半導体素子。
  3. 請求項１または２記載の半導体素子において、
    前記アモルファスシリコン層の膜厚は、２ｎｍ以上の厚さであることを特徴とする半導体素子。
  4. 半導体基板の表面および／または裏面に電極を有する半導体素子の製造方法であって、
    前記半導体基板の表面および／または裏面に水素が添加されていないアモルファスシリコン層を形成する工程と、
    前記アモルファスシリコン層の表面に電極を形成する工程とを有することを特徴とする半導体素子の製造方法。
  5. 請求項４記載の半導体素子の製造方法において、
    前記電極の下部に絶縁膜が形成される場合は、前記電極と前記絶縁膜との界面、および／または前記絶縁膜と前記半導体基板との界面に水素が添加されていないアモルファスシリコン層を形成する工程を有することを特徴とする半導体素子の製造方法。
  6. 請求項４または５記載の半導体素子の製造方法において、
    前記アモルファスシリコン層は、ＥＣＲスパッタ法により形成することを特徴とする半導体素子の製造方法。
  7. 半導体基板の光の発振面に反射膜を有し、前記半導体基板の光の非発振面に多層反射膜を有する半導体レーザであって、
    前記反射膜と前記半導体基板との界面、および／または前記多層反射膜の反射膜同士の界面に水素が添加されていないアモルファスシリコン層が挿入された構造であることを特徴とする半導体レーザ。
  8. 請求項７記載の半導体レーザにおいて、
    前記アモルファスシリコン層の膜厚は、２ｎｍ以上の厚さであることを特徴とする半導体レーザ。
  9. 半導体基板の光の発振面に反射膜を有し、前記半導体基板の光の非発振面に多層反射膜を有する半導体レーザの製造方法であって、
    前記反射膜と前記半導体基板との界面、および／または前記多層反射膜の反射膜同士の界面に水素が添加されていないアモルファスシリコン層を形成する工程を有することを特徴とする半導体レーザの製造方法。
  10. 請求項９記載の半導体レーザの製造方法において、
    前記アモルファスシリコン層は、ＥＣＲスパッタ法により形成することを特徴とする半導体レーザの製造方法。
JP2005351834A 2005-12-06 2005-12-06 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法 Pending JP2007158067A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005351834A JP2007158067A (ja) 2005-12-06 2005-12-06 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法
DE102006027656A DE102006027656A1 (de) 2005-12-06 2006-06-14 Halbleiterelement, Fertigungsprozess für dieses, Halbleiterlaser und Fertigungsprozess für diesen
US11/454,832 US20070126119A1 (en) 2005-12-06 2006-06-19 Semiconductor element, production process thereof, semiconductor laser and production process thereof
KR1020060077619A KR100818869B1 (ko) 2005-12-06 2006-08-17 반도체 소자 및 그 제조 방법, 및, 반도체 레이저 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351834A JP2007158067A (ja) 2005-12-06 2005-12-06 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2007158067A true JP2007158067A (ja) 2007-06-21

Family

ID=38056168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351834A Pending JP2007158067A (ja) 2005-12-06 2005-12-06 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法

Country Status (4)

Country Link
US (1) US20070126119A1 (ja)
JP (1) JP2007158067A (ja)
KR (1) KR100818869B1 (ja)
DE (1) DE102006027656A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312353A (ja) * 1994-05-17 1995-11-28 Fuji Electric Co Ltd 半導体装置の製造方法
JPH1126863A (ja) * 1997-07-02 1999-01-29 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザおよびその製造方法
JP2000174379A (ja) * 1998-12-04 2000-06-23 Mitsubishi Chemicals Corp 化合物半導体発光素子
JP2002314197A (ja) * 2001-04-12 2002-10-25 Sony Corp 半導体レーザ素子
JP2004128297A (ja) * 2002-10-04 2004-04-22 Sony Corp 半導体レーザ素子の製造方法
JP2005064328A (ja) * 2003-08-18 2005-03-10 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
EP0898345A3 (en) * 1997-08-13 2004-01-02 Mitsubishi Chemical Corporation Compound semiconductor light emitting device and method of fabricating the same
JP4071360B2 (ja) * 1997-08-29 2008-04-02 株式会社東芝 半導体装置
JP4341124B2 (ja) * 1999-11-25 2009-10-07 ソニー株式会社 半導体装置の製造方法
JP2003037081A (ja) * 2001-07-26 2003-02-07 Mitsubishi Electric Corp 電極構造およびその製造方法
JP3753994B2 (ja) 2002-03-11 2006-03-08 松下電器産業株式会社 半導体装置の製造方法
DE10248205B4 (de) * 2002-10-16 2007-03-08 Infineon Technologies Ag Ohmsche Kontaktanordnung und Herstellverfahren

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312353A (ja) * 1994-05-17 1995-11-28 Fuji Electric Co Ltd 半導体装置の製造方法
JPH1126863A (ja) * 1997-07-02 1999-01-29 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザおよびその製造方法
JP2000174379A (ja) * 1998-12-04 2000-06-23 Mitsubishi Chemicals Corp 化合物半導体発光素子
JP2002314197A (ja) * 2001-04-12 2002-10-25 Sony Corp 半導体レーザ素子
JP2004128297A (ja) * 2002-10-04 2004-04-22 Sony Corp 半導体レーザ素子の製造方法
JP2005064328A (ja) * 2003-08-18 2005-03-10 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法

Also Published As

Publication number Publication date
KR100818869B1 (ko) 2008-04-01
DE102006027656A1 (de) 2007-06-14
KR20070059905A (ko) 2007-06-12
US20070126119A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
US20040130263A1 (en) High brightness led and method for producing the same
JP2010166019A (ja) 半導体レーザ装置
JP3661695B2 (ja) 半導体装置
JP4908982B2 (ja) 半導体レーザ素子
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4104032B2 (ja) 半導体発光装置およびその製造方法
US20050151150A1 (en) Semiconductor laser diode and method of manufacturing the same
JP2009272530A (ja) 半導体装置とその製造方法
JP2007158067A (ja) 半導体素子およびその製造方法、ならびに、半導体レーザおよびその製造方法
JP3427732B2 (ja) 窒化物半導体素子の製造方法
US7606275B2 (en) Semiconductor laser device having incomplete bonding region and electronic equipment
JP2012164711A (ja) 半導体装置及びその製造方法
JP4594070B2 (ja) 半導体レーザ素子及びその製造方法
JP2006086361A (ja) 半導体発光素子及びその製造方法
KR101186556B1 (ko) 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자
JP2007129162A (ja) 半導体レーザ装置および半導体レーザ素子
JPH11121457A (ja) 半導体装置の製造方法
JP2001251018A (ja) Ｉｉｉ族窒化物系化合物半導体レーザ
JP2845232B2 (ja) 半導体装置
JP2011103466A (ja) 半導体ウェハ及びこれを用いた半導体装置の製造方法
KR100277938B1 (ko) 화합물 반도체 레이저 다이오드 및 그 제조방법
JP2006173265A (ja) 半導体レーザおよびその製造方法
JP2002246679A (ja) 半導体レーザ素子およびその製造方法
JPH0224030B2 (ja)
JP2002353570A (ja) Ｉｉｉ族窒化物系化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329