JP2009272530A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009272530A
JP2009272530A JP2008123354A JP2008123354A JP2009272530A JP 2009272530 A JP2009272530 A JP 2009272530A JP 2008123354 A JP2008123354 A JP 2008123354A JP 2008123354 A JP2008123354 A JP 2008123354A JP 2009272530 A JP2009272530 A JP 2009272530A
Authority
JP
Japan
Prior art keywords
ohmic electrode
electrode
semiconductor device
cover
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008123354A
Other languages
English (en)
Inventor
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008123354A priority Critical patent/JP2009272530A/ja
Publication of JP2009272530A publication Critical patent/JP2009272530A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】表面荒れの小さいオーミック電極を有する半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、半導体層(1)と、この半導体層上に形成されたオーミック電極(2)と、このオーミック電極の上面と側面を覆うように形成されたカバー電極(3)とを備え、オーミック電極はAlを含有する合金層を含み、カバー電極はW、Ta、Nb、Mo、WNx、およびWSixから選択された少なくとも1種の金属層を含みかつ100nm以上の膜厚を有することを特徴としている。
【選択図】図1

Description

本発明は半導体装置とその製造方法に関し、特にAlを含むオーミック電極を有する半導体装置とその製造方法の改善に関する。
AlxGayInzN(x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)やSiCなどの化合物半導体材料は、大きなバンドギャップや高い熱安定性などのように材料固有の本質的特性を有している。したがって、これらの化合物半導体材料は、発光ダイオードやレーザダイオードなどの発光素子、さらには高周波トランジスタやパワートランジスタなどの電子デバイスのようなさまざまな半導体装置へ適応し得る材料として注目されている。
半導体装置を電気的に動作させるには、その装置にオーミック電極を形成する必要がある。窒化物半導体装置におけるn型層のためのオーミック電極としては、例えば特許文献1から3に開示されているように、下から順に積層されたTi/Al、Ti/Al/Ti/Au、W/Al/W/Au、またはAl/Ti/AuなどのようにAl層を含む積層金属膜が用いられている。オーミック電極は、これらの積層金属膜のいずれかを半導体層上に形成した後に高温で熱処理を行うことによって形成される。この熱処理によってオーミック電極はAl含有合金層を含むことになり、これによって半導体層との間に低いコンタクト抵抗を有するオーミック接触が得られる。
特許第2783349号公報 特許第3360812号公報 特許第3439123号公報
特許文献1から3に開示されているような従来の技術において、オーミック電極の低いコンタクト抵抗を得るために最適な熱処理の温度は、積層金属膜に含まれる金属層の種類や層厚などに依存して変化する。しかしながら、オーミック電極の形成のためにAl層を含む積層金属膜を利用するので、Alの融点である約660℃を超える温度で熱処理を行えば、熱処理後のオーミック電極の表面に荒れが発生し、そのオーミック電極の上面やエッジのモフォロジーが悪くなる。その結果として、オーミック電極とその上に形成される配線やボンディングワイヤとの密着性が低下したり、そのようなオーミック電極を含む半導体装置の小型化が困難になるなどの問題が生じる。
本発明は、上述のようにAlを含む積層金属膜を利用して形成されるオーミック電極における問題に鑑みてなされたものであり、表面荒れの小さいオーミック電極を有する半導体装置とその製造方法を提供することを目的としている。
本発明による半導体装置は、半導体層と、この半導体層上に形成されたオーミック電極と、このオーミック電極の上面と側面を覆うように形成されたカバー電極とを備え、オーミック電極はAlを含有する合金層を含み、カバー電極はW、Ta、Nb、Mo、WNx、およびWSixから選択された少なくとも1種の金属層を含みかつ100nm以上の膜厚を有することを特徴としている。
なお、半導体層の表面は、オーミック電極、カバー電極、および付加的な絶縁膜のいずれかによって覆われていることが好ましい。半導体層としては、n型の窒化物半導体層またはp型の炭化ケイ素半導体層が好ましく用いられ得る。
上述のような半導体装置を製造する方法においては、Al含有合金層を含むオーミック電極を形成する工程は700℃以上の温度における熱処理を含むことができる。また、この製造方法において、半導体層の表面のうちでオーミック電極とカバー電極とのいずれによっても覆われない領域を覆うための絶縁膜を付加的に形成する工程を含むこともできる。さらに、カバー電極の形成には、スパッタ法または化学気相堆積法が好ましく用いられ得る。
本発明によれば、Alを含む積層金属膜からなるオーミック電極の上面と側面をカバー電極で覆うことによって、熱処理後に生じるオーミック電極の表面の荒れが抑制され、オーミック電極の上面やエッジのモフォロジーが良好な半導体装置が得られる。
図1の模式的断面図は、本発明の一実施形態に係る半導体装置の要部の基本的構造を示している。なお、本願の図面において、長さ、幅、厚さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。また、本願の図面において、同一の参照番号は、同一部分または相当部分を表している。
図1の半導体装置において、半導体層1上にオーミック電極2が形成されている。このオーミック電極2の上面と側面は、カバー電極3によって覆われている。半導体層1の表面のうちで、オーミック電極2とカバー電極3とのいずれによっても覆われていない領域は、絶縁膜4によって覆われている。
より具体的には、半導体層1は、例えばn型GaN層であり得る。オーミック電極2は、例えばAl含有合金層を含む積層金属膜で形成され得る。カバー電極3は、例えばW層で形成され得る。絶縁膜4は、例えばSiN層で形成され得る。Al含有合金層を含む積層金属膜で形成されるオーミック電極2は、さらに具体的には、半導体層1側から(下側から)順に積層された例えばHf/Al/Hf/Au層を熱処理することによって形成され得る。
図1に示されているような半導体装置を製造する方法の一例が、図2と図3の模式的断面図において図解されている。
まず、図2(a)において、n型GaN半導体層1上にSiN絶縁膜4が化学気相堆積法を用いて形成される。
図2(b)においては、SiN絶縁膜4上にフォトレジスト層が塗布され、オーミック電極を形成するためのフォトレジストパタン5が露光と現像の処理によって形成される。その後、オーミック電極を形成する領域におけるSiN絶縁膜4が、ウェットエッチングによって除去される。
図2(c)においては、フォトレジストパタン5および部分的に露出されたn型GaN半導体層1の上面を覆うように、電子ビーム蒸着法を用いてHf、Al、Hf、およびAuの各層を順次堆積することによって積層金属膜12が形成される。
図2(d)においては、リフトオフ法を用いて、フォトレジストパタン5とともにその上の積層金属膜12が除去される。
図3(e)においては、半導体層1の上方の全面を覆うように、Wのカバー金属層13がスパッタ法を用いて堆積される。
図3(f)においては、Wカバー金属層13上にフォトレジスト層が塗布され、カバー金属層13を加工するためのフォトレジストパタン6が露光と現像の処理によって形成される。
図3(g)においては、カバー金属層13のうち不要な領域がドライエッチング法を用いて除去され、その後フォトレジストパタン6を除去することによってカバー電極3が形成される。このとき、カバー金属層13を加工するためのフォトレジストパタン6およびドライエッチング条件は、半導体層1の表面が絶縁膜4、積層金属膜12、およびカバー電極3のいずれかで覆われた構造になるように選定される。こうすることによって、半導体層1の表面が露出することが防止され、特性の安定性に優れた半導体装置を製造することが可能となる。
最後に、図3(h)において、850℃の窒素雰囲気中で60秒の熱処理を行うことによって、積層金属膜12はAl含有合金層を含むオーミック電極2に変換され得る。このとき、半導体層1の一部がそれに接触していた積層金属膜12と反応して、オーミック電極2内に取り込まれる。
以上のようにして作製された本発明による半導体装置と、カバー電極を用いずに熱処理して作製されたことのみにおいて異なっていた従来技術による半導体装置との特性を比較したところ、いずれの半導体装置のコンタクト抵抗にも大きな差はみられず、いずれの半導体装置においても良好なオーミック接触が得られた。
しかしながら、本発明による半導体装置におけるオーミック電極2とカバー電極3の表面荒さは、そのカバー電極3の厚さが100nm以上の場合において、カバー電極を含まない従来の半導体装置のオーミック電極の表面荒さに比べて1/10以下に小さいことが確認された。
熱処理の温度を変えた場合、熱処理の温度が700℃未満では、カバー電極を含まない従来の半導体装置のオーミック電極でも表面荒さが小さくなることが確認された。したがって、本発明は、Al含有層を含むオーミック電極の形成において700℃以上の熱処理を行う場合に、より効果的であることがわかる。
以上のように、本発明によれば、Al含有層を含む積層金属膜からオーミック電極を形成する場合に、その積層金属膜の上面と側面が厚さ100nm以上の高融点金属層などのカバー電極で覆われることによって、熱処理後に生じるオーミック電極の表面の荒れを抑制できて、電極の上面やエッジのモフォロジーが良好な半導体装置を提供することができる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
例えば、上述の実施形態ではGaN層上にオーミック電極を形成する場合が説明されたが、GaN以外の例えばAlGaN、InGaN、AlN、SiC、ZnOなどの他の化合物半導体層、さらにはGaN/AlGaN、InGaN/AlGaN、InGaN/AlGaN/AlNなどの積層化合物半導体上にオーミック電極を形成する場合にも同様に本発明を適用することができる。
上述の実施形態では絶縁膜としてSiNを用いた例が説明されたが、SiO2、Al23、HfO2、ZrO2、TiO2、TaOx、MgO、Ga23、MgF2、AlNなどの絶縁膜や、SiN/SiO2、SiN/SiO2/SiNなどの積層絶縁膜を用いても、本発明を同様に実施できることはもちろんである。
上述の実施形態ではn型GaN層用のオーミック電極を形成するための積層金属膜12としてHf/Al/Hf/Auが例示されたが、Ti/Al、V/Al/V/Ni/Al/Au、Ti/Al/Ti/Au、W/Al/W/Au、Al/Ti/AuなどのようにAlを含む他の積層金属膜もn型窒化物系半導体層のためのオーミック電極の形成に利用することができる。また、Al、AlSiなどの単層金属膜や、Al/Ti、AlSi/Tiなどの積層金属膜も、p型SiC層のためのオーミック電極の形成に利用することができる。
上述の実施形態ではオーミック電極を形成するための積層金属膜12の形成方法として電子ビーム蒸着法が例示されたが、抵抗加熱蒸着法、スパッタ法、化学気相堆積法などの他の方法を利用することもできる。
上述の実施形態ではカバー電極3としてWの単層を用いた例が説明されたが、Ta、Mo、Nb、WNx、WSixなどの他の高融点金属の層や、これらの層の複数を含む積層高融点金属膜を用いることもできる。
上述の実施形態ではカバー電極3を形成する方法としてスパッタ法が例示されたが、電子ビーム蒸着法、抵抗加熱蒸着法、化学気相堆積法などの他の方法を用いることもできる。ただし、オーミック電極2の表面荒れを抑制するためには、積層金属膜12の上面と側面ともに覆うようにカバー電極3を形成できる方法が好ましく、具体的にはスパッタ法または化学気相堆積法を用いることが好ましい。
以上のように、本発明によれば、Alを含む積層金属膜からなるオーミック電極の上面と側面をカバー電極で覆うことによって、熱処理後に生じるオーミック電極の表面の荒れが抑制され、オーミック電極の上面やエッジのモフォロジーが良好な半導体装置を提供することができる。
本発明の一実施形態に係る半導体装置の要部の基本的構造を示す模式的断面図である。 図1の半導体装置を製造する工程を説明するための模式的断面図である。 図2に続く工程を説明するための模式的断面図である。
符号の説明
1 半導体層、2 オーミック電極、3 カバー電極、4 絶縁膜、5、6 フォトレジストパタン、12 積層金属膜、13 カバー金属層。

Claims (7)

  1. 半導体層と、
    前記半導体層上に形成されたオーミック電極と、
    前記オーミック電極の上面と側面を覆うように形成されたカバー電極とを備え、
    前記オーミック電極は、Alを含有する合金層を含み、
    前記カバー電極は、W、Ta、Nb、Mo、WNx、およびWSixから選択された少なくとも1種の金属層を含み、かつ100nm以上の膜厚を有することを特徴とする半導体装置。
  2. 前記半導体層の表面は、前記オーミック電極、前記カバー電極、および付加的な絶縁膜のいずれかによって覆われていることを特徴とする請求項1記載の半導体装置。
  3. 前記半導体層はn型の窒化物半導体からなることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記半導体層はp型の炭化ケイ素半導体からなることを特徴とする請求項1または2に記載の半導体装置。
  5. 請求項1の半導体装置の製造方法であって、
    前記半導体層上にオーミック電極用にAl含有層を含む金属膜を形成する工程と、
    前記オーミック電極用の金属膜の上面と側面を覆うように前記カバー電極を形成する工程と、
    前記オーミック電極用の金属膜を700℃以上の温度で熱処理してオーミック電極に仕上げる工程を含むことを特徴とする半導体装置の製造方法。
  6. 前記半導体層の表面のうちで前記オーミック電極と前記カバー電極とのいずれによっても覆われない領域を覆うための絶縁膜を付加的に形成する工程をさらに含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記カバー電極の形成には、スパッタ法または化学気相堆積法が用いられることを特徴とする請求項5または6記載の半導体装置の製造方法。
JP2008123354A 2008-05-09 2008-05-09 半導体装置とその製造方法 Pending JP2009272530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008123354A JP2009272530A (ja) 2008-05-09 2008-05-09 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008123354A JP2009272530A (ja) 2008-05-09 2008-05-09 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2009272530A true JP2009272530A (ja) 2009-11-19

Family

ID=41438812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008123354A Pending JP2009272530A (ja) 2008-05-09 2008-05-09 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2009272530A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099752A (ja) * 2010-11-05 2012-05-24 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2012146838A (ja) * 2011-01-13 2012-08-02 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013232557A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法
JP2017085059A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
KR102669698B1 (ko) * 2023-06-23 2024-05-28 주식회사 멤스 멀티 레이어 오믹전극

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536693A (ja) * 1991-07-31 1993-02-12 Ricoh Co Ltd ヒロツクを抑えた半導体装置とヒロツク抑制方法
JPH10189595A (ja) * 1996-12-24 1998-07-21 Canon Inc 半導体装置及びその製造方法
JP2002217129A (ja) * 2001-01-18 2002-08-02 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2002289555A (ja) * 2001-03-27 2002-10-04 Ngk Spark Plug Co Ltd 炭化珪素半導体用電極及びそれを備える炭化珪素半導体素子並びにそれらの製造方法
WO2005057641A1 (ja) * 2003-12-08 2005-06-23 Nec Corporation 電極、その製造方法およびそれを用いた半導体素子
JP2007273545A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536693A (ja) * 1991-07-31 1993-02-12 Ricoh Co Ltd ヒロツクを抑えた半導体装置とヒロツク抑制方法
JPH10189595A (ja) * 1996-12-24 1998-07-21 Canon Inc 半導体装置及びその製造方法
JP2002217129A (ja) * 2001-01-18 2002-08-02 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2002289555A (ja) * 2001-03-27 2002-10-04 Ngk Spark Plug Co Ltd 炭化珪素半導体用電極及びそれを備える炭化珪素半導体素子並びにそれらの製造方法
WO2005057641A1 (ja) * 2003-12-08 2005-06-23 Nec Corporation 電極、その製造方法およびそれを用いた半導体素子
JP2007273545A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099752A (ja) * 2010-11-05 2012-05-24 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2012146838A (ja) * 2011-01-13 2012-08-02 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
CN103262218A (zh) * 2011-01-13 2013-08-21 住友电气工业株式会社 制造碳化硅半导体器件的方法
JP2013232557A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法
JP2017085059A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
KR102669698B1 (ko) * 2023-06-23 2024-05-28 주식회사 멤스 멀티 레이어 오믹전극

Similar Documents

Publication Publication Date Title
US8629474B2 (en) Light emitting device and method of manufacturing the same
JP5423390B2 (ja) Iii族窒化物系化合物半導体素子及びその製造方法
JP2010238838A (ja) 半導体装置及び半導体装置の製造方法
JP6165602B2 (ja) n型負電極の形成方法、およびIII族窒化物半導体発光素子
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2015501526A (ja) オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
JP5303948B2 (ja) オーミック電極形成方法、および電界効果トランジスタの製造方法
JP5684043B2 (ja) 半導体装置とその製造方法
JP2009272530A (ja) 半導体装置とその製造方法
JP2008270836A (ja) 半導体装置
TWI401821B (zh) Semiconductor device manufacturing method
JP2008147294A (ja) 電子デバイス
JP2007288002A (ja) 窒化物半導体発光素子
JP2010212406A (ja) 半導体装置及びその製造方法
JP2004247709A (ja) 半導体装置及びその製造方法
US20070108458A1 (en) Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
JP2011146639A (ja) Iii族窒化物系半導体素子
JP2010245109A (ja) Iii族窒化物系半導体素子、及び電極を作製する方法
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置
US8633101B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2011049466A (ja) 窒化物系半導体素子の製造方法および窒化物系半導体素子
JP6264485B2 (ja) 化合物半導体装置及びその製造方法
JP2009129943A (ja) 窒化物半導体装置とその製造方法
JP4630019B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130122