JP2002217129A - シリコンカーバイド半導体装置の製造方法 - Google Patents
シリコンカーバイド半導体装置の製造方法Info
- Publication number
- JP2002217129A JP2002217129A JP2001010266A JP2001010266A JP2002217129A JP 2002217129 A JP2002217129 A JP 2002217129A JP 2001010266 A JP2001010266 A JP 2001010266A JP 2001010266 A JP2001010266 A JP 2001010266A JP 2002217129 A JP2002217129 A JP 2002217129A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- point metal
- melting point
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Abstract
(57)【要約】
【課題】 不活性ガス雰囲気中で熱処理する通常の熱処
理装置を用いて、優れた特性のニッケル金属からなるオ
ーミック電極を形成する方法を提供する。 【解決手段】 シリコンカーバイド半導体の所定の領域
にニッケル膜を形成し、少なくともこのニッケル膜表面
を高融点金属、高融点金属の硅化物、高融点金属の窒化
膜、高融点金属の炭化物、高融点金属の硼化物のいずれ
かを含む膜により被覆した後、熱処理し、シリコンカー
バイド基板にオーミック接触する電極を形成すること
で、コンタクト抵抗の小さいオーミック電極を形成する
ことができる。また、上記方法によりソース電極、ドレ
イン電極を形成することで、高周波特性に優れたＦＥＴ
を形成することができる。
理装置を用いて、優れた特性のニッケル金属からなるオ
ーミック電極を形成する方法を提供する。 【解決手段】 シリコンカーバイド半導体の所定の領域
にニッケル膜を形成し、少なくともこのニッケル膜表面
を高融点金属、高融点金属の硅化物、高融点金属の窒化
膜、高融点金属の炭化物、高融点金属の硼化物のいずれ
かを含む膜により被覆した後、熱処理し、シリコンカー
バイド基板にオーミック接触する電極を形成すること
で、コンタクト抵抗の小さいオーミック電極を形成する
ことができる。また、上記方法によりソース電極、ドレ
イン電極を形成することで、高周波特性に優れたＦＥＴ
を形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明はシリコンカーバイド
半導体装置のオーミック電極の形成方法に関する。
半導体装置のオーミック電極の形成方法に関する。
【０００２】
【従来の技術】シリコンカーバイドは、バンドギャップ
が約３ｅＶと広く、またシリコンに比べて約３倍の熱伝
導度、約２倍の電子飽和速度を有することから、耐環境
用デバイスやパワーデバイスの材料として期待されてい
る。シリコンカーバイド基板に対する電極材料として
は、アルミニウム、金、ニッケル、白金、パラジウム、
チタン、タングステン、モリブデン、タンタル、クロ
ム、コバルト、ハフニウムなど１０数種類の金属が検討
されている。
が約３ｅＶと広く、またシリコンに比べて約３倍の熱伝
導度、約２倍の電子飽和速度を有することから、耐環境
用デバイスやパワーデバイスの材料として期待されてい
る。シリコンカーバイド基板に対する電極材料として
は、アルミニウム、金、ニッケル、白金、パラジウム、
チタン、タングステン、モリブデン、タンタル、クロ
ム、コバルト、ハフニウムなど１０数種類の金属が検討
されている。
【０００３】ｎ型シリコンカーバイドのオーミック電極
としてニッケル（Ｎｉ）を用いる場合、通常は次のよう
に形成される。まず、ｎ型シリコンカーバイド基板表面
にニッケル薄膜を被着させ、所望の形状にパターニング
する。その後、アルゴン雰囲気あるいは真空中で９００
〜１１００℃の熱処理を行う。このように形成されたオ
ーミック電極は、ドーピング濃度が１０19ａｔｏｍ／ｃ
ｍ3の半導体基板に対し、コンタクト抵抗が１０-6Ω・
ｃｍ2オーダーを実現することが報告されている。
としてニッケル（Ｎｉ）を用いる場合、通常は次のよう
に形成される。まず、ｎ型シリコンカーバイド基板表面
にニッケル薄膜を被着させ、所望の形状にパターニング
する。その後、アルゴン雰囲気あるいは真空中で９００
〜１１００℃の熱処理を行う。このように形成されたオ
ーミック電極は、ドーピング濃度が１０19ａｔｏｍ／ｃ
ｍ3の半導体基板に対し、コンタクト抵抗が１０-6Ω・
ｃｍ2オーダーを実現することが報告されている。
【０００４】ここで、ニッケルは酸化されやすい材料で
あるため、高温での熱処理の際に酸素が混入すると酸化
ニッケルが形成され、オーミック特性や素子特性の均一
性に悪影響を与えてしまう。そのため、熱処理の際に
は、酸素が混入しないよう細心の注意が必要とされ、一
般的には、アルゴンなどの不活性ガス雰囲気中や真空中
で熱処理する方法がとられる。
あるため、高温での熱処理の際に酸素が混入すると酸化
ニッケルが形成され、オーミック特性や素子特性の均一
性に悪影響を与えてしまう。そのため、熱処理の際に
は、酸素が混入しないよう細心の注意が必要とされ、一
般的には、アルゴンなどの不活性ガス雰囲気中や真空中
で熱処理する方法がとられる。
【０００５】しかし、アルゴンなどの不活性ガス雰囲気
中での熱処理においては、微量の酸素の混入が避けられ
ず、安定で再現性の良いオーミック電極を形成すること
が難しかった。また真空中での熱処理では、酸素の混入
を防ぐことはできるが、真空状態にするための時間を要
することや真空状態を保持したまま熱処理を行うため、
熱処理装置に複雑な機構を要するなどの問題点があっ
た。
中での熱処理においては、微量の酸素の混入が避けられ
ず、安定で再現性の良いオーミック電極を形成すること
が難しかった。また真空中での熱処理では、酸素の混入
を防ぐことはできるが、真空状態にするための時間を要
することや真空状態を保持したまま熱処理を行うため、
熱処理装置に複雑な機構を要するなどの問題点があっ
た。
【０００６】さらに、ニッケル薄膜を高温で熱処理する
場合、均一に合金化が進まず、電極表面の平坦性が劣化
するいわゆる表面荒れや、パターンの輪郭が揺らぐいわ
ゆる形状崩れなどが生じてしまう。表面荒れや形状崩れ
が生じたオーミック電極では、オーミック電極と配線メ
タルとの接着性が悪化したり、素子特性のばらつきが増
大するなどの問題点があった。
場合、均一に合金化が進まず、電極表面の平坦性が劣化
するいわゆる表面荒れや、パターンの輪郭が揺らぐいわ
ゆる形状崩れなどが生じてしまう。表面荒れや形状崩れ
が生じたオーミック電極では、オーミック電極と配線メ
タルとの接着性が悪化したり、素子特性のばらつきが増
大するなどの問題点があった。
【０００７】
【発明が解決しようとする課題】以上説明したように、
シリコンカーバイド基板にニッケル薄膜を形成し、ニッ
ケル薄膜が露出する状態で高温の熱処理を行なう従来の
オーミック電極の形成方法では、酸素の混入によりオー
ミック特性が劣化したり、高温の熱処理でいわゆる表面
荒れや形状崩れが生じてしまうという問題点があった。
本発明はこのような問題点を解消し、通常の熱処理装置
を用いた不活性ガス雰囲気中での熱処理によっても、オ
ーミック特性のばらつきがなく、表面荒れや形状崩れの
ないニッケル金属からなるオーミック電極を備えた半導
体装置の製造方法を提供することを目的とする。
シリコンカーバイド基板にニッケル薄膜を形成し、ニッ
ケル薄膜が露出する状態で高温の熱処理を行なう従来の
オーミック電極の形成方法では、酸素の混入によりオー
ミック特性が劣化したり、高温の熱処理でいわゆる表面
荒れや形状崩れが生じてしまうという問題点があった。
本発明はこのような問題点を解消し、通常の熱処理装置
を用いた不活性ガス雰囲気中での熱処理によっても、オ
ーミック特性のばらつきがなく、表面荒れや形状崩れの
ないニッケル金属からなるオーミック電極を備えた半導
体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、シリコンカーバイド半導体
の所定の領域にニッケル膜を形成し、少なくとも該ニッ
ケル膜表面を高融点金属、高融点金属の硅化物、高融点
金属の窒化膜、高融点金属の炭化物、高融点金属の硼化
物のいずれかを含む膜により被覆した後、熱処理するこ
とで、前記シリコンカーバイド基板にオーミック接触す
る電極を形成することを特徴とするものである。
め、請求項１に係る発明は、シリコンカーバイド半導体
の所定の領域にニッケル膜を形成し、少なくとも該ニッ
ケル膜表面を高融点金属、高融点金属の硅化物、高融点
金属の窒化膜、高融点金属の炭化物、高融点金属の硼化
物のいずれかを含む膜により被覆した後、熱処理するこ
とで、前記シリコンカーバイド基板にオーミック接触す
る電極を形成することを特徴とするものである。
【０００９】請求項２に係る発明は、シリコンカーバイ
ド基板表面に離間して形成されたソース電極及びドレイ
ン電極と、該ソース電極及びドレイン電極間の半導体領
域上に形成されたゲート電極とを備えたシリコンカーバ
イド半導体装置の製造方法において、少なくとも第１の
ｎ型層と、該第１のｎ型層上に該第１のｎ型層より不純
物濃度の高い第２のｎ型層が積層されたシリコンカーバ
イド半導体基板を用意する工程と、前記ソース電極及び
ドレイン電極形成予定領域の前記第２のｎ型層上にニッ
ケル膜を形成する工程と、該ニッケル膜上に高融点金
属、高融点金属の硅化物、高融点金属の窒化膜、高融点
金属の炭化物、高融点金属の硼化物のいずれかを含む膜
を形成する工程と、加熱処理を行い、前記シリコンカー
バイド基板にオーミック接触するソース電極及びドレイ
ン電極を形成する工程と、少なくともゲート電極形成予
定領域の前記第２のｎ型層を除去し、露出する第１のｎ
型層上にゲート電極を形成する工程とを含むことを特徴
とするものである。
ド基板表面に離間して形成されたソース電極及びドレイ
ン電極と、該ソース電極及びドレイン電極間の半導体領
域上に形成されたゲート電極とを備えたシリコンカーバ
イド半導体装置の製造方法において、少なくとも第１の
ｎ型層と、該第１のｎ型層上に該第１のｎ型層より不純
物濃度の高い第２のｎ型層が積層されたシリコンカーバ
イド半導体基板を用意する工程と、前記ソース電極及び
ドレイン電極形成予定領域の前記第２のｎ型層上にニッ
ケル膜を形成する工程と、該ニッケル膜上に高融点金
属、高融点金属の硅化物、高融点金属の窒化膜、高融点
金属の炭化物、高融点金属の硼化物のいずれかを含む膜
を形成する工程と、加熱処理を行い、前記シリコンカー
バイド基板にオーミック接触するソース電極及びドレイ
ン電極を形成する工程と、少なくともゲート電極形成予
定領域の前記第２のｎ型層を除去し、露出する第１のｎ
型層上にゲート電極を形成する工程とを含むことを特徴
とするものである。
【００１０】請求項３に係る発明は、請求項１または２
いずれか記載のシリコンカーバイド半導体装置の製造方
法において、前記ニッケル膜上に、Ｗ、Ｍｏ、ＷＳｉ、
ＷＮのいずれかを含む膜を形成した後、加熱処理を行な
うことを特徴とするものである。
いずれか記載のシリコンカーバイド半導体装置の製造方
法において、前記ニッケル膜上に、Ｗ、Ｍｏ、ＷＳｉ、
ＷＮのいずれかを含む膜を形成した後、加熱処理を行な
うことを特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明の第１実施の形態に
ついて説明する。まず、シリコンカーバイド基板１上
に、通常のホトリソグラフ法により、厚さ２００ｎｍの
ニッケル膜２をパターニングする（図１）。さらにニッ
ケル膜２上に厚さ２００ｎｍのタングステンシリサイド
膜を堆積させ、通常のホトリソグラフ法により、ニッケ
ル膜２全体を被覆するようにタングステンシリサイド膜
３を形成する（図２）。
ついて説明する。まず、シリコンカーバイド基板１上
に、通常のホトリソグラフ法により、厚さ２００ｎｍの
ニッケル膜２をパターニングする（図１）。さらにニッ
ケル膜２上に厚さ２００ｎｍのタングステンシリサイド
膜を堆積させ、通常のホトリソグラフ法により、ニッケ
ル膜２全体を被覆するようにタングステンシリサイド膜
３を形成する（図２）。
【００１２】その後、急速アニール装置（ＲＴＡ）によ
り、アルゴン雰囲気、９５０℃、１２０秒間の熱処理を
行なう。その結果、シリコンカーバイド基板１にオーミ
ック接触するニッケル電極を得ることができる。形成さ
れた電極は、その表面が平坦で、パターンもシャープな
ままであり、いわゆる表面荒れや形状崩れは発生しなか
った。また、アルゴン雰囲気中での熱処理にもかかわら
ず、ばらつきのないオーミック電極を得ることができ
た。
り、アルゴン雰囲気、９５０℃、１２０秒間の熱処理を
行なう。その結果、シリコンカーバイド基板１にオーミ
ック接触するニッケル電極を得ることができる。形成さ
れた電極は、その表面が平坦で、パターンもシャープな
ままであり、いわゆる表面荒れや形状崩れは発生しなか
った。また、アルゴン雰囲気中での熱処理にもかかわら
ず、ばらつきのないオーミック電極を得ることができ
た。
【００１３】またオーミック電極のコンタクト抵抗は、
シリコンカーバイド基板のドーピング濃度が１×１０18
ａｔｏｍ／ｃｍ3であるとき、６．７×１０-6Ω・ｃｍ
となり、同一条件でニッケル膜のみで形成した場合のコ
ンタクト抵抗１．９×１０-5Ω・ｃｍと比較して、低減
されていることがわかる。
シリコンカーバイド基板のドーピング濃度が１×１０18
ａｔｏｍ／ｃｍ3であるとき、６．７×１０-6Ω・ｃｍ
となり、同一条件でニッケル膜のみで形成した場合のコ
ンタクト抵抗１．９×１０-5Ω・ｃｍと比較して、低減
されていることがわかる。
【００１４】なお、ニッケル膜２上に形成するタングス
テンシリサイド膜は、これに限定されるものではなく、
熱処理によってニッケルと反応しない物質であればよ
く、高融点金属、高融点金属の硅化物、高融点金属の窒
化膜、高融点金属の炭化物、高融点金属の硼化物のいず
れかを含む膜であればよい。好ましくは、加工が容易
で、ニッケルとの密着性の良いタングステンシリサイド
（ＷＳｉ）やタングステンナイトライド（ＷＮ）のほ
か、密着性は若干劣るものの加工が容易なタングステン
（Ｗ）、モリブデン（Ｍｏ）を用いることができる。ま
た、タングステンやモリブデンは、タングステンシリサ
イドやタングステンナイトライドと組み合わせた多層構
造とすることで密着性の良い膜を形成できる。
テンシリサイド膜は、これに限定されるものではなく、
熱処理によってニッケルと反応しない物質であればよ
く、高融点金属、高融点金属の硅化物、高融点金属の窒
化膜、高融点金属の炭化物、高融点金属の硼化物のいず
れかを含む膜であればよい。好ましくは、加工が容易
で、ニッケルとの密着性の良いタングステンシリサイド
（ＷＳｉ）やタングステンナイトライド（ＷＮ）のほ
か、密着性は若干劣るものの加工が容易なタングステン
（Ｗ）、モリブデン（Ｍｏ）を用いることができる。ま
た、タングステンやモリブデンは、タングステンシリサ
イドやタングステンナイトライドと組み合わせた多層構
造とすることで密着性の良い膜を形成できる。
【００１５】次に本発明の第２の実施の形態の電界効果
トランジスタ（ＦＥＴ）の製造方法について説明する。
半絶縁性シリコンカーバイド基板４上に厚さ４０００オ
ングストローム、キャリア濃度３×１０17ａｔｏｍ／ｃ
ｍ3の低濃度シリコンカーバイド層５、厚さ５００オン
グストローム、キャリア濃度５×１０19ａｔｏｍ／ｃｍ
3の高濃度シリコンカーバイド層６が積層された半導体
基板を用意する。高濃度シリコンカーバイド層６上に、
厚さ２００ｎｍのニッケル膜２、厚さ２００ｎｍのタン
グステンシリサイド膜３を積層形成する。
トランジスタ（ＦＥＴ）の製造方法について説明する。
半絶縁性シリコンカーバイド基板４上に厚さ４０００オ
ングストローム、キャリア濃度３×１０17ａｔｏｍ／ｃ
ｍ3の低濃度シリコンカーバイド層５、厚さ５００オン
グストローム、キャリア濃度５×１０19ａｔｏｍ／ｃｍ
3の高濃度シリコンカーバイド層６が積層された半導体
基板を用意する。高濃度シリコンカーバイド層６上に、
厚さ２００ｎｍのニッケル膜２、厚さ２００ｎｍのタン
グステンシリサイド膜３を積層形成する。
【００１６】タングステンシリサイド膜３上に、ホトレ
ジスト７をパターニングし、ＳＦ6を反応ガスとして使
用したドライエッチングを行い、ソース電極及びドレイ
ン電極形成予定領域にタングステンシリサイド膜３及び
ニッケル膜２が残るようにパターニングし、高濃度シリ
コンカーバイド層６表面を露出させる（図３）。引き続
き、同一ドライエッチング条件で、ホトレジスト７をマ
スクとして使用し、高濃度シリコンカーバイド層６をエ
ッチング除去し、低濃度シリコンカーバイド層５を露出
させる（図４）。
ジスト７をパターニングし、ＳＦ6を反応ガスとして使
用したドライエッチングを行い、ソース電極及びドレイ
ン電極形成予定領域にタングステンシリサイド膜３及び
ニッケル膜２が残るようにパターニングし、高濃度シリ
コンカーバイド層６表面を露出させる（図３）。引き続
き、同一ドライエッチング条件で、ホトレジスト７をマ
スクとして使用し、高濃度シリコンカーバイド層６をエ
ッチング除去し、低濃度シリコンカーバイド層５を露出
させる（図４）。
【００１７】ホトレジスト７を除去した後、ＲＴＡ法に
よりアルゴン雰囲気、９５０℃、１２０秒間の熱処理を
行ない、高濃度シリコンカーバイド層６にオーミック接
触するソース電極及びドレイン電極を形成する。このオ
ーミック電極は、第１の実施の形態同様、従来の形成方
法と比較して、コンタクト抵抗を低減することができ
る。以下、リフトオフ法によりＴｉ／Ｐｔ／Ａｕ膜（厚
さ１００ｎｍ／１００ｎｍ／３００ｎｍ）からなるゲー
ト電極８を形成し、素子分離を行うことでＦＥＴを完成
させることができる（図５）。
よりアルゴン雰囲気、９５０℃、１２０秒間の熱処理を
行ない、高濃度シリコンカーバイド層６にオーミック接
触するソース電極及びドレイン電極を形成する。このオ
ーミック電極は、第１の実施の形態同様、従来の形成方
法と比較して、コンタクト抵抗を低減することができ
る。以下、リフトオフ法によりＴｉ／Ｐｔ／Ａｕ膜（厚
さ１００ｎｍ／１００ｎｍ／３００ｎｍ）からなるゲー
ト電極８を形成し、素子分離を行うことでＦＥＴを完成
させることができる（図５）。
【００１８】このように形成したＦＥＴは、ソース電
極、ドレイン電極のコンタクト抵抗の低減に伴い、ＦＥ
Ｔ特性の向上が期待される。
極、ドレイン電極のコンタクト抵抗の低減に伴い、ＦＥ
Ｔ特性の向上が期待される。
【００１９】なお、第２の実施の形態においても第１の
実施の形態同様、ニッケル膜２上に形成するタングステ
ンシリサイド膜は、これに限定されるものではなく、熱
処理によってニッケルと反応しない物質であればよい。
好ましくは、加工が容易で、ニッケルとの密着性の良い
タングステンシリサイド（ＷＳｉ）やタングステンナイ
トライド（ＷＮ）、またこれらに比べて密着性は劣るも
のの加工が容易なタングステン（Ｗ）、モリブデン（Ｍ
ｏ）を用いることで、簡便にオーミック電極を形成する
ことができる。また、タングステンやモリブデンは、タ
ングステンシリサイドやタングステンナイトライド等と
組み合わせた多層構造とすることもできる。
実施の形態同様、ニッケル膜２上に形成するタングステ
ンシリサイド膜は、これに限定されるものではなく、熱
処理によってニッケルと反応しない物質であればよい。
好ましくは、加工が容易で、ニッケルとの密着性の良い
タングステンシリサイド（ＷＳｉ）やタングステンナイ
トライド（ＷＮ）、またこれらに比べて密着性は劣るも
のの加工が容易なタングステン（Ｗ）、モリブデン（Ｍ
ｏ）を用いることで、簡便にオーミック電極を形成する
ことができる。また、タングステンやモリブデンは、タ
ングステンシリサイドやタングステンナイトライド等と
組み合わせた多層構造とすることもできる。
【００２０】また第２の実施の形態の場合、低濃度シリ
コンカーバイド層をエッチング除去した後、熱処理を行
っている。これは、タングステンシリサイド膜のドライ
エッチングに使用するガスが、シリコンカーバイド層を
エッチングできるため、エッチングを同時に行うことで
製造工程を簡略化するためであり、工程順はこれに限定
されるものではない。即ち、熱処理後に高濃度シリコン
カーバイド層をエッチングすることも可能である。本発
明では、高温の熱処理によってもオーミック電極の形状
崩れが発生しないため、オーミック電極をマスクとして
使用し、自己整合的にオーミック電極形成予定部分以外
の高濃度シリコンカーバイド層のエッチングを行うこと
ができ、寄生容量を低減することが可能となる。
コンカーバイド層をエッチング除去した後、熱処理を行
っている。これは、タングステンシリサイド膜のドライ
エッチングに使用するガスが、シリコンカーバイド層を
エッチングできるため、エッチングを同時に行うことで
製造工程を簡略化するためであり、工程順はこれに限定
されるものではない。即ち、熱処理後に高濃度シリコン
カーバイド層をエッチングすることも可能である。本発
明では、高温の熱処理によってもオーミック電極の形状
崩れが発生しないため、オーミック電極をマスクとして
使用し、自己整合的にオーミック電極形成予定部分以外
の高濃度シリコンカーバイド層のエッチングを行うこと
ができ、寄生容量を低減することが可能となる。
【００２１】第１の実施の形態と第２の実施の形態を比
較すると、前者はニッケル膜２の側壁部もタングステン
シリサイド膜３で被覆しているのに対し、後者はニッケ
ル膜２の側壁部は露出している点で異なる。しかし、い
ずれの構造においても、コンタクト抵抗を低減すること
ができる点で差異はない。
較すると、前者はニッケル膜２の側壁部もタングステン
シリサイド膜３で被覆しているのに対し、後者はニッケ
ル膜２の側壁部は露出している点で異なる。しかし、い
ずれの構造においても、コンタクト抵抗を低減すること
ができる点で差異はない。
【００２２】
【発明の効果】以上説明したように本発明によれば、真
空条件下で熱処理を行わなくても、高融点金属等の膜で
被覆することによって、酸化ニッケルの生成をなくすこ
とができ、アルゴン等の不活性ガス雰囲気中で熱処理す
る従来の製造装置を用いても、安定で、均一性よいオー
ミック電極を形成することができ、簡便な製造方法を提
供することができた。
空条件下で熱処理を行わなくても、高融点金属等の膜で
被覆することによって、酸化ニッケルの生成をなくすこ
とができ、アルゴン等の不活性ガス雰囲気中で熱処理す
る従来の製造装置を用いても、安定で、均一性よいオー
ミック電極を形成することができ、簡便な製造方法を提
供することができた。
【００２３】本発明によりＦＥＴのソース電極及びドレ
イン電極を形成すると、コンタクト抵抗が低減され、Ｆ
ＥＴ特性の向上を図ることができる。また、自己整合的
に電極形成部分の高濃度シリコンカーバイド層のエッチ
ングを行うことができるため、寄生容量の低減を実現す
ることができ、素子の高周波数化を図ることができる。
イン電極を形成すると、コンタクト抵抗が低減され、Ｆ
ＥＴ特性の向上を図ることができる。また、自己整合的
に電極形成部分の高濃度シリコンカーバイド層のエッチ
ングを行うことができるため、寄生容量の低減を実現す
ることができ、素子の高周波数化を図ることができる。
【００２４】ニッケル膜上に形成する膜をタングステ
ン、モリブデンとすることにより、加工が容易となり、
簡便に半導体装置を形成することができる。さらにタン
グステンシリサイド、タングステンナイトライドとする
ことにより、ニッケルとの密着性を向上させることがで
きる点で利点が大きい。
ン、モリブデンとすることにより、加工が容易となり、
簡便に半導体装置を形成することができる。さらにタン
グステンシリサイド、タングステンナイトライドとする
ことにより、ニッケルとの密着性を向上させることがで
きる点で利点が大きい。
【図１】本発明の第１の実施の形態を説明する図であ
る。
る。
【図２】本発明の第１の実施の形態を説明する図であ
る。
る。
【図３】本発明の第２の実施の形態を説明する図であ
る。
る。
【図４】本発明の第２の実施の形態を説明する図であ
る。
る。
【図５】本発明の第２の実施の形態を説明する図であ
る。
る。
１ シリコンカーバイド基板 ２ ニッケル膜 ３ タングステンシリサイド膜 ４ 半絶縁性シリコンカーバイド基板 ５ 低濃度シリコンカーバイド層 ６ 高濃度シリコンカーバイド層 ７ ホトレジスト ８ ゲート電極
Claims (3)
- 【請求項１】 シリコンカーバイド半導体の所定の領域
にニッケル膜を形成し、少なくとも該ニッケル膜表面を
高融点金属、高融点金属の硅化物、高融点金属の窒化
膜、高融点金属の炭化物、高融点金属の硼化物のいずれ
かを含む膜により被覆した後、熱処理することで、前記
シリコンカーバイド基板にオーミック接触する電極を形
成することを特徴とするシリコンカーバイド半導体装置
の製造方法。 - 【請求項２】 シリコンカーバイド基板表面に離間して
形成されたソース電極及びドレイン電極と、該ソース電
極及びドレイン電極間の半導体領域上に形成されたゲー
ト電極とを備えたシリコンカーバイド半導体装置の製造
方法において、 少なくとも第１のｎ型層と、該第１のｎ型層上に該第１
のｎ型層より不純物濃度の高い第２のｎ型層が積層され
たシリコンカーバイド半導体基板を用意する工程と、 前記ソース電極及びドレイン電極形成予定領域の前記第
２のｎ型層上にニッケル膜を形成する工程と、 該ニッケル膜上に高融点金属、高融点金属の硅化物、高
融点金属の窒化膜、高融点金属の炭化物、高融点金属の
硼化物のいずれかを含む膜を形成する工程と、 加熱処理を行い、前記シリコンカーバイド基板にオーミ
ック接触するソース電極及びドレイン電極を形成する工
程と、 少なくともゲート電極形成予定領域の前記第２のｎ型層
を除去し、露出する第１のｎ型層上にゲート電極を形成
する工程とを含むことを特徴とするシリコンカーバイド
半導体装置の製造方法。 - 【請求項３】 請求項１または２いずれか記載のシリコ
ンカーバイド半導体装置の製造方法において、前記ニッ
ケル膜上に、Ｗ、Ｍｏ、ＷＳｉ、ＷＮのいずれかを含む
膜を形成した後、加熱処理を行なうことを特徴とするシ
リコンカーバイド半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010266A JP2002217129A (ja) | 2001-01-18 | 2001-01-18 | シリコンカーバイド半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010266A JP2002217129A (ja) | 2001-01-18 | 2001-01-18 | シリコンカーバイド半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217129A true JP2002217129A (ja) | 2002-08-02 |
Family
ID=18877609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010266A Pending JP2002217129A (ja) | 2001-01-18 | 2001-01-18 | シリコンカーバイド半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217129A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332358A (ja) * | 2005-05-26 | 2006-12-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2009272530A (ja) * | 2008-05-09 | 2009-11-19 | Sharp Corp | 半導体装置とその製造方法 |
| KR100947525B1 (ko) * | 2003-03-12 | 2010-03-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법 |
| JP2012099752A (ja) * | 2010-11-05 | 2012-05-24 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2013051435A (ja) * | 2012-11-05 | 2013-03-14 | Fuji Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
| EP2698808A1 (en) * | 2011-04-11 | 2014-02-19 | Shindengen Electric Manufacturing Co., Ltd. | Silicon carbide semiconductor device, and method for producing same |
| WO2016013305A1 (ja) * | 2014-07-24 | 2016-01-28 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2001
- 2001-01-18 JP JP2001010266A patent/JP2002217129A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947525B1 (ko) * | 2003-03-12 | 2010-03-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법 |
| US7713798B2 (en) | 2003-03-12 | 2010-05-11 | Samsung Electronics Co., Ltd. | Thin film transistor substrate having nickel-silicide layer |
| JP2006332358A (ja) * | 2005-05-26 | 2006-12-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2009272530A (ja) * | 2008-05-09 | 2009-11-19 | Sharp Corp | 半導体装置とその製造方法 |
| JP2012099752A (ja) * | 2010-11-05 | 2012-05-24 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
| EP2698808A1 (en) * | 2011-04-11 | 2014-02-19 | Shindengen Electric Manufacturing Co., Ltd. | Silicon carbide semiconductor device, and method for producing same |
| EP2698808A4 (en) * | 2011-04-11 | 2015-02-18 | Shindengen Electric Mfg | SEMICONDUCTOR DEVICE WITH SILICON CARBIDE AND METHOD OF MANUFACTURING THE SAME |
| JP2013051435A (ja) * | 2012-11-05 | 2013-03-14 | Fuji Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
| WO2016013305A1 (ja) * | 2014-07-24 | 2016-01-28 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN105874566A (zh) * | 2014-07-24 | 2016-08-17 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| JP6057032B2 (ja) * | 2014-07-24 | 2017-01-11 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US9793121B2 (en) | 2014-07-24 | 2017-10-17 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4365894B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| EP0046371B1 (en) | Method of manufacturing a semiconductor device | |
| KR100966384B1 (ko) | 니켈 실리사이드 접촉 영역을 포함한 집적 회로 및 그 제조방법 | |
| JP4722448B2 (ja) | 半導体の接続領域の接触抵抗を低減する方法 | |
| JP2005019943A (ja) | ニッケル合金サリサイド工程、それを用いて半導体素子を製造する方法、これにより形成されたニッケル合金シリサイド膜及びそれを用いて製造された半導体素子 | |
| US20020111018A1 (en) | Method for forming metal silicide layer | |
| JP2002217129A (ja) | シリコンカーバイド半導体装置の製造方法 | |
| JPH09232253A (ja) | 半導体装置の製造方法 | |
| JP2738371B2 (ja) | 半導体装置の製造方法 | |
| JP2002025940A (ja) | 半導体装置の製造方法 | |
| JPH08204188A (ja) | 半導体装置およびその製造方法 | |
| JPS60169169A (ja) | 半導体装置の製造方法 | |
| US6724057B2 (en) | Semiconductor device with reduced short circuiting between gate electrode and source/drain region | |
| JP3616122B2 (ja) | 半導体装置の製造方法 | |
| KR100562710B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100648740B1 (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
| JPH10242462A (ja) | 半導体装置およびその製造方法 | |
| WO2006003579A1 (en) | Field effect transistor method and device | |
| JP2657657B2 (ja) | 半導体装置とその製造方法 | |
| JP2712352B2 (ja) | パーミアブルベーストランジスタの製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH08130196A (ja) | シリサイド層の製造方法 | |
| JPH09186104A (ja) | 半導体装置の製造方法 | |
| JPH0797584B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |