JPH08204188A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08204188A JPH08204188A JP1315295A JP1315295A JPH08204188A JP H08204188 A JPH08204188 A JP H08204188A JP 1315295 A JP1315295 A JP 1315295A JP 1315295 A JP1315295 A JP 1315295A JP H08204188 A JPH08204188 A JP H08204188A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sidewall
- oxide film
- gate electrode
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ゲート電極とソース、ドレイン領域との短絡不
良を発生させないでソース及びドレイン領域上に高融点
金属シリサイド膜を形成することが可能な半導体装置お
よびその製造方法を提供する。 【構成】シリコン基板の主面に設けられたソース及びド
レイン領域７上に高融点金属シリサイド膜１１を形成し
た絶縁ゲート電界効果トランジスタにおいて、ゲート電
極４の側面の側壁絶縁膜１０をシリコン酸化膜５からな
る側壁酸化膜１５および側壁酸化膜上に形成されたシリ
コン窒化膜６からなる側壁窒化膜１６の２層構造にす
る。
良を発生させないでソース及びドレイン領域上に高融点
金属シリサイド膜を形成することが可能な半導体装置お
よびその製造方法を提供する。 【構成】シリコン基板の主面に設けられたソース及びド
レイン領域７上に高融点金属シリサイド膜１１を形成し
た絶縁ゲート電界効果トランジスタにおいて、ゲート電
極４の側面の側壁絶縁膜１０をシリコン酸化膜５からな
る側壁酸化膜１５および側壁酸化膜上に形成されたシリ
コン窒化膜６からなる側壁窒化膜１６の２層構造にす
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に係わり、特にソース及びドレイン領域上に高融
点金属シリサイド膜を設けた絶縁ゲート電界効果トラン
ジスタを具備した半導体装置およびその製造方法に関す
る。
造方法に係わり、特にソース及びドレイン領域上に高融
点金属シリサイド膜を設けた絶縁ゲート電界効果トラン
ジスタを具備した半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】電気抵抗を低減するためにソース及びド
レイン領域上に高融点金属シリサイド膜を形成した半導
体装置は広く用いられている。
レイン領域上に高融点金属シリサイド膜を形成した半導
体装置は広く用いられている。
【０００３】図４を参照して従来技術の半導体装置およ
びその製造方法を説明する。
びその製造方法を説明する。
【０００４】まず、シリコン基板１の主面に選択的に設
けられたフィールド酸化膜２により区画された素子領域
に、浅い接合部７Ａと深い接合部７ＢとによるＬＤＤ構
造のソース及びドレイン領域７がそれぞれ形成され、ソ
ース領域７とドレイン領域７との間のチャネル領域上に
ゲート酸化膜３を介してポリシリコンゲート電極４が形
成されている。そしてポリシリコンゲート電極４の側面
に被着してシリコン酸化膜から成る側壁絶縁膜３０が形
成されている（図１（Ａ））。
けられたフィールド酸化膜２により区画された素子領域
に、浅い接合部７Ａと深い接合部７ＢとによるＬＤＤ構
造のソース及びドレイン領域７がそれぞれ形成され、ソ
ース領域７とドレイン領域７との間のチャネル領域上に
ゲート酸化膜３を介してポリシリコンゲート電極４が形
成されている。そしてポリシリコンゲート電極４の側面
に被着してシリコン酸化膜から成る側壁絶縁膜３０が形
成されている（図１（Ａ））。
【０００５】次に、全面に高融点金属膜であるチタン膜
９をスパッタ法により形成する（図４（Ｂ））。
９をスパッタ法により形成する（図４（Ｂ））。
【０００６】次に、高温熱処理によりシリコン上のチタ
ン膜９をシリサイド化してソース及びドレイン領域７上
ならびにポリシリコンゲート電極４上に高融点金属シリ
サイド膜であるチタンシリサイド膜１１がそれぞれ形成
され、フィールド酸化膜２上および側壁絶縁膜３０上に
残余している未反応の高融点金属膜やそこに形成された
高融点金属化合物をウェットエッチングにより除去す
る。これによりソース及びドレイン領域上の高融点金属
シリサイド膜とポリシリコンゲート電極とが分離される
（図４（Ｃ））。
ン膜９をシリサイド化してソース及びドレイン領域７上
ならびにポリシリコンゲート電極４上に高融点金属シリ
サイド膜であるチタンシリサイド膜１１がそれぞれ形成
され、フィールド酸化膜２上および側壁絶縁膜３０上に
残余している未反応の高融点金属膜やそこに形成された
高融点金属化合物をウェットエッチングにより除去す
る。これによりソース及びドレイン領域上の高融点金属
シリサイド膜とポリシリコンゲート電極とが分離される
（図４（Ｃ））。
【０００７】
【発明が解決しようとする課題】上記図４に示す従来技
術では、ゲート側壁絶縁膜３０がシリコン酸化膜のみで
構成されているために、シリサイド化のための窒素雰囲
気中での高温熱処理（アニール）の際にチタンの窒化物
および酸化膜とチタンの反応による導電性のチタン酸化
物が生成される。チタンの窒化物はその後のアンモニア
と過酸化水素水の混合液によるエッチングで除去するこ
とが可能だが、チタン酸化物は除去されにくい。このた
め、側壁絶縁膜３０上のチタンシリサイドの生成を防ぐ
ことができても、導電性のチタン酸化物によるゲート電
極とソース、ドレイン領域との短絡を完全に防ぐことが
出来ないという問題点を有する。
術では、ゲート側壁絶縁膜３０がシリコン酸化膜のみで
構成されているために、シリサイド化のための窒素雰囲
気中での高温熱処理（アニール）の際にチタンの窒化物
および酸化膜とチタンの反応による導電性のチタン酸化
物が生成される。チタンの窒化物はその後のアンモニア
と過酸化水素水の混合液によるエッチングで除去するこ
とが可能だが、チタン酸化物は除去されにくい。このた
め、側壁絶縁膜３０上のチタンシリサイドの生成を防ぐ
ことができても、導電性のチタン酸化物によるゲート電
極とソース、ドレイン領域との短絡を完全に防ぐことが
出来ないという問題点を有する。
【０００８】この問題に関係して特開平４−１９６４４
２号公報には、ソース及びドレイン領域形成のイオン注
入により側壁絶縁膜のシリコン酸化膜がダメージを受
け、このために側壁絶縁膜のシリコン酸化膜のシリコン
と高融点金属とが反応してここに不所望なシリサイドが
生成されるとして、シリコン酸化膜からなる第１の側壁
絶縁膜のイオン注入によるダメージ層を除去し、ここに
やはりシリコン酸化膜からなる第２の側壁絶縁膜を新た
に形成し、その後にシリサイド形成工程を行なう技術を
開示している。
２号公報には、ソース及びドレイン領域形成のイオン注
入により側壁絶縁膜のシリコン酸化膜がダメージを受
け、このために側壁絶縁膜のシリコン酸化膜のシリコン
と高融点金属とが反応してここに不所望なシリサイドが
生成されるとして、シリコン酸化膜からなる第１の側壁
絶縁膜のイオン注入によるダメージ層を除去し、ここに
やはりシリコン酸化膜からなる第２の側壁絶縁膜を新た
に形成し、その後にシリサイド形成工程を行なう技術を
開示している。
【０００９】しかしながらこの場合もシリコン酸化膜の
みからなる側壁絶縁膜を用いているから、導電性の高融
点金属酸化物によるゲート電極とソース、ドレイン領域
との短絡を完全に防ぐことが出来ないことに変りはな
い。
みからなる側壁絶縁膜を用いているから、導電性の高融
点金属酸化物によるゲート電極とソース、ドレイン領域
との短絡を完全に防ぐことが出来ないことに変りはな
い。
【００１０】したがって本発明の目的は、ゲート電極と
ソース、ドレイン領域との短絡不良を発生させないでソ
ース及びドレイン領域上に高融点金属シリサイド膜を形
成することが可能な半導体装置およびその製造方法を提
供することである。
ソース、ドレイン領域との短絡不良を発生させないでソ
ース及びドレイン領域上に高融点金属シリサイド膜を形
成することが可能な半導体装置およびその製造方法を提
供することである。
【００１１】
【課題を解決するための手段】本発明の特徴は、ゲート
電極の側面に側壁絶縁膜を有し、シリコン基板の主面に
設けられたソース及びドレイン領域上に高融点金属シリ
サイド膜を形成した絶縁ゲート電界効果トランジスタを
具備した半導体装置において、前記側壁絶縁膜は前記ゲ
ート電極の側面に被着して形成されたシリコン酸化膜か
らなる側壁酸化膜および該側壁酸化膜上に形成されたシ
リコン窒化膜からなる側壁窒化膜の２層構造である半導
体装置にある。ここで前記側壁窒化膜は前記ゲート電極
の側面および前記シリコン基板の主面に直接接触するこ
となく前記側壁酸化膜上に形成され、これにより前記ゲ
ート電極の側面近傍および前記シリコン基板の主面近傍
の前記側壁絶縁膜の表面箇所は前記側壁酸化膜により構
成されており、その間の大部分の表面箇所が前記側壁窒
化膜から構成されていることができる。あるいは、前記
側壁窒化膜は前記側壁酸化膜の表面を被覆して前記ゲー
ト電極の側面および前記シリコン基板に直接被着し、こ
れにより前記側壁絶縁膜の全ての表面箇所は前記側壁窒
化膜により構成されて前記側壁酸化膜を前記側壁窒化膜
により完全に包囲した態様にすることができる。また、
前記ゲート電極はポリシリコンゲート電極であり、その
上面に前記高融点金属シリサイド膜と同質の高融点金属
シリサイド膜が形成されていることができる。
電極の側面に側壁絶縁膜を有し、シリコン基板の主面に
設けられたソース及びドレイン領域上に高融点金属シリ
サイド膜を形成した絶縁ゲート電界効果トランジスタを
具備した半導体装置において、前記側壁絶縁膜は前記ゲ
ート電極の側面に被着して形成されたシリコン酸化膜か
らなる側壁酸化膜および該側壁酸化膜上に形成されたシ
リコン窒化膜からなる側壁窒化膜の２層構造である半導
体装置にある。ここで前記側壁窒化膜は前記ゲート電極
の側面および前記シリコン基板の主面に直接接触するこ
となく前記側壁酸化膜上に形成され、これにより前記ゲ
ート電極の側面近傍および前記シリコン基板の主面近傍
の前記側壁絶縁膜の表面箇所は前記側壁酸化膜により構
成されており、その間の大部分の表面箇所が前記側壁窒
化膜から構成されていることができる。あるいは、前記
側壁窒化膜は前記側壁酸化膜の表面を被覆して前記ゲー
ト電極の側面および前記シリコン基板に直接被着し、こ
れにより前記側壁絶縁膜の全ての表面箇所は前記側壁窒
化膜により構成されて前記側壁酸化膜を前記側壁窒化膜
により完全に包囲した態様にすることができる。また、
前記ゲート電極はポリシリコンゲート電極であり、その
上面に前記高融点金属シリサイド膜と同質の高融点金属
シリサイド膜が形成されていることができる。
【００１２】本発明の他の特徴は、シリコン基板に設け
られたソース及びドレイン領域上に高融点金属シリサイ
ド膜を有する絶縁ゲート電界効果トランジスタを具備し
た半導体装置の製造方法において、ゲート電極の側面に
被着してシリコン酸化膜からなる側壁酸化膜および該側
壁酸化膜上にシリコン窒化膜からなる側壁窒化膜を形成
する工程と、前記側壁酸化膜および前記側壁窒化膜を形
成したシリコン基板の全面上に高融点金属膜を形成する
工程と、熱処理を行って前記ソース及びドレイン領域を
含むシリコン領域上に被着せる前記高融点金属膜の部分
を反応させて前記高融点金属シリサイド膜を形成する工
程と、前記高融点金属膜の未反応の部分および前記高融
点シリサイド膜以外の高融点金属化合物に変換された部
分を除去する工程とを有する半導体装置の製造方法にあ
る。ここで、前記シリコン酸化膜上に前記シリコン窒化
膜を積層した積層構造を形成した後、該積層構造にリア
クティブイオンエッチングを施して前記側壁窒化膜およ
び前記側壁酸化膜を順次形成することができる。あるい
は、前記シリコン酸化膜を堆積し、第１のリアクティブ
イオンエッチングを施して前記側壁酸化膜を形成した
後、前記シリコン窒化膜を堆積し、しかる後に第２のリ
アクティブイオンエッチングを行って前記側壁窒化膜を
形成することができる。さらに、前記高融点金属シリサ
イド膜を形成した後、前記側壁窒化膜を除去する工程を
有することができる。また、前記ゲート電極はポリシリ
コンゲート電極であり、その上面が前記高融点金属膜と
反応する前記シリコン領域の一部であることが好まし
い。
られたソース及びドレイン領域上に高融点金属シリサイ
ド膜を有する絶縁ゲート電界効果トランジスタを具備し
た半導体装置の製造方法において、ゲート電極の側面に
被着してシリコン酸化膜からなる側壁酸化膜および該側
壁酸化膜上にシリコン窒化膜からなる側壁窒化膜を形成
する工程と、前記側壁酸化膜および前記側壁窒化膜を形
成したシリコン基板の全面上に高融点金属膜を形成する
工程と、熱処理を行って前記ソース及びドレイン領域を
含むシリコン領域上に被着せる前記高融点金属膜の部分
を反応させて前記高融点金属シリサイド膜を形成する工
程と、前記高融点金属膜の未反応の部分および前記高融
点シリサイド膜以外の高融点金属化合物に変換された部
分を除去する工程とを有する半導体装置の製造方法にあ
る。ここで、前記シリコン酸化膜上に前記シリコン窒化
膜を積層した積層構造を形成した後、該積層構造にリア
クティブイオンエッチングを施して前記側壁窒化膜およ
び前記側壁酸化膜を順次形成することができる。あるい
は、前記シリコン酸化膜を堆積し、第１のリアクティブ
イオンエッチングを施して前記側壁酸化膜を形成した
後、前記シリコン窒化膜を堆積し、しかる後に第２のリ
アクティブイオンエッチングを行って前記側壁窒化膜を
形成することができる。さらに、前記高融点金属シリサ
イド膜を形成した後、前記側壁窒化膜を除去する工程を
有することができる。また、前記ゲート電極はポリシリ
コンゲート電極であり、その上面が前記高融点金属膜と
反応する前記シリコン領域の一部であることが好まし
い。
【００１３】
【作用】上記本発明によれば、側壁絶縁膜の表面はシリ
コン窒化膜からなる側壁窒化膜から構成されているから
ソース及びドレイン領域上に高融点金属シリサイド膜を
形成しても、側壁絶縁膜上にエッチング除去が困難な導
電性物質、例えばチタン酸化物が生成されない。したが
ってゲート電極とソース、ドレイン領域間の短絡不良の
発生を回避することができる。
コン窒化膜からなる側壁窒化膜から構成されているから
ソース及びドレイン領域上に高融点金属シリサイド膜を
形成しても、側壁絶縁膜上にエッチング除去が困難な導
電性物質、例えばチタン酸化物が生成されない。したが
ってゲート電極とソース、ドレイン領域間の短絡不良の
発生を回避することができる。
【００１４】またシリコン窒化膜は誘電率が６〜７と大
きいから側壁絶縁膜をシリコン窒化膜のみから構成する
とゲートのフリンジ容量が大きくなって所定の特性が得
られない場合がある。しかし本発明は表面の側壁窒化膜
としてのシリコン窒化膜の下に側壁酸化膜としてのシリ
コン酸化膜を併用して両者で側壁絶縁膜を構成してい
る。このような２層構造の本発明の側壁絶縁膜では、シ
リコン酸化膜の誘電率は約４でありシリコン窒化膜の誘
電率より小であるから、フリンジ容量を抑制して所定の
特性が得られるようにすることが出来る。
きいから側壁絶縁膜をシリコン窒化膜のみから構成する
とゲートのフリンジ容量が大きくなって所定の特性が得
られない場合がある。しかし本発明は表面の側壁窒化膜
としてのシリコン窒化膜の下に側壁酸化膜としてのシリ
コン酸化膜を併用して両者で側壁絶縁膜を構成してい
る。このような２層構造の本発明の側壁絶縁膜では、シ
リコン酸化膜の誘電率は約４でありシリコン窒化膜の誘
電率より小であるから、フリンジ容量を抑制して所定の
特性が得られるようにすることが出来る。
【００１５】また水素アロイを行いダングリングボンド
に水素を結合させてトランジスタの特性を安定させる際
に、シリコン窒化膜はシリコン酸化膜に比べてパッシベ
ーション膜としての性質が強いために水素が入り込みに
くい。したがって側壁絶縁膜をシリコン窒化膜のみから
構成すると水素アロイの効果が小さくなる。これに対し
て本発明はシリコン酸化膜も併用して側壁絶縁膜を構成
しているから、側壁絶縁膜全体の膜厚に対するシリコン
酸化膜の膜厚をコントロールすることにより、適切な量
の水素が入り込み水素アロイ効果による充分の特性安定
化を行うことが出来る。
に水素を結合させてトランジスタの特性を安定させる際
に、シリコン窒化膜はシリコン酸化膜に比べてパッシベ
ーション膜としての性質が強いために水素が入り込みに
くい。したがって側壁絶縁膜をシリコン窒化膜のみから
構成すると水素アロイの効果が小さくなる。これに対し
て本発明はシリコン酸化膜も併用して側壁絶縁膜を構成
しているから、側壁絶縁膜全体の膜厚に対するシリコン
酸化膜の膜厚をコントロールすることにより、適切な量
の水素が入り込み水素アロイ効果による充分の特性安定
化を行うことが出来る。
【００１６】
【実施例】以下図面を参照して本発明を説明する。
【００１７】図１は本発明の第１の実施例を製造工程順
に示した断面図である。
に示した断面図である。
【００１８】まず、Ｐ型単結晶シリコン基板１の主面に
素子分離領域となるフィールド酸化膜２およびゲート酸
化膜３を形成し、その上に多結晶シリコン膜を堆積さ
せ、フォトエッチング法によりパターニングを行いポリ
シリコンゲート電極４を形成する。ここで一例として本
実施例のゲート酸化膜３の膜厚は１０ｎｍであり、ポリ
シリコンゲート電極を構成する多結晶シリコン膜の膜厚
は３００ｎｍである。次にポリシリコンゲート電極４お
よびフィールド酸化膜２をマスクにしてＮ型不純物、例
えばリンを浅くイオン注入してその後の活性化熱処理に
よりＬＤＤタイプのＮ型ソース及びドレイン領域のチャ
ネル領域に面する浅い部分７Ａをそれぞれ形成する。
素子分離領域となるフィールド酸化膜２およびゲート酸
化膜３を形成し、その上に多結晶シリコン膜を堆積さ
せ、フォトエッチング法によりパターニングを行いポリ
シリコンゲート電極４を形成する。ここで一例として本
実施例のゲート酸化膜３の膜厚は１０ｎｍであり、ポリ
シリコンゲート電極を構成する多結晶シリコン膜の膜厚
は３００ｎｍである。次にポリシリコンゲート電極４お
よびフィールド酸化膜２をマスクにしてＮ型不純物、例
えばリンを浅くイオン注入してその後の活性化熱処理に
よりＬＤＤタイプのＮ型ソース及びドレイン領域のチャ
ネル領域に面する浅い部分７Ａをそれぞれ形成する。
【００１９】その後、全面にＣＶＤ法により膜厚５０ｎ
ｍのシリコン酸化膜５を堆積し、さらにその上にＣＶＤ
法により膜厚７０ｎｍのシリコン窒化膜６を堆積する
（図１（Ａ））。
ｍのシリコン酸化膜５を堆積し、さらにその上にＣＶＤ
法により膜厚７０ｎｍのシリコン窒化膜６を堆積する
（図１（Ａ））。
【００２０】次に、ＲＩＥ（リアクティブイオンエッチ
ング）によりエッチバックして、シリコン酸化膜５より
成る側壁酸化膜１５およびシリコン窒化膜６より成る側
壁窒化膜１６から構成された側壁絶縁膜１０を得る。そ
の後、側壁絶縁膜１０およびフィールド酸化膜２をマス
クにしてＮ型不純物、例えば砒素を深くイオン注入し、
活性化熱処理によりチャネル領域に面する部分７Ａより
深い部分７Ｂをそれぞれ形成し、浅い部分７Ａと深い部
分７ＢからＬＤＤタイプのＮ型ソース及びドレイン領域
７をそれぞれ形成する（図１（Ｂ））。
ング）によりエッチバックして、シリコン酸化膜５より
成る側壁酸化膜１５およびシリコン窒化膜６より成る側
壁窒化膜１６から構成された側壁絶縁膜１０を得る。そ
の後、側壁絶縁膜１０およびフィールド酸化膜２をマス
クにしてＮ型不純物、例えば砒素を深くイオン注入し、
活性化熱処理によりチャネル領域に面する部分７Ａより
深い部分７Ｂをそれぞれ形成し、浅い部分７Ａと深い部
分７ＢからＬＤＤタイプのＮ型ソース及びドレイン領域
７をそれぞれ形成する（図１（Ｂ））。
【００２１】次に、高融点金属膜として膜厚５０ｎｍの
チタン膜を全面にスパッタ法により堆積し、次いで窒素
雰囲気中において７００℃で３０秒間ランプアニールを
行うことで、シリコン表面の接している部分を反応させ
てチタンシリサイド膜１１を形成する。すなわち単結晶
シリコン基板１のソース及びドレイン領域７のそれぞれ
の表面ならびにポリシリコンゲート電極４の上面にチタ
ンシリサイド膜１１を形成する。
チタン膜を全面にスパッタ法により堆積し、次いで窒素
雰囲気中において７００℃で３０秒間ランプアニールを
行うことで、シリコン表面の接している部分を反応させ
てチタンシリサイド膜１１を形成する。すなわち単結晶
シリコン基板１のソース及びドレイン領域７のそれぞれ
の表面ならびにポリシリコンゲート電極４の上面にチタ
ンシリサイド膜１１を形成する。
【００２２】このとき、側壁絶縁膜１０のうちで外側に
位置しているシリコン窒化膜から成る側壁窒化膜１６の
表面には窒化チタンおよび未反応のチタンが存在する
が、この両者はその後のアンモニア水と過酸化水素水の
混合液によるエッチングにより選択的に除去することが
できる。すなわち、上記混合液によりチタンシリサイド
膜１１を溶かさずに上記窒化チタンおよび未反応のチタ
ンを全て除去することができる（図１（Ｃ））。
位置しているシリコン窒化膜から成る側壁窒化膜１６の
表面には窒化チタンおよび未反応のチタンが存在する
が、この両者はその後のアンモニア水と過酸化水素水の
混合液によるエッチングにより選択的に除去することが
できる。すなわち、上記混合液によりチタンシリサイド
膜１１を溶かさずに上記窒化チタンおよび未反応のチタ
ンを全て除去することができる（図１（Ｃ））。
【００２３】したがって、ソース及びドレイン領域上に
形成されたチタンシリサイド膜１１によってソース及び
ドレイン抵抗を低抵抗化するとともに、ゲート電極４と
ソース、ドレイン領域７との短絡を防止することができ
る。
形成されたチタンシリサイド膜１１によってソース及び
ドレイン抵抗を低抵抗化するとともに、ゲート電極４と
ソース、ドレイン領域７との短絡を防止することができ
る。
【００２４】図２は本発明の第２の実施例を示す断面図
である。尚、図２において図１と同一もしくは類似の箇
所は同じ符号で示してあるから重複する説明はなるべく
省略する。
である。尚、図２において図１と同一もしくは類似の箇
所は同じ符号で示してあるから重複する説明はなるべく
省略する。
【００２５】図２の第２の実施例では、ＣＶＤ法により
全面にシリコン酸化膜を５０ｎｍの膜厚に堆積し、第１
のＲＩＥによりこのシリコン酸化膜から成る側壁酸化膜
２５を形成する。次にＣＶＤ法により全面にシリコン窒
化膜を７０ｎｍの膜厚に堆積し、第２のＲＩＥによりこ
のシリコン窒化膜から成る側壁窒化膜２６を形成する。
したがって得られた側壁絶縁膜２０は、側壁窒化膜２６
が側壁酸化膜２５の表面を被覆してゲート電極４の側面
およびシリコン基板のソース及びドレイン領域７にそれ
ぞれ直接被着し、側壁絶縁膜２０の全ての表面箇所は側
壁窒化膜２６により構成されている。
全面にシリコン酸化膜を５０ｎｍの膜厚に堆積し、第１
のＲＩＥによりこのシリコン酸化膜から成る側壁酸化膜
２５を形成する。次にＣＶＤ法により全面にシリコン窒
化膜を７０ｎｍの膜厚に堆積し、第２のＲＩＥによりこ
のシリコン窒化膜から成る側壁窒化膜２６を形成する。
したがって得られた側壁絶縁膜２０は、側壁窒化膜２６
が側壁酸化膜２５の表面を被覆してゲート電極４の側面
およびシリコン基板のソース及びドレイン領域７にそれ
ぞれ直接被着し、側壁絶縁膜２０の全ての表面箇所は側
壁窒化膜２６により構成されている。
【００２６】これにより第１の実施例と同等の効果が得
られるとともに、側壁絶縁膜２０の全表面がシリコン窒
化膜２６により被覆されているから、ゲート酸化膜３に
水分等が浸入するのを防ぐ保護膜の役割を果たすことが
できる。
られるとともに、側壁絶縁膜２０の全表面がシリコン窒
化膜２６により被覆されているから、ゲート酸化膜３に
水分等が浸入するのを防ぐ保護膜の役割を果たすことが
できる。
【００２７】図３は本発明の第３の実施例を示す断面図
である。尚、図３において図１と同一もしくは類似の箇
所は同じ符号で示してあるから重複する説明はなるべく
省略する。
である。尚、図３において図１と同一もしくは類似の箇
所は同じ符号で示してあるから重複する説明はなるべく
省略する。
【００２８】図３の第３の実施例では、第１の実施例と
同様にして膜厚５０ｎｍのシリコン酸化膜と膜厚７０ｎ
ｍのシリコン窒化膜を積層し、ＲＩＥによりこれら２層
による側壁絶縁膜を形成した後、チタンシリサイド膜１
１を形成する。
同様にして膜厚５０ｎｍのシリコン酸化膜と膜厚７０ｎ
ｍのシリコン窒化膜を積層し、ＲＩＥによりこれら２層
による側壁絶縁膜を形成した後、チタンシリサイド膜１
１を形成する。
【００２９】その後、チタンシリサイド膜１１の保護膜
としてＯ2 プラズマ処理によってチタンシリサイド膜１
１の表面に薄い酸化物層（図示省略）を形成する。次
に、熱リン酸等によりシリコン窒化膜より成る第２の側
壁絶縁膜を取り除く。この状態を図３に示す。
としてＯ2 プラズマ処理によってチタンシリサイド膜１
１の表面に薄い酸化物層（図示省略）を形成する。次
に、熱リン酸等によりシリコン窒化膜より成る第２の側
壁絶縁膜を取り除く。この状態を図３に示す。
【００３０】このように第３の実施例では表面側の側壁
窒化膜そのものを取り除くために、たとえその表面に導
電性物質が残存していたとしてもこれが完全に除去され
ることになり、ゲート電極４とソース、ドレイン領域７
との短絡が確実に防止され、歩留をより向上させること
ができる。
窒化膜そのものを取り除くために、たとえその表面に導
電性物質が残存していたとしてもこれが完全に除去され
ることになり、ゲート電極４とソース、ドレイン領域７
との短絡が確実に防止され、歩留をより向上させること
ができる。
【００３１】なお以上の実施例では、シリサイドを形成
する高融点金属としてチタンを取り上げて説明したが、
チタン以外のコバルト、ニッケル、タングステン、モリ
ブデン、白金等を用いてもよい。
する高融点金属としてチタンを取り上げて説明したが、
チタン以外のコバルト、ニッケル、タングステン、モリ
ブデン、白金等を用いてもよい。
【００３２】また以上の実施例では、ゲート電極として
ポリシリコンゲート電極を用いてその上面にも高融点金
属シリサイド膜を形成した場合を例示したが、ゲート電
極として他の材料、例えばタングステンやモリブデンの
高融点金属を用いてその上面に高融点金属シリサイド膜
を形成しない場合にも本発明を適用することが出来るこ
とは当然である。
ポリシリコンゲート電極を用いてその上面にも高融点金
属シリサイド膜を形成した場合を例示したが、ゲート電
極として他の材料、例えばタングステンやモリブデンの
高融点金属を用いてその上面に高融点金属シリサイド膜
を形成しない場合にも本発明を適用することが出来るこ
とは当然である。
【００３３】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極の側面に設けらる側壁絶縁膜の表面の少なくと
も一部にシリコン窒化膜を用いることにより、ソース、
ドレイン領域上に高融点金属シリサイド膜を形成する時
に、側壁絶縁膜上に導電性の高融点金属酸化物の生成を
抑え、ゲート電極とソース、ドレイン領域との短絡を防
止することが出来る。
ート電極の側面に設けらる側壁絶縁膜の表面の少なくと
も一部にシリコン窒化膜を用いることにより、ソース、
ドレイン領域上に高融点金属シリサイド膜を形成する時
に、側壁絶縁膜上に導電性の高融点金属酸化物の生成を
抑え、ゲート電極とソース、ドレイン領域との短絡を防
止することが出来る。
【００３４】またゲート側壁絶縁膜はシリコン窒化膜の
みから構成されているのではなく、シリコン窒化膜より
誘電率が小のシリコン酸化膜も併用しているから、フリ
ンジ容量を抑制して所定の特性を得るようにすることが
出来る。
みから構成されているのではなく、シリコン窒化膜より
誘電率が小のシリコン酸化膜も併用しているから、フリ
ンジ容量を抑制して所定の特性を得るようにすることが
出来る。
【００３５】さらにゲート側壁絶縁膜はシリコン窒化膜
のみから構成されているのではなくシリコン酸化膜も併
用しているから、水素アロイを行いダングリングボンド
に水素を結合させてトランジスタの特性を安定させる際
に、側壁絶縁膜全体の膜厚に対するシリコン酸化膜の膜
厚をコントロールすることにより、適切な量の水素が入
り込み水素アロイ効果による充分の特性安定化を行うこ
とが出来る。
のみから構成されているのではなくシリコン酸化膜も併
用しているから、水素アロイを行いダングリングボンド
に水素を結合させてトランジスタの特性を安定させる際
に、側壁絶縁膜全体の膜厚に対するシリコン酸化膜の膜
厚をコントロールすることにより、適切な量の水素が入
り込み水素アロイ効果による充分の特性安定化を行うこ
とが出来る。
【図１】本発明の第１の実施例を製造工程順に示す断面
図である。
図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】本発明の第３の実施例を示す断面図である。
【図４】従来技術を製造工程順に示す断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ シリコン酸化膜 ６ シリコン窒化膜 ７（７Ａ，７Ｂ） ソース、ドレイン領域 ９ チタン膜 １０，２０，３０ 側壁絶縁膜 １１ チタンシリサイド膜 １５，２５ 側壁酸化膜 １６，２６ 側壁窒化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｍ
Claims (9)
- 【請求項１】 ゲート電極の側面に側壁絶縁膜を有し、
シリコン基板の主面に設けられたソース及びドレイン領
域上に高融点金属シリサイド膜を形成した絶縁ゲート電
界効果トランジスタを具備した半導体装置において、前
記側壁絶縁膜は前記ゲート電極の側面に被着して形成さ
れたシリコン酸化膜からなる側壁酸化膜および該側壁酸
化膜上に形成されたシリコン窒化膜からなる側壁窒化膜
の２層構造であることを特徴とする半導体装置。 - 【請求項２】 前記側壁窒化膜は前記ゲート電極の側面
および前記シリコン基板の主面に直接接触することなく
前記側壁酸化膜上に形成され、これにより前記ゲート電
極の側面近傍および前記シリコン基板の主面近傍の前記
側壁絶縁膜の表面箇所は前記側壁酸化膜により構成され
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記側壁窒化膜は前記側壁酸化膜の表面
を被覆して前記ゲート電極の側面および前記シリコン基
板に直接被着し、これにより前記側壁絶縁膜の全ての表
面箇所は前記側壁窒化膜により構成されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項４】 前記ゲート電極はポリシリコンゲート電
極であり、その上面に前記高融点金属シリサイド膜と同
質の高融点金属シリサイド膜が形成されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項５】 シリコン基板に設けられたソース及びド
レイン領域上に高融点金属シリサイド膜を有する絶縁ゲ
ート電界効果トランジスタを具備した半導体装置の製造
方法において、ゲート電極の側面に被着してシリコン酸
化膜からなる側壁酸化膜および該側壁酸化膜上にシリコ
ン窒化膜からなる側壁窒化膜を形成する工程と、前記側
壁酸化膜および前記側壁窒化膜を形成したシリコン基板
の全面上に高融点金属膜を形成する工程と、熱処理を行
って前記ソース及びドレイン領域を含むシリコン領域上
に被着せる前記高融点金属膜の部分を反応させて前記高
融点金属シリサイド膜を形成する工程と、前記高融点金
属膜の未反応の部分および前記高融点金属シリサイド膜
以外の高融点金属化合物に変換された部分を除去する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記シリコン酸化膜上に前記シリコン窒
化膜を積層した積層構造を形成した後、該積層構造にリ
アクティブイオンエッチングを施して前記側壁窒化膜お
よび前記側壁酸化膜を順次形成することを特徴とする請
求項５記載の半導体装置の製造方法。 - 【請求項７】 前記シリコン酸化膜を堆積し第１のリア
クティブイオンエッチングを施して前記側壁酸化膜を形
成した後、前記シリコン窒化膜を堆積し、しかる後に第
２のリアクティブイオンエッチングを行って前記側壁窒
化膜を形成することを特徴とする請求項５記載の半導体
装置の製造方法。 - 【請求項８】 前記高融点金属シリサイド膜を形成した
後、前記側壁窒化膜を除去する工程を有することを特徴
とする請求項５記載の半導体装置の製造方法。 - 【請求項９】 前記ゲート電極はポリシリコンゲート電
極であり、その上面が前記高融点金属膜と反応する前記
シリコン領域の一部であることを特徴とする請求項５記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013152A JP2830762B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013152A JP2830762B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204188A true JPH08204188A (ja) | 1996-08-09 |
| JP2830762B2 JP2830762B2 (ja) | 1998-12-02 |
Family
ID=11825201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7013152A Expired - Fee Related JP2830762B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830762B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511103A (ja) * | 2000-10-05 | 2004-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ |
| US6806537B2 (en) | 2001-07-17 | 2004-10-19 | Renesas Technology Corp. | Semiconductor device having offset insulation film formed on insulation film, and method of manufacturing the same |
| JP2005093580A (ja) * | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100597619B1 (ko) * | 1999-05-24 | 2006-07-06 | 삼성전자주식회사 | 반도체 소자 제조방법 |
| JP2007536736A (ja) * | 2004-05-05 | 2007-12-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス |
| US7589014B2 (en) | 2001-06-12 | 2009-09-15 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple wiring layers and method of producing the same |
| JP2009246381A (ja) * | 2009-07-16 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法及びｍｉｓトランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62240021A (ja) * | 1986-04-09 | 1987-10-20 | 柴山 光男 | 靴洗滌機 |
-
1995
- 1995-01-30 JP JP7013152A patent/JP2830762B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62240021A (ja) * | 1986-04-09 | 1987-10-20 | 柴山 光男 | 靴洗滌機 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100597619B1 (ko) * | 1999-05-24 | 2006-07-06 | 삼성전자주식회사 | 반도체 소자 제조방법 |
| JP2004511103A (ja) * | 2000-10-05 | 2004-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ニッケルシリサイドのブリッジを減じるためのシリコン酸化物ライナ |
| US7589014B2 (en) | 2001-06-12 | 2009-09-15 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple wiring layers and method of producing the same |
| US7745326B2 (en) | 2001-06-12 | 2010-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple wiring layers and method of producing the same |
| US7855141B2 (en) | 2001-06-12 | 2010-12-21 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple wiring layers and method of producing the same |
| US6806537B2 (en) | 2001-07-17 | 2004-10-19 | Renesas Technology Corp. | Semiconductor device having offset insulation film formed on insulation film, and method of manufacturing the same |
| US7109553B2 (en) | 2001-07-17 | 2006-09-19 | Renesas Technology Corp. | Semiconductor device and method of manufacturing same |
| JP2005093580A (ja) * | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4529025B2 (ja) * | 2003-09-16 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007536736A (ja) * | 2004-05-05 | 2007-12-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス |
| JP2009246381A (ja) * | 2009-07-16 | 2009-10-22 | Renesas Technology Corp | 半導体装置の製造方法及びｍｉｓトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830762B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699839B2 (ja) | 半導体装置の製造方法 | |
| JPH02273934A (ja) | 半導体素子およびその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH08236761A (ja) | 半導体装置の製造方法 | |
| JPH03129725A (ja) | 多結晶シリコンコンタクト形成方法およびこの方法による半導体集積回路の構造 | |
| JPH08204188A (ja) | 半導体装置およびその製造方法 | |
| JP2636786B2 (ja) | 半導体装置の製造方法 | |
| JP2638411B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3011941B2 (ja) | 半導体装置の製造方法 | |
| JP2758444B2 (ja) | 半導体装置の製造方法 | |
| JPH09121050A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP3063703B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP3439652B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6161463A (ja) | 半導体集積回路素子およびその製造方法 | |
| JPH0831949A (ja) | デュアルゲート構造ｃｍｏｓ半導体装置とその製造方法 | |
| JPH0845877A (ja) | 半導体装置の製造方法 | |
| JPH0758789B2 (ja) | 半導体装置の製造方法 | |
| JPH09213957A (ja) | 半導体装置の製法 | |
| JP3311125B2 (ja) | 半導体装置の製造方法 | |
| JP2001110912A (ja) | 半導体装置の製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH08213342A (ja) | 半導体装置およびその製造方法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| LAPS | Cancellation because of no payment of annual fees |