JPH03129725A - 多結晶シリコンコンタクト形成方法およびこの方法による半導体集積回路の構造 - Google Patents

多結晶シリコンコンタクト形成方法およびこの方法による半導体集積回路の構造

Info

Publication number
JPH03129725A
JPH03129725A JP2163028A JP16302890A JPH03129725A JP H03129725 A JPH03129725 A JP H03129725A JP 2163028 A JP2163028 A JP 2163028A JP 16302890 A JP16302890 A JP 16302890A JP H03129725 A JPH03129725 A JP H03129725A
Authority
JP
Japan
Prior art keywords
layer
silicon
titanium
integrated circuit
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2163028A
Other languages
English (en)
Inventor
Charles R Spinner
チャールズ・ラルフ・スピナー
Fusen E Chen
フセン・イー・チェン
Fu-Tai Liou
フー‐タイ・リオウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH03129725A publication Critical patent/JPH03129725A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の分野］ この発明は、概略的には半導体集積回路に関するもので
あり、特にいえば半導体集積回路における多結晶シリコ
ンコンタクト形成方法に関するものである。
［従来の技術］ 半導体集積回路の加工処理における、電気的な結合は、
異なった層の相互結合部間、および、電気的な相互結合
部と単結晶基板との間でなされるこれらのコンタクトの
電気的な品質は、これらのコンタクトを利用して製造さ
れる集積回路の品質および信頼性にとって重要なことで
ある。
コンタクト部分における単結晶シリコン格子の損傷は、
当該コンタクトの品質を低下させるものである。このよ
うな損傷は、反応性イオンのエツチングおよびイオン注
入処理のステップの後でしばしば認められる。この損傷
は、高エネルギー分子の表面での衝突によって起こるも
のであって、これは結晶格子の欠陥および表面の不規則
性として明らかに認められる。
シリコン表面の欠陥は、多結晶シリコン層かコンタクト
の開口部上に堆積されるときに酸化を弓き起こすという
問題がある。該コンタクトの部位で形成される２Ｍ化シ
リコンの絶縁体のために、抵抗値が高くなり、電気的な
結合が弱くなってしまう、コンタクトの電気的な品質は
しばしばロット毎に異なっており、また、一つの半導体
ウェーハー内部の各チップ間においても異なっている。
コンタクトの電気的な品質は、実行されたエツチング処
理やイオン注入の程度に依存して、ロフト毎に変化する
ものである。例えば、コンタクトの開口部から酸（ヒ物
を完全に取り除くために用いられる僅かに過大なエツチ
ング処理のために、下にあるシリコン層に与えられる損
傷が著しく増大す九のである。その後に該表面で見られ
る酸化量の程度が高エネルギーのイオンによって引き起
こされる損傷の程度に依存しているために、コンタクト
の品質が著しく低下することになる。集積回路の製造中
になされる多くのエツチング処理またはイオン注入処理
における避けがたいプロセスの変化、および、接続部で
形成される酸化の程度における対応の変化は、実際のコ
ンタクト抵抗が良好には制御されていないことを意味す
るものである。
多くのプロセスの流れの中で、焼きなましのステップが
、多結晶シリコン相互結合層の堆積に先立って実行され
る。この焼きなましのステップによれば表面の損傷が幾
分かは減少し、コンタクト部位における酸化の問題が改
善される。ところが、コンタクトの品質はまだ要求され
ているほどには良好ではない。これに加えて、コンタク
トの品質はプロセスパラメータの変化にも依存して変化
する。
従って、多結晶シリコンとシリコンとの改善されたコン
タクトを備える半導体集積回路を得るための方法を提供
することが望まれている。
［発明の要約コ この発明の目的は、多結晶シリコンとシリコンとの改善
されたコンタクトを備える半導体集積回路の加工処理方
法を提供することにある。
この発明の他の目的は、基板と、下にある多結晶シリコ
ン層との改善されたコンタクトを備える方法を提供する
ことにある。
この発明のもう一つの目的は、集積回路の現存するプロ
セスの流れをそれほど複雑にしない方法を提供すること
である。
従って、この発明によれば、集積回路の製造方法が、多
結晶相互結合と、下にある多結晶または単結晶シリコン
領域との間のコンタクトを改善するために用いられる。
コンタクトの開口部が形成された後で、チタン層が集積
回路上面に堆積される。チタンは窒素中で反応して開口
部の中だけにシリサイドが形成される。次に、チタン窒
（ヒ物および未反応のチタンが除去され、多結晶シリコ
ン層が堆積してパターンの形成がなされる。多結晶相互
結合部とその下にあるシリコンとの間のシリサイド層に
より、品質の良好なコンタクトが確実に形成される。
［実施例］ 後述されるプロセスのステップおよび構造は、集積回路
製造のための完全なプロセスの流れを形成するものでは
ない。この発明は、現在一般的に用いられている集積回
路製造技術とともにその技術分野で利用されるものであ
り、この発明が理解されるために必要なように、通常に
実施されているプロセスのステップが含まれている。製
造過程での集積回路の部分断面を表す図は一定の比例で
は描かれていないが、その代わりに発明の重要なところ
を説明できるように描かれている。
第１図は、集積回路素子の、割り当てられたコンタクト
領域〈１０）を図示するものである。割り当てられたコ
ンタクト領域（１０）は集積回路上の活性領域（１２）
上面に存在する。活性領域（１２）は、Ｎ型またはＰ型
の不純物が拡故されている単結晶シリコン基板内での領
域を構成する。第１層目の多結晶シリコンからパターン
形成された導電性リード部（１４〉は活性領域（１２）
の一部上面にあり、絶縁酸化物層（図示されいない）に
よってその活性領域（１２）から隔離されている。第１
層目の多結晶シリコンは、しばしば第１層目のポリまた
はポリ−１といわれる。導電性リード部（１６）は、第
２層目のポリまたはポリ−２といわれる第２層目の多結
晶シリコンから形成され、活性領域（１２）の一部分、
および、第１層目のポリ・リード部（１４）部分の上面
に存在する。第２層目のポリ　（１６）は、絶縁酸化物
層（図示されない）によって第１層目のポリ（１４）お
よび活性領゛域（１２）から隔離されている。
割り当てられたコンタクト領域（１８）は、活性６７域
〈１２〉、第１１１ｉ１目のポリ（１４）、そして第２
層目のポリ（１６）との間に通常の電気的コンタクトを
与える。後述されるように、この第２層目のポリ（１６
）は割り当てられたコンタクト領域（１８）を覆ってい
る。
第１図に示されている割り当てられたコンタクトは、い
ろいろな型の集積回路に用いられている。
例えば、スタティック型ランダム・アクセス・メモリ（
ＳＲＡＭ）の一部に用いられるのに適している。第１層
目のポリ・リード部（１４）は、第１図には示されてい
ない活性領域上面に存在して、電界効果トランジスタの
ゲートを形成している。第２層目のポリ・リード部（１
６）は、ＳＲＡＭセル内の抵抗性負荷として典型的に利
用されている。活性領域〈１２）は、２個またはそれ以
上の電界効果トランジスタのためのソース／ドレイン領
域（図示されていない）である。
第２〜５図は、前記第１図の割り当てられたコンタク１
−（１，０）を形成するために用いられている、一連の
プロセスのステップを図示するものである。
第２〜５図は、第１図においてＡ−Ａ線で切り分けられ
た部分の断面を示すものであるが、第１図に比例して描
かれてはいない。
第２図において、活性領域（１２〉は、単結晶シリコン
基板（２０）内に形成される。活性領域（１２）は、集
積回路の種々の部分を隔離しているフィールド酸化物領
域（２２）、　（２４）で囲まれている。ゲート酸化４
勿（２６）、第１層目のポリシリコン（２８）および２
ケイ素化タンタル（ＴａＳ　ｉ　２　）　（３０）の連
続層は、該当の技術において知られているように形成さ
れてパターン化され、第１層目のポリ・リード部（１４
）が形成される。不純物濃度の低いトレイン（ＬＤＤ）
（３２＞、　（３４）も、その技術において知られてい
るように形成されて、ＬＤＤ構造体が形成される。集積
回路の全表面は、化学的蒸着（ＣＶＤ）技術または低圧
での化学的蒸着（ＬＰＧＶＤ）技術を利用した均一な２
ケイ素化シリコンＱ　（３６＞で覆われている。
第３図において、酸化物層（３６）は異方性のエツチン
グ処理がなされて、側壁のスペーサー領域（３８）、　
（４０）が形成される。次に、不純物濃度の高いソース
／ドレイン領域（４２）、　（４４）はイオン注入によ
って形成され、焼きなまし処理か行われる。絶縁段間酸
化物層（４６）は、ＣＶＤ法またはＬＰＣＶＤ法を用い
て集積回路上面に形成される。
第１図が第３図と組み合わされていると考えると、ＬＤ
Ｄ領域（３２）、　（３４）は、実際には第３図に示さ
れていない点で接合されているーっの領域であることが
わかる。ソース／ドレイン領域（４２）、（４４）につ
いても同じことがいえる。このように、第３〜５図に示
されている構造は電界効果トランジスタの断面のようで
はあるが、それは電界効果１−ランジスタとしての動作
はしない。集積回路上のどこにおいても、実際の電界効
果トランジスタは、第３図に示されている構造を形成す
る場合と同様なプロセスのステップを用いて製造されて
いる。
第４図において、段間酸化物層（４Ｂ）はパターン化さ
れてエツチング処理が行われ、割り当てられたコンタク
ト領域（１８）のための開口部が形成される。およそ３
００〜５００オングストロームの厚さであるチタンの薄
い層（４８）が、集積回路の表面上に付着される。
次に、チタン層（４８）は窒素雰囲気中で反応して、チ
タン、ｌｆｆ１　（４８）がシリコンとコンタクト・す
る場所での２ケイ素化チタン（ＴｉＳｉ２）が形成され
る。チタン窒化物は、チタン層（４８）が酸化物の上に
あるところに形成される。
第５図において、チタン窒化物および残りの未反応のチ
タンか除去されて、２ケイ素化チタン領域（５０）、　
（５２）および＜５４）が後に残される。ソース／ドレ
イン領域（４２）および（４４）の上にある２ケイ素化
チタン領域（５０）および（５２）は、チタン層（４８
）の当初の厚さに依存していて、典型的におよそ２００
〜６００オングストロームの厚さをもつ。２酸（ヒタン
タル層（３０）の表面上に形成された領域（５４）は、
反応に有用なシリコンの量が相対的に減少することから
、相当に薄くなる。チタン窒化物および未反応チタンを
２ケイ素化チモ 除去するために適当なエツチング剤は、ピラニアとして
当業者には知られており、それはＨ２Ｏ２とＨ２Ｓ　Ｏ
、との混合物である。
次に、多結晶シリコン層（５６）が、ＣＶＤ法またはＬ
ＰＣＶＤ法を用いてａ積回路表面上に形成される。この
層〈５６）は、およそ６００〜６５０℃の温度において
、迅速に堆積される。この温度では、不完全に反応した
ＴｉＳｉとポリシリコンとの間での２ケイ素化チタンの
形成がその境界部で起こり、そのためにシリサイド領域
（５０）、〈５２）および（５４）上で生じている本来
の酸化結合が破壊される。典型的には、多結晶シリコン
層（５６）による過剰なシリコンのために、シリコン・
リーチ（ｒｅａｃｈ　＞現象が起こる。このソース／ド
レイン領域（４２）、　（４４）並びに多結晶シリコン
層　（５４）におけるチタンとシリコンとの反応により
、品質の良好な電気的接続が確実になされる。同様の理
由から、良好な電気的コ〉・タクトが、多結晶シリコン
層（５６〉とシリサイド層り３０〉との間で形成される
。
−旦多結晶シリコン層（５６）の堆積がなされると、第
２層目のポリ・リード部（１６）を形成するパターン化
がなされ、第５図に示されるような梢造になる。これ以
後のプロセス加工は、通常のプロセスの流れに従って続
く。第２層目の多結晶シリコン層（５６）は、必要であ
れば、絶縁層の堆積、さらに相互結合の形成および金属
化のステップを経てシリサイド化される。
第６図は、上述した方法の利用を電界効果トランジスタ
のソース／ドレイン領域とのコンタクトに関連させて示
すものである。基板（６０）は、素子絶縁のためにフィ
ールド酸化物層（６２）を備えている。ソース／ドレイ
ン領域（６４〉およびＬＤＤ領域（６６）は上述したよ
うに基板（６０）内に形成される。
ゲートは、グーｌ−酸化物ＪＷ　（６８）、ゲート多結
晶シリコン層（７０）およびシリサイド１（７２）を備
えている。側壁のスペーサー（７４）はゲートの側部に
形成されている。段間の酸化物（７６）は第１層目の多
結晶シリコンを、後からの相互結合層から絶縁している
。
コンタクトの開口部（７８）は、股間の酸化物（７６）
内に形成され、そしてＴｉＳｉ２領域（８０）が、上述
のようにソース／ドレイン領域（６４）内部に形成され
る。第２層目の多結晶シリコン相互結合層（８２）が形
成されて、上述のようにパターン化される。これにより
、第２ポリ相互結合層が形成され、上述した理由のため
に、基板（６０）内のソース／トレイン領域＜６４）と
の良質の電気的なコンタクトがなされる。
第７図においては、第２ｊＷ目のポリと第３層目のポリ
との相互結合が示されている。フィールド酸化物層（９
０）ｔ；よび活性ソース／ドレイン領域（９２）が基板
（９４）内に形成される。第１層目の段間の酸化物層（
９６）は、フィールド酸化物層（９０）および集積回路
の他の部分（図示されていない）上に重なっている。
コンタクトの開口部が、第１層目の股間の酸化物層（９
６〉内に形成された後で、２ケイ素化チタン領域（９８
）が上述のように形成されて、第１層目のポリ層（１０
０）の堆積およびパターンの形成が行われる。第２層目
の段間の酸化物層（１０２）は集積回路上面に形成され
、その中にコンタクトの開口部が切り込まれて形成され
る。第２層目のシリサイド領域（１０４）は上述のよう
に形成されて、第３層目の多結晶シリコン層（１０６）
のｔ＃、ｍおよびパターンの形成が行われる。さらに絶
縁層の形成がなされ、これに続けて、金属化および不動
態化処理が通常の方法で行われる。
重なり合うシリコン間のコンタクトのためのシリサイド
領域を形成するための上述の方法により、電気的なコン
タクＩ・が大幅に改善されたこ。ここで、説明されたプ
ロセス技術は、下層の基板上に、または、ポリシリコン
上にシリサイド領域を形成するためのマスク処理のステ
ップが要求されないという点で自己整合型のものである
。ここで、説明されたプロセス技術は、導電性を強化す
るために前もってシリサイド化されているか否かにかか
わらず、下にある多結晶シリコン層への電気的なコンタ
クトを改善するものである。
この発明は、特に好適な実施例を参照して説明されたが
、この発明の精神およびその範囲から外れることなく、
その形態や詳細において様々な変形が可能であることは
、当業者によって理解されるところである。
この発明の特徴と考えられる新規な事項は、本明細書の
特許請求の範囲の欄に記載されている。
しかしながら、その好適な使用の形態は、その目的およ
び利用法と同様に、発明それ自体は、添付の図面に関連
させながら、図示されている実施例についての詳細な説
明を参照することによって最もよく理解されるであろう
。
【図面の簡単な説明】
第１図は、集積回路上に割り当てられたコンタクト部の
平面図； 第２〜５図は、この発明の教示を利用して、割り当てら
れたコンタクト部を形成するための好適なプロセスの流
れを図示するものであり、ここで示されている中間部の
構造を、前記第１図の静＾線に沿って観察したときの断
面図； 第６図は、この発明に従って製造されたものの一方を示
す図；そして、 第７図は、この発明に従って製造されたものの地方を示
す図 である。 図中で、 （１０）は割り当てられたコンタクト開口部、（１２）
は活性領域、 （ＩＯ，（２８）、　（１００）は第１層目の多結晶シ
リコン、 （１６は第２層目の多結晶シリコン、 １８は割り当てられたコンタクト領域、２０は単結晶シ
リコン基板、 ２２　、　（２４）、　（６２）、　（９０）はフィー
ルド酸化Ｔｌ１Ｊ層、２６　、　（６８）はゲート酸化
物層、３０　、　（５０）、　（５２）、　（５４）、
　（８０）はチタンシリサイド層、 （３２）、　（３４）、　（６６）は低濃度不純物領域
（ＬＤＤ）、（３６）は２酸化シリコン層、 （３８）、　（４０）、　（７４）はスペーサー領域、
（４２）、　（４４）、　（６２）、　（６４）はソー
ス／ドレイン領域、 ４６　、（７６）、　（９６）は酸化↑勿層、４８はチ
タン層、 ５６は多結晶シリコン層、 ６０　、　（９４）は基板、 ７０はゲート多結晶シリコン層、 ７２はシリサイド層、 ７８はコンタクト開口部、 （８２）は第２層目多結晶シリコン相互結合層、（９２
）は活性ソース／ドレイン領域、（９６）は第１の段間
酸化物層、 （９８）は第１のチタンシリサイド領域、（１０２）は
第２の段間酸化物層、 （１０４）は第２のチタンシリサイド領域、（＋０６）
は第３層目の多結晶シリコン領域、である。 尚、図中の同一符号は同一または相当部分を示す。 図面の浄書（内容に変更なし〉 ＦＩＧ。 ７ ＦＩＣ；。 手続補正書（方式） 平底　２年１０月２２日

Claims (16)

    【特許請求の範囲】
  1. （１）絶縁層を通して、下にある第１層目のシリコン層
    までの開口部を形成すること； 集積回路上に金属層を堆積すること； 上記開口部内に露出している第１層目のシリコン層にお
    いて、上記金属層と反応させて金属シリサイド領域を形
    成すること； 上記開口部内でシリサイド領域が形成されない金属層部
    分を除去すること； および上記絶縁層の上面および上記開口部内に第２層目
    の多結晶シリコン層を形成することの諸ステップからな
    る、半導体集積回路におけるコンタクトの形成方法。
  2. （２）上記開口部を形成するステップは、フォトレジス
    トマスクを用いて上記開口の位置を定めること； 反応性イオンのエッチングにより、上記開口部内の絶縁
    層材料を除去すること； および、上記フォトレジストマスクを除去すること； の諸ステップからなる、請求項１に記載の方法。
  3. （３）上記絶縁層は２酸化シリコンで構成されている； 請求項１に記載の方法。
  4. （４）上記下にある第１層目のシリコン層は単結晶シリ
    コンで構成されている； 請求項１に記載の方法。
  5. （５）上記下にある第１層目のシリコン層は多結晶シリ
    コンで構成されている； 請求項１に記載の方法。
  6. （６）上記第１層目のシリコン層は、更に、上記多結晶
    シリコン上の金属シリサイド層で構成されている； 請求項５に記載の方法。
  7. （７）上記第１層目のシリコン層における金属シリサイ
    ド層は２ケイ素化タンタルで構成されている； 請求項６に記載の方法。
  8. （８）上記堆積のステップは、集積回路上に耐久性の金
    属層を堆積することである； 請求項１に記載の方法。
  9. （９）上記耐久性の金属はチタンである； 請求項８に記載の方法。
  10. （１０）上記反応のステップは、窒素雰囲気中で上記集
    積回路を加熱することであり、これによって、金属シリ
    サイド領域が２ケイ素化チタンで構成される； 請求項９に記載の方法。
  11. （１１）第１のシリコン層； 上記第１のシリコン層の上にある絶縁層； 上記絶縁層内の開口部であって、上記第１のシリコン層
    のコンタクト領域が露出している前記開口部； 上記コンタクト領域を覆っている金属シリサイド層； および、上記絶縁層の少なくとも一部分の上に あり、上記金属シリサイド層を覆っている第２の多結晶
    シリサイド層であって、上記コンタクト領域との間の電
    気的なコンタクトが上記金属シリサイド層を通してなさ
    れる前記第２の多結晶シリコン層； から構成されている半導体集積回路の構造。
  12. （１２）上記金属シリサイド層は２ケイ素化チタンで構
    成されている； 請求項に記載の構造。
  13. （１３）上記第１のシリコン層は単結晶シリコンで構成
    されている； 請求項１１に記載の構造。
  14. （１４）上記第１のシリコン層は単結晶シリコンで構成
    されている； 請求項１１に記載の構造。
  15. （１５）上記第１のシリコン層は、更に、上記多結晶シ
    リコン上にある耐久性の金属シリサイド層で構成されて
    いる； 請求項１４に記載の構造。
  16. （１６）層上にある上記耐久性の金属シリサイドは２ケ
    イ素化タンタルである； 請求項１５に記載の構造。
JP2163028A 1989-06-23 1990-06-22 多結晶シリコンコンタクト形成方法およびこの方法による半導体集積回路の構造 Pending JPH03129725A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US370,615 1989-06-23
US07/370,615 US5059554A (en) 1989-06-23 1989-06-23 Method for forming polycrystalline silicon contacts

Publications (1)

Publication Number Publication Date
JPH03129725A true JPH03129725A (ja) 1991-06-03

Family

ID=23460415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163028A Pending JPH03129725A (ja) 1989-06-23 1990-06-22 多結晶シリコンコンタクト形成方法およびこの方法による半導体集積回路の構造

Country Status (5)

Country Link
US (1) US5059554A (ja)
EP (1) EP0404372B1 (ja)
JP (1) JPH03129725A (ja)
KR (1) KR910001914A (ja)
DE (1) DE69028450T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221096A (ja) * 1994-01-24 1995-08-18 Lg Semicon Co Ltd シリサイドプラグ形成方法
US5939758A (en) * 1996-11-25 1999-08-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with gate electrodes having conductive films
JP2003045880A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
JPH04142036A (ja) * 1990-10-02 1992-05-15 Toshiba Corp 半導体装置の製造方法
KR950009282B1 (ko) * 1992-07-14 1995-08-18 현대전자산업주식회사 워드선 분기시의 금속 콘택 형성 방법
US5393701A (en) * 1993-04-08 1995-02-28 United Microelectronics Corporation Layout design to eliminate process antenna effect
US5432129A (en) * 1993-04-29 1995-07-11 Sgs-Thomson Microelectronics, Inc. Method of forming low resistance contacts at the junction between regions having different conductivity types
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
KR100473308B1 (ko) 1995-01-31 2005-03-14 가부시끼가이샤 히다치 세이사꾸쇼 불휘발성 메모리 장치
US5956614A (en) * 1996-12-17 1999-09-21 Texas Instruments Incorporated Process for forming a metal-silicide gate for dynamic random access memory
US6110822A (en) * 1998-03-25 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for forming a polysilicon-interconnect contact in a TFT-SRAM

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4581623A (en) * 1984-05-24 1986-04-08 Motorola, Inc. Interlayer contact for use in a static RAM cell
JPH0770501B2 (ja) * 1986-10-31 1995-07-31 富士通株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221096A (ja) * 1994-01-24 1995-08-18 Lg Semicon Co Ltd シリサイドプラグ形成方法
US5939758A (en) * 1996-11-25 1999-08-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with gate electrodes having conductive films
JP2003045880A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP0404372B1 (en) 1996-09-11
DE69028450D1 (de) 1996-10-17
EP0404372A3 (en) 1991-03-06
KR910001914A (ko) 1991-01-31
DE69028450T2 (de) 1997-02-20
EP0404372A2 (en) 1990-12-27
US5059554A (en) 1991-10-22

Similar Documents

Publication Publication Date Title
JPH0613403A (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH034527A (ja) 半導体素子の製造方法
JPH03129725A (ja) 多結晶シリコンコンタクト形成方法およびこの方法による半導体集積回路の構造
JP2874626B2 (ja) 半導体装置の製造方法
JPH10223770A (ja) 半導体装置及びその製造方法
JP2675713B2 (ja) 半導体装置及びその製造方法
US6383905B2 (en) Formation of micro rough poly surface for low sheet resistance salicided sub-quarter micron poly lines
JP3337825B2 (ja) 内部配線を有する半導体装置およびその製造方法
US5146309A (en) Method for forming polycrystalline silicon contacts
JPH06333944A (ja) 半導体装置
JP3129867B2 (ja) 半導体装置の製造方法
JPH08204188A (ja) 半導体装置およびその製造方法
JP3011941B2 (ja) 半導体装置の製造方法
JP3434630B2 (ja) マスクｒｏｍ装置とその製造方法
EP1114448B1 (en) A method of manufacturing a semiconductor device
JP3444280B2 (ja) 半導体装置の製造方法
JP3063703B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
JP3387518B2 (ja) 半導体装置
JP2003077859A (ja) 半導体装置及びその製造方法
JPH07273197A (ja) 半導体装置及びその製造方法
JP3394391B2 (ja) 半導体装置及びその製造方法
JPH05343632A (ja) Ｃｍｏｓ素子と工程
JPH08139175A (ja) 半導体集積回路装置およびその製造方法
JPH08340106A (ja) 半導体装置の製造方法
JPH04357828A (ja) 半導体装置の製造方法