KR910001914A - 반도체 집적 회로와 반도체 회로 내의 다결정 실리콘 접촉 형성방법 - Google Patents

반도체 집적 회로와 반도체 회로 내의 다결정 실리콘 접촉 형성방법 Download PDF

Info

Publication number
KR910001914A
KR910001914A KR1019900009293A KR900009293A KR910001914A KR 910001914 A KR910001914 A KR 910001914A KR 1019900009293 A KR1019900009293 A KR 1019900009293A KR 900009293 A KR900009293 A KR 900009293A KR 910001914 A KR910001914 A KR 910001914A
Authority
KR
South Korea
Prior art keywords
layer
metal silicide
silicon
integrated circuit
polycrystalline silicon
Prior art date
Application number
KR1019900009293A
Other languages
English (en)
Inventor
랄프 스피너 찰스
이. 첸 푸센
리유 후-타이
Original Assignee
원본미기재
에스지에스-톰슨 마이크로 일레트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 에스지에스-톰슨 마이크로 일레트로닉스, 인코포레이티드 filed Critical 원본미기재
Publication of KR910001914A publication Critical patent/KR910001914A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

반도체 직접 회로와 반도체 회로 내의 다결정 실리콘 접촉 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도~제5도는 본 발명의 기술 사상을 이용하여 공유 접촉을 형성하기 위한 바람직한 공정 과정을 도시한 도면으로서, 여기에 도시된 중간 구성은 제1도의 A-A선을 따라 절취한 도면.

Claims (16)

  1. 절연층을 통하여 밑에 있는 제1레벨 실리콘 층에 대한 개구를 형성하는 단계와; 집접 회로 상에 메탈층을증착하는 단계와; 메탈층을 반응시켜서, 제1실리콘 층이 개구로 노출될 수 있는 메탈 실리사이드 영역을 형성하는 단계와; 개구 내에서 실리사이드 영역을 형성하지 않은 메탈층의 일부를 제거하는 단계와; 절연층 위와 개구내에 제2레벨 다결정 실리콘 층을 형성하는 단계 등을 포함하여 이루어지는 것을 특징으로 하는 반도체 집접 회로내의 접촉 형성 방법.
  2. 제1항에 있어서, 상기 개구 형성 단계는 감광 마스크로써 개구 위치를 결정하는 단계와; 반응성 이온 에칭방법으로 개구 위치 내의 절연층 부재를 제거하는 단계와; 감광 마스크를 제거하는 단계등으로 이루어지는 것을 특징으로 하는 반도체 집접 회로내의 접촉 형성 방법.
  3. 제1항에 있어서, 상기 절연층은 이산화 실리콘으로 구성되는 것을 특징으로 하는 반도체 집접 회로내의 접촉 형성 방법.
  4. 제1항에 있어서, 밑에 있는 제1레벨 실리콘 층이 단결정 실리콘으로 구성되는 것을 특징으로 하는 반도체 집접 회로 내의 접촉 형성 방법.
  5. 제1항에 있어서, 밑에 있는 제1레벨 실리콘 층이 다결정 실리콘으로 구성되는 것을 특징으로 하는 반도체 집접 회로 내의 접촉 형성 방법.
  6. 제5항에 있어서, 제1레벨 실리콘 층은 부가적으로 다결정 실리콘 상에 배치되는 메탈 실리사이드 층을 구비하는 것을 특징으로 하는 반도체 집접 회로 내의 접촉 형성 방법.
  7. 제6항에 있어서, 제1레벨 실리콘 층 내의 메탈 실리사이드 층은 티타늄 디실리사이드로 구성되는 것을 특징으로 하는 반도체 집접 회로 내의 접촉 형성 방법.
  8. 제1항에 있어서, 상기 증착 단계는 집접 회로 상에 내열성 메탈 층을 증착하는 것으로 이루어짐을 특징으로 하는 반도체 집접 회로 내의 접촉 형성 방법.
  9. 제8항에 있어서, 내열성 메탈은 티타늄으로 이루어진 것을 특징으로 하는 반도체 집접 회로 내의 접촉 형성 방법.
  10. 제9항에 있어서, 상기 반응 단계는 질소 분위기에서 집접 회로를 가열하는 것으로 이루어지며, 이에 의해 메탈 실리사이드 영역은 티타늄 디실리사이드로 구성되는 것을 특징으로 하는 반도체 집접 회로 내의 접촉 형성 방법.
  11. 제1산화막과; 상기 제1산화막 위에 배치되는 절연층과; 상기 제1산화막의 접촉 영역이 그를 통하여 노출될 수 있게 상기 절연층 내에 형성된 개구와; 상기 접촉 영역을 피복하는 메탈 실리사이드 층과; 최소한 상기 절연층의 일부 위에 배치되어 상기 메탈 실리사이드층을 피복하며, 이에 의해 제2다결정 실리콘 층과 상기 접촉 영역간의 전기적 접촉이 상기 메탈 실리사이드 층을 통하여 이루어지도록 된 제2다결정 실리콘 층 등을 구비한 것을 특징으로 하는 반도체 십적 회로 구조.
  12. 제10항에 있어서, 상기 메탈 실리사이드 층은 티타늄 디실리 사이드로 이루어지는 것을 특징으로 하는 반도체 집접 회로 구조.
  13. 제11항에 있어서, 상기 제1실리콘 층은 단결정 실리콘으로 구성되는 것을 특징으로 하는 반도체 집접 회로 구조.
  14. 제11항에 있어서, 상기 제1실리콘 층은 다결정 실리콘으로 구성되는 것을 특징으로 하는 반도체 집접 회로 구조.
  15. 제14항에 있어서, 상기 제1실리콘 층은 부가적으로 다결정 실리콘 상에 배치되는 내열성 메탈 실리사이드 층을 구비하는 것을 특징으로 하는 반도체 집접 회로 구조.
  16. 제15항에 있어서, 상기 내열성 메탈 실리사이드 층은 탄탈 디실리사이드로 구성되는 것을 특징으로 하는 반도체 집접 회로 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009293A 1989-06-23 1990-06-22 반도체 집적 회로와 반도체 회로 내의 다결정 실리콘 접촉 형성방법 KR910001914A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/370,615 US5059554A (en) 1989-06-23 1989-06-23 Method for forming polycrystalline silicon contacts
US370615 1989-06-23

Publications (1)

Publication Number Publication Date
KR910001914A true KR910001914A (ko) 1991-01-31

Family

ID=23460415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009293A KR910001914A (ko) 1989-06-23 1990-06-22 반도체 집적 회로와 반도체 회로 내의 다결정 실리콘 접촉 형성방법

Country Status (5)

Country Link
US (1) US5059554A (ko)
EP (1) EP0404372B1 (ko)
JP (1) JPH03129725A (ko)
KR (1) KR910001914A (ko)
DE (1) DE69028450T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
JPH04142036A (ja) * 1990-10-02 1992-05-15 Toshiba Corp 半導体装置の製造方法
KR950009282B1 (ko) * 1992-07-14 1995-08-18 현대전자산업주식회사 워드선 분기시의 금속 콘택 형성 방법
US5393701A (en) * 1993-04-08 1995-02-28 United Microelectronics Corporation Layout design to eliminate process antenna effect
US5432129A (en) * 1993-04-29 1995-07-11 Sgs-Thomson Microelectronics, Inc. Method of forming low resistance contacts at the junction between regions having different conductivity types
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
JP2955814B2 (ja) * 1994-01-24 1999-10-04 エルジイ・セミコン・カンパニイ・リミテッド シリサイドプラグ形成方法
WO1996024138A1 (fr) * 1995-01-31 1996-08-08 Hitachi, Ltd. Dispositif de memoire remanente et procede de regeneration
JPH10154711A (ja) * 1996-11-25 1998-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5956614A (en) * 1996-12-17 1999-09-21 Texas Instruments Incorporated Process for forming a metal-silicide gate for dynamic random access memory
US6110822A (en) * 1998-03-25 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for forming a polysilicon-interconnect contact in a TFT-SRAM
JP2003045880A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4581623A (en) * 1984-05-24 1986-04-08 Motorola, Inc. Interlayer contact for use in a static RAM cell
JPH0770501B2 (ja) * 1986-10-31 1995-07-31 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69028450T2 (de) 1997-02-20
EP0404372A2 (en) 1990-12-27
US5059554A (en) 1991-10-22
EP0404372B1 (en) 1996-09-11
DE69028450D1 (de) 1996-10-17
JPH03129725A (ja) 1991-06-03
EP0404372A3 (en) 1991-03-06

Similar Documents

Publication Publication Date Title
KR910001914A (ko) 반도체 집적 회로와 반도체 회로 내의 다결정 실리콘 접촉 형성방법
KR890004404A (ko) 자기정합 금속 형성방법 및 반도체 소자
KR900019264A (ko) 분리 금속 플레이트 캐패시터 및 이의 제조방법
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR910007087A (ko) 선택적 이방성을 사용하여 국부 상호 접속을 형성하기 위한 개량된 방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR900001003A (ko) 반도체장치의 제조방법
KR860003673A (ko) 반도체장치 제조방법
KR910020871A (ko) 반도체 소자용 전극, 전극을 갖춘 반도체장치 및 그 제조방법
KR910013541A (ko) 반도체 장치의 제조방법
KR950021406A (ko) 멀티 레벨 상호 접속 구조를 가진 반도체 장치
KR870004504A (ko) 반도체 장치 및 그 제조방법
KR900017212A (ko) 반도체 장치의 제조방법
KR920015622A (ko) 집적 회로의 제조방법
KR950012744A (ko) 반도체 집적회로 제조방법
KR950025908A (ko) 반도체소자 제조방법
KR940020550A (ko) 반도체장치의 제조방법
JPS5740967A (en) Integrated circuit device
KR910003802A (ko) 반도체장치 및 그 제조방법
KR900003974A (ko) 반도체장치의 제조방법
KR970063500A (ko) 반도체소자의 금속배선 형성방법
KR970018366A (ko) 반도체 집적 회로 및 그 제조방법
KR930005179A (ko) 반도체장치의 제조방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid