JP2955814B2 - シリサイドプラグ形成方法 - Google Patents

シリサイドプラグ形成方法

Info

Publication number
JP2955814B2
JP2955814B2 JP6021886A JP2188694A JP2955814B2 JP 2955814 B2 JP2955814 B2 JP 2955814B2 JP 6021886 A JP6021886 A JP 6021886A JP 2188694 A JP2188694 A JP 2188694A JP 2955814 B2 JP2955814 B2 JP 2955814B2
Authority
JP
Japan
Prior art keywords
silicide
plug
film
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6021886A
Other languages
English (en)
Other versions
JPH07221096A (ja
Inventor
ゾン・ス・ビョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Priority to JP6021886A priority Critical patent/JP2955814B2/ja
Publication of JPH07221096A publication Critical patent/JPH07221096A/ja
Application granted granted Critical
Publication of JP2955814B2 publication Critical patent/JP2955814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に縦横比(aspect ratio)の大き
い超高集積素子に適切なシリサイドプラグ形成方法に関
する。
【0002】
【従来の技術】素子のデイメンション(dimensi
on)がディープ−サブミクロン(deep−subm
icron)以下に小型化することによってコンタクト
ホールの大きさも縮小する。素子の集積度が増加すれば
コンタクトホールの縦横比が増加し、大きい縦横比を有
する小さいコンタクトホールに通常のスパッタリング金
属化工程を行えば、コンタクトホールに大きい凹部また
は空隙が形成される。したがってディープ−サブミクロ
ン素子の製造において、コンタクトホールを詰める技
術、すなわちコンタクトにプラグを形成する技術は重要
な技術である。
【0003】このような多層配線のためのコンタクトプ
ラグの形成工程は、素子の高集積化にしたがうコンタク
トホールの増加に起因してその重要性は日に日に増大さ
れている。バイアプラグの形成工程としては次のような
方法がある。CVDタングステン膜をコンタクトホール
に蒸着させてタングステンプラグを形成方法と、ポリシ
リコン膜をコンタクトホールに蒸着させてポリプラグを
形成する方法とがある。タングステンプラグを形成する
方法は、二つあり、その一つはブランケットCVDタン
グステン膜を利用することであり、他の一つは選択的C
VDタングステン膜を利用することである。
【0004】図1〜図4は従来のブランケットCVDタ
ングステン膜を用いたタングステンプラグの形成工程図
である。図1を参照すれば、シリコン基板や多重金配線
の際、下部金属層のような出発物質11上に酸化膜のよ
うな絶縁膜12を蒸着し、パターニングしてコンタクト
ホール13を形成する。次に図2のように、基板全面に
わたって接着層14、例えばTi膜、TiW膜、TiN
膜、またはTi/TiN膜などを蒸着する。さらに図3
のように、ブランケットCVDタングステン膜15を前
記コンタクトホール13に詰めるように肉厚に蒸着す
る。
【0005】最後に図4のように、ブランケットCVD
タングステン膜15をエッチングバックして前記コンタ
クトホール13にタングステンプラグを形成する。選択
的CVDタングステン膜を利用してタングステンプラグ
を形成する方法は、図1に示すように、コンタクトホー
ル13を形成して出発物質を露出させ、この露出された
出発物質上にのみ選択的にCVDタングステン膜を蒸着
させてタングステンプラグを形成することである。
【0006】ブランケットタングステンプラグ技術は、
コンタクトホールに空隙が発生したり、低接着性を補う
ために接着層を形成しなければならないという欠点があ
る。同様に選択的タングステンプラグ技術は、二つのコ
ンタクトホールの深さが異なり、これを同時に詰めると
いう選択的成長条件を満足させる特別の処理を必要とす
るという欠点を有している。
【0007】多結晶シリコン膜を利用したポリプラグ形
成方法も、ブランケットポリシリコン膜を利用したポリ
プラグ形成方法と選択的なシリコン膜を利用したポリプ
ラグの形成方法の二つがある。ブランケットポリシリコ
ン膜を利用したポリプラグ形成方法は、図1〜図4に示
したブランケットCVDタングステンプラグ形成方法に
類似している。すなわち出発物質上にコンタクトホール
を形成し、基板全面にわたって不純物のドーピングされ
たポリシリコン膜を蒸着し、熱処理した後エッチングバ
ックしてポリプラグを形成する。ブランケットポリプラ
グ技術は、ブランケットタングステンプラグ形成の際発
生される問題点を完全に解決することができる。すなわ
ち蒸着時に良好なカバレージ(coverage)と均
一性(conformity)を提供し、大量生産時に
最適な有用な技術である。しかしながら、ポリプラグは
非常にコンタクト抵抗が大きいという問題点がある。
【0008】バイアプラグを形成する従来の技術の中
で、選択的なシリサイドプラグを形成するものがある。
この選択的なシリサイドプラグを形成する方法には、選
択的なエピタキシャル層を利用するシリサイドプラグの
形成方法と、ポリプラグを利用するシリサイドプラグの
形成方法と、がある。
【0009】図5〜図8は従来選択的なエピタキシャル
層を用いたシリサイドプラグの形成工程図である。ま
ず、シリコン基板や多層配線構造において、下部金属層
のような出発物質21上に、酸化膜のような絶縁膜22
を蒸着し、パターニングしてコンタクトホール23を形
成する(図5)。コンタクトホール23に選択的なエピ
タキシャル層24を成長させてコンタクトホール23
を、その深さの1/2程度まで詰める。CoまたはTi
などの金属膜25をその上に蒸着する(図6参照)。熱
処理してシリサイド膜26を形成し(図7参照)、未反
応の金属膜25を酸溶液で除去すればコンタクトホール
23にシリサイドプラグが形成される。ポリプラグを利
用したシリサイドプラグの形成方法は、IEEE Tr
ans,Electron Devices,40,3
71,1993.に開示されている。
【0010】図9〜図16は従来のポリシリコンプラグ
を用いたシリサイドプラグの形成工程図である。図9を
参照すれば、シリコン基板31上にフィールド酸化工程
によりフィールド酸化膜32を形成し、n型不純物をイ
オン注入してn+ 型不純物領域33を形成する。次に、
一次ポリシリコン膜35を蒸着させ、パターニングして
フィールド酸化膜32上にポリシリコン膜35を残す。
基板31の全面に絶縁膜34を塗布し、パターニングし
てポリシリコン膜35及びn+ 型不純物領域33にコン
タクトホール36、37を形成する。この2つのコンタ
クトホール36、37は互いに異なる深さを有する。
【0011】図10に示すように、基板全面にわたっ
て、スパッタリングによりTiN/Ti膜38を70n
mと60nmの深さで蒸着し、窒素雰囲気において60
0℃の温度で熱処理する。このTiN/Ti膜38は接
着層及びシリサイドストッパの役割をする。図11に示
すように、前記コンタクトホール36、37が全部充填
されるように低圧CVD法(LPCVD)によりドーピ
ングされないポリシリコン膜39を1μm程度の厚さに
形成させる。次に、TiN/Ti膜38が露出される時
までポリシリコン膜39をエッチングバックしてコンタ
クトホール36、37内にのみポリシリコン膜が残るよ
うにする(図12)。これによってコンタクトホール3
6、37にポリプラグ40、41が形成される。プラグ
形成工程の際、TiN/Ti膜38は除去されず残って
いる。
【0012】図13に示すように、ニッケル膜42をス
パッタリング法により500nmの厚さに蒸着し、Ar
雰囲気において600℃の温度で熱処理してコンタクト
ホール36、37内のポリプラグ40、41を完全にニ
ッケルシリサイド(Ni3 Si)43、44とする(図
14)。次に、図15に示すように、反応しないニッケ
ル膜42を70%のNHO3 溶液で選択的に除去してコ
ンタクトホール36、37内にシリサイドプラグ4
3’、44’を形成する。最後に図16に示すように、
金属配線膜(Al−Si−CuD)45を基板全面に形
成する。
【0013】前述したように、TiN/Ti膜38がシ
リサイドストッパとして作用するので、深さの異なる2
つのコンタクトホール36、37に同時にシリサイドプ
ラグを形成することができる。シリサイドプラグの形成
工程の際要求される金属の物性は以下の通りである。ソ
ース/ドレーン領域または1層配線が完了された後プラ
グ形成工程が行われるので金属シリサイド形成温度が低
く、シリサイド形成時に金属原子が安定し、かつシリサ
イド比抵抗が低いことが要求される。
【0014】 (表1)主要金属のシリサイド形成温度、溶融点、シリサイド形成時の移動原子 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− シリサイド 形成温度 溶融点(℃) 移動原子 Ptシリサイド Pt2Si 200−500 1100 Pt *PtSi 300 1230 Pt −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− シリサイド 形成温度 溶融点(℃) 移動原子 Niシリサイド Ni2Si 200−350 1318 Ni NiSi 350−750 992 Ni NiSi2 ≦750 1100 Ni5Si2 400 1282 *Ni3Si 450 1165 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− シリサイド 形成温度 溶融点(℃) 移動原子 Coシリサイド Co2Si 350−500 1332 Co CoSi 375−500 1460 Si CoSi2 550 1362 Co −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− シリサイド 形成温度 溶融点(℃) 移動原子 Tiシリサイド TiSi 500 1920 Si TiSi2 600 1540 S
【0015】1)シリサイド形成温度 シリサイドプラグはソース/ドレーン接合のみならず、
多層配線構造のコンタクトホールにも使用されるので最
終の金属配線層がAl−Si膜の工程温度で共融温度が
557℃であることを考慮するとシリサイドの形成温度
が低ければ低いほどよい。(表1)は主なシリサイドの
形成温度を示したものである。表1に示すように、Ni
3Siは形成温度が450℃であり、PtSiは300
℃である。したがってNi3Siプラグの形成工程は、
形成温度がPtSiプラグの形成工程より100℃以上
高い。低温工程である方が素子の安定性を確保すること
ができるので、形成温度が550℃,600℃であるC
oSi2,TiSi2などは金属配線層であるAl−Cu
膜の形成温度570℃よりやや低いか、または高いので
排除される
【0016】図17,18及び図19,20においては
シリサイド形成時移動する原子の違いによるプラグの
形態を示すものである。図19および20に示すよう
シリコン原子移動する場合には、ポリプラグ53
から金属層54へシリコン原子Si が移動するので、シ
リサイドプラグがコンタクトホールにのみ形成されるの
でなく、コンタクトホールの周囲にも形成され以後の
上層配線層の形成の時絶縁膜形成された時に短絡など
を起こすおそれがあるから素子の特性が低下る。
【0017】しかし、図17及び図18に示すように、
金属原子が移動する合、金属層44から、ポリプラグ
43へ金属原子が移動するから、コンタクトホールにの
みシリサイドプラグが形成される。したがって金属原子
が移動するの方がシリサイドプラグの形成により適
切である。
【0018】2)シリサイドの電気の性質 シリサイドプラグ材料の比抵抗が低ければ低いほど、接
合の面抵抗が減少して寄生抵抗が減少される。(表2)
は主なシリサイドの比抵抗を比較したもので、Ni3
i はPtSiに比べて2倍である。PtSiに比べて
Ni3Si プラグ使用の時電気的な特性は低下する。
【0019】 (表2)主要シリサイドの比抵抗比較 ───────────────────────────── シリサイド 比抵抗(10-6Ω・cm) Pt シリサイド Pt2Si *PtSi 28−40 ───────────────────────────── シリサイド 比抵抗(10-6Ω・cm) Ni シリサイド Ni2Si 20−25 NiSi 14−50 NiSi2 34−60 Ni5Si2 149.5 *Ni3Si 82 ───────────────────────────── シリサイド 比抵抗(10-6Ω・cm) Co シリサイド Co2Si 60−130 CoSi 90−170 CoSi2 18−25 ──────────────────────────── シリサイド 比抵抗(10-6Ω・cm) Ti シリサイド TiSi 63±6 TiSi2 10−25 ───────────────────────────── シリサイド 比抵抗(10-6Ω・cm) B−doped ploy−Si >1000 CVD−W 〜10
【0020】3)金属酸化物の形成エネルギ 金属酸化物の形成エネルギはシリサイド形成のための熱
処理工程の際、工程の安定性を示す重要な変数である。
【0021】 (表3)主要シリサイドとその金属酸化物の形成熱(ΔH°F)(Kcal/g・atom ) ────────────────────────────────── ─ 金属元素 シリサイド シリサイドΔH 酸化物 酸化物Δ H ─────────────────────────────────── Pt Pt2Si -6.9〜 PtO -8.5 PtSi -7.9〜 Pt34 -5.6 PtO2 -10.7 Ni Ni2Si -10.5〜11.8 NiO -29.2 NiSi -10.2 Ni23 -23.4 NiSi2 -6.9 Ni5Si2 -10.3 Ni2Si -8.9 Co Co2Si -9.2 CoO -28.6 CoSi -12.0 Co34 -30.0 CoSi2 -8.2 Ti TiSi -15.5 TiO -67.5 TiSi2 -10.7 Ti35 -75.0 TiO2 -73.4 -73.0
【0022】(表3)はシリサイドとその金属酸化物の
形成エネルギを示すものである。例えばチタニウムの場
合、チタニウム酸化物の形成エネルギ(表3の“−”表
示から発熱反応であることが示されている)の絶対値
、Pt、NiまたはCoのような他の金属と比較する
時もっとも大きい。これはシリサイド形成のための熱処
理雰囲気の気体中にある酸素等のような不純物がチタ
ニウムとは反応するが、酸化物の形成エネルギの小さい
Ni、Pt等のような金属とは殆ど反応しないので、
i、Pt等のような金属は、熱処理時の雰囲気の気体中
の酸素等のような不純物によっては何の影響も受けない
ことを意味する。特にPtの場合は熱処理時の雰囲気
において、Niに比べて酸素と敏感に反応しないので、
工程性及び生産性が優れる。
【0023】
【発明が解決しようとする課題】前述したように、ブラ
ンケットタングステンプラグ技術は、空隙が発生し、接
着力が低いので接着層が必要であるという問題点があ
り、エッチングバックして前記コンタクトホール13に
タングステンプラグを形成する。選択的なタングステン
プラグ技術は、異なる深さを有する2個のコンタクトホ
ールを詰める選択的な成長条件を同時に満足させなけれ
ばならないので、特別な処理を必要とし、よって工程上
多い制約がある。本発明は縦横比の大きい超高集積素子
に適当なPtSiプラグの形成方法を提供することにそ
の目的がある。
【0024】
【課題を解決するための手段】上記目的は、本発明によ
れば、シリコン基板上に絶縁層を蒸着し、パターニング
してコンタクトホールを形成するステップと、前記コン
タクトホールに完全に詰められるようにブランケットシ
リコン膜を基板全面にわたって肉厚に蒸着するステップ
と、前記絶縁膜が露出されるまでブランケットシリコン
膜をエッチングバックしてシリコンプラグを形成するス
テップと、基板全面にわたって薄膜の白金膜を蒸着する
ステップと、250〜350℃の温度範囲の熱処理工程
により白金シリサイドを形成するステップと、未反応の
白金膜を除去してコンタクトホールにシリサイドプラグ
を形成するステップと、を含むシリサイドプラグを形成
する方法が提供される。
【0025】
【実施例】以下、本発明を図面に基づいて詳述する。図
21に示すように、シリコン基板61に酸化膜のような
絶縁屋62を蒸着し、パターンニングしてコンタクトホ
ール63を形成する。コンタクトホール63は、シリサ
イドの形成された薄い接合のソース/ドレーン領域を有
するシリコン基板のソース/ドレーン領域上に形成され
ることもあり、ポリサイドの形成されたタングステンシ
リサイド(WSi)などのような耐熱シリサイドなど
に形成されることもある。また、MoSi/Al−S
i−Cu/MoSiのような多層配線金属において、
MoSi上に形成された耐熱処理を施された(ref
ractorycapped)Al配線上に形成される
こともある
【0026】図22に示すように、低圧蒸着法(LPC
VD)により600℃以上においてブランケット(全面
を覆う)ポリシリコン膜64をコンタクトホール63
全体に詰まるように、肉厚に基板全体にわたって形成す
る。この時ポリシリコン膜64の代わりに非晶質シリコ
ン膜を500℃の温度で蒸着することもある。図23に
示すように、ブランケットポリシリコン膜64を前記絶
縁膜62が露出される時までエッチングバックしてシリ
コンプラグ65を形成する。
【0027】図24に示すように、スパッタリングによ
り基板全面にわたって薄膜の白金膜66を蒸着する。図
25に示すように、250〜350℃の温度で30分間
熱処理してシリコンプラグ65を白金シリサイド67に
変える。この時雰囲気体は窒素ガス、アルゴンガスまた
はフォーミングガス(forming gas;N2
2) である。図26に示すように、王水を利用して未
反応の白金膜66を除去すれば、コンタクトホール63
内にシリサイドプラグ67’が形成される。
【0028】以上説明したように、本発明のシリサイド
プラグ形成方法によれば、次の効果がある。 1.シリサイドプラグ形成行程はソース/ドレーン接合
または多層配線の下層配線が完了された後施すので低温
である必要があるが、従来のニッケルシリサイド形成温
度が600℃であるのに比べて、本発明の白金シリサイ
ドの場合には300℃であるので、従来よりも300℃
以上温度を下げることができる。したがって、多層配線
の場合には従来のシリサイド行程は適用できないが、本
発明では適用可能となり、従来より低温行程なので素子
の安定性が向上する。 2.従来のニッケルシリサイド(Ni3Si)の溶融点
(1165℃)に比べて本発明の白金シリサイド(Pt
Si)の溶融点(1230℃)の方が高いのでEM(エ
レクトロマイグレーション)特性がよい。 3.シリサイドの比抵抗を比較してみると、Ni3Siは
82μΩcmであり、PtSiは28〜40μΩcmであっ
た。すなわち、PtSiの方がNi3Siよりも2分の1以
下であるので、Ni3Siプラグに比べてPtSiプラグの
寄生抵抗が減少することとなって電気的な特性が改善さ
れる。 4.金属酸化物の形成エネルギを比較してみると、白金
の酸化物形成エネルギがニッケルより大分小さいので、
シリサイド形成のための熱処理の際、ニッケルシリサイ
ドより行程の安定性を図ることができる。すなわち熱処
理時の酸素原子等の汚染物はPt/PtSi界面を形成す
る層として作用するから、行程の面から有利に作用する
利点がある。 5.白金とシリコンとの組成比はPt:Si=1:1であ
るので、Ni:Si=3:1の組成比を有するNiに比べ
てシリサイド形成行程の際、白金の消耗量はニッケルに
比べて小さい。したがって高コストのPtの消耗が少な
いという経済的利点がある。
【図面の簡単な説明】
【図1】従来ブラケットCVDタングステン膜を用いた
タングステンプラグの形成工程図である。
【図2】従来ブラケットCVDタングステン膜を用いた
タングステンプラグの形成工程図である。
【図3】従来ブラケットCVDタングステン膜を用いた
タングステンプラグの形成工程図である。
【図4】従来ブラケットCVDタングステン膜を用いた
タングステンプラグの形成工程図である。
【図5】従来選択的なエピタキシャル層を用いたシリサ
イドプラグの形成工程図である。
【図6】従来選択的なエピタキシャル層を用いたシリサ
イドプラグの形成工程図である。
【図7】従来選択的なエピタキシャル層を用いたシリサ
イドプラグの形成工程図である。
【図8】従来選択的なエピタキシャル層を用いたシリサ
イドプラグの形成工程図である。
【図9】従来ポリシリコンプラグを用いたシリサイドプ
ラグの形成工程図である。
【図10】従来ポリシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図11】従来ポリシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図12】従来ポリシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図13】従来ポリシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図14】従来ポリシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図15】従来ポリシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図16】従来ポリシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図17】シリサイドプラグの形成の際、移動する原子
によるプラグの形態変化(金属原子移動)を示した図で
ある。
【図18】シリサイドプラグの形成の際、移動する原子
によるプラグの形態変化(金属原子移動)を示した図で
ある。
【図19】シリサイドプラグの形成の際、移動する原子
によるプラグの形態変化(シリコン原子移動)を示した
図である。
【図20】シリサイドプラグの形成の際、移動する原子
によるプラグの形態変化(シリコン原子移動)を示した
図である。
【図21】本発明のシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図22】本発明のシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図23】本発明のシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図24】本発明のシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図25】本発明のシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【図26】本発明のシリコンプラグを用いたシリサイド
プラグの形成工程図である。
【符号の説明】
61 シリコン基板 62 絶縁膜 63 コンタクトホール 64 シリコン膜 65 シリコンプラグ 66 白金(Platinum:Pt)膜 67 白金シリサイド 67’ シリサイドプラグ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−270333(JP,A) 特開 昭58−3250(JP,A) 特開 昭62−48017(JP,A) 特開 平3−173127(JP,A) 特開 昭52−156584(JP,A) 特開 昭56−98874(JP,A) 特開 昭57−192047(JP,A) 特開 平3−129725(JP,A)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板(61)上に絶縁層(6
    2)を蒸着し、パターニングしてコンタクトホール(6
    3)を形成するステップと、 前記コンタクトホール(63)に完全に詰められるよう
    にブランケットシリコン膜(64)を基板全面にわたっ
    て肉厚に蒸着するステップと、 前記絶縁膜が露出されるまでブランケットシリコン膜
    (64)をエッチングバックしてシリコンプラグ(6
    5)を形成するステップと、 基板全面にわたって薄膜の白金膜(66)を蒸着するス
    テップと、 250〜350℃の温度範囲の熱処理工程により前記コ
    ンタクトホール(63)内に白金シリサイド(67)を形
    成するステップと、 未反応の白金膜(66)を除去るステップと、 を含むシリサイドプラグの形成方法。
  2. 【請求項2】 シリコン基板(61)は、ソース/ドレ
    ーン領域の形成された基板である請求項1記載のシリサ
    イドプラグの形成方法。
  3. 【請求項3】 絶縁膜として、酸化膜が使用される請求
    項1記載のシリサイドプラグの形成方法。
  4. 【請求項4】 ブランケットシリコン膜(64)とし
    て、ポリシリコン膜を使用する請求項記載のシリサイ
    ドプラグの形成方法。
  5. 【請求項5】 ポリシリコン膜を低圧蒸着法により60
    0℃以上において蒸着する請求項4記載のシリサイドプ
    ラグの形成方法。
  6. 【請求項6】 ブランケットシリコン膜(64)とし
    て、非晶質シリコン膜を使用する請求項1記載のシリサ
    イドプラグの形成方法。
  7. 【請求項7】 非晶質シリコン膜を低圧蒸着法により約
    500℃の温度において蒸着する請求項6記載のシリサ
    イドプラグの形成方法。
JP6021886A 1994-01-24 1994-01-24 シリサイドプラグ形成方法 Expired - Fee Related JP2955814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6021886A JP2955814B2 (ja) 1994-01-24 1994-01-24 シリサイドプラグ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6021886A JP2955814B2 (ja) 1994-01-24 1994-01-24 シリサイドプラグ形成方法

Publications (2)

Publication Number Publication Date
JPH07221096A JPH07221096A (ja) 1995-08-18
JP2955814B2 true JP2955814B2 (ja) 1999-10-04

Family

ID=12067597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6021886A Expired - Fee Related JP2955814B2 (ja) 1994-01-24 1994-01-24 シリサイドプラグ形成方法

Country Status (1)

Country Link
JP (1) JP2955814B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001860A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
US7056794B2 (en) * 2004-01-09 2006-06-06 International Business Machines Corporation FET gate structure with metal gate electrode and silicide contact

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156584A (en) * 1976-06-22 1977-12-27 Nec Corp Multilayer wiring type semiconductor device
JPS5698874A (en) * 1980-01-07 1981-08-08 Nec Corp Preparation of semiconductor device
JPS57192047A (en) * 1981-05-20 1982-11-26 Mitsubishi Electric Corp Wiring layer in semiconductor device and manufacture thereof
JPS583250A (ja) * 1981-06-30 1983-01-10 Toshiba Corp 半導体装置の製造方法
JPS6248017A (ja) * 1985-08-28 1987-03-02 Nec Corp 半導体装置の製造方法
JPH01270333A (ja) * 1988-04-22 1989-10-27 Fujitsu Ltd 半導体装置の製造方法
US5059554A (en) * 1989-06-23 1991-10-22 Sgs-Thomson Microelectronics, Inc. Method for forming polycrystalline silicon contacts
JP2821631B2 (ja) * 1989-11-30 1998-11-05 ソニー株式会社 シリサイド膜の形成方法

Also Published As

Publication number Publication date
JPH07221096A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
US6057232A (en) Wiring structure for semiconductor device and fabrication method therefor
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
JP2586345B2 (ja) コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
JP2008513977A (ja) 半導体デバイス中の金属シリサイドの一方向拡散
JPS62503138A (ja) 集積回路のコンタクト及び内部接続線の形成方法
US5645887A (en) Method for forming platinum silicide plugs
JPS61142739A (ja) 半導体装置の製造方法
JPH1187711A (ja) トランジスタ製造方法
JPH05347271A (ja) 酸化物によりキャップされたケイ化チタン形成方法
JP2955814B2 (ja) シリサイドプラグ形成方法
JPH10209156A (ja) 半導体装置及びその形成方法
JPH0845878A (ja) 半導体装置の製造方法
JPS59207623A (ja) 半導体装置の製造方法
JPH06163457A (ja) 半導体装置およびその製造方法
JP2002217129A (ja) シリコンカーバイド半導体装置の製造方法
JPH0283978A (ja) 半導体装置
JPH0550129B2 (ja)
JPH05152245A (ja) 半導体素子の製造方法
JP2966418B2 (ja) 配線コンタクトの形成方法
JPH0756866B2 (ja) 半導体集積回路装置の製造方法
JP3034348B2 (ja) 半導体素子及び製造方法
JP3119505B2 (ja) 半導体装置
JPH02222139A (ja) 半導体装置
JP2725919B2 (ja) 半導体装置の製造方法
JP2705092B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees