JPH0770501B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0770501B2 JPH0770501B2 JP61261181A JP26118186A JPH0770501B2 JP H0770501 B2 JPH0770501 B2 JP H0770501B2 JP 61261181 A JP61261181 A JP 61261181A JP 26118186 A JP26118186 A JP 26118186A JP H0770501 B2 JPH0770501 B2 JP H0770501B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- tisi
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［概要］ 電極窓に還元性のある金属膜を被着し、熱処理して合金
化した後、電極配線を形成する。そうすれば、電極窓内
に自然に発生した酸化膜が除かれ、電極配線を形成した
場合に、そのコンタクト抵抗が減少する。
化した後、電極配線を形成する。そうすれば、電極窓内
に自然に発生した酸化膜が除かれ、電極配線を形成した
場合に、そのコンタクト抵抗が減少する。
［産業上の利用分野］ 本発明は半導体装置の製造方法に係り、特に、コンタク
ト電極を含む電極配線の形成方法に関する。
ト電極を含む電極配線の形成方法に関する。
ICなどの半導体装置の表面には多数の配線が形成されて
おり、その配線材料や形成方法について数多くの提案が
なされている。それは、配線がICの性能や信頼性に深い
関わりがあるためで、本発明はそのような電極配線のコ
ンタクト抵抗の低減に関している。
おり、その配線材料や形成方法について数多くの提案が
なされている。それは、配線がICの性能や信頼性に深い
関わりがあるためで、本発明はそのような電極配線のコ
ンタクト抵抗の低減に関している。
［従来の技術と発明が解決しようとする問題点］ 周知のように、従前よりICの配線にはアルミニウム膜が
用いられ、アルミニウムは導電性が良く、且つ、絶縁膜
との密着性が良いために、極めて優れた配線材料であ
る。
用いられ、アルミニウムは導電性が良く、且つ、絶縁膜
との密着性が良いために、極めて優れた配線材料であ
る。
しかし、アルミニウムは溶融点が低く（650℃程度）
て、高温で熱処理する工程前には、アルミニウム配線を
形成できない問題がある。そのため、熱処理工程前に形
成する電極配線にはドープド多結晶シリコン膜が使用さ
れてきた。また、最近では、ドープド多結晶シリコン膜
の代わり、それより一層導電性の良い高融点金属シリサ
イド膜も使用されている。
て、高温で熱処理する工程前には、アルミニウム配線を
形成できない問題がある。そのため、熱処理工程前に形
成する電極配線にはドープド多結晶シリコン膜が使用さ
れてきた。また、最近では、ドープド多結晶シリコン膜
の代わり、それより一層導電性の良い高融点金属シリサ
イド膜も使用されている。
さて、第２図は従来の問題点を説明するためのMOS半導
体素子の断面図を示しており、１はシリコン基板,2はソ
ース領域,3はドレイン領域,4はフィールド絶縁膜,5はゲ
ート絶縁膜,6はゲート電極,7は絶縁膜（サイドウオー
ル）,8は燐珪酸ガラス（PSG）膜（絶縁膜）,9はアルミ
ニウム膜からなる電極,10はアルミニウム膜からなるゲ
ート電極に接続する配線である。そのうち、電極９は延
在して配線となり、例えば、メモリではビット線やワー
ド線になる。且つ、ゲート電極６はドープド多結晶シリ
コン膜61とチタンシリサイド（TiSi2）膜62とを積層し
た構造で、これはドープド多結晶シリコン膜だけでは抵
抗が高くなるためにTiSi2膜を積層したものである。
体素子の断面図を示しており、１はシリコン基板,2はソ
ース領域,3はドレイン領域,4はフィールド絶縁膜,5はゲ
ート絶縁膜,6はゲート電極,7は絶縁膜（サイドウオー
ル）,8は燐珪酸ガラス（PSG）膜（絶縁膜）,9はアルミ
ニウム膜からなる電極,10はアルミニウム膜からなるゲ
ート電極に接続する配線である。そのうち、電極９は延
在して配線となり、例えば、メモリではビット線やワー
ド線になる。且つ、ゲート電極６はドープド多結晶シリ
コン膜61とチタンシリサイド（TiSi2）膜62とを積層し
た構造で、これはドープド多結晶シリコン膜だけでは抵
抗が高くなるためにTiSi2膜を積層したものである。
通常、これらの電極配線材料は、多結晶シリコン膜が最
も高い電気抵抗を示し、高融点シリサイドはそれより１
桁低い抵抗率をもつており、更にそれより１桁低い抵抗
率をもつているのがアルミニウム膜である。
も高い電気抵抗を示し、高融点シリサイドはそれより１
桁低い抵抗率をもつており、更にそれより１桁低い抵抗
率をもつているのがアルミニウム膜である。
上記の第２図にようなMOS半導体素子を設けたICは、RAM
やROMなどのメモリ回路やその他の電子回路に広く用い
られている。第２図に示すMOS半導体素子の形成方法
は、まず、フィールド絶縁膜４を形成して素子領域を画
定した後、ゲート絶縁膜5,ゲート電極6,サイドウオール
７を順次に形成し、次に、イオン注入してソースおよび
ドレイン領域2,3を作成する。さらに、その上面にPSG膜
８を被覆し、次いで、PSG膜８に電極窓を開口し、アル
ミニウム膜からなる電極配線9,10をパターンニングす
る。
やROMなどのメモリ回路やその他の電子回路に広く用い
られている。第２図に示すMOS半導体素子の形成方法
は、まず、フィールド絶縁膜４を形成して素子領域を画
定した後、ゲート絶縁膜5,ゲート電極6,サイドウオール
７を順次に形成し、次に、イオン注入してソースおよび
ドレイン領域2,3を作成する。さらに、その上面にPSG膜
８を被覆し、次いで、PSG膜８に電極窓を開口し、アル
ミニウム膜からなる電極配線9,10をパターンニングす
る。
ところで、このような電極配線の形成方法において、PS
G膜に電極窓を開口した後、そのままアルミニウム膜の
電極配線を形成すると、電極窓におけるアルミニウム接
触部（コンタクト部）に接触抵抗が生じる。それは、電
極窓に薄い酸化膜（膜厚40Å前後の自然酸化膜（Native
Oxide））が自然に発生しているためである。従つて、
従来より、この自然酸化膜を除去するため、アルミニウ
ム膜の被着前に、軽く弗酸でエッチングする前処理を行
なつている。
G膜に電極窓を開口した後、そのままアルミニウム膜の
電極配線を形成すると、電極窓におけるアルミニウム接
触部（コンタクト部）に接触抵抗が生じる。それは、電
極窓に薄い酸化膜（膜厚40Å前後の自然酸化膜（Native
Oxide））が自然に発生しているためである。従つて、
従来より、この自然酸化膜を除去するため、アルミニウ
ム膜の被着前に、軽く弗酸でエッチングする前処理を行
なつている。
しかし、TiSi2膜61を有するゲート電極上面のPSG膜を開
口し、TiSi2膜を露出させて、その面に上記の弗酸によ
る前処理をおこなうと、弗酸によつてTiSi2膜が腐食さ
れ、その形状が崩れて、且つ、コンタクトも不安定にな
ると云う問題がある。
口し、TiSi2膜を露出させて、その面に上記の弗酸によ
る前処理をおこなうと、弗酸によつてTiSi2膜が腐食さ
れ、その形状が崩れて、且つ、コンタクトも不安定にな
ると云う問題がある。
本発明は、このような問題点を除去する電極配線の形成
方法を提案するものである。
方法を提案するものである。
［問題点を解決するための手段］ 上記問題点を解決する本発明の半導体装置の製造方法
は、半導体基板にTiSi2膜を形成する工程と、次いで、
該TiSi2膜上に還元性のある金属膜を被着する工程と、
次いで、熱処理を行ない、前記TiSi2膜表面の自然酸化
膜を還元するとともに、前記金属膜を合金化する工程
と、次いで、前記合金化した膜表面に、導電膜を被着し
て電極配線を形成する工程が含まれてなることを特徴と
する。また、上記還元性のある金属膜がチタン膜、また
はジルコニウム膜であることを特徴とするものである。
は、半導体基板にTiSi2膜を形成する工程と、次いで、
該TiSi2膜上に還元性のある金属膜を被着する工程と、
次いで、熱処理を行ない、前記TiSi2膜表面の自然酸化
膜を還元するとともに、前記金属膜を合金化する工程
と、次いで、前記合金化した膜表面に、導電膜を被着し
て電極配線を形成する工程が含まれてなることを特徴と
する。また、上記還元性のある金属膜がチタン膜、また
はジルコニウム膜であることを特徴とするものである。
［作用］ 即ち、本発明は、電極窓に還元性のある金属膜（チタン
（Ti），ジルコニウム（Zr））を被着し、熱処理して合
金化した後、電極配線を形成する。そうすれば、電極窓
内の自然酸化膜が還元されて導電性合金膜が形成され、
その上に電極配線を形成した時、コンタクト抵抗が減少
する。
（Ti），ジルコニウム（Zr））を被着し、熱処理して合
金化した後、電極配線を形成する。そうすれば、電極窓
内の自然酸化膜が還元されて導電性合金膜が形成され、
その上に電極配線を形成した時、コンタクト抵抗が減少
する。
［実施例］ 以下、図面を参照して実施例によつて詳細に説明する。
第１図（ａ）〜（ｄ）は本発明にかかる形成方法の工程
順断面図を示しており、まず、同図（ａ）は従来と同様
に、シリコン基板１上にフィールド絶縁膜4,ゲート絶縁
膜5,ゲート電極6,サイドウオール７およびソースおよび
ドレイン領域2,3を形成した後、その上にPSG膜８を被覆
して、これをフォトプロセスによつてパターンニング
し、電極窓19,20を開口させた図である。この形成法は
極めて良く知られた公知の方法である。
順断面図を示しており、まず、同図（ａ）は従来と同様
に、シリコン基板１上にフィールド絶縁膜4,ゲート絶縁
膜5,ゲート電極6,サイドウオール７およびソースおよび
ドレイン領域2,3を形成した後、その上にPSG膜８を被覆
して、これをフォトプロセスによつてパターンニング
し、電極窓19,20を開口させた図である。この形成法は
極めて良く知られた公知の方法である。
次いで、第１図（ｂ）に示すように、その上面にスパッ
タ法でTi膜21を膜厚100〜300Å程度に被着し、更に、不
活性ガス（例えば、アルゴンガス）中の約800℃で熱処
理する。そうすると、電極窓19,20に接したTi膜が酸化
膜を還元して、更に、合金になつて、TiSi2膜22が生成
される。尚、この熱処理には簡便なアニール、例えば、
ランプアニールが適当である。
タ法でTi膜21を膜厚100〜300Å程度に被着し、更に、不
活性ガス（例えば、アルゴンガス）中の約800℃で熱処
理する。そうすると、電極窓19,20に接したTi膜が酸化
膜を還元して、更に、合金になつて、TiSi2膜22が生成
される。尚、この熱処理には簡便なアニール、例えば、
ランプアニールが適当である。
次いで、第１図（ｃ）に示すように、Ti膜21のみを選択
的にエッチング除去する。それには、アンモニアと過酸
化水素とを混合した水溶液によつてウエットエッチング
すれば、Ti膜21を除去してTiSi2膜22を残存させる選択
エッチングがおこなわれる。しかる後、第１図（ｄ）に
示すように、アルミニウム膜を被着し、パターンニング
してアルミニウム膜からなるドレイン電極９およびゲー
ト電極に接続する配線10を形成する。
的にエッチング除去する。それには、アンモニアと過酸
化水素とを混合した水溶液によつてウエットエッチング
すれば、Ti膜21を除去してTiSi2膜22を残存させる選択
エッチングがおこなわれる。しかる後、第１図（ｄ）に
示すように、アルミニウム膜を被着し、パターンニング
してアルミニウム膜からなるドレイン電極９およびゲー
ト電極に接続する配線10を形成する。
このような形成方法によれば、自然に発生した酸化膜に
よるコンタクト抵抗が解消される。且つ、上記は還元性
のある金属膜としてTi膜を用いた例であるが、Zr膜を用
いても同様に自然酸化膜が還元されて、合金化される。
よるコンタクト抵抗が解消される。且つ、上記は還元性
のある金属膜としてTi膜を用いた例であるが、Zr膜を用
いても同様に自然酸化膜が還元されて、合金化される。
なお、アルミニウム膜からなる電極配線の代わりに、ド
ープド多結晶シリコン膜の電極配線を形成する場合、あ
るいは、その他の電極配線材料の場合にも、本発明を適
用できることは云うまでもない。
ープド多結晶シリコン膜の電極配線を形成する場合、あ
るいは、その他の電極配線材料の場合にも、本発明を適
用できることは云うまでもない。
［発明の効果］ 以上の実施例の説明から明らかなように、本発明によれ
ば、弗酸でエッチングされやすい材料からの電極配線の
導出に適用して、そのコンタクト抵抗の抑制に効果のあ
るものである。
ば、弗酸でエッチングされやすい材料からの電極配線の
導出に適用して、そのコンタクト抵抗の抑制に効果のあ
るものである。
第１図（ａ）〜（ｄ）は本発明にかかる形成方法の工程
順断面図、 第２図は従来の問題点を説明するMOS半導体素子の断面
図である。 図において、 １はシリコン基板、２はソース領域、 ３はドレイン領域、４はフィールド絶縁膜、 ５はゲート絶縁膜、６はゲート電極、 61はTiSi2膜、62は多結晶シリコン膜、 ７は絶縁膜（サイドウオール）、 ８はPSG膜、 9,10はアルミニウム膜、 19,20は電極窓、21はTi膜、 22は合金化したTiSi2膜 を示している。
順断面図、 第２図は従来の問題点を説明するMOS半導体素子の断面
図である。 図において、 １はシリコン基板、２はソース領域、 ３はドレイン領域、４はフィールド絶縁膜、 ５はゲート絶縁膜、６はゲート電極、 61はTiSi2膜、62は多結晶シリコン膜、 ７は絶縁膜（サイドウオール）、 ８はPSG膜、 9,10はアルミニウム膜、 19,20は電極窓、21はTi膜、 22は合金化したTiSi2膜 を示している。
Claims (2)
- 【請求項１】半導体基板にTiSi2膜を形成する工程と、
次いで、該TiSi2膜上に還元性のある金属膜を被着する
工程と、次いで、熱処理を行ない、前記TiSi2膜表面の
自然酸化膜を還元するとともに、前記金属膜を合金化す
る工程と、次いで、前記合金化した膜表面に、導電膜を
被着して電極配線を形成する工程が含まれてなることを
特徴とする半導体装置の製造方法。 - 【請求項２】上記還元性のある金属膜がチタン膜、また
はジルコニウム膜であることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61261181A JPH0770501B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61261181A JPH0770501B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63114211A JPS63114211A (ja) | 1988-05-19 |
| JPH0770501B2 true JPH0770501B2 (ja) | 1995-07-31 |
Family
ID=17358253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61261181A Expired - Fee Related JPH0770501B2 (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770501B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059554A (en) * | 1989-06-23 | 1991-10-22 | Sgs-Thomson Microelectronics, Inc. | Method for forming polycrystalline silicon contacts |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6182479A (ja) * | 1984-09-28 | 1986-04-26 | Sharp Corp | 半導体装置の製造方法 |
| JPS61135156A (ja) * | 1984-12-06 | 1986-06-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1986
- 1986-10-31 JP JP61261181A patent/JPH0770501B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63114211A (ja) | 1988-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760475A (en) | Refractory metal-titanium nitride conductive structures | |
| US4714951A (en) | Integrated circuit device which includes a continous layer which consists of conducting portions which are of a silicide of a refractory metal and insulating portions which are of an oxide of the metal | |
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| US4801559A (en) | Process for forming planar wiring using polysilicon to fill gaps | |
| US5639678A (en) | Method of making semiconductor device with metal silicide nitride layer and metal silicide | |
| JPH11121399A (ja) | 半導体装置の製造方法 | |
| US5888903A (en) | Self-aligned silicide process | |
| US5326724A (en) | Oxide-capped titanium silicide formation | |
| US6274470B1 (en) | Method for fabricating a semiconductor device having a metallic silicide layer | |
| JPH07193024A (ja) | 半導体装置およびその製造方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JP3028519B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0770501B2 (ja) | 半導体装置の製造方法 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| JP2966418B2 (ja) | 配線コンタクトの形成方法 | |
| JPH10189722A (ja) | 半導体装置の製造方法 | |
| JP3767583B2 (ja) | 半導体装置の製造方法 | |
| JP3419564B2 (ja) | Ｄｒａｍの製造方法及び半導体装置の製造方法 | |
| JP3505191B2 (ja) | 半導体装置の製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPH0441510B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |