JPH11121399A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11121399A JPH11121399A JP9277604A JP27760497A JPH11121399A JP H11121399 A JPH11121399 A JP H11121399A JP 9277604 A JP9277604 A JP 9277604A JP 27760497 A JP27760497 A JP 27760497A JP H11121399 A JPH11121399 A JP H11121399A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- metal film
- forming
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 97
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 97
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 39
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 33
- 238000002844 melting Methods 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 230000008018 melting Effects 0.000 claims abstract description 29
- 239000012298 atmosphere Substances 0.000 claims abstract description 23
- 239000003870 refractory metal Substances 0.000 claims description 72
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 53
- 229910052719 titanium Inorganic materials 0.000 claims description 53
- 239000010936 titanium Substances 0.000 claims description 53
- 238000004544 sputter deposition Methods 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 8
- 238000005546 reactive sputtering Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims 2
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 155
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 61
- 238000006243 chemical reaction Methods 0.000 description 34
- 238000005530 etching Methods 0.000 description 22
- 229910021341 titanium silicide Inorganic materials 0.000 description 22
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 239000012300 argon atmosphere Substances 0.000 description 8
- 238000005755 formation reaction Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 239000012299 nitrogen atmosphere Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 4
- 208000012868 Overgrowth Diseases 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 235000011114 ammonium hydroxide Nutrition 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000006722 reduction reaction Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004520 agglutination Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高融点金属シリサイド化を容易にした半導体
装置の製造方法の提供。 【解決手段】 シリコン領域１０１及び１０４上に高融
点金属からなる第１の高融点金属膜１０７を形成する工
程と、シリコン領域１０１及び１０４と第１の高融点金
属膜１０７との界面に高融点金属シリサイド層１０９を
形成する高融点金属シリサイド形成工程とを含み、この
高融点金属シリサイド形成工程は、第１の高融点金属膜
１０７上に、窒素を含有させた前記高融点金属からな
り、３×１０9 ｄｙｎｅ／ｃｍ2 以下の低い膜応力を有
する第２の高融点金属膜１０８を形成する工程と、第１
及び第２の高融点金属膜１０７及び１０８に、窒素原子
を含まない雰囲気で熱処理を施し、シリコン領域１０１
及び１０４と第１の高融点金属膜１０７との界面に高融
点金属シリサイド層１０９を形成する熱処理工程とを含
むことを特徴とする。
装置の製造方法の提供。 【解決手段】 シリコン領域１０１及び１０４上に高融
点金属からなる第１の高融点金属膜１０７を形成する工
程と、シリコン領域１０１及び１０４と第１の高融点金
属膜１０７との界面に高融点金属シリサイド層１０９を
形成する高融点金属シリサイド形成工程とを含み、この
高融点金属シリサイド形成工程は、第１の高融点金属膜
１０７上に、窒素を含有させた前記高融点金属からな
り、３×１０9 ｄｙｎｅ／ｃｍ2 以下の低い膜応力を有
する第２の高融点金属膜１０８を形成する工程と、第１
及び第２の高融点金属膜１０７及び１０８に、窒素原子
を含まない雰囲気で熱処理を施し、シリコン領域１０１
及び１０４と第１の高融点金属膜１０７との界面に高融
点金属シリサイド層１０９を形成する熱処理工程とを含
むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板の拡散層やポリシリコン電極
等の表面に自己整合的に高融点金属のシリサイド膜を形
成する方法に関する。
法に関し、特に半導体基板の拡散層やポリシリコン電極
等の表面に自己整合的に高融点金属のシリサイド膜を形
成する方法に関する。
【０００２】
【従来の技術】半導体素子の微細化や高密度化に伴い、
現在では０．１５〜０．２５ミクロンの寸法基準で設計
されたメモリデバイスやロジックデバイス等の高集積化
された半導体装置が提供されている。このような半導体
装置の高集積化に伴い、ゲート電極長や拡散層幅の縮小
が要求されるようになる。ところが、これらゲート電極
長や拡散層幅の縮小は、必然的にこれらの電気抵抗の増
加をまねき、回路の遅延に大きな影響をおよぼすことに
なる。そこで、微細化された素子においては、ポリシリ
コンで形成されたゲート電極や、単結晶シリコン基板の
拡散層の表面領域にシリサイド層を形成して低抵抗化を
図っている。
現在では０．１５〜０．２５ミクロンの寸法基準で設計
されたメモリデバイスやロジックデバイス等の高集積化
された半導体装置が提供されている。このような半導体
装置の高集積化に伴い、ゲート電極長や拡散層幅の縮小
が要求されるようになる。ところが、これらゲート電極
長や拡散層幅の縮小は、必然的にこれらの電気抵抗の増
加をまねき、回路の遅延に大きな影響をおよぼすことに
なる。そこで、微細化された素子においては、ポリシリ
コンで形成されたゲート電極や、単結晶シリコン基板の
拡散層の表面領域にシリサイド層を形成して低抵抗化を
図っている。
【０００３】このシリサイド層は、特に高融点金属膜を
用いたシリサイド層を自己整合により形成するシリサイ
ド化技術により形成される。図１０及び図１１はこのよ
うなシリサイド膜の製造方法の一例を工程順に示す断面
図である。
用いたシリサイド層を自己整合により形成するシリサイ
ド化技術により形成される。図１０及び図１１はこのよ
うなシリサイド膜の製造方法の一例を工程順に示す断面
図である。
【０００４】先ず、図１０（ａ）のように、シリコン基
板１０１の所定の領域にＬＯＣＯＳ(local oxidation o
f silicon)法により素子分離絶縁膜１０２が形成され
る。また、シリコン基板１０１の素子領域には耐圧を向
上目的の不純物がイオン注入され、その上で熱酸化法に
よりゲート絶縁膜１０３が形成される。次いで、ＣＶＤ
(chemical vapor deposition) 法により全面に膜厚１５
０ｎｍ程度のポリシリコン膜が形成され、リン等の不純
物がドープされて低抵抗化される。その後、フォトリソ
グラフィ技術によりパターン形成し、低抵抗ポリシリコ
ンからなるゲート電極１０４が形成される。しかる上
で、ＣＶＤ法により全面にシリコン酸化膜が堆積され、
かつ異方性エッチングによりこのシリコン酸化膜をエッ
チングすることで、ゲート電極（低抵抗ポリシリコン）
１０４の側面にスペーサ１０５が形成される。そして、
シリコン基板１０１に対して砒素やボロン等の不純物が
イオン注入され、８００ないし１０００℃の熱処理によ
りソース領域及びドレイン領域としての拡散層１０６が
形成される。
板１０１の所定の領域にＬＯＣＯＳ(local oxidation o
f silicon)法により素子分離絶縁膜１０２が形成され
る。また、シリコン基板１０１の素子領域には耐圧を向
上目的の不純物がイオン注入され、その上で熱酸化法に
よりゲート絶縁膜１０３が形成される。次いで、ＣＶＤ
(chemical vapor deposition) 法により全面に膜厚１５
０ｎｍ程度のポリシリコン膜が形成され、リン等の不純
物がドープされて低抵抗化される。その後、フォトリソ
グラフィ技術によりパターン形成し、低抵抗ポリシリコ
ンからなるゲート電極１０４が形成される。しかる上
で、ＣＶＤ法により全面にシリコン酸化膜が堆積され、
かつ異方性エッチングによりこのシリコン酸化膜をエッ
チングすることで、ゲート電極（低抵抗ポリシリコン）
１０４の側面にスペーサ１０５が形成される。そして、
シリコン基板１０１に対して砒素やボロン等の不純物が
イオン注入され、８００ないし１０００℃の熱処理によ
りソース領域及びドレイン領域としての拡散層１０６が
形成される。
【０００５】次いで、図１０（ｂ）のように、スパッタ
法により全面に５０ｎｍ程度の膜厚のチタン膜１０７が
形成される。
法により全面に５０ｎｍ程度の膜厚のチタン膜１０７が
形成される。
【０００６】そして、常圧の窒素雰囲気中でランプアニ
ール装置等を用いて６００から６５０℃の温度で３０秒
から６０秒間に、第１の熱処理が行われる。これによ
り、図１０（ｃ）のように、チタン膜１０７は窒素が拡
散されて窒化チタン膜１０８となりかつゲート電極（低
抵抗ポリシリコン）１０４や拡散層１０６等のシリコン
に接触されている領域でシリサイド化反応が行われ、そ
れら界面にＣ４９構造シリサイド層１０９がチタンシリ
サイド層として形成される。このチタンシリサイド層
は、６０μΩ・ｃｍ程度の電気抵抗率の高い結晶構造の
Ｃ４９構造チタンシリサイド層である。
ール装置等を用いて６００から６５０℃の温度で３０秒
から６０秒間に、第１の熱処理が行われる。これによ
り、図１０（ｃ）のように、チタン膜１０７は窒素が拡
散されて窒化チタン膜１０８となりかつゲート電極（低
抵抗ポリシリコン）１０４や拡散層１０６等のシリコン
に接触されている領域でシリサイド化反応が行われ、そ
れら界面にＣ４９構造シリサイド層１０９がチタンシリ
サイド層として形成される。このチタンシリサイド層
は、６０μΩ・ｃｍ程度の電気抵抗率の高い結晶構造の
Ｃ４９構造チタンシリサイド層である。
【０００７】しかる後、アンモニア水溶液と過酸化水素
水の混合した化学薬液でシリサイド化されていない窒化
チタン膜１０８をエッチング除去する。これにより、図
１１（ａ）のようにＣ４９構造シリサイド層１０９のみ
がシリコン基板１０１の表面に残される。
水の混合した化学薬液でシリサイド化されていない窒化
チタン膜１０８をエッチング除去する。これにより、図
１１（ａ）のようにＣ４９構造シリサイド層１０９のみ
がシリコン基板１０１の表面に残される。
【０００８】さらに、常圧の窒素雰囲気中で８５０℃程
度の第２の熱処理を６０秒程度行うと、図１１（ｂ）の
ように、前記したＣ４９構造シリサイド層１０９は、Ｃ
５４構造シリサイド層１１１に変えられる。Ｃ５４構造
シリサイド層１１１は２０μΩ・ｃｍ程度の電気抵抗率
の低い結晶構造のＣ５４構造のチタンシリサイド層であ
る。
度の第２の熱処理を６０秒程度行うと、図１１（ｂ）の
ように、前記したＣ４９構造シリサイド層１０９は、Ｃ
５４構造シリサイド層１１１に変えられる。Ｃ５４構造
シリサイド層１１１は２０μΩ・ｃｍ程度の電気抵抗率
の低い結晶構造のＣ５４構造のチタンシリサイド層であ
る。
【０００９】上述したＣ４９構造シリサイド層１０９の
形成を窒素雰囲気で行うのは次の理由による。チタンと
シリコンのシリサイド反応においては、拡散種はシリコ
ンである。ここで、シリコンは拡散によって素子分離絶
縁膜１０２等の酸化膜上にも拡散され、この酸化膜上に
まで拡散されたシリコンがチタンと反応すると、酸化膜
の上にもチタンシリサイド層が形成されてしまい、酸化
膜による絶縁が不良となり、いわゆるオーバーグロース
が発生される。これを防止するためには、窒素雰囲気で
の熱処理を行うことにより、チタンと窒素が反応して窒
化チタンを形成させる。この窒化チタンの反応温度はシ
リサイド反応温度よりも低いため、酸化膜上のチタンは
窒化チタンの成膜に消化され、シリコンと反応しなくな
り、前記したチタンシリサイド層が形成されない。これ
により、シリコン領域にのみ自己整合的にチタンシリサ
イド層を形成することが可能となる。このようなオーバ
ーグロースを防止したチタンシリサイド層の形成を助長
する製造方法としては、例えば、特願平０７−３０３９
２８号に記載の技術を利用することも可能である。
形成を窒素雰囲気で行うのは次の理由による。チタンと
シリコンのシリサイド反応においては、拡散種はシリコ
ンである。ここで、シリコンは拡散によって素子分離絶
縁膜１０２等の酸化膜上にも拡散され、この酸化膜上に
まで拡散されたシリコンがチタンと反応すると、酸化膜
の上にもチタンシリサイド層が形成されてしまい、酸化
膜による絶縁が不良となり、いわゆるオーバーグロース
が発生される。これを防止するためには、窒素雰囲気で
の熱処理を行うことにより、チタンと窒素が反応して窒
化チタンを形成させる。この窒化チタンの反応温度はシ
リサイド反応温度よりも低いため、酸化膜上のチタンは
窒化チタンの成膜に消化され、シリコンと反応しなくな
り、前記したチタンシリサイド層が形成されない。これ
により、シリコン領域にのみ自己整合的にチタンシリサ
イド層を形成することが可能となる。このようなオーバ
ーグロースを防止したチタンシリサイド層の形成を助長
する製造方法としては、例えば、特願平０７−３０３９
２８号に記載の技術を利用することも可能である。
【００１０】この製造方法を図１２及び図１３を参照し
て説明する。図１０（ａ）で説明した工程と同様に、図
１２（ａ）のように、シリコン基板１０１に素子分離絶
縁膜１０２、ゲート絶縁膜（ゲート酸化膜）１０３、ゲ
ート電極（低抵抗ポリシリコン）１０４、スペーサ１０
５を形成する。
て説明する。図１０（ａ）で説明した工程と同様に、図
１２（ａ）のように、シリコン基板１０１に素子分離絶
縁膜１０２、ゲート絶縁膜（ゲート酸化膜）１０３、ゲ
ート電極（低抵抗ポリシリコン）１０４、スペーサ１０
５を形成する。
【００１１】その後、図１２（ｂ）のように全面に２０
ｎｍ程度のチタン膜１０７と、窒化チタン膜１０８とを
形成する。
ｎｍ程度のチタン膜１０７と、窒化チタン膜１０８とを
形成する。
【００１２】しかる上で、アルゴン雰囲気での第１の熱
処理を行い、図１２（ｃ）に示すように、シリコンとチ
タン膜１０７との界面にＣ４９構造シリサイド層１０９
をチタンシリサイド層として形成する。この際、残りの
チタン膜１０７は窒素が拡散されて窒化チタン膜１０８
となる。
処理を行い、図１２（ｃ）に示すように、シリコンとチ
タン膜１０７との界面にＣ４９構造シリサイド層１０９
をチタンシリサイド層として形成する。この際、残りの
チタン膜１０７は窒素が拡散されて窒化チタン膜１０８
となる。
【００１３】しかる後、アンモニア水溶液と過酸化水素
水の混合した化学薬液で窒化チタン膜１０８をエッチン
グ除去する。これにより図１３（ａ）のように、Ｃ４９
構造シリサイド層１０９のみがゲート電極（低抵抗ポリ
シリコン）１０４や拡散層１０６上に残される。
水の混合した化学薬液で窒化チタン膜１０８をエッチン
グ除去する。これにより図１３（ａ）のように、Ｃ４９
構造シリサイド層１０９のみがゲート電極（低抵抗ポリ
シリコン）１０４や拡散層１０６上に残される。
【００１４】その後、アルゴン雰囲気中で８００℃程度
の第２の熱処理を１０秒間行うと、図１３（ｂ）のよう
に、Ｃ４９構造シリサイド層１０９はＣ５４構造シリサ
イド層１１１に変えられる。
の第２の熱処理を１０秒間行うと、図１３（ｂ）のよう
に、Ｃ４９構造シリサイド層１０９はＣ５４構造シリサ
イド層１１１に変えられる。
【００１５】
【発明が解決しようとする課題】図１０及び図１１に示
した第１の従来の製造方法では、自己整合的にチタンシ
リサイド層を形成するには有効であるが、半導体装置の
微細化に伴いチタンシリサイド膜の薄膜化を図った場合
に、チタンシリサイド層が好適に製造できないことがあ
るという問題が生じる。すなわち、半導体装置の微細化
に伴いチタンシリサイド層を形成するためのチタン膜も
薄膜化が要求される。ここで、チタン膜を薄膜化する
と、チタンにおける窒化反応とシリサイド反応とが競合
し易くなる。特に、シリコンに砒素不純物が存在する場
合には、シリサイド反応速度が低下され、相対的に窒化
反応が増加され、その結果としてシリサイド層の厚さが
極端に減少される。また、場合によってはチタンが全て
窒化反応に消化され、シリサイド層が形成されない場合
も生じてしまう。
した第１の従来の製造方法では、自己整合的にチタンシ
リサイド層を形成するには有効であるが、半導体装置の
微細化に伴いチタンシリサイド膜の薄膜化を図った場合
に、チタンシリサイド層が好適に製造できないことがあ
るという問題が生じる。すなわち、半導体装置の微細化
に伴いチタンシリサイド層を形成するためのチタン膜も
薄膜化が要求される。ここで、チタン膜を薄膜化する
と、チタンにおける窒化反応とシリサイド反応とが競合
し易くなる。特に、シリコンに砒素不純物が存在する場
合には、シリサイド反応速度が低下され、相対的に窒化
反応が増加され、その結果としてシリサイド層の厚さが
極端に減少される。また、場合によってはチタンが全て
窒化反応に消化され、シリサイド層が形成されない場合
も生じてしまう。
【００１６】また、チタンシリサイド層の形成を窒素雰
囲気で行うときには、シリサイドプロセスに必要とされ
る相転移への影響を考慮する必要もある。すなわち、図
１４にＣ４９構造からＣ５４構造への構造相転移温度の
チタン膜厚依存性を示す。同図から判るように、３０ｎ
ｍ以下の膜厚では、窒化反応によりチタン中の窒素濃度
が増加して相転移温度が上昇される。このため、チタン
シリサイド膜を形成した後に、低抵抗化を図るための第
２の熱処理温度が高温度化され、この高温度処理が既に
形成されているソース及びドレイン領域等の拡散層に影
響を与え、素子特性を劣化させる原因となる。また、シ
リサイド凝集反応との温度マージンを低下させることに
もなる。
囲気で行うときには、シリサイドプロセスに必要とされ
る相転移への影響を考慮する必要もある。すなわち、図
１４にＣ４９構造からＣ５４構造への構造相転移温度の
チタン膜厚依存性を示す。同図から判るように、３０ｎ
ｍ以下の膜厚では、窒化反応によりチタン中の窒素濃度
が増加して相転移温度が上昇される。このため、チタン
シリサイド膜を形成した後に、低抵抗化を図るための第
２の熱処理温度が高温度化され、この高温度処理が既に
形成されているソース及びドレイン領域等の拡散層に影
響を与え、素子特性を劣化させる原因となる。また、シ
リサイド凝集反応との温度マージンを低下させることに
もなる。
【００１７】一方、図１２及び図１３に示した第２の従
来の製造方法では、窒素拡散を抑制し、相対的にシリサ
イド反応を活性化するには有効である。この例では、ア
ルゴン雰囲気での熱処埋では、窒素が雰囲気から供給さ
れないためチタン膜１０７へ窒素が拡散する一方で、窒
化チタン膜１０８中の窒素濃度は低減される。更に、ア
ルゴン雰囲気の熱処理はチタン膜１０７中への窒素の拡
散深さも窒素雰囲気の熱処理に比較して浅くなる。この
ようにチタン膜１０７中における窒素の拡散が抑制され
ることで、チタン膜１０７がシリコンに接触されている
下面側の領域におけるチタンの窒化反応が抑制される。
したがって、素子の微細化に伴ってチタン膜１０７の膜
厚が低下された場合でも、シリコンとの接触領域では必
要な量のチタンによるシリサイド反応が確保され、好適
な薄さのシリサイド層が形成される。
来の製造方法では、窒素拡散を抑制し、相対的にシリサ
イド反応を活性化するには有効である。この例では、ア
ルゴン雰囲気での熱処埋では、窒素が雰囲気から供給さ
れないためチタン膜１０７へ窒素が拡散する一方で、窒
化チタン膜１０８中の窒素濃度は低減される。更に、ア
ルゴン雰囲気の熱処理はチタン膜１０７中への窒素の拡
散深さも窒素雰囲気の熱処理に比較して浅くなる。この
ようにチタン膜１０７中における窒素の拡散が抑制され
ることで、チタン膜１０７がシリコンに接触されている
下面側の領域におけるチタンの窒化反応が抑制される。
したがって、素子の微細化に伴ってチタン膜１０７の膜
厚が低下された場合でも、シリコンとの接触領域では必
要な量のチタンによるシリサイド反応が確保され、好適
な薄さのシリサイド層が形成される。
【００１８】しかしながら、窒化チタン膜を積層してい
るために、次のような新たな問題が生じている。この詳
細を次に説明する。
るために、次のような新たな問題が生じている。この詳
細を次に説明する。
【００１９】前記第２の従来方法のように窒化チタン膜
の形成後に熱処理を行う工程を含む方法では、この熱処
理によって窒化チタンが焼結されるため、その膜応力は
特に高くなり、かつ膜密度の高い窒化チタン膜となる。
その結果としてアンモニアの混合液ではチタンは除去で
きるものの、焼結した窒化チタン膜をエッチング除去す
ることが困難となる。そのため、窒化チタン膜に対して
オーバーエッチングを行ったり、ドライエッチングを行
う等の工程が付加されているが、いずれのエッチングも
チタンシリサイドと窒化チタンとのエッチング選択比が
低いことから、薄膜のシリサイド層をエッチングしてし
まうことになった。したがって、シリサイド形成する熱
処理では薄膜シリサイドが形成できる第２の従来例にお
いても、余分な窒化チタンの除去工程でシリサイドを残
すことができず、層抵抗のばらつきが増加するととも
に、シリサイド層の膜厚が極端に薄くなり、シリサイド
抵抗の低抵抗化を図ることが難しいものとなる。
の形成後に熱処理を行う工程を含む方法では、この熱処
理によって窒化チタンが焼結されるため、その膜応力は
特に高くなり、かつ膜密度の高い窒化チタン膜となる。
その結果としてアンモニアの混合液ではチタンは除去で
きるものの、焼結した窒化チタン膜をエッチング除去す
ることが困難となる。そのため、窒化チタン膜に対して
オーバーエッチングを行ったり、ドライエッチングを行
う等の工程が付加されているが、いずれのエッチングも
チタンシリサイドと窒化チタンとのエッチング選択比が
低いことから、薄膜のシリサイド層をエッチングしてし
まうことになった。したがって、シリサイド形成する熱
処理では薄膜シリサイドが形成できる第２の従来例にお
いても、余分な窒化チタンの除去工程でシリサイドを残
すことができず、層抵抗のばらつきが増加するととも
に、シリサイド層の膜厚が極端に薄くなり、シリサイド
抵抗の低抵抗化を図ることが難しいものとなる。
【００２０】さらに、窒化チタンの膜強度によるシリサ
イド反応の阻害例を次に示す。絶縁膜で囲まれた領域で
のシリサイド反応はシリサイド層の形成に伴い、シリサ
イド層自身がシリコン中に沈み込む現象が起きる。これ
は、シリサイド反応に起因したシリコン拡散による。シ
リコン拡散に伴い、チタンがシリコン中に塑性変形して
シリサイド反応が連続的に起こる。さらに、チタンの上
に窒化チタンがあってシリサイド層の沈み込みが起こる
場合、シリサイドの変形に伴いチタン膜や窒化チタン膜
の塑性変形も生じる。
イド反応の阻害例を次に示す。絶縁膜で囲まれた領域で
のシリサイド反応はシリサイド層の形成に伴い、シリサ
イド層自身がシリコン中に沈み込む現象が起きる。これ
は、シリサイド反応に起因したシリコン拡散による。シ
リコン拡散に伴い、チタンがシリコン中に塑性変形して
シリサイド反応が連続的に起こる。さらに、チタンの上
に窒化チタンがあってシリサイド層の沈み込みが起こる
場合、シリサイドの変形に伴いチタン膜や窒化チタン膜
の塑性変形も生じる。
【００２１】この塑性変形は、細い線幅を有するシリコ
ンでは、絶縁膜に支持されるスパン長が減少するため、
塑性変形に必要な力が増加する。特に、チタン膜上に窒
化チタン膜が形成されると、この窒化チタンの膜応力分
だけ塑性変形しにくくなる。したがって、この細線での
窒素を含有する高融点金属膜の変形が抑制されることに
より、シリサイド反応速度が低下する。この細線でのシ
リサイド反応速度の低下により、競合反応である窒化チ
タンの形成反応が優勢となり、シリサイドは形成されず
窒化チタンのみが形成されることになる。即ち、窒化チ
タンをつける第２の従来技術は、窒化反応は抑制できて
薄膜化には適しているものの細線をシリサイド化する事
には不適であった。
ンでは、絶縁膜に支持されるスパン長が減少するため、
塑性変形に必要な力が増加する。特に、チタン膜上に窒
化チタン膜が形成されると、この窒化チタンの膜応力分
だけ塑性変形しにくくなる。したがって、この細線での
窒素を含有する高融点金属膜の変形が抑制されることに
より、シリサイド反応速度が低下する。この細線でのシ
リサイド反応速度の低下により、競合反応である窒化チ
タンの形成反応が優勢となり、シリサイドは形成されず
窒化チタンのみが形成されることになる。即ち、窒化チ
タンをつける第２の従来技術は、窒化反応は抑制できて
薄膜化には適しているものの細線をシリサイド化する事
には不適であった。
【００２２】それ故、本発明の課題は、オーバーグロー
スを防止する一方で、微細な線幅を有する素子に対する
高融点金属の薄膜シリサイド層の形成を可能とし、かつ
高温熱処理による素子の特性劣化を防止することを可能
とした半導体装置の製造方法を提供することにある。
スを防止する一方で、微細な線幅を有する素子に対する
高融点金属の薄膜シリサイド層の形成を可能とし、かつ
高温熱処理による素子の特性劣化を防止することを可能
とした半導体装置の製造方法を提供することにある。
【００２３】
【課題を解決するための手段】本発明の第１の態様によ
れば、シリコン領域上に高融点金属からなる第１の高融
点金属膜を形成する第１の高融点金属形成工程と、前記
シリコン領域と前記第１の高融点金属膜との界面に高融
点金属シリサイド層を形成する高融点金属シリサイド形
成工程とを含む半導体装置の製造方法において、前記高
融点金属シリサイド形成工程は、前記第１の金属膜上
に、窒素を含有させた前記高融点金属からなり、３×１
０9 ｄｙｎｅ／ｃｍ2 以下の膜応力を有する第２の高融
点金属膜を形成する第２の高融点金属形成工程と、前記
第１及び前記第２の高融点金属膜に、窒素原子を含まな
い雰囲気で熱処理を施し、前記シリコン領域と前記第１
の高融点金属膜との界面に前記高融点金属シリサイド層
を形成する第１の熱処理工程とを含むことを特徴とする
半導体装置の製造方法が得られる。
れば、シリコン領域上に高融点金属からなる第１の高融
点金属膜を形成する第１の高融点金属形成工程と、前記
シリコン領域と前記第１の高融点金属膜との界面に高融
点金属シリサイド層を形成する高融点金属シリサイド形
成工程とを含む半導体装置の製造方法において、前記高
融点金属シリサイド形成工程は、前記第１の金属膜上
に、窒素を含有させた前記高融点金属からなり、３×１
０9 ｄｙｎｅ／ｃｍ2 以下の膜応力を有する第２の高融
点金属膜を形成する第２の高融点金属形成工程と、前記
第１及び前記第２の高融点金属膜に、窒素原子を含まな
い雰囲気で熱処理を施し、前記シリコン領域と前記第１
の高融点金属膜との界面に前記高融点金属シリサイド層
を形成する第１の熱処理工程とを含むことを特徴とする
半導体装置の製造方法が得られる。
【００２４】本発明の第２の態様によれば、シリコン基
板に素子分離絶縁膜とゲート絶縁膜を形成し、ゲート酸
化膜上にポリシリコンからなるポリシリコンゲート電極
を形成する工程と、前記ゲート電極の側面に絶縁膜から
なるスペーサを形成する工程と、前記シリコン基板に不
純物を導入してソース領域及びドレイン領域としての拡
散層を形成する工程と、全面に、高融点金属からなる第
１の高融点金属膜を形成する第１の高融点金属形成工程
と、前記ポリシリコンゲート電極と前記第１の高融点金
属膜との界面及び前記拡散層と前記第１の高融点金属膜
との界面に高融点金属シリサイド層を形成する高融点金
属シリサイド形成工程とを含む半導体装置の製造方法に
おいて、前記高融点金属シリサイド形成工程は、前記第
１の金属膜上に、窒素を含有させた前記高融点金属から
なり、３×１０9 ｄｙｎｅ／ｃｍ2 以下の膜応力を有す
る第２の高融点金属膜を形成する第２の高融点金属形成
工程と、前記第１及び前記第２の高融点金属膜に、窒素
原子を含まない雰囲気で熱処理を施し、前記ポリシリコ
ンゲート電極と前記第１の高融点金属膜との界面及び前
記拡散層と前記第１の高融点金属膜との界面に前記高融
点金属シリサイド層を形成する第１の熱処理工程とを含
むことを特徴とする半導体装置の製造方法が得られる。
板に素子分離絶縁膜とゲート絶縁膜を形成し、ゲート酸
化膜上にポリシリコンからなるポリシリコンゲート電極
を形成する工程と、前記ゲート電極の側面に絶縁膜から
なるスペーサを形成する工程と、前記シリコン基板に不
純物を導入してソース領域及びドレイン領域としての拡
散層を形成する工程と、全面に、高融点金属からなる第
１の高融点金属膜を形成する第１の高融点金属形成工程
と、前記ポリシリコンゲート電極と前記第１の高融点金
属膜との界面及び前記拡散層と前記第１の高融点金属膜
との界面に高融点金属シリサイド層を形成する高融点金
属シリサイド形成工程とを含む半導体装置の製造方法に
おいて、前記高融点金属シリサイド形成工程は、前記第
１の金属膜上に、窒素を含有させた前記高融点金属から
なり、３×１０9 ｄｙｎｅ／ｃｍ2 以下の膜応力を有す
る第２の高融点金属膜を形成する第２の高融点金属形成
工程と、前記第１及び前記第２の高融点金属膜に、窒素
原子を含まない雰囲気で熱処理を施し、前記ポリシリコ
ンゲート電極と前記第１の高融点金属膜との界面及び前
記拡散層と前記第１の高融点金属膜との界面に前記高融
点金属シリサイド層を形成する第１の熱処理工程とを含
むことを特徴とする半導体装置の製造方法が得られる。
【００２５】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００２６】図１及び図２は本発明の第１の実施例を工
程順に示す断面図である。
程順に示す断面図である。
【００２７】先ず、図１（ａ）のように、ｐ導電型ある
いはｐウェルが形成されたシリコン基板１０１の所定の
領域（素子分離領域）にＬＯＣＯＳ法により素子分離絶
縁膜１０２が形成される。また、シリコン基板１０１の
素子領域にはチヤネルストッパ用の不純物がイオン注入
され、その上で熱酸化法により膜厚８ｎｍ程度のゲート
絶縁膜１０３が形成される。
いはｐウェルが形成されたシリコン基板１０１の所定の
領域（素子分離領域）にＬＯＣＯＳ法により素子分離絶
縁膜１０２が形成される。また、シリコン基板１０１の
素子領域にはチヤネルストッパ用の不純物がイオン注入
され、その上で熱酸化法により膜厚８ｎｍ程度のゲート
絶縁膜１０３が形成される。
【００２８】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、低抵抗ポリシリコン
からなるゲート電極１０４が形成される。しかる上て、
ＣＶＤ法により全面に膜厚１００ｎｍ程度のシリコン酸
化膜が堆積され、かつ異方性エッチングによりこのシリ
コン酸化膜をエッチングすることで、ゲート電極（低抵
抗ポリシリコン）１０４の側面にスペーサ１０５が形成
される。そして、シリコン基板１０１に対して砒素等の
不純物がイオン注入され、９００℃程度の熱処理により
ソース領域及びドレイン領域としての拡散層１０６が形
成される。ここで、砒素イオンのドーズ量は１×１０15
イオン／ｃｍ2 程度に設定される。
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、低抵抗ポリシリコン
からなるゲート電極１０４が形成される。しかる上て、
ＣＶＤ法により全面に膜厚１００ｎｍ程度のシリコン酸
化膜が堆積され、かつ異方性エッチングによりこのシリ
コン酸化膜をエッチングすることで、ゲート電極（低抵
抗ポリシリコン）１０４の側面にスペーサ１０５が形成
される。そして、シリコン基板１０１に対して砒素等の
不純物がイオン注入され、９００℃程度の熱処理により
ソース領域及びドレイン領域としての拡散層１０６が形
成される。ここで、砒素イオンのドーズ量は１×１０15
イオン／ｃｍ2 程度に設定される。
【００２９】次いで、図１（ｂ）のように、スパッタ法
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成される。チタン膜１０７はチタンターゲットをアルゴ
ンガス雰囲気でスパッタする反応性スパッタ法で形成す
る。
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成される。チタン膜１０７はチタンターゲットをアルゴ
ンガス雰囲気でスパッタする反応性スパッタ法で形成す
る。
【００３０】更にスパッタ法によりチタン膜１０７上に
窒化チタン膜１０８が２０ｎｍ程度の膜厚に形成され
る。窒化チタン膜１０８はチタンターゲットをアルゴン
と窒素の混合ガス雰囲気でスパッタする反応性スパッタ
法で形成する。窒化チタン膜１０８のスパッタ条件はア
ルゴンと窒素を同流量流し、圧力を３ｍＴｏｒｒとし、
基板温度を約２００℃で直径３０ｃｍのターゲットを
０．５から１．５ｋＷのパワーで行うものとする。望ま
しくは、最も低パワーの０．５ｋＷとする。
窒化チタン膜１０８が２０ｎｍ程度の膜厚に形成され
る。窒化チタン膜１０８はチタンターゲットをアルゴン
と窒素の混合ガス雰囲気でスパッタする反応性スパッタ
法で形成する。窒化チタン膜１０８のスパッタ条件はア
ルゴンと窒素を同流量流し、圧力を３ｍＴｏｒｒとし、
基板温度を約２００℃で直径３０ｃｍのターゲットを
０．５から１．５ｋＷのパワーで行うものとする。望ま
しくは、最も低パワーの０．５ｋＷとする。
【００３１】ここで、スパッタにおけるスパッタパワー
についてさらに詳細を記す。まず低スパッタパワーの膜
質の優位性について記す。
についてさらに詳細を記す。まず低スパッタパワーの膜
質の優位性について記す。
【００３２】図３に、スパッタ後の窒化チタン応力のス
パッタパワー依存性を示す。スパッタパワーの低下はス
パッタレートの低下だけではなく、スパッタされた膜の
膜応力も変化させる。例えば、直径３０ｃｍのターゲッ
トを用い窒化チタン膜を形成させる場合について説明す
る。膜応力はスパッタパワ−４．５ｋＷから単調に低下
し、ｌ．５ｋＷ以下で３×１０9 ｄｙｎｅ／ｃｍ2 以下
まで低下している。なお、図３のＥ９ｄｙｎｅ／ｃｍ２
は１０9 ｄｙｎｅ／ｃｍ2 を表している。
パッタパワー依存性を示す。スパッタパワーの低下はス
パッタレートの低下だけではなく、スパッタされた膜の
膜応力も変化させる。例えば、直径３０ｃｍのターゲッ
トを用い窒化チタン膜を形成させる場合について説明す
る。膜応力はスパッタパワ−４．５ｋＷから単調に低下
し、ｌ．５ｋＷ以下で３×１０9 ｄｙｎｅ／ｃｍ2 以下
まで低下している。なお、図３のＥ９ｄｙｎｅ／ｃｍ２
は１０9 ｄｙｎｅ／ｃｍ2 を表している。
【００３３】そして、アルゴン雰囲気中でランプアニー
ル装置等を用いて７００℃で３０秒の第１の熱処理が行
われる。これにより、チタン膜１０７はゲート電極（低
抵抗ポリシリコン）１０４や拡散層１０６等のシリコン
に接触されている領域でシリサイド化反応が行われ、図
１（ｃ）のように、ゲート電極（低抵抗ポリシリコン）
１０４とチタン膜１０７との界面や拡散層１０６とチタ
ン膜１０７との界面にＣ４９構造のチタンシリサイド膜
がＣ４９構造シリサイド層１０９として形成される。ま
たこの熱処理により窒化チタン膜１０８の応力も圧縮応
力から引っ張り応力に変化するが、スパッタパワーが小
さいほど熱処理後の引っ張り応力は小さい。引っ張り応
力が強いほど体積減少反応であるシリサイド化反応は抑
制されるため、スパッタパワーが小さい条件で形成し
た、スパッタ後の応力とともに熱処理後の応力も小さい
窒化チタン膜１０８のほうが、Ｃ４９構造シリサイド層
１０９の形成には有利である。このとき、素子分離絶縁
膜１０２を形成する酸化膜上においては、熱処理時に窒
化チタン膜１０８からの窒素がチタン膜１０７に拡散さ
れてチタン膜１０７の上面側からチタン膜１０７の窒化
チタン膜１０８への窒化反応が進められるため、拡散さ
れてきたシリコンとチタンとが素子分離絶縁膜（酸化
膜）１０２上で反応することによるオーバーグローが抑
制される。
ル装置等を用いて７００℃で３０秒の第１の熱処理が行
われる。これにより、チタン膜１０７はゲート電極（低
抵抗ポリシリコン）１０４や拡散層１０６等のシリコン
に接触されている領域でシリサイド化反応が行われ、図
１（ｃ）のように、ゲート電極（低抵抗ポリシリコン）
１０４とチタン膜１０７との界面や拡散層１０６とチタ
ン膜１０７との界面にＣ４９構造のチタンシリサイド膜
がＣ４９構造シリサイド層１０９として形成される。ま
たこの熱処理により窒化チタン膜１０８の応力も圧縮応
力から引っ張り応力に変化するが、スパッタパワーが小
さいほど熱処理後の引っ張り応力は小さい。引っ張り応
力が強いほど体積減少反応であるシリサイド化反応は抑
制されるため、スパッタパワーが小さい条件で形成し
た、スパッタ後の応力とともに熱処理後の応力も小さい
窒化チタン膜１０８のほうが、Ｃ４９構造シリサイド層
１０９の形成には有利である。このとき、素子分離絶縁
膜１０２を形成する酸化膜上においては、熱処理時に窒
化チタン膜１０８からの窒素がチタン膜１０７に拡散さ
れてチタン膜１０７の上面側からチタン膜１０７の窒化
チタン膜１０８への窒化反応が進められるため、拡散さ
れてきたシリコンとチタンとが素子分離絶縁膜（酸化
膜）１０２上で反応することによるオーバーグローが抑
制される。
【００３４】しかる後、図２（ａ）のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒化チタ
ン膜１０８をエッチング除去する。これにより、前記チ
タンシリサイド層１０９のみがゲート電極１０４や拡散
層１０６等のシリコンの表面上に残される。
ア水溶液と過酸化水素水の混合した化学薬液で窒化チタ
ン膜１０８をエッチング除去する。これにより、前記チ
タンシリサイド層１０９のみがゲート電極１０４や拡散
層１０６等のシリコンの表面上に残される。
【００３５】ここで、１００ｎｍの膜厚の窒化チタンの
アンモニアと過酸化水素水溶液によるエッチングレート
のスパッタパワー依存性を図４に示す。２ｋＷ以上では
エッチングレートに大きな変化がないものの、１．５ｋ
Ｗ以下でエッチングレートが２倍程度に上昇している。
この結果を、図３に示したスパッタされた膜の膜応力の
スパッタパワー依存性と比較すると膜応力が３×ｌ０9
ｄｙｎｅ／ｃｍ2 以下になるとエッチングレートが上昇
していることが解る。ここで、１．５ｋＷのスパッタパ
ワーは、バワー密度に換算すると約２．１Ｗ／ｃｍ2 で
ある。つまり、２．８Ｗ／ｃｍ2 （２ｋＷ）以上のスパ
ッタパワー密度でスパッタをおこなうとエッチングレー
トに変化はないが、２．１Ｗ／ｃｍ2 （２ｋＷ）以下の
スパッタパワー密度でスパッタをおこなうと，エッチン
グレートが上昇していることになる。２．１Ｗ／ｃｍ2
と２．８Ｗ／ｃｍ2 のスパッタパワー密度の間にエッチ
ング速度を変化される臨界点があり、おおよそ２．５Ｗ
／ｃｍ2 以下のスパッタパワー密度で膜応力が小さくエ
ッチングレートが大きい膜が形成できる。スパッタパワ
−０．５ｋＷ、スパッタパワー密度０．７Ｗ／ｃｍ2 で
は特にエッチングレートが大きく、パワー密度２．１Ｗ
／ｃｍ2 の２倍近くに上昇しており、最も本発明の効果
が大きいものと思われる。
アンモニアと過酸化水素水溶液によるエッチングレート
のスパッタパワー依存性を図４に示す。２ｋＷ以上では
エッチングレートに大きな変化がないものの、１．５ｋ
Ｗ以下でエッチングレートが２倍程度に上昇している。
この結果を、図３に示したスパッタされた膜の膜応力の
スパッタパワー依存性と比較すると膜応力が３×ｌ０9
ｄｙｎｅ／ｃｍ2 以下になるとエッチングレートが上昇
していることが解る。ここで、１．５ｋＷのスパッタパ
ワーは、バワー密度に換算すると約２．１Ｗ／ｃｍ2 で
ある。つまり、２．８Ｗ／ｃｍ2 （２ｋＷ）以上のスパ
ッタパワー密度でスパッタをおこなうとエッチングレー
トに変化はないが、２．１Ｗ／ｃｍ2 （２ｋＷ）以下の
スパッタパワー密度でスパッタをおこなうと，エッチン
グレートが上昇していることになる。２．１Ｗ／ｃｍ2
と２．８Ｗ／ｃｍ2 のスパッタパワー密度の間にエッチ
ング速度を変化される臨界点があり、おおよそ２．５Ｗ
／ｃｍ2 以下のスパッタパワー密度で膜応力が小さくエ
ッチングレートが大きい膜が形成できる。スパッタパワ
−０．５ｋＷ、スパッタパワー密度０．７Ｗ／ｃｍ2 で
は特にエッチングレートが大きく、パワー密度２．１Ｗ
／ｃｍ2 の２倍近くに上昇しており、最も本発明の効果
が大きいものと思われる。
【００３６】その後、アルゴン雰囲気中で８００℃程度
の第２の熱処理を１０秒間行うと、図２（ｂ）のよう
に、Ｃ４９構造シリサイド層１０９はＣ５４構造のチタ
ンシリサイド層としてのＣ５４構造シリサイド層１１１
に変えられる。
の第２の熱処理を１０秒間行うと、図２（ｂ）のよう
に、Ｃ４９構造シリサイド層１０９はＣ５４構造のチタ
ンシリサイド層としてのＣ５４構造シリサイド層１１１
に変えられる。
【００３７】次に、図５にシリサイド層抵抗の窒化チタ
ンスパッタパワー依存性を示す。シリサイドの層抵抗も
エッチングレートが上昇する領域で低抵抗なものが実現
できている。以上の結果をまとめると、膜応力が低下し
た１．５ｋＷ以下の低いスパッタパワーの状態では、窒
化チタンのエッチングレートが上昇すると共に、０．５
ミクロン以下の細い線幅でのシリサイド層抵抗が低く改
善できている。この理由は、スパッタパワーの低下によ
りターゲットから飛ぴ出すスパッタ粒子のエネルギーも
低下するため、結合エネルギーが小さい膜しか形成され
ず、低密度でボイドの多い膜となっているためである。
このようなボイドの多い膜は、膜を構成する結合力の低
下から膜応力も低くなっていると考えられる。チタン上
に形成された窒化チタンの膜応力の低下は、窒化チタン
膜厚薄膜化と同等の効果を有しており、シリサイド反応
におけるシリサイド反応によってシリコン中へ沈み込む
時に必要になるシリサイド反応力が小さくすむ。これに
より、微細なシリコン幅を有するデバイスのシリサイド
化においてもシリサイド反応が阻害されることなく形成
できる。
ンスパッタパワー依存性を示す。シリサイドの層抵抗も
エッチングレートが上昇する領域で低抵抗なものが実現
できている。以上の結果をまとめると、膜応力が低下し
た１．５ｋＷ以下の低いスパッタパワーの状態では、窒
化チタンのエッチングレートが上昇すると共に、０．５
ミクロン以下の細い線幅でのシリサイド層抵抗が低く改
善できている。この理由は、スパッタパワーの低下によ
りターゲットから飛ぴ出すスパッタ粒子のエネルギーも
低下するため、結合エネルギーが小さい膜しか形成され
ず、低密度でボイドの多い膜となっているためである。
このようなボイドの多い膜は、膜を構成する結合力の低
下から膜応力も低くなっていると考えられる。チタン上
に形成された窒化チタンの膜応力の低下は、窒化チタン
膜厚薄膜化と同等の効果を有しており、シリサイド反応
におけるシリサイド反応によってシリコン中へ沈み込む
時に必要になるシリサイド反応力が小さくすむ。これに
より、微細なシリコン幅を有するデバイスのシリサイド
化においてもシリサイド反応が阻害されることなく形成
できる。
【００３８】図６及び図７は本発明の第２の実施例を製
造工程順に示す断面図である。この実施例では、窒化チ
タンスパッタにおいて、スパッタ圧力を大きくする事を
特徴とするものである。この事例も、この製造方法は、
図１０（ａ）で説明した工程と同様に、図６（ａ）のよ
うに、シリコン基板１０１に、素子分離絶縁膜１０２、
ゲート酸化膜１０３、低抵抗ポリシリコンからなるゲー
ト電極１０４、スペーサ１０５を形成した後、図６
（ｂ）のように全面に２０ｎｍ程度のチタン膜１０７
と、窒化チタン膜１０８とを形成する。スパッタ圧力
は、８ｍＴｏｒｒ以上とし、望ましくは１２ｍＴｏｒｒ
程度とする。また、スパッタパワーは４．５ｋＷとし、
直径３０ｃｍのターゲットではパワー密度は約６．４Ｗ
／ｃｍ2 程度となる。それ以外は、第一の実施例と同じ
であり、基板の温度は２００℃とする。ここで、窒化チ
タンスパッタにおける、スパッタ後の窒化チタン層の膜
応力のスパッ夕圧力依存性を図８に示す。この時のアル
ゴンと窒素の流量は同じとし、総流量を変化させること
によりスパッタ圧力を変化させている。スパッタ圧力が
高いほど窒化チタン膜の応力は低下し８ｍＴｏｒｒ以上
で３×１０9 ｄｙｎｅ／ｃｍ2 以下の応力となり、１２
ｍＴｏｒｒ程度で零に近い応力となる。これは、スパッ
タ圧力の上昇により、スパッタ電圧が低下し、スパッタ
時におけるスパッタ粒子である、窒化チタン粒子のエネ
ルギーが低下し、実質的にスパッタパワーを低下させた
のと同等となるためである。そこで、スパッタ圧力を低
下させることで、さらに結合力が弱い膜強度の弱い膜が
形成できるのである。
造工程順に示す断面図である。この実施例では、窒化チ
タンスパッタにおいて、スパッタ圧力を大きくする事を
特徴とするものである。この事例も、この製造方法は、
図１０（ａ）で説明した工程と同様に、図６（ａ）のよ
うに、シリコン基板１０１に、素子分離絶縁膜１０２、
ゲート酸化膜１０３、低抵抗ポリシリコンからなるゲー
ト電極１０４、スペーサ１０５を形成した後、図６
（ｂ）のように全面に２０ｎｍ程度のチタン膜１０７
と、窒化チタン膜１０８とを形成する。スパッタ圧力
は、８ｍＴｏｒｒ以上とし、望ましくは１２ｍＴｏｒｒ
程度とする。また、スパッタパワーは４．５ｋＷとし、
直径３０ｃｍのターゲットではパワー密度は約６．４Ｗ
／ｃｍ2 程度となる。それ以外は、第一の実施例と同じ
であり、基板の温度は２００℃とする。ここで、窒化チ
タンスパッタにおける、スパッタ後の窒化チタン層の膜
応力のスパッ夕圧力依存性を図８に示す。この時のアル
ゴンと窒素の流量は同じとし、総流量を変化させること
によりスパッタ圧力を変化させている。スパッタ圧力が
高いほど窒化チタン膜の応力は低下し８ｍＴｏｒｒ以上
で３×１０9 ｄｙｎｅ／ｃｍ2 以下の応力となり、１２
ｍＴｏｒｒ程度で零に近い応力となる。これは、スパッ
タ圧力の上昇により、スパッタ電圧が低下し、スパッタ
時におけるスパッタ粒子である、窒化チタン粒子のエネ
ルギーが低下し、実質的にスパッタパワーを低下させた
のと同等となるためである。そこで、スパッタ圧力を低
下させることで、さらに結合力が弱い膜強度の弱い膜が
形成できるのである。
【００３９】しかる上で、アルゴン雰囲気の第１の熱処
理を行い、図６（ｃ）に示したように、図１（ｃ）と同
様にして、シリコンとチタン膜１０７との界面にチタン
シリサイド層１０９を形成する。
理を行い、図６（ｃ）に示したように、図１（ｃ）と同
様にして、シリコンとチタン膜１０７との界面にチタン
シリサイド層１０９を形成する。
【００４０】しかる後、図７（ａ）に示したように、図
２（ａ）と同様にして、アンモニア水溶液と過酸化水素
水の混合した化学薬液で窒化チタン膜１０８をエッチン
グ除去する。これにより、前記チタンシリサイド層１０
９のみがゲート電極１０４や拡散層１０６等のシリコン
の表面に残される。
２（ａ）と同様にして、アンモニア水溶液と過酸化水素
水の混合した化学薬液で窒化チタン膜１０８をエッチン
グ除去する。これにより、前記チタンシリサイド層１０
９のみがゲート電極１０４や拡散層１０６等のシリコン
の表面に残される。
【００４１】その後、アルゴン雰囲気中で８００℃程度
の第２の熱処理を１０秒間行うと、図７（ｂ）のよう
に、前記Ｃ４９構造シリサイド層１０９はＣ５４構造の
チタンシリサイド層としてのＣ５４構造シリサイド層１
１１に変えられる。
の第２の熱処理を１０秒間行うと、図７（ｂ）のよう
に、前記Ｃ４９構造シリサイド層１０９はＣ５４構造の
チタンシリサイド層としてのＣ５４構造シリサイド層１
１１に変えられる。
【００４２】本実施例においては、スパッタパワーを小
さくする必要は無いため、成膜速度の低下はなく、スパ
ッタの処理能力を最大限に利用することが可能である。
例えば、第１の実施例で最も良好であるスパッタパワー
密度０．７Ｗ／ｃｍ2 程度では、２０ｎｍの窒化チタン
膜を形成するのでさえ、３分以上の時間を要するが、本
実施例のスパッタ時間は２０秒以下である。
さくする必要は無いため、成膜速度の低下はなく、スパ
ッタの処理能力を最大限に利用することが可能である。
例えば、第１の実施例で最も良好であるスパッタパワー
密度０．７Ｗ／ｃｍ2 程度では、２０ｎｍの窒化チタン
膜を形成するのでさえ、３分以上の時間を要するが、本
実施例のスパッタ時間は２０秒以下である。
【００４３】更に、窒化チタンの応力を小さくして、本
発明の効果を出す方法としては、スパッタ時の基板温度
を高くする方法がある。スパッタパワ−４．５ｋＷ、ス
パッタ圧力３ｍＴｏｒｒ、アルゴンと窒素を同流量でス
パッタした時の、基板設定温度と窒化チタン膜の応力の
関係を図９に示す。基板の設定温度を４００℃以上とす
ることで、窒化チタン膜の成膜後の応力を３×１０9 ｄ
ｙｎｅ／ｃｍ2 以下とすることが可能である。つまり、
窒化チタンの成膜時の基板温度を４００℃以上とするこ
とで、本発明の効果が発揮される。本実施例において
も、スパッタパワーを小さくする必要が無いため、成膜
速度の低下による生産性の低下はない。
発明の効果を出す方法としては、スパッタ時の基板温度
を高くする方法がある。スパッタパワ−４．５ｋＷ、ス
パッタ圧力３ｍＴｏｒｒ、アルゴンと窒素を同流量でス
パッタした時の、基板設定温度と窒化チタン膜の応力の
関係を図９に示す。基板の設定温度を４００℃以上とす
ることで、窒化チタン膜の成膜後の応力を３×１０9 ｄ
ｙｎｅ／ｃｍ2 以下とすることが可能である。つまり、
窒化チタンの成膜時の基板温度を４００℃以上とするこ
とで、本発明の効果が発揮される。本実施例において
も、スパッタパワーを小さくする必要が無いため、成膜
速度の低下による生産性の低下はない。
【００４４】
【発明の効果】以上説明したように本発明は、微細化し
たゲート電極上に形成するシリサイド形成方法において
低応力な窒化チタンを用いることにより、シリサイド反
応が窒化チタンの膜強度に負けることなく、均一に細い
線までシリサイドが形成できる効果を有する。
たゲート電極上に形成するシリサイド形成方法において
低応力な窒化チタンを用いることにより、シリサイド反
応が窒化チタンの膜強度に負けることなく、均一に細い
線までシリサイドが形成できる効果を有する。
【００４５】さらに、シリコン上に被着したチタン膜等
の高融点金属膜は、その上に窒素を含む膜の低応力な窒
化チタン膜が形成され、しかる上で窒素を含まない雰囲
気において熱処埋してシリサイド化反応を行ってシリサ
イド膜を形成しているため、酸化膜上においては、窒化
チタン膜からの窒素がチタン膜に拡散されてチタンの窒
化反応が進められる。これおにより、拡散されてきたシ
リコンとチタンとが反応することによるオーバーグロー
が抑制される。
の高融点金属膜は、その上に窒素を含む膜の低応力な窒
化チタン膜が形成され、しかる上で窒素を含まない雰囲
気において熱処埋してシリサイド化反応を行ってシリサ
イド膜を形成しているため、酸化膜上においては、窒化
チタン膜からの窒素がチタン膜に拡散されてチタンの窒
化反応が進められる。これおにより、拡散されてきたシ
リコンとチタンとが反応することによるオーバーグロー
が抑制される。
【００４６】又、素子の微細化に伴ってチタン膜の膜厚
を低減させた場合でも、チタン膜がシリコンに接触され
ている下面側の領域におけるチタンの窒化反応が抑制さ
れ、好適な薄さのシリサイド膜が形成される。
を低減させた場合でも、チタン膜がシリコンに接触され
ている下面側の領域におけるチタンの窒化反応が抑制さ
れ、好適な薄さのシリサイド膜が形成される。
【００４７】さらに、窒素を含まない雰囲気において熱
処埋を行うことにより、相転移温度を低くすることがで
き、素子に対する高温処理による特性劣化を防止するこ
とができる。
処埋を行うことにより、相転移温度を低くすることがで
き、素子に対する高温処理による特性劣化を防止するこ
とができる。
【図１】本発明の第１の実施例の製造方法を工程順に示
す断面図のその１である。
す断面図のその１である。
【図２】本発明の第１の実施例の製造方法を工程順に示
す断面図のその２である。
す断面図のその２である。
【図３】第１の実施例を説明するための図で、スパッタ
後の窒化チタン応力のスパッタパワー依存性を示す。
後の窒化チタン応力のスパッタパワー依存性を示す。
【図４】第１の実施例を説明するための図で、エッチン
グレートのスパッタパワー依存性を示す図である。
グレートのスパッタパワー依存性を示す図である。
【図５】第１の実施例を説明するための図で、シリサイ
ド層抵抗の窒化チタンスパッタパワー依存性を示す図で
ある。
ド層抵抗の窒化チタンスパッタパワー依存性を示す図で
ある。
【図６】本発明の第２の実施例の製造方法を工程順に示
す断面図のその１である。
す断面図のその１である。
【図７】本発明の第２の実施例の製造方法を工程順に示
す断面図のその２である。
す断面図のその２である。
【図８】第２の実施例を説明するための図で、スパッタ
後の窒化チタン応力のスパッタ圧力依存性を示す図であ
る。
後の窒化チタン応力のスパッタ圧力依存性を示す図であ
る。
【図９】第２の実施例を説明するための図で、スパッタ
後の窒化チタン応力の基板温度依存性を示す図である。
後の窒化チタン応力の基板温度依存性を示す図である。
【図１０】従来の製造方法の一例を工程順に示す断面図
のその１である。
のその１である。
【図１１】従来の製造方法の一例を工程順に示す断面図
のその２である。
のその２である。
【図１２】従来の製造方法の他の例を工程順に示す断面
図のその１である。
図のその１である。
【図１３】従来の製造方法の他の例を工程順に示す断面
図のその２である。
図のその２である。
【図１４】従来の製造方法の他の例を説明するための図
で、窒素雰囲気囲気での熱処理における相転移温度のチ
タン膜厚依存性を示す図である。
で、窒素雰囲気囲気での熱処理における相転移温度のチ
タン膜厚依存性を示す図である。
１０１ シリコン基板 １０２ 素子分離絶縁膜 １０３ ゲート絶縁膜 １０４ ゲート電極 １０５ スペーサ １０６ 拡散層 １０７ チタン膜 １０８ 窒化チタン膜 １０９ Ｃ４９構造シリサイド層 １１１ Ｃ５４構造シリサイド層
フロントページの続き (72)発明者 綿貫 真一 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (16)
- 【請求項１】 シリコン領域上に高融点金属からなる第
１の高融点金属膜を形成する第１の高融点金属形成工程
と、前記シリコン領域と前記第１の高融点金属膜との界
面に高融点金属シリサイド層を形成する高融点金属シリ
サイド形成工程とを含む半導体装置の製造方法におい
て、 前記高融点金属シリサイド形成工程は、 前記第１の高融点金属膜上に、窒素を含有させた前記高
融点金属からなり、３×１０9 ｄｙｎｅ／ｃｍ2 以下の
膜応力を有する第２の高融点金属膜を形成する第２の高
融点金属形成工程と、 前記第１及び前記第２の高融点金属膜に、窒素原子を含
まない雰囲気で熱処理を施し、前記シリコン領域と前記
第１の高融点金属膜との界面に前記高融点金属シリサイ
ド層を形成する第１の熱処理工程とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記第１の熱処理工程は、前記第１及び
前記第２の高融点金属膜に、窒素原子を含まない雰囲気
で熱処理を施し、前記シリコン領域と前記第１の高融点
金属膜との界面に前記高融点金属シリサイド層を形成す
ると共に、前記第２の高融点金属膜に含有されている窒
素の前記第１の高融点金属膜中への拡散により、前記第
１の高融点金属膜を、窒素を含有する前記高融点金属か
らなるり第３の高融点金属膜に変化させる工程であるこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記第１及び前記第３の高融点金属膜
を、前記高融点金属シリサイド層が、露出された高融点
金属シリサイド層として露出されるように除去する工程
と、 前記露出された高融点金属シリサイド層に熱処埋を施
し、前記露出された高融点金属シリサイド層を別の高融
点金属膜シリサイド層に相転移させる第２の夏処理工程
とを、更に含むことを特徴とする請求項２に記載の半導
体装置の製造方法。 - 【請求項４】 第２の高融点金属膜が、スパッタパワー
密度を２．５Ｗ／ｃｍ2 以下とした状態における、窒素
を含む雰囲気中での反応性スパッタで形成されることを
特徴とする請求項１〜３のいずれかに記載の半導体装置
の製造方法。 - 【請求項５】 第２の高融点金属膜が、スパッタ圧力を
８ｍＴｏｒｒ以上の圧力とした状態における、窒素を含
む雰囲気中での反応性スパッタで形成されることを特徴
とする請求項１〜３のいずれかに記載の半導体装置の製
造方法。 - 【請求項６】 第２の高融点金属膜が、基板温度を４０
０℃以上とした状態における、窒素を含む雰囲気中での
反応性スパッタで形成されることを特徴とする請求項１
〜３のいずれかに記載の半導体装置の製造方法。 - 【請求項７】 前記窒素原子を含まない雰囲気は、アル
ゴン等の不活性ガスの雰囲気或いは真空雰囲気であるこ
とを特徴とする請求項１〜６のいずれかに記載の半導体
装置の製造方法。 - 【請求項８】 前記高融点金属がチタンであることを特
徴とする請求項１〜７のいずれかに記載の半導体装置の
製造方法。 - 【請求項９】 シリコン基板に素子分離絶縁膜とゲート
絶縁膜を形成し、ゲート酸化膜上にポリシリコンからな
るポリシリコンゲート電極を形成する工程と、前記ゲー
ト電極の側面に絶縁膜からなるスペーサを形成する工程
と、前記シリコン基板に不純物を導入してソース領域及
びドレイン領域としての拡散層を形成する工程と、全面
に、高融点金属からなる第１の高融点金属膜を形成する
第１の高融点金属形成工程と、前記ポリシリコンゲート
電極と前記第１の高融点金属膜との界面及び前記拡散層
と前記第１の高融点金属膜との界面に高融点金属シリサ
イド層を形成する高融点金属シリサイド形成工程とを含
む半導体装置の製造方法において、 前記高融点金属シリサイド形成工程は、 前記第１の高融点金属膜上に、窒素を含有させた前記高
融点金属からなり、３×１０9 ｄｙｎｅ／ｃｍ2 以下の
膜応力を有する第２の高融点金属膜を形成する第２の高
融点金属形成工程と、 前記第１及び前記第２の高融点金属膜に、窒素原子を含
まない雰囲気で熱処理を施し、前記ポリシリコンゲート
電極と前記第１の高融点金属膜との界面及び前記拡散層
と前記第１の高融点金属膜との界面に前記高融点金属シ
リサイド層を形成する第１の熱処理工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項１０】 前記第１の熱処理工程は、前記第１及
び前記第２の高融点金属膜に、窒素原子を含まない雰囲
気で熱処理を施し、前記シリコン領域と前記第１の高融
点金属膜との界面に前記高融点金属シリサイド層を形成
すると共に、前記第２の高融点金属膜に含有されている
窒素の前記第１の高融点金属膜中への拡散により、前記
第１の高融点金属膜を、窒素を含有する前記高融点金属
からなるり第３の高融点金属膜に変化させる工程である
ことを特徴とする請求項９に記載の半導体装置の製造方
法。 - 【請求項１１】 前記第１及び前記第３の高融点金属膜
を、前記高融点金属シリサイド層が、露出された高融点
金属シリサイド層として露出されるように除去する工程
と、 前記露出された高融点金属シリサイド層に熱処埋を施
し、前記露出された高融点金属シリサイド層を別の高融
点金属膜シリサイド層に相転移させる第２の熱処埋工程
とを、更に含むことを特徴とする請求項１０に記載の半
導体装置の製造方法。 - 【請求項１２】 第２の高融点金属膜が、スパッタパワ
ー密度を２．５Ｗ／ｃｍ2 以下とした状態における、窒
素を含む雰囲気中での反応性スパッタで形成されること
を特徴とする請求項９〜１１のいずれかに記載の半導体
装置の製造方法。 - 【請求項１３】 第２の高融点金属膜が、スパッタ圧力
を８ｍＴｏｒｒ以上の圧力とした状態における、窒素を
含む雰囲気中での反応性スパッタで形成されることを特
徴とする請求項９〜１１のいずれかに記載の半導体装置
の製造方法。 - 【請求項１４】 第２の高融点金属膜が、基板温度を４
００℃以上とした状態における、窒素を含む雰囲気中で
の反応性スパッタで形成されることを特徴とする請求項
９〜１１のいずれかに記載の半導体装置の製造方法。 - 【請求項１５】 前記窒素原子を含まない雰囲気は、ア
ルゴン等の不活性ガスの雰囲気或いは真空雰囲気である
ことを特徴とする請求項９〜１４のいずれかに記載の半
導体装置の製造方法。 - 【請求項１６】 前記高融点金属がチタンであることを
特徴とする請求項９〜１５のいずれかに記載の半導体装
置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27760497A JP3248570B2 (ja) | 1997-10-09 | 1997-10-09 | 半導体装置の製造方法 |
| TW087116414A TW389943B (en) | 1997-10-09 | 1998-10-01 | Fabrication method of semiconductor device equipped with silicide layer |
| EP98118655A EP0908935A3 (en) | 1997-10-09 | 1998-10-02 | Fabrication method of semiconductor device equipped with silicide layer |
| US09/168,670 US6127267A (en) | 1997-10-09 | 1998-10-09 | Fabrication method of semiconductor device equipped with silicide layer |
| KR1019980042226A KR100280244B1 (ko) | 1997-10-09 | 1998-10-09 | 실리사이드층을 갖춘 반도체장치의 제조방법 |
| CN98120147A CN1126151C (zh) | 1997-10-09 | 1998-10-09 | 有硅化物层的半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27760497A JP3248570B2 (ja) | 1997-10-09 | 1997-10-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121399A true JPH11121399A (ja) | 1999-04-30 |
| JP3248570B2 JP3248570B2 (ja) | 2002-01-21 |
Family
ID=17585749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27760497A Expired - Fee Related JP3248570B2 (ja) | 1997-10-09 | 1997-10-09 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6127267A (ja) |
| EP (1) | EP0908935A3 (ja) |
| JP (1) | JP3248570B2 (ja) |
| KR (1) | KR100280244B1 (ja) |
| CN (1) | CN1126151C (ja) |
| TW (1) | TW389943B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500759B1 (en) | 1998-10-05 | 2002-12-31 | Seiko Epson Corporation | Protective layer having compression stress on titanium layer in method of making a semiconductor device |
| JP2008244059A (ja) * | 2007-03-27 | 2008-10-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2020047711A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社アルバック | 記憶素子製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759315B1 (en) * | 1999-01-04 | 2004-07-06 | International Business Machines Corporation | Method for selective trimming of gate structures and apparatus formed thereby |
| JP2000332241A (ja) * | 1999-05-20 | 2000-11-30 | Nec Corp | 半導体装置の製造方法 |
| JP4774568B2 (ja) * | 1999-10-01 | 2011-09-14 | ソニー株式会社 | 半導体装置の製造方法 |
| US6281086B1 (en) * | 1999-10-21 | 2001-08-28 | Advanced Micro Devices, Inc. | Semiconductor device having a low resistance gate conductor and method of fabrication the same |
| JP3554514B2 (ja) * | 1999-12-03 | 2004-08-18 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6767835B1 (en) | 2002-04-30 | 2004-07-27 | Advanced Micro Devices, Inc. | Method of making a shaped gate electrode structure, and device comprising same |
| EP1542703A4 (en) * | 2002-07-10 | 2007-11-07 | Massachusetts Inst Technology | SOLUBLE AND SOLUBLE PHASE SYNTHESIS OF GLYCOSYLPHOSPHATIDYLINOSITOL GLYCANES |
| UY28886A1 (es) * | 2004-05-10 | 2005-12-30 | Boehringer Ingelheim Int | Anticuerpos que consisten en polipéptidos y derivados conprendiendo tres secuencias conteniendo respectivamente los siguientes números de seq. id: 1-3 y 4-6; 7-9 y 10-12 y 13-15 ó 16-18 |
| US7235472B2 (en) * | 2004-11-12 | 2007-06-26 | Infineon Technologies Ag | Method of making fully silicided gate electrode |
| CN100416778C (zh) * | 2005-07-20 | 2008-09-03 | 上海华虹Nec电子有限公司 | 超大规模集成电路难熔金属硅化物的形成方法 |
| JP5423269B2 (ja) * | 2009-09-15 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US9076823B2 (en) * | 2013-09-11 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-layer metal deposition in silicide formation |
| JP6863283B2 (ja) | 2015-08-11 | 2021-04-21 | 東レ株式会社 | 電池用セパレータ |
| JP6766411B2 (ja) | 2016-03-31 | 2020-10-14 | 東レ株式会社 | 電池用セパレータおよびその製造方法 |
| US10975465B2 (en) | 2016-05-16 | 2021-04-13 | Ulvac, Inc. | Method of forming internal stress control film |
| US20190273238A1 (en) | 2016-07-28 | 2019-09-05 | Toray Industries, Inc. | Multilayer wound body |
| KR102210007B1 (ko) | 2016-12-27 | 2021-02-01 | 도레이 카부시키가이샤 | 전지용 세퍼레이터, 전극체 및 비수 전해질 이차전지 |
| KR102231395B1 (ko) | 2017-03-17 | 2021-03-24 | 도레이 카부시키가이샤 | 전지용 세퍼레이터, 전극체 및 비수 전해질 이차전지 |
| CN110850609A (zh) * | 2019-11-21 | 2020-02-28 | 中国电子科技集团公司第二十六研究所 | 一种低应力声光器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4923822A (en) * | 1989-05-22 | 1990-05-08 | Hewlett-Packard Company | Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer |
| US5326724A (en) * | 1991-12-27 | 1994-07-05 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| US5365111A (en) * | 1992-12-23 | 1994-11-15 | Advanced Micro Devices, Inc. | Stable local interconnect/active area silicide structure for VLSI applications |
| JP3280803B2 (ja) * | 1994-08-18 | 2002-05-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US5593924A (en) * | 1995-06-02 | 1997-01-14 | Texas Instruments Incorporated | Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines |
| JP2850883B2 (ja) * | 1995-10-28 | 1999-01-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2900897B2 (ja) * | 1995-10-28 | 1999-06-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3734559B2 (ja) * | 1996-03-15 | 2006-01-11 | 富士通株式会社 | 半導体装置の製造方法 |
| US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
| US6022795A (en) * | 1998-05-07 | 2000-02-08 | United Microelectronics Corp. | Salicide formation process |
-
1997
- 1997-10-09 JP JP27760497A patent/JP3248570B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-01 TW TW087116414A patent/TW389943B/zh active
- 1998-10-02 EP EP98118655A patent/EP0908935A3/en not_active Withdrawn
- 1998-10-09 US US09/168,670 patent/US6127267A/en not_active Expired - Fee Related
- 1998-10-09 KR KR1019980042226A patent/KR100280244B1/ko not_active IP Right Cessation
- 1998-10-09 CN CN98120147A patent/CN1126151C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500759B1 (en) | 1998-10-05 | 2002-12-31 | Seiko Epson Corporation | Protective layer having compression stress on titanium layer in method of making a semiconductor device |
| JP2008244059A (ja) * | 2007-03-27 | 2008-10-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2020047711A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社アルバック | 記憶素子製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100280244B1 (ko) | 2001-03-02 |
| CN1126151C (zh) | 2003-10-29 |
| EP0908935A3 (en) | 1999-09-08 |
| US6127267A (en) | 2000-10-03 |
| TW389943B (en) | 2000-05-11 |
| CN1214534A (zh) | 1999-04-21 |
| KR19990036981A (ko) | 1999-05-25 |
| EP0908935A2 (en) | 1999-04-14 |
| JP3248570B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248570B2 (ja) | 半導体装置の製造方法 | |
| US5915197A (en) | Fabrication process for semiconductor device | |
| JP2008022027A (ja) | 半導体装置のセルフアラインシリサイドの形成方法 | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| JPH10178179A (ja) | トランジスタ電極上にシリサイド層が形成されているｉｃ構造、ｍｏｓトランジスタおよびその製造方法 | |
| JP3305301B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JP3221480B2 (ja) | 半導体装置の製造方法 | |
| JP2751859B2 (ja) | 半導体装置の製造方法 | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3033526B2 (ja) | 半導体装置の製造方法 | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| JP2850883B2 (ja) | 半導体装置の製造方法 | |
| JPH09181015A (ja) | 半導体装置の製造方法 | |
| JP3247099B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JP2819918B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH10229052A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3094914B2 (ja) | 半導体装置の製造方法 | |
| JP3640079B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| US20020068444A1 (en) | Dual layer silicide formation using an aluminum barrier to reduce surface roughness at silicide/junction interface | |
| JPH08250717A (ja) | 半導体装置の製造方法 | |
| JPH05136398A (ja) | 半導体装置の製造方法 | |
| JPH08340106A (ja) | 半導体装置の製造方法 | |
| JPH06112157A (ja) | 半導体装置及びその製造方法 | |
| JPH09326369A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011010 |
|
| LAPS | Cancellation because of no payment of annual fees |