JP2020047711A - 記憶素子製造方法 - Google Patents

記憶素子製造方法 Download PDF

Info

Publication number
JP2020047711A
JP2020047711A JP2018173733A JP2018173733A JP2020047711A JP 2020047711 A JP2020047711 A JP 2020047711A JP 2018173733 A JP2018173733 A JP 2018173733A JP 2018173733 A JP2018173733 A JP 2018173733A JP 2020047711 A JP2020047711 A JP 2020047711A
Authority
JP
Japan
Prior art keywords
gas
sputtering
oxygen
electrode layer
partial pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018173733A
Other languages
English (en)
Inventor
和志 布施
Kazushi Fuse
和志 布施
炯祐 安
Hyung-Woo Ahn
炯祐 安
神保 武人
Taketo Jinbo
武人 神保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2018173733A priority Critical patent/JP2020047711A/ja
Publication of JP2020047711A publication Critical patent/JP2020047711A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】動作範囲が広い記憶素子の製造方法を提供する。【解決手段】スパッタリング装置において、成膜対象物21(22)は、成膜基板10を有しており、第一電極層13上の記憶層14を、アモルファスカーボンターゲットをアルゴンガスと酸素ガスとを含有する含酸素スパッタリングガス雰囲気の酸素分圧を10%以上上でスパッタリングして形成する。また、アルゴンガスとN2ガスとを含有する含窒素スパッタリングガスの全圧100%に対してN2ガスを30%以上の分圧にした含窒素スパッタリングガス雰囲気中でチタンターゲットをスパッタリングし、記憶層上に窒化チタンの第二電極層15を形成し、記憶素子20を得る。【選択図】図2

Description

本発明は酸素含有アモルファスカーボンの記憶層を用いた記憶素子の製造方法に関し、特に、動作範囲が広い記憶素子の製造方法に関する。
酸素含有アモルファスカーボンの記憶層を用いた記憶装置は、負のバイアス電圧で酸素含有アモルファスカーボンのsp2軌道がsp3軌道に変換されて抵抗値が高くなり、その反対に、正のバイアス電圧でsp2軌道が生成されて酸素含有アモルファスカーボンの内部にフィラメントが生成され、抵抗値が低くなることが知られている。
記憶層の表面上に形成する第二電極層には、高い酸素バリア性と低抵抗、低応力、適切な仕事関数を有することが求められており、TiNやPtから成る第二電極層が用いられている。
しかし、現状の第二電極層及び記憶層では十分に動作範囲の広い記憶素子が得られていないという問題がある。
特開2008−153624号公報 特表2014−522906号公報
"Oxygenated amorphous carbon for resistive memory applications",Claudia A. Santini, et al. ,NATURE COMMUNICATIONS,6:8600,Published: 23,October 2015
本発明は上記従来技術の課題を解決するために創作されたものであり、動作範囲の広い記憶素子を提供することにある。
上記課題を解決するために、本発明は、第一電極層と、前記第一電極層上に配置された記憶層と、前記記憶層上に配置された第二電極層とを有し、前記第一、第二電極層間の抵抗値は、前記第一、第二電極層間にオン電圧が印加されると低抵抗にされ、前記第一、第二電極層間に前記オン電圧とは逆極性のオフ電圧が印加されると高抵抗にされ、前記第一、第二電極層間の抵抗値によって記憶内容が保持される記憶素子を製造する記憶素子製造方法であって、アルゴンガスとO2ガスとを含有する含酸素スパッタリングガスの全圧100%に対してO2ガスを10%以上の分圧にした前記含酸素スパッタリングガス雰囲気中でアモルファスカーボンターゲットをスパッタリングして前記記憶層を形成する記憶素子製造方法である。
本発明は、アルゴンガスとN2ガスとを含有する含窒素スパッタリングガスの全圧100%に対してN2ガスを30%以上の分圧にした前記含窒素スパッタリングガス雰囲気中でチタンターゲットをスパッタリングし、前記記憶層上に窒化チタンの前記第二電極層を形成する記憶素子製造方法である。
本発明は、前記含酸素スパッタリングガス雰囲気のO2ガスの分圧を35%以下の範囲にする記憶素子製造方法である。
本発明は、前記含酸素スパッタリングガス雰囲気のO2ガスの分圧を23%以下の範囲にする記憶素子製造方法である。
本発明は、前記含酸素スパッタリングガス雰囲気のO2ガスの分圧を15%以上30%以下の範囲にして前記記憶層を形成し、前記記憶層上に白金の前記第二電極層を形成する記憶素子製造方法である。
本発明は、前記第一電極層は、窒化チタン、白金、又はタングステンのうちのいずれか一種の導電性材料の薄膜にする記憶素子製造方法である。
動作範囲の広い記憶素子が得られる。
本発明に用いることができるスパッタリング装置を説明するための図 (a)〜(c):本発明の工程を説明するための断面図 窒素ガス分圧と第二電極層の比抵抗及び応力との関係を示すグラフ O2=5%のスパッタリングガス雰囲気で形成した記憶層を有する記憶素子の動作を示すグラフ O2=10%のスパッタリングガス雰囲気で形成した記憶層を有する記憶素子の動作を示すグラフ O2=23%のスパッタリングガス雰囲気で形成した記憶層を有する記憶素子の動作を示すグラフ O2=35%のスパッタリングガス雰囲気で形成した記憶層を有する記憶素子の動作を示すグラフ
図1の符号1は、アモルファスカーボンから成るスパッタリングターゲット17を有するスパッタリング装置であり、符号2は、金属Tiから成るスパッタリングターゲット18を有するスパッタリング装置である。
スパッタリング装置1、2は真空槽5を有しており、スパッタリングターゲット17、18は、カソード電極23に固定されて真空槽5の内部に露出されている。
カソード電極23にはスパッタリング電源27又は28が接続されており、スパッタリング電源27又は28を動作させると、カソード電極23を介してスパッタリングターゲット17又は18に電圧が印加される。カソード電極23の裏面にはマグネトロン磁石24が配置されマグネトロン方式のスパッタリングが行われる。
図2(a)の符号21は、アモルファスカーボンから成るスパッタリングターゲット17を有するスパッタリング装置1によって、酸素含有アモルファスカーボンから成る記憶層を形成するための成膜対象物である。成膜対象物21は成膜基板10を有しており、成膜基板10上には、第一電極層13が形成されている。ここでは、成膜基板10は、シリコン基板11とシリコン酸化膜12とを有しており、第一電極層13は、シリコン酸化膜12の表面上に形成されている。第一電極層13は、ここでは窒化チタンTiNが用いられているが、白金PtやタングステンWを用いることも可能である。
次に成膜対象物21に薄膜を形成する工程を説明する。
成膜対象物21を、真空槽5の中に配置された台31上に置き、真空排気装置29によって真空槽5の内部を真空排気する。真空槽5の内部が所定の圧力まで真空排気されると、ガス導入装置25からアルゴンガス(Arガス)と酸素ガス(O2ガス)とから成る含酸素スパッタリングガスを、アルゴンガスと酸素ガスとを流量制御しながら真空槽5の内部に導入し、所定の分圧値で酸素ガス(O2ガス)を含有する含酸素スパッタリングガス雰囲気を形成する。
ここで、含酸素スパッタリングガス雰囲気中の酸素ガスの分圧をPO2とすると、酸素ガス分圧PO2は、酸素ガス流量とアルゴンガス流量とから、下記(1)式で表される。
O2 = 酸素ガス流量/(アルゴンガス流量+酸素ガス流量)……(1)
パルスDC電源であるスパッタリング電源27によってスパッタリングターゲット17にパルス電圧を印加し、スパッタリングガスのプラズマを発生させ、スパッタリングターゲット17をスパッタリングし、成膜対象物21の第一電極層13の表面に酸素を含有する酸素含有アモルファスカーボンである記憶層を成長させる。なおスパッタリング電源27はパルスDC電源の他、交流電源や直流電源等、公知のものを採用することが出来る。
図2(b)の符号14は、所定膜厚に形成された記憶層を示している。
記憶層14が形成された成膜対象物22を、金属Tiから成るスパッタリングターゲット18を有するスパッタリング装置2の真空槽5の内部に搬入し、ガス導入装置26から、アルゴンガス(Arガス)と窒素ガス(N2ガス)とから成る含窒素スパッタリングガスを、アルゴンガスと窒素ガスとを流量制御しながら真空槽5の内部に導入し、所定の分圧値で窒素ガスを含有する含窒素スパッタリングガス雰囲気を形成する。
ここで、含窒素スパッタリングガス雰囲気中の窒素ガス分圧をPN2とすると、窒素ガス分圧PN2は、窒素ガス流量とアルゴンガス流量とから、下記(2)式で表される。
N2 = 窒素ガス流量/(アルゴンガス流量+窒素ガス流量)……(2)
直流電源であるスパッタリング電源28によってスパッタリングターゲット18に直流電圧を印加し、スパッタリングガスのプラズマを発生させ、スパッタリングターゲット18をスパッタリングする。成膜対象物22の表面には記憶層14が露出されており、記憶層14の表面には窒化チタンTiNから成る第二電極層が成長する。なおスパッタリング電源28は直流電源の他、交流電源やパルスDC電源等、公知のものを採用することが出来る。
図2(c)の符号15は、所定膜厚に形成された第二電極層を示しており、成膜基板10と、第一電極層13と、記憶層14と、第二電極層15とを有する記憶素子20が得られる。
記憶素子20は、第一、第二電極層13,15の間に正のパルス電圧をオン電圧として印加したときに低抵抗のセット状態になり、負電圧をオフ電圧として印加したときに高抵抗のリセット状態になるものとすると、例えばセットに“1”を対応させ、リセットに“0”を対応させることで、記憶内容を保持することができ、また、記憶内容を書きかえることができる。抵抗値を3種類に分ければ、0,1,2を記憶して保持及び書きかえることができる。
図4〜図7は、含酸素スパッタリングガス雰囲気の圧力を100%としたときの酸素ガス分圧PO2が、5%、10%、23%、35%にして記憶層14が形成された記憶素子20の印加電圧V0と流れた電流I0の関係を示すグラフである。
図4〜図7から、PO2=5%では記憶素子20は動作せず、PO2=10%では記憶素子20の動作が確認され、PO2=23%ではセットの動作もリセットの動作も安定している。PO2=35%では、低抵抗のときの抵抗値と高抵抗のときの抵抗値が近接してON/OFF比がPO2=23%と比して劣化しているが、記憶素子20として動作していることが分かる。
図4〜図7の記憶層14(5nm)上に、TiN又はPtの第二電極層15(10nm)を形成して作成した記憶素子の動作試験の結果を下記表1に記載する。
Figure 2020047711
表1から、第二電極層15がTiNの場合は、酸素ガス分圧PO2が、
10% ≦ PO2 ≦ 23%
の範囲で形成された記憶層14を有する記憶素子20が最も好ましいことが確認された。
次に、図3は、記憶層14上に金属Tiから成るスパッタリングターゲット18をスパッタリングしてTiNから成る第二電極層15を形成したときの、含窒素スパッタリングガス雰囲気中の窒素ガス分圧PN2と比抵抗及び応力との関係を示すグラフであり、含窒素スパッタリング雰囲気の圧力を100%としたときに、第二電極層15を形成したときの窒素ガス分圧PN2は30%以上のときに比抵抗及び応力が安定化することが分かる。これは窒素ガス分圧PN2が30%のときに化学量論組成である窒素組成比1を満たし、更に窒素ガス分圧PN2を大きくしてもTiNの膜質変化が緩やかになることによる。窒素組成比1未満であるとTiN膜中に酸素が入り易い状態であり、酸素のバリア性が損なわれる虞があるから、ArガスとN2ガスとを含有する含窒素スパッタリングガス雰囲気の全圧100%に対してN2ガスの分圧を30%以上とすることが好ましく、比抵抗を低くかつ応力を小さくするため40%以下にすることがより好ましい。
なお、上記例では第一電極層13はTiNであったが、Pt、Wも用いることができる。
第一電極層13や第二電極層15に金属の薄膜を用いる場合は、形成する第一電極層13又は第二電極層15と同じ金属から成るスパッタリングターゲットを、アルゴン等の希ガスから成り、N2ガスやO2ガスを含有しないスパッタリング雰囲気中でスパッタリングすればよい。
13……第一電極層
14……記憶層
15……第二電極層

Claims (6)

  1. 第一電極層と、
    前記第一電極層上に配置された記憶層と、
    前記記憶層上に配置された第二電極層とを有し、
    前記第一、第二電極層間の抵抗値は、前記第一、第二電極層間にオン電圧が印加されると低抵抗にされ、前記第一、第二電極層間に前記オン電圧とは逆極性のオフ電圧が印加されると高抵抗にされ、前記第一、第二電極層間の抵抗値によって記憶内容が保持される記憶素子を製造する記憶素子製造方法であって、
    アルゴンガスとO2ガスとを含有する含酸素スパッタリングガスの全圧100%に対してO2ガスを10%以上の分圧にした前記含酸素スパッタリングガス雰囲気中でアモルファスカーボンターゲットをスパッタリングして前記記憶層を形成する記憶素子製造方法。
  2. アルゴンガスとN2ガスとを含有する含窒素スパッタリングガスの全圧100%に対してN2ガスを30%以上の分圧にした前記含窒素スパッタリングガス雰囲気中でチタンターゲットをスパッタリングし、前記記憶層上に窒化チタンの前記第二電極層を形成する請求項1記載の記憶素子製造方法。
  3. 前記含酸素スパッタリングガス雰囲気のO2ガスの分圧を35%以下の範囲にする請求項1又は請求項2のいずれか1項記載の記憶素子製造方法。
  4. 前記含酸素スパッタリングガス雰囲気のO2ガスの分圧を23%以下の範囲にする請求項1又は請求項2のいずれか1項記載の記憶素子製造方法。
  5. 前記含酸素スパッタリングガス雰囲気のO2ガスの分圧を15%以上30%以下の範囲にして前記記憶層を形成し、
    前記記憶層上に白金の前記第二電極層を形成する請求項1記載の記憶素子製造方法。
  6. 前記第一電極層は、窒化チタン、白金、又はタングステンのうちのいずれか一種の導電性材料の薄膜にする請求項1乃至請求項5のいずれか1項記載の記憶素子製造方法。
JP2018173733A 2018-09-18 2018-09-18 記憶素子製造方法 Pending JP2020047711A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018173733A JP2020047711A (ja) 2018-09-18 2018-09-18 記憶素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018173733A JP2020047711A (ja) 2018-09-18 2018-09-18 記憶素子製造方法

Publications (1)

Publication Number Publication Date
JP2020047711A true JP2020047711A (ja) 2020-03-26

Family

ID=69901833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018173733A Pending JP2020047711A (ja) 2018-09-18 2018-09-18 記憶素子製造方法

Country Status (1)

Country Link
JP (1) JP2020047711A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174369A (ja) * 1991-12-24 1993-07-13 Sumitomo Metal Mining Co Ltd 磁気記録媒体
JPH07258845A (ja) * 1994-03-25 1995-10-09 Ulvac Japan Ltd スパッタ装置及びスパッタ方法
JPH10214897A (ja) * 1996-12-12 1998-08-11 Applied Materials Inc プラグ及びニアゼロオーバラップ相互接続線の製造
EP0908935A2 (en) * 1997-10-09 1999-04-14 Nec Corporation Fabrication method of semiconductor device equipped with silicide layer
EP0923104A2 (en) * 1997-11-14 1999-06-16 Canon Kabushiki Kaisha Electron-emitting device and production method thereof
JPH11354303A (ja) * 1998-06-12 1999-12-24 Nec Corp 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
US20150036413A1 (en) * 2013-07-31 2015-02-05 International Business Machines Corporation Resistive memory element based on oxygen-doped amorphous carbon

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174369A (ja) * 1991-12-24 1993-07-13 Sumitomo Metal Mining Co Ltd 磁気記録媒体
JPH07258845A (ja) * 1994-03-25 1995-10-09 Ulvac Japan Ltd スパッタ装置及びスパッタ方法
JPH10214897A (ja) * 1996-12-12 1998-08-11 Applied Materials Inc プラグ及びニアゼロオーバラップ相互接続線の製造
EP0908935A2 (en) * 1997-10-09 1999-04-14 Nec Corporation Fabrication method of semiconductor device equipped with silicide layer
JPH11121399A (ja) * 1997-10-09 1999-04-30 Nec Corp 半導体装置の製造方法
EP0923104A2 (en) * 1997-11-14 1999-06-16 Canon Kabushiki Kaisha Electron-emitting device and production method thereof
JP2000188058A (ja) * 1997-11-14 2000-07-04 Canon Inc 電子放出素子及びその製造方法
JPH11354303A (ja) * 1998-06-12 1999-12-24 Nec Corp 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
US20150036413A1 (en) * 2013-07-31 2015-02-05 International Business Machines Corporation Resistive memory element based on oxygen-doped amorphous carbon

Similar Documents

Publication Publication Date Title
TWI393191B (zh) 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進
US6989573B2 (en) Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics
US6897513B2 (en) Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions
US8894827B2 (en) Electrochromic tungsten oxide film deposition
JP2013542583A (ja) 可変抵抗記憶要素および製造方法
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
JP2007158318A (ja) 有機金属化学気相成長法によるPrMnO3/CaMnO3超格子構造を有するPrxCa1−xMnO3薄膜の形成方法
US11233194B2 (en) Memristor electrode material preparation method and apparatus, and memristor electrode material
CN110344013A (zh) 溅射方法
JP2009529789A (ja) 低エネルギープラズマシステムを用いた高誘電率トランジスタゲートを製造するための方法及び装置
JP2020047711A (ja) 記憶素子製造方法
JPH0874034A (ja) Ito透明導電膜の作製方法
JP4360716B2 (ja) 銅薄膜製造方法、及びその方法に用いるスパッタ装置
CN113088912B (zh) 改善TaOx基阻变存储器可靠性的硅掺杂磁控溅射工艺
KR101275801B1 (ko) 산화물 반도체 타겟
JPH05279846A (ja) スパッタ用ターゲット及びスパッタTiON膜成膜方法
JP7247546B2 (ja) 薄膜トランジスタの製造方法
JP5785660B2 (ja) 成膜方法および成膜装置
JPS6358843A (ja) 半導体装置
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
JP2002322528A (ja) 電極配線材料およびその製造方法
CN117355146A (zh) 阻变存储器和阻变存储器的制备方法
JP6230184B2 (ja) 成膜装置、成膜方法及び金属酸化物薄膜の製造方法
Lau The Effect of Interfacial and Bulk Free Energies on the Leakage Current vs Voltage Charcteristics of High-K MIM Capacitors Prepared by Atomic Layer Deposition
JPS59182207A (ja) 高融点金属窒化膜の形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200727

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210812

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230124