JPS6358843A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6358843A JPS6358843A JP61201179A JP20117986A JPS6358843A JP S6358843 A JPS6358843 A JP S6358843A JP 61201179 A JP61201179 A JP 61201179A JP 20117986 A JP20117986 A JP 20117986A JP S6358843 A JPS6358843 A JP S6358843A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- plasma
- dielectric
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000005546 reactive sputtering Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- UBAZGMLMVVQSCD-UHFFFAOYSA-N carbon dioxide;molecular oxygen Chemical compound O=O.O=C=O UBAZGMLMVVQSCD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- VJECBOKJABCYMF-UHFFFAOYSA-N doxazosin mesylate Chemical compound [H+].CS([O-])(=O)=O.C1OC2=CC=CC=C2OC1C(=O)N(CC1)CCN1C1=NC(N)=C(C=C(C(OC)=C2)OC)C2=N1 VJECBOKJABCYMF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/027—Graded interfaces
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/081—Oxides of aluminium, magnesium or beryllium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の分野〉
この発明は、シリコン本体上に誘電体フィルムを形成し
て構成された半導体装置に関するものである。
て構成された半導体装置に関するものである。
〈発明の背景〉
半導体装置の製造において、シリコン酸化物（Ｓ ｉ
Ｏｘ ＋但しｌ ＜ｘ＜ ２ ）のような誘電体材料が
広く使われている。これらの材料は、完成した装置の最
終的な不動態被膜としてだけでなく、多重層装置におけ
る中間絶縁層としても利用される。シリコン酸化物のよ
うな熱成長酸化物は特にＥＡＲＯＭ（電気的に変更可能
な読出し専用メモ！Ｊ ） 、ＭＯＳＦＥＴ（電界効果
トランジスタ）、等の半導体装置の誘電体フィルム、例
ｊはゲート誘電体として、あるいはキャパシタ等の誘電
体フィルムとして使用される。
Ｏｘ ＋但しｌ ＜ｘ＜ ２ ）のような誘電体材料が
広く使われている。これらの材料は、完成した装置の最
終的な不動態被膜としてだけでなく、多重層装置におけ
る中間絶縁層としても利用される。シリコン酸化物のよ
うな熱成長酸化物は特にＥＡＲＯＭ（電気的に変更可能
な読出し専用メモ！Ｊ ） 、ＭＯＳＦＥＴ（電界効果
トランジスタ）、等の半導体装置の誘電体フィルム、例
ｊはゲート誘電体として、あるいはキャパシタ等の誘電
体フィルムとして使用される。
最高のシリコン酸化物フィルムを製造することのできる
熱酸化法は、通常８００℃乃至１２００℃の酸素雰囲気
中にシリコンを置くことによって行なわれる。多くの場
合、この温度は基体に対して高すぎる。例えば形成され
る誘電体フィルムが、ガラス基板上に形成された半導体
装置の一部であるような場合には、より低い処理温度が
要求される。
熱酸化法は、通常８００℃乃至１２００℃の酸素雰囲気
中にシリコンを置くことによって行なわれる。多くの場
合、この温度は基体に対して高すぎる。例えば形成され
る誘電体フィルムが、ガラス基板上に形成された半導体
装置の一部であるような場合には、より低い処理温度が
要求される。
特に、液晶表示装置の分野では、薄膜トランジスタが約
６５０°Ｃの軟化点をもったガラス基板上に形成される
。そのため、ガラス基板上にシリコン酸化物を熱的に成
長させるには、酸素雰囲気中におかれた基体の温度を６
００℃に保って、６０乃至７０ナノメータ（ｎｍ ）の
シリコン酸化物を成長させるのに約１２０時間必要とす
る。
６５０°Ｃの軟化点をもったガラス基板上に形成される
。そのため、ガラス基板上にシリコン酸化物を熱的に成
長させるには、酸素雰囲気中におかれた基体の温度を６
００℃に保って、６０乃至７０ナノメータ（ｎｍ ）の
シリコン酸化物を成長させるのに約１２０時間必要とす
る。
シリコン酸化物（ＳｉＯｘ ） 、酸化アルミニウム、
窒化シリコンはグロー放電や他の化学蒸着（ＣＶＤ）法
により６００’Ｃ以下の温度で被着させることができ、
この時の時間は、熱成長に必要な時間の数分の１１例え
ば２．３時間もしくはそれ以下である。
窒化シリコンはグロー放電や他の化学蒸着（ＣＶＤ）法
により６００’Ｃ以下の温度で被着させることができ、
この時の時間は、熱成長に必要な時間の数分の１１例え
ば２．３時間もしくはそれ以下である。
しかし、被着されたフィルムの誘電体特性は熱夜長され
た物質に比較して劣っている。特に被着された２酸化シ
リコン・フィルムに対するトランジスタのターンオン電
圧は一般に変化し易く、不安定である。これは、フィル
ム丙および／またはシリコンと誘電体との界面における
電荷トラップが、最初電圧を与えたときに電荷を蓄積す
るからであると考えられている。その後の電圧の印加に
より、熱成長された酸化物に対する閾値電圧が殆んどシ
フトしないか全くシフトしないのに比して、グロー放電
やＣＶＤ法により被着された酸化物は、５乃至ユＯｖあ
るいはそれ以上のターンオン電圧、すなわち閾値電圧に
シフトか生ずるという特徴がある。
た物質に比較して劣っている。特に被着された２酸化シ
リコン・フィルムに対するトランジスタのターンオン電
圧は一般に変化し易く、不安定である。これは、フィル
ム丙および／またはシリコンと誘電体との界面における
電荷トラップが、最初電圧を与えたときに電荷を蓄積す
るからであると考えられている。その後の電圧の印加に
より、熱成長された酸化物に対する閾値電圧が殆んどシ
フトしないか全くシフトしないのに比して、グロー放電
やＣＶＤ法により被着された酸化物は、５乃至ユＯｖあ
るいはそれ以上のターンオン電圧、すなわち閾値電圧に
シフトか生ずるという特徴がある。
さらに、水素化アモルファスシリコン上（て誘′電体を
形成することが必要な場合には、処理温度を４００’Ｃ
以下に保つことが望ましい。これは４００°Ｃ温度では
フィルムから水素が消失するためであると考えられてい
る。
形成することが必要な場合には、処理温度を４００’Ｃ
以下に保つことが望ましい。これは４００°Ｃ温度では
フィルムから水素が消失するためであると考えられてい
る。
そのため、６００°Ｃ以下、望ましくは４００°Ｃ以下
の温度で誘電体フィルムを形成し、しかもその場合、そ
のフィルムの形成速度は誘電体の安定性を実質的に損な
うことなく熱的に成長されるフィルムよりも相当に速い
誘電体フィルムの形成方法を提供することが望ましい。
の温度で誘電体フィルムを形成し、しかもその場合、そ
のフィルムの形成速度は誘電体の安定性を実質的に損な
うことなく熱的に成長されるフィルムよりも相当に速い
誘電体フィルムの形成方法を提供することが望ましい。
〈発明の概要〉
以下では、シリコン上に３層の誘電体フィルムを形成す
る工程及びそのフィルムを使った半導体装置について説
明する。シリコンは酸素を含む雰囲気中で酸化される。
る工程及びそのフィルムを使った半導体装置について説
明する。シリコンは酸素を含む雰囲気中で酸化される。
酸化の段措でシリコン酸化物の第１層が形成される。−
旦、酸化が始まると酸素プラズマ中でのアルミニウムの
反応スパッタリングが開始される。これによって、シリ
コン酸化物とアルミニウム酸化物との混合物からなる誘
電体フィルムの第２の層が形成される。実質的にアルミ
ニウム酸化物からなる第３層は、継続して行なわれる反
応スパッタリングにより、形成される。
旦、酸化が始まると酸素プラズマ中でのアルミニウムの
反応スパッタリングが開始される。これによって、シリ
コン酸化物とアルミニウム酸化物との混合物からなる誘
電体フィルムの第２の層が形成される。実質的にアルミ
ニウム酸化物からなる第３層は、継続して行なわれる反
応スパッタリングにより、形成される。
電極と半導体本体との間に上記３層からなる誘電体フィ
ルムを介在させてなる半導体装置は、閾値電圧のシフト
が殆んどないか全くなく、良好な安定性を示し、また従
来の方法よりもよりかなり短かい時間および／″またけ
低い温度で製造することができる。
ルムを介在させてなる半導体装置は、閾値電圧のシフト
が殆んどないか全くなく、良好な安定性を示し、また従
来の方法よりもよりかなり短かい時間および／″またけ
低い温度で製造することができる。
く好ましい実施例の詳細な説明〉
この発明の方法では、酸化と反応スパッタリングとの組
合せにより、フィルムまたはシリコン基体（アモルファ
ス、多結晶、単結晶）上に３層からなる誘電体フィルム
を形成する。″シリコン酸化物（ＳｉＯｘ、但し１＜ｘ
＜２）からなる第１層は、シリコンのプラズマまたは熱
酸化のいずれかによって形成される。プラズマによる酸
化処理は２５°Ｃ乃至３００℃の温度で行なわれるが、
６００′Ｃ以上の温度に耐えうる場合は熱成長処理を使
うことができる。
合せにより、フィルムまたはシリコン基体（アモルファ
ス、多結晶、単結晶）上に３層からなる誘電体フィルム
を形成する。″シリコン酸化物（ＳｉＯｘ、但し１＜ｘ
＜２）からなる第１層は、シリコンのプラズマまたは熱
酸化のいずれかによって形成される。プラズマによる酸
化処理は２５°Ｃ乃至３００℃の温度で行なわれるが、
６００′Ｃ以上の温度に耐えうる場合は熱成長処理を使
うことができる。
シリコン酸化物とアルミニウム酸化物との混合物からな
る第２層は酸素プラズマ中でのアルミニウムの反応スパ
ッタリングにより形成される。この反応スパッタリング
を継続して行なうことにより、最終的にほとんどアルミ
ニウム酸化物からなる第３層が形成される。
る第２層は酸素プラズマ中でのアルミニウムの反応スパ
ッタリングにより形成される。この反応スパッタリング
を継続して行なうことにより、最終的にほとんどアルミ
ニウム酸化物からなる第３層が形成される。
この発明の処理を実行するのに適した装置が第１図に示
されている。装置ユ０は例え（・コガラス製のペルジャ
ーからなる真空室１２を含んでいる。真空室１２内には
アルミニウムのような良導電性材料で作られたスクリー
ン、コイル、もしくはプレート状の電極１４が設けられ
ている。電極１４は、電圧を発生する直流、交流または
高周波電源装置１６に接続されている。電極１４の後方
には、電極１４から電気的に絶縁されており、且つプラ
ズマを上記電極部分に集中させる磁石１８が配置されて
いる。電極ｌ４カアルミニウム以外の場合にはアルミニ
ウム・ターゲット２０が設けられ、このターゲット２ｏ
の後方には磁石２２が配置される。真空室１２かもの排
気口２４はこの装置の排気を行なうものであシ、図示さ
れていないポンプ部に接続されている。第１導入口２６
と第２導入口２８は図示されていないガス供給装置に接
続されており、一種あるいは複数種の適当なガスを供給
する。この装置には雰囲気を所望の温度に加熱するだめ
の熱源（図示せず）も設けられている。
されている。装置ユ０は例え（・コガラス製のペルジャ
ーからなる真空室１２を含んでいる。真空室１２内には
アルミニウムのような良導電性材料で作られたスクリー
ン、コイル、もしくはプレート状の電極１４が設けられ
ている。電極１４は、電圧を発生する直流、交流または
高周波電源装置１６に接続されている。電極１４の後方
には、電極１４から電気的に絶縁されており、且つプラ
ズマを上記電極部分に集中させる磁石１８が配置されて
いる。電極ｌ４カアルミニウム以外の場合にはアルミニ
ウム・ターゲット２０が設けられ、このターゲット２ｏ
の後方には磁石２２が配置される。真空室１２かもの排
気口２４はこの装置の排気を行なうものであシ、図示さ
れていないポンプ部に接続されている。第１導入口２６
と第２導入口２８は図示されていないガス供給装置に接
続されており、一種あるいは複数種の適当なガスを供給
する。この装置には雰囲気を所望の温度に加熱するだめ
の熱源（図示せず）も設けられている。
第１層を熱成長させる場合は、真空室１２は排気され、
次いでｃｏ、、ＮｊＯ１Ｏム ＨｊＯ等のうちの少なく
とも１種の酸素供給源が、第１導入口２６より送り込ま
れる。さらに真空室１２の温度は約６００°Ｃンてまで
上げられ、所望の厚みの５ｉＯｉがシリコンの表面に成
長される。
次いでｃｏ、、ＮｊＯ１Ｏム ＨｊＯ等のうちの少なく
とも１種の酸素供給源が、第１導入口２６より送り込ま
れる。さらに真空室１２の温度は約６００°Ｃンてまで
上げられ、所望の厚みの５ｉＯｉがシリコンの表面に成
長される。
上記の第１轡を１９８６年３月１８日付けの米国特許第
↓、 ４Ｍ６ 、８２９号明細書に示されているように
、プラズマ酸化法により、より低い温度で成長させるこ
ともできる。この処理では、シリコン（アモルファス、
多結晶、単結晶）からなる基板３０、あるいは上面に上
記のシリコンを有する基板３０が電極１４の前に配置さ
れる。基板３０は取付板３２の上Ｑで重ねられ、通常工
作１４から約２．５４ ｃｍ （約１インチ）の所に配
置される。取付板３２は、プラズマ酸化過程中に基板３
０の温度を調整するために、ヒートシンクとして作用す
る材料でなければならない。
↓、 ４Ｍ６ 、８２９号明細書に示されているように
、プラズマ酸化法により、より低い温度で成長させるこ
ともできる。この処理では、シリコン（アモルファス、
多結晶、単結晶）からなる基板３０、あるいは上面に上
記のシリコンを有する基板３０が電極１４の前に配置さ
れる。基板３０は取付板３２の上Ｑで重ねられ、通常工
作１４から約２．５４ ｃｍ （約１インチ）の所に配
置される。取付板３２は、プラズマ酸化過程中に基板３
０の温度を調整するために、ヒートシンクとして作用す
る材料でなければならない。
このようなヒートシンクを設けることについては、米国
特許第４．３６１．５９５号明細書中をて説明されてい
る。考慮すべきことは、プラズマは基板３０の温度をゆ
うに３００’Ｃ以上に上昇させる可能性があり、このた
め基板の温度は３００°Ｃ以下に維持されなければなら
ない点である。基板３０の温度を維持するだめの他の従
来法も同様に利用できる。
特許第４．３６１．５９５号明細書中をて説明されてい
る。考慮すべきことは、プラズマは基板３０の温度をゆ
うに３００’Ｃ以上に上昇させる可能性があり、このた
め基板の温度は３００°Ｃ以下に維持されなければなら
ない点である。基板３０の温度を維持するだめの他の従
来法も同様に利用できる。
次いで、真空室１２は排気口２４を通して０．２乃至１
．０ｘｌＯ’ トールの圧力にまで排気される。
．０ｘｌＯ’ トールの圧力にまで排気される。
ガス状先駆物質を含む酸素が導入０２６を通って真空室
１２へ約５０ミリトールの圧力になるまで導入される。
１２へ約５０ミリトールの圧力になるまで導入される。
適当な酸素含有先駆物質としては、酸素、２酸化炭素、
酸化二窒素等がある。酸素プラズマを発生させるために
、１乃至１５ Ｗａｔｔｓ／ｃｎ 、望ましくは５乃至
７ Ｗａｔｔｓ／ｃｎの有効電力密度を供給するために
、３００乃至６００Ｗ ノ１３ 、５６ ＭＨ８ＯＨ８
性電力が厄唖１４に供給される。
酸化二窒素等がある。酸素プラズマを発生させるために
、１乃至１５ Ｗａｔｔｓ／ｃｎ 、望ましくは５乃至
７ Ｗａｔｔｓ／ｃｎの有効電力密度を供給するために
、３００乃至６００Ｗ ノ１３ 、５６ ＭＨ８ＯＨ８
性電力が厄唖１４に供給される。
この発明の誘電体フィルムの第２層の形成には、同様に
酸素含有プラズマを利用する必要がある。
酸素含有プラズマを利用する必要がある。
このため、第１層が熱成長された場合は、−旦真空室は
排気、冷却され、上記のようにプラズマが発生される。
排気、冷却され、上記のようにプラズマが発生される。
第１層がプラズマ酸化法により形成された場合は、プラ
ズマはそのまま維持される。
ズマはそのまま維持される。
第２、層は電％１４か、ターグツ）２０のいずれかから
のアルミニウムの反応スパッタリングによシ形成される
。つまり酸素プラズマがアルミニウムを酸化し、アルミ
ニウム酸化物を電極１４からスパッタリングさせる。同
時にプラズマは、夜長じたシリコン酸化物の幾らかを第
１層からスパッタリングさせ、これが反応スパッタリン
グにより被着しっ＼ある酸化アルミニウムとともに再び
被着すると考−えられる。このようにして、第２層はシ
リコン酸化物とアルミニウム酸化物との混合物からなる
。
のアルミニウムの反応スパッタリングによシ形成される
。つまり酸素プラズマがアルミニウムを酸化し、アルミ
ニウム酸化物を電極１４からスパッタリングさせる。同
時にプラズマは、夜長じたシリコン酸化物の幾らかを第
１層からスパッタリングさせ、これが反応スパッタリン
グにより被着しっ＼ある酸化アルミニウムとともに再び
被着すると考−えられる。このようにして、第２層はシ
リコン酸化物とアルミニウム酸化物との混合物からなる
。
シリコン酸化物の濃度は第１層からの距離が増すにつれ
て減少し、反対にアルミニウム酸化物の一度は第１層か
らの距離が増すにつれで増加するっ一旦、誘電体フィル
ムが、も：ｄや第１：働からシリコン酸化物がスパッタ
リングされず、またアルミニウム酸（ヒ物とともに再被
着しない厚さにまで蓄積されると、酸素プラズマンてよ
って電１ｉ１４またはターゲット２０のスパッタリング
を継続することにより、実質的にアルミニウム酸１ヒ物
よりなる第３層が形成される。この反応スパッタリング
は最終的々所望厚さのフィルムが得られるまで継快され
る。
て減少し、反対にアルミニウム酸化物の一度は第１層か
らの距離が増すにつれで増加するっ一旦、誘電体フィル
ムが、も：ｄや第１：働からシリコン酸化物がスパッタ
リングされず、またアルミニウム酸（ヒ物とともに再被
着しない厚さにまで蓄積されると、酸素プラズマンてよ
って電１ｉ１４またはターゲット２０のスパッタリング
を継続することにより、実質的にアルミニウム酸１ヒ物
よりなる第３層が形成される。この反応スパッタリング
は最終的々所望厚さのフィルムが得られるまで継快され
る。
第１層がプラズマ成長されたものである場合は、第２層
が形成されている間も、積層された誘電体の厚さが、そ
の誘電体を通してそれ以上の酸素の拡散を防ぐ厚さにな
るまで酸化物の下のシリコンへのプラズマ酸化が続くこ
とに注目する必要がある。第１層が熱成長されたもので
ある場合は第２層の形に中にいくらかつ酸化が可能であ
るが、これは、熱成長された第１層の厚さがＬＯナノメ
ータ以上の場合は殆んど起らない。
が形成されている間も、積層された誘電体の厚さが、そ
の誘電体を通してそれ以上の酸素の拡散を防ぐ厚さにな
るまで酸化物の下のシリコンへのプラズマ酸化が続くこ
とに注目する必要がある。第１層が熱成長されたもので
ある場合は第２層の形に中にいくらかつ酸化が可能であ
るが、これは、熱成長された第１層の厚さがＬＯナノメ
ータ以上の場合は殆んど起らない。
第１層は、プラズマ成長の場合は通常５乃至２０ナノメ
ータの厚さを持っているが熱成長の場合は、約１００ナ
ノメータといったようなより大きな厚みを持つことがで
きる。
ータの厚さを持っているが熱成長の場合は、約１００ナ
ノメータといったようなより大きな厚みを持つことがで
きる。
第２層は通常２乃至３０ナノメータの厚さを持つことが
判っている。
判っている。
ＡｌユＯ５よりなる第３層は都合の良い任意の厚さにす
ることができるが、通常は約１０乃至Ｂｏｏナノメータ
の範囲内に保たれる。
ることができるが、通常は約１０乃至Ｂｏｏナノメータ
の範囲内に保たれる。
３層フィルム全体の厚さは、それに関連する適用物に従
って所望の厚さにすることができるが、例えば薄膜トラ
ンジスタ用としては約１００ナノメータが適当でちる。
って所望の厚さにすることができるが、例えば薄膜トラ
ンジスタ用としては約１００ナノメータが適当でちる。
品、質の薄膜フィルム誘電体を必要とするどのような半
導体装置シてもこの発明を適用して所期の効果の得・ら
れることは言う迄もない。
導体装置シてもこの発明を適用して所期の効果の得・ら
れることは言う迄もない。
トランジスタ装置４０は従来技術によって構成される。
ガラス基板４２上にシリコン、、警４４が被着され、こ
のシリコン層上に上に詳細に述べた方法によって、第１
．可４Ｂと、この第１層４８上の第２層５０と、この第
２層５０上の第３．’１ｉｉ）５２とからなるこの発明
の誘電体フィルム４６が被着される。誘電体フィルム４
６上には、この装置のゲートとして動作し、例えば金属
、珪化物、ポリシリコン等の導体からなる電極５４が標
準のホトリソグラフ技法を用いて被着される。自己整列
イオン注入法を用いて、シリコン層４４に一方の導電形
式のソース領域５６およびドレン頭載５８と、反対導電
形式のチャンネル偵域６０とが形成される。
のシリコン層上に上に詳細に述べた方法によって、第１
．可４Ｂと、この第１層４８上の第２層５０と、この第
２層５０上の第３．’１ｉｉ）５２とからなるこの発明
の誘電体フィルム４６が被着される。誘電体フィルム４
６上には、この装置のゲートとして動作し、例えば金属
、珪化物、ポリシリコン等の導体からなる電極５４が標
準のホトリソグラフ技法を用いて被着される。自己整列
イオン注入法を用いて、シリコン層４４に一方の導電形
式のソース領域５６およびドレン頭載５８と、反対導電
形式のチャンネル偵域６０とが形成される。
グロー放電およびＣＶＤのような標準の低温（く５００
’Ｃ）技術によって生成された誘電体フィルムは、５
乃至１０ボルト、あるいはそれ以上の閾値電圧シフトを
もった不安定なＭＯＳＦＥＴを作るが、この発明によっ
て作られた装量は改善された安定を示している。また、
フィルムの形成速度も熱酸化法に比べて相当に速くなる
。
’Ｃ）技術によって生成された誘電体フィルムは、５
乃至１０ボルト、あるいはそれ以上の閾値電圧シフトを
もった不安定なＭＯＳＦＥＴを作るが、この発明によっ
て作られた装量は改善された安定を示している。また、
フィルムの形成速度も熱酸化法に比べて相当に速くなる
。
第３図および第４図はこの発明によって製造された半導
体装置の安定性を示すものである。それぞれの図面にお
いて、第２図のトランジスタのドシン電流工が、第２図
のゲート電極５４に供給されるダート電圧の関数として
示されている。実線はドレ７５８にＯｖをかけ、ソース
５６に一５ｖをかけた初期状態での電流を表している。
体装置の安定性を示すものである。それぞれの図面にお
いて、第２図のトランジスタのドシン電流工が、第２図
のゲート電極５４に供給されるダート電圧の関数として
示されている。実線はドレ７５８にＯｖをかけ、ソース
５６に一５ｖをかけた初期状態での電流を表している。
点線はその後、１５０°Ｃでゲート電極５４ Ｋ ３０
分間＋１０ボルトのバイアスをかけた後、ソース５６に
一５ｖをかけたときの電流を表している。
分間＋１０ボルトのバイアスをかけた後、ソース５６に
一５ｖをかけたときの電流を表している。
特に第３図は、誘電体全体が約１３０°Ｃで形成される
という条件で、第１層がプラズマ成長で形成された３層
誘電体フィルムを持ったＭＯＳＦＥＴの改善された安定
性を示している。第３図は＋ｌＯｖのバイアス、１５０
℃での３０分間のテスト後の当該装置における閾値電圧
の変動が約２ｖであることを示し、これは従来技術に比
して安定性の点で相当に改善されたことを示している。
という条件で、第１層がプラズマ成長で形成された３層
誘電体フィルムを持ったＭＯＳＦＥＴの改善された安定
性を示している。第３図は＋ｌＯｖのバイアス、１５０
℃での３０分間のテスト後の当該装置における閾値電圧
の変動が約２ｖであることを示し、これは従来技術に比
して安定性の点で相当に改善されたことを示している。
第４図はこの発明（てよって製造された別の！、ｌ０３
ＰＥＴの、結果を示している。この場合、第１層は約６
００°Ｃで約８時間か：すて熱成長された糸勺６ナノメ
ータの５ｉＯｉ よりなる。第２層と第３層は約１３０
°Ｃで約０．５時間かけて形成され、全体で約７．５ナ
ノメータの厚さのフィルムが８．５時間で形成された。
ＰＥＴの、結果を示している。この場合、第１層は約６
００°Ｃで約８時間か：すて熱成長された糸勺６ナノメ
ータの５ｉＯｉ よりなる。第２層と第３層は約１３０
°Ｃで約０．５時間かけて形成され、全体で約７．５ナ
ノメータの厚さのフィルムが８．５時間で形成された。
ＩＯＶのバイアスを１５０°Ｃで３０分間かけた後の閾
値電圧の変動は無視できるほどのものであった。この安
定性は、６００°Ｃで約１２０時間を必要とする熱戎長
層のそれに匹敵するものである。
値電圧の変動は無視できるほどのものであった。この安
定性は、６００°Ｃで約１２０時間を必要とする熱戎長
層のそれに匹敵するものである。
第１図はこの発明の装置で使用される誘電体フィルムを
形成するのに適した装置の断面図、・第２図はこの発明
の装置の断面図、 第３図はプラズマ成長された第１．＠を有する誘を体フ
ィルムをもった装置に対する閾値電圧のシフトを示す図
、 第４図は熱的に成長された第１層を有する誘電体フィル
ムをもった装置に対する閾値電圧のシフトを示す図であ
る。 ４０・・・半導体装置、４４・シリコン］、４６・・・
誘電体層、４８・・・第１層、５０・・・第２司、５２
・・第３層、５４・・電極。 才２０ ＼−４０
形成するのに適した装置の断面図、・第２図はこの発明
の装置の断面図、 第３図はプラズマ成長された第１．＠を有する誘を体フ
ィルムをもった装置に対する閾値電圧のシフトを示す図
、 第４図は熱的に成長された第１層を有する誘電体フィル
ムをもった装置に対する閾値電圧のシフトを示す図であ
る。 ４０・・・半導体装置、４４・シリコン］、４６・・・
誘電体層、４８・・・第１層、５０・・・第２司、５２
・・第３層、５４・・電極。 才２０ ＼−４０
Claims (1)
- （１）半導体材料の本体と、誘電体フィルムによつて隔
離された電極とを含み、 上記誘電体フィルムは、シリコン酸化物からなる第１の
層と、シリコン酸化物とアルミニウム酸化物との混合物
からなり、上記第１の層上に形成された第２の層と、ア
ルミニウム酸化物からなり、上記第２の層上に形成され
た第３の層とからなり、上記第２の層中のシリコン酸化
物の濃度は上記第１の層からの距離の増加と共に低下し
、上記アルミニウム酸化物の濃度は上記第１の層からの
距離の増加と共に上昇する、半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76997585A | 1985-08-27 | 1985-08-27 | |
| US769975 | 1996-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358843A true JPS6358843A (ja) | 1988-03-14 |
Family
ID=25087086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61201179A Pending JPS6358843A (ja) | 1985-08-27 | 1986-08-26 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS6358843A (ja) |
| KR (1) | KR940005290B1 (ja) |
| DE (1) | DE3628399A1 (ja) |
| GB (1) | GB2179679B (ja) |
| SG (1) | SG134792G (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5310610A (en) * | 1988-05-07 | 1994-05-10 | Sharp Kabushiki Kaisha | Silicon micro sensor and manufacturing method therefor |
| JPH0748564B2 (ja) * | 1988-05-07 | 1995-05-24 | シャープ株式会社 | シリコンマイクロセンサ |
| US5387530A (en) * | 1993-06-29 | 1995-02-07 | Digital Equipment Corporation | Threshold optimization for soi transistors through use of negative charge in the gate oxide |
| EP0971380A4 (en) * | 1997-03-28 | 2000-06-28 | Migaku Takahashi | MANUFACTURING METHOD OF A MAGNETIC RESISTANCE ELEMENT |
| KR100480756B1 (ko) * | 2002-08-02 | 2005-04-06 | 한국화학연구원 | 산화알루미늄 박막 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4985964A (ja) * | 1972-12-19 | 1974-08-17 | ||
| JPS5168770A (ja) * | 1974-11-04 | 1976-06-14 | Siemens Ag | |
| JPS5527644A (en) * | 1978-08-17 | 1980-02-27 | Nec Corp | Multi-layer wiring type semiconductor device |
| JPS5572043A (en) * | 1978-11-27 | 1980-05-30 | Fujitsu Ltd | Preparation of semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3287243A (en) * | 1965-03-29 | 1966-11-22 | Bell Telephone Labor Inc | Deposition of insulating films by cathode sputtering in an rf-supported discharge |
| GB1204544A (en) * | 1966-09-02 | 1970-09-09 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| US3502950A (en) * | 1967-06-20 | 1970-03-24 | Bell Telephone Labor Inc | Gate structure for insulated gate field effect transistor |
| DE3122382A1 (de) * | 1981-06-05 | 1982-12-23 | Ibm Deutschland | Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur |
-
1986
- 1986-08-21 DE DE19863628399 patent/DE3628399A1/de not_active Withdrawn
- 1986-08-26 KR KR1019860007073A patent/KR940005290B1/ko active IP Right Grant
- 1986-08-26 GB GB8620609A patent/GB2179679B/en not_active Expired - Fee Related
- 1986-08-26 JP JP61201179A patent/JPS6358843A/ja active Pending
-
1992
- 1992-12-30 SG SG1347/92A patent/SG134792G/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4985964A (ja) * | 1972-12-19 | 1974-08-17 | ||
| JPS5168770A (ja) * | 1974-11-04 | 1976-06-14 | Siemens Ag | |
| JPS5527644A (en) * | 1978-08-17 | 1980-02-27 | Nec Corp | Multi-layer wiring type semiconductor device |
| JPS5572043A (en) * | 1978-11-27 | 1980-05-30 | Fujitsu Ltd | Preparation of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940005290B1 (ko) | 1994-06-15 |
| DE3628399A1 (de) | 1987-03-05 |
| GB2179679A (en) | 1987-03-11 |
| GB8620609D0 (en) | 1986-10-01 |
| SG134792G (en) | 1993-03-12 |
| GB2179679B (en) | 1990-01-04 |
| KR870002638A (ko) | 1987-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| TWI393191B (zh) | 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進 | |
| US6989573B2 (en) | Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics | |
| US5412246A (en) | Low temperature plasma oxidation process | |
| US7388246B2 (en) | Lanthanide doped TiOx dielectric films | |
| US6534420B2 (en) | Methods for forming dielectric materials and methods for forming semiconductor devices | |
| US6404027B1 (en) | High dielectric constant gate oxides for silicon-based devices | |
| US4692344A (en) | Method of forming a dielectric film and semiconductor device including said film | |
| US8445952B2 (en) | Zr-Sn-Ti-O films | |
| US7235446B2 (en) | Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices | |
| US20010029053A1 (en) | Capacitor containing amorphous and polycrystalline ferroelectric films and fabrication method therefor, and method for forming amorphous ferroelectric film | |
| JPH11135774A (ja) | 高誘電率シリケート・ゲート誘電体 | |
| US6413386B1 (en) | Reactive sputtering method for forming metal-silicon layer | |
| JPH10265948A (ja) | 半導体装置用基板およびその製法 | |
| JPH04133313A (ja) | 半導体作製方法 | |
| JPH01225149A (ja) | キャパシタ及びその製造方法 | |
| JPH08325721A (ja) | 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極 | |
| KR100376264B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
| KR940012608A (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| JP3013455B2 (ja) | 酸化タンタル膜のプラズマ化学気相成長法 | |
| JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
| US7786021B2 (en) | High-density plasma multilayer gate oxide | |
| JPS6358843A (ja) | 半導体装置 | |
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| JPS595672A (ja) | 薄膜トランジスタの製造方法 |