JPH01225149A

JPH01225149A - キャパシタ及びその製造方法

Info

Publication number: JPH01225149A
Application number: JP63049736A
Authority: JP
Inventors: Kyoichi Suguro; 恭一須黒
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-04
Filing date: 1988-03-04
Publication date: 1989-09-08
Also published as: DE3906874A1; KR890015430A; US4959745A; KR920005320B1; DE3906874C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は例えばＬＳＩチップ等に搭載される積み上げ型
キャパシタ構造及びそのＩ２造方法に関する。

（従来の技術）例えば、ダイナミックＲＡＭ　（以下、ｄＲＡＭと略称
）は、−個のＭＯＳＦＥＴとキャパシタによってメモリ
セルが構成され、このようなメモリセル等を高集積化し
たＬＳＩが開発されている。このようなＬＳＩチップに
搭載される従来のキャパシタとしては、誘電体として酸
化シリコン膜（以下、ＳｉＯ□股と略称）を使用した平
面キャパシタが広く用いられてきた。

しかし、ＬＳＩの一層の高集積化に伴って、キャパシタ
は、その面積がほとんど変わらないため、誘電体である
Ｓｉｎ、膜の薄膜化だけではこれに対応するのが困難に
なってきていた。

このため、誘電体としてＳｉＯ□膜単体膜化体て、これ
に５ｉｎ２膜よりも誘電率の高い窒化シリコン膜（Ｓｉ
３Ｎ４）を組み合わせたＳｉｎ、膜／５ｉＪＮ４膜の積
層構造や、ＳｉＯ□膜／Ｓｉ、Ｎ４膜／５ｉｎ２膜の積
層構造のものが現れてきているが、それらによって実現
され得るＳｉｎ、に換算した膜厚はせいぜい５ｔ＋＋ｗ
程度である。１６ＭｄＲＡＭのような超高密度集積回路
のＶＬＳＩでは、より一層の高誘電率を有する誘電体の
開発が不可欠になってきている。

そして、このような高誘電率誘電体として、金属酸化物
である五酸化タンタル（以下Ｔａ２Ｏ，）が最も広く研
究開発が行われている。その理由は、Ｔａ、　Ｏ，の比
誘電率が２５−３０で５ｉｎ２の６−８倍、またＳｉ３
Ｎ４の３−４倍であり、従って、同一のキャパシタ容量
を得るのに必要な膜厚は、その倍率分だけ厚くても良い
ことになるからである。より厚くできるということは欠
陥密度の少ない膜形成を容易にすると同時に、同一の電
圧に対して電界強度を弱める、すなわち絶縁膜にかかる
負担が軽くなることを意味する。また、タンタルは材料
としての精錬技術も最も進んでいる中の−っであり、高
純度のものが得られやすい。高純度のものが得られてい
る他の材料、例えばＴｉは、高い比誘電率を有するが、
Ｔｉの酸化物は準安定相の存在のために正規組成である
ＴｉＯ□から組成ずれが起こりやすく、酸素欠損の生ず
る確立も高い。従って、電気的な絶縁性の点でＴａ２Ｏ
，に劣ってしまうため、現在ではＴａ２０５の実用化に
向けて研究開発が進んでいる。

この様な高誘電率のＴａ、　Ｏ，もＳｉ上に薄膜として
形成する場合、薄膜にするほど比誘電率は低下してしま
う。例えば、２０止のＴａ２Ｏ，を形成したとき、実効
的比誘電率は１２−１４．５と低い。それは、界面にＳ
ｉＯ□やＴａＳｉ、Ｏｙ等の低誘電率の介在膜が存在す
るためである。特に、Ａｒと酸素の混合ガス中でＴａタ
ーゲットを化成スパッタしてＳｉ上にＴａ２Ｏ，膜を形
成する場合、界面に２−４ｎｍのＳｉＯ□が形成される
。

これは主として酸素プラズマによるプラズマ酸化と言わ
れている。一方、Ｍｏやｐｔ上ではＴａ２Ｏ，の比誘電
率が膜厚依存性を持たないと言われている。

Ｗ上でも同様である。従って、金属電極を用いた場合に
は、２５−３０と言う高い比誘電率を実現できる。しか
しながら、蒸着やスパッタ法で形成した金属膜は高純度
な膜はど針状結晶になり、表面の微細な凹凸のためにそ
の上に形成した例えばスパッタＴａ２Ｏ，膜のリーク電
流は大きくなってしまう。

その原因としてＴａ、０．膜厚の不均一性と針状結晶数
の電界集中効果が考えられる。

これを改善するために、橋本民地（特開昭６１−２６５
８５６　）は下部電極表面の凹凸を小さくした構造とそ
の製法を提案している。製法としては、（ｉ）電極膜形
成時又は形成後に酸素又は窒素を導入して非晶質化する
。（ｉｔ）非常に薄くする。数ｎｍ程度に。（ｉ）高温
で熱処理して粒径を大きくする。等である。これらの対
策はある程度の成功を収めたが、再現性を得るのが難し
い。従って、例えば４ＭｄＲＡＭや１６ＭｄＲＡＭ以上
の高集積度の素子に対しては信頼性上問題があり、より
高い信頼性を確保する為に、下部電極の表面を積極的に
平坦化すると同時に、上部及び下部電極と誘電体膜との
化学的安定性を保持できる構造を用いる必要がある。

（発明が解決しようとする課題）従来の金属／高誘電率誘電体／金属構造のキャパシタで
は、下部電極の表面形状に起因する高誘電率誘電体膜の
膜厚不均一性、及び、下部電極表面の凹凸による電界集
中効果のため、リーク電流が大きい。また、６５０℃以
上の高温工程を経た時にＳｉ半導体と反応を起こさない
ものには金属硅化物、窒化物、硼化物、炭化物がある、
しかし、純粋な化合物は金属酸化物と接触後に高温工程
を経ると金属酸化物から酸素を奪い、金属酸化物の絶縁
性が劣化してしまう、従来のリーク低減対策では、ある
程度の低減を実現できたが大規模集積回路では問題が残
るため１本質的な対策が望まれていた。

本発明は、上記事情に基づいてなされたもので、高誘電
体膜本来の高い誘電率を保持しつつ、リーク電流の増加
を抑制するために改良されたキャパシタの構造及びその
製造方法であり、ＶＬＳＩ、　ＵＬＳＩチップ等に搭載
するのに極めて好適なキャパシタの製造方法を提供する
ことを目的とする。

〔発明の構成〕

（課題を解決するための手段）本発明の基本の第一は金属酸化物を誘電体膜とするキャ
パシタにおいて、その誘電体膜と接触するキャパシタ電
極部が添加した導電性金属化合物であるキャパシタの構
造である。酸素を添加することによって、高温アニール
時にも導電性金属化合物が金属酸化物誘電体から酸素を
奪う現象を防げるものと考えられる。キャパシタ電極は
上部電極である場合もあれば、下部電極である場合もあ
り、その材料はＴｉ、　Ｚｒ、　Ｉｆｆ、　Ｎｂ、　Ｔ
ａの窒化物、硼化物、炭化物、硅化物又はＷ、Ｎｏの窒
化物、硅化物であることを特徴とする。本発明の基本の
第二はその電極膜形時に膜中に酸素を添加することを特
徴とする。酸素の添加量はその電極材料自体が半導体以
上の電気的導電性を有する範囲とする。

すなわち、酸素の添加後に電極が誘電体としての性質を
有することは望ましくない。従って、添加する酸素量の
範囲は、酸素が添加された導電性金属化合物の比抵抗が
１ＫΩ・ｃＩ１１以下である範囲内とする。

（作　用）金Ｒ／高誘電体膜／金属構造のリーク電流を信頼性良く
低減化せしめ、高誘電体膜本来の高い比誘電率２０−３
０という値を５０ｎ−以下の薄膜についても実現可能と
なる。

（実施例）以下、本発明の実施例につき図面を参照して説明する。

第１図（ａ）〜（Ｃ）は、本発明による３つのキャパシ
タ構造の誘電体膜と電極である導電体膜の断面構造を示
す。（ａ）は、酸素を添加した導電性金属化合物膜１１
を下部電極として、その上に金属酸化物誘電体膜１２．
及び上部電極としての導電体膜１３を積層したものであ
る。（ｂ）は、下部電極としての導体膜１４上に金属酸
化物誘電体膜１５、及び酸素を添加した導電性金属化合
物膜１６を積層した構造になっている。（Ｃ）は、金属
酸化物誘電体膜１８の下部電極１７．上部電極１８いず
れの電極も酸素を添加した導電性金属化合物膜である。

次に第２図（ａ）〜（ｅ）は、本発明による方法によっ
て第１図（ｃ）に示される構造のキャパシタの製造方法
を工程順に説明するためのいずれも工程断面模式図であ
る。第２図（ａ）において、比抵抗値が６Ωｃｍで（１
００）のＰ型Ｓｉ基板２１にＣＶＯ法により１μ腸の５
ｉｎ２膜２２を形成し、次いで積み上げ型キャパシタ形
成領域にフォトリソグラフィと反応性イオンエツチング
を用いて０．８μｍ寸法の開口部を設ける。

しかる後にＡｓ１ｌ、とＳｉＨ４を用いたＬＰＧＶＤ炉
で０．５　ｐ　ｍの＾Ｓドープ多結晶シリコン２３を堆
積する。この堆積は基板温度６００℃で、かつ、堆積中
圧力０．　ＩＴｏｒｒで施した。ついで、９００℃にて
デンシファイする事によって多結晶シリコンが低抵抗化
すると同時に、Ａｓ拡散層２４が形成される。次いで、
ＮＦ、と０２ガスを用いて１　：　２．５の流量比で平
滑化エツチングを行なう。このエツチング条件は、ＲＦ
電力６００ｖ、圧力０，２Ｔｏｒｒで施した。これで、
平坦部において約１５００人のエツチングを施し表面を
平滑化した後。

フォトリソグラフィと多結晶シリコンエツチング技術で
下部電極にエツチングを施す。このエツチング寸法は、
合わせ余裕を０．２μｍずつとって１．２μｍに設定す
る。次いで全面に５０１厚にＴａＮｘ０ｙ膜２５を堆積
する。成膜方法は、９９．９９９９％のＴａターゲット
を窒素とアルゴンと酸素の混合ガス中でスパッタする方
法であり、スパッタリングは、ＤＣマグネトロン型であ
る。酸素と窒素とアルゴンの流量比は７　：　２０　：
　２０であり、堆積時の圧力は０　、７Ｐａである。基
板加熱温度は、２００℃とした。次いで、酸素とアルゴ
ンの混合ガス中（流量比は５０：１）でＴａターゲット
をスパッタして、２０ｎｍ厚のＴａ２０５膜２６を形成
する。その後、酸素と窒素とアルゴンの混合ガス中でＴ
ａターゲットをスパッタして２００ｎｍ厚のＴａＮｘ０
ｙ膜２７を堆積する。下部電極と同一の堆積条件を用い
て形成した。しかる後に、フォトリソグラフィと反応性
イオンエツチング技術を用いて１．５μｍ寸法の電極加
工を行なう。反応性イオンエツチングは、ＮＦ、と０２
を流量比２：１で導入して行なった。この時１５〜２０
％程度のオーバーエツチングを行なう事によって、第２
図（ｅ）に示される形状のキャパシタが完成する。この
後Ｎ２中で８００℃、６０分のアニールを行ない電気的
評価を行なった。

第３図は、従来例と本発明による第２図の実施例で作製
した０、１ｍｍ”のキャパシタのＴａ２Ｏ，膜リーク電
流特性の比較を示す。ゲート側（＋）（−）いずれの場
合にもほとんど同様な特性を示す。従来例と比べ同一電
界において７桁もリーク電流が低下している事がわかる
。従って酸素添加によってＴａ、　０．膜形成後の熱処
理による化学的不安定性は問題とならなくなった。１セ
ル当りのリーク電流は、５ｖバイアス時１　ｘｌＯ−”
Ａテあ４Ｊ　、　ｄＲＡＭ　ｆ！　ルで要求されるリー
ク電流Ｉ　Ｘｌ０−１ｓＡ以下のレベルを十分に満足す
ると共に１０７個クラスの規模のキャパシタ群でもリー
ク電流特性は、むらなく±０．２ＭＶ／ｃＩＩ１以内に
おさまっている。また、Ｔａ２０５膜自体の比誘電率も
２８〜２９と高い、従って膜厚が２０ｎｍのＴａ、Ｏ，
膜であるから、ＳｉＯ□に換算膜厚（同一の容量を得る
のに必要な膜厚）は２．７ｎｍとなり、キャパシタ占有
面積が１．２Ｘ１．５μｍ２と小さいのにもかかわらず
、２５ｆＦ以上の容量が得られる。

（発明の効果）以上説明したように、本発明によれば、下部電極又は、
上部電極と金属酸化物誘電体との界面の化学的安定性が
保たれると同時に、酸素添加により結晶が微細化された
結果、誘電体との接触面が平滑化されるため、電界集中
効果を抑制する。そのため高誘電率、低リーク電流の誘
電体膜を有するキャパシタが実現される。従って１６Ｍ
ｄＲＡＭ、　６４ＭｄＲＡＭを初めとして種々の集積回
路に対し、小型化、大容量化のメリットを十分に生かす
事ができる。又実施例で説明した例にとどまらず特許請
求の範囲に記載の材料の組み合わせに対しても同様な効
果が得られる。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は１本発明により実現できる典型
的な上部電極／誘電体膜／下部電極構造を示す。第２図（ａ）〜（Ｃ）は、第１図（ｃ）の構造を積み上
げ型キャパシタに適用した時の製造方法を示す模式断面
図を示す。第３図は、従来例（電極材料に酸素を添加し
ていない場合）と本発明による方法で作製したキャパシ
タのリーク特性を示す。

Claims

【特許請求の範囲】

（１）金属酸化物の誘電体膜を有するキャパシタにおい
て、前記誘電体膜に接するキャパシタ電極部が、酸素が
添加された導電性金属化合物でなることを特徴とするキ
ャパシタ。
（２）導電性金属化合物がＴｉ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔ
ａの窒化物、硼化物、炭化物、硅化物、又はＷ、Ｍｏの
硅化物、窒化物のうち少なくとも一つから構成されてい
ることを特徴とする請求項１記載のキャパシタ。
（３）金属酸化物がＴａ、Ｎｂ、Ｔｉ、Ｚｒ、Ｈｆ、Ｙ
の少なくとも一つから構成されていることを特徴とする
請求項１記載のキャパシタ。
（４）酸素が添加された導電性金属化合物の比抵抗が１
ＫΩ・ｃｍ以下であることを特徴とする請求項１記載の
キャパシタ。
（５）金属酸化物の誘電体膜を有するキャパシタの該誘
電体膜の上部電極または下部電極の少なくとも一方に導
電性金属化合物を用い、該導電性金属化合物形成の際に
、膜中に酸素を添加する工程を含むキャパシタの製造方
法。