JP2764472B2 - 半導体の成膜方法 - Google Patents

半導体の成膜方法

Info

Publication number
JP2764472B2
JP2764472B2 JP3082985A JP8298591A JP2764472B2 JP 2764472 B2 JP2764472 B2 JP 2764472B2 JP 3082985 A JP3082985 A JP 3082985A JP 8298591 A JP8298591 A JP 8298591A JP 2764472 B2 JP2764472 B2 JP 2764472B2
Authority
JP
Japan
Prior art keywords
film
tantalum
oxide
forming
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3082985A
Other languages
English (en)
Other versions
JPH05267567A (ja
Inventor
靖浩 堀池
剛平 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP3082985A priority Critical patent/JP2764472B2/ja
Priority to US07/848,019 priority patent/US5290609A/en
Priority to KR1019920004852A priority patent/KR0167570B1/ko
Publication of JPH05267567A publication Critical patent/JPH05267567A/ja
Application granted granted Critical
Publication of JP2764472B2 publication Critical patent/JP2764472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体の成膜方法に関
するもので、更に詳細には、半導体基板の表面に電極薄
膜を積層状に形成する半導体の成膜方法に関するもので
ある。
【０００２】
【従来の技術】近年、半導体ディバイスの高性能化と高
集積化へ向って新しい工程が開発されており、その中の
１つとしてキャパシター形成技術が重要課題とされてい
る。
【０００３】一般に、真空の誘電率：ε0 、物質の比誘
電率：εr 、キャパシター表面積：Ｓ、キャパシター膜
厚：ｄとすると、キャパシター：Ｃは以下のように表さ
れる。
【０００４】 Ｃ＝ε0 ・εr ・Ｓ／ｄ したがって、キャパシターの容量の増大を図るにはキャ
パシター膜厚を減少すればよく、現在の１ＭＤＲＡＭの
ような小容量な半導体ディバイスにおいては微細化に伴
い減少するキャパシター容量を平板型のままで薄膜化、
すなわちキャパシター膜厚の減少で対応することができ
る。
【０００５】しかし、４Ｍ以上の微細化には、現在のＳ
ｉＯ2 ／Ｓｉ3 Ｎ4 誘電体積層膜のメモリーセルの薄膜
化は、物理的な限界に達しつつある。その理由は、こ
れらの薄膜化には被誘電率が低い（３．８）ことと、
５０オングストローム（Ａ）以下に薄膜化すると、リー
ク電流が増大することの２点に起因する。そこで、従来
では、容量不足を補うため、三次元構造化、すなわちキ
ャパシター表面積（Ｓ）の拡大化が図られてきている。
このキャパシター表面積の拡大化の初期にはトレンチ型
が研究されていたが、シリコン（Ｓｉ）の酸化膜により
Ｓ／Ｎ比が低下するという理由から、スタックト型が使
用されている。また、キャパシター形成でなく、Ｓｉの
トレンチにもスタックト型を設けたスタックトトレンチ
型も使用されている。
【０００６】一方、１６Ｍ、６４ＭＤＲＡＭにつれて一
層微細化、薄膜化が進み、例えば、６４ＭＤＲＡＭでは
キャパシターサイズが１．５μｍ2 、膜厚は酸化膜厚換
算で５０Ａ以下になると考えられている。その上、低消
費電力化の方向にあり、また、信号電荷容量は静電容量
と動作電圧の積であるから、電源電圧の低下は、静電容
量の増加で補わなくてはならない。したがって、キャパ
シター表面積Ｓを増すために、最近では、フィン型、ク
ラウン型、チムニー型等種々の工夫も提案されている
が、これらのものは形状が複雑であるため製造工程の困
難さは否めない。
【０００７】この問題を解決する手段として、以前から
高誘電体膜としてしられていた五酸化タンタル（Ｔａ2
Ｏ5 ）等の誘電率の高い材料が最近見直され、実用化へ
の研究が行われている（月刊Semiconductor World １９
９０ ５月号、月刊Semiconductor World １９８７ ３
月号、J.Electrochem,Soc.,Vol.136,No.3,March 1989参
照）。
【０００８】
【発明が解決しようとする課題】しかしながら、Ｔａ2
Ｏ5 はその誘電率の高さから、最も注目されている誘電
体材料の１つであるが、十分満足できる良質な膜が形成
されず、耐圧が低下してしまうという欠点があり、これ
が実用化の障壁になっている。
【０００９】良質な膜が形成されない大きな理由は、以
下の３点である。
【００１０】Ｔａ2 Ｏ5 は下地のＳｉによって還元さ
れ易く、酸素（Ｏ）原子が不足になり、耐圧が不足する
こと（すなわち、標準生成自由エネルギー；ＳｉＯ2 ＝
−０．８２４４Ｊ／mol 、Ｔａ2 Ｏ5 ＝−１．１９１Ｊ
／mol であるので、Ｔａ2 Ｏ5 中のＯはＳｉにより還元
され易い。）また、従来の有機系のＴａのガスソースと
酸化ガスとを混合して連続的に堆積するＣＶＤやスパッ
タ等の方法では、気相中で反応した成分が堆積するため
化学量論（ストイキオメトリー）からずれた酸素不足な
膜が形成され易い。これが誘電率の低下につながる。
【００１１】膜中にカーボン等の汚染があると、リー
ク電流発生の原因となり、耐絶縁性を低下させてしま
う。特に、有機系のＴａのガスソースは、プラズマＣＶ
Ｄ等のプロセス中で分解し、中間生成物としてのカーボ
ンが取り込まれ易くなる。
【００１２】容量を増大させるため、高アスペクト比
構造の溝に堆積しようとしても、コンフォーマル（段差
被覆度の大きい構造の穴や内壁へ均一）に堆積すること
が難しい。
【００１３】このように、Ｔａ2 Ｏ5 は強誘電体メモリ
ーとしての物理的性質が高いにもかかわらず実用化への
障壁が解消されていないのが現状である。
【００１４】この発明は上記事情に鑑みなされたもの
で、未反応の中間生成物の取り込まれにくい、しかもス
トイキオメトリックに近い組成を有する高誘電率で耐圧
特性の良好なＴａ2 Ｏ5 膜を形成する半導体の成膜方法
を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明の半導体の成膜方法は、半導体基板の表面
に誘電体膜を形成する半導体の成膜方法を前提とし、有
機タンタルを含むソースガスと水素ラジカルを反応させ
て上記基板表面にタンタルを均一に堆積させる工程と、
上記タンタルに酸素ラジカルを反応させて酸化させる工
程とを繰り返し行うことによって、積層状の酸化タンタ
ル膜の誘電体膜を形成することを特徴とするものである
（請求項１）。
【００１６】この発明において、上記誘電体膜は積層状
の酸化タンタル膜であれば任意のものでよく、例えば酸
化タンタル膜と、酸化ジルコニウム、酸化チタン、酸化
タングステン、酸化ニオブ、酸化ハフニウム及び酸化イ
ットリウム等の高誘電率の金属酸化膜の一部又は全部と
を交互に積層した積層膜とすることができる（請求項
２）。
【００１７】また、上記誘電体膜は上記積層構造であれ
ば任意のものでよく、更に、この誘電体膜と、この誘電
体膜中の酸素の還元防止用の還元防止膜とを積層するこ
ともできる（請求項３）。この場合、還元防止膜とし
て、シリコン窒化膜、タンタル窒化膜、チタン窒化膜又
はタングステン窒化膜のいずれかを使用することができ
る（請求項４）。
【００１８】
【作用】上記のように構成されるこの発明の半導体の成
膜方法によれば、ソースガスの有機タンタルと水素ラジ
カルとを反応させることにより、メチル基・エチル基等
の炭化水素基を含んだタンタル薄膜を半導体基板の深い
溝穴に均一に堆積することができる。次いで、例えばマ
イクロ波放電等によって生じた酸素ラジカルを反応させ
ることにより、充分なＯ原子の供給により化学量論的組
成をもったＴａ2Ｏ5 膜が形成できる。この際、同時に
メチル基・エチル基等の炭化水素基は、Ｏ原子により酸
化され、膜中からＣＯ又はＣＯ2 ガスとして抜け出てゆ
くので、カーボン汚染の少ない膜が形成できる。これを
繰り返すことにより、膜厚が制御された化学量論的な薄
膜が形成できる。
【００１９】
【実施例】以下にこの発明の実施例を図面に基いて詳細
に説明する。
【００２０】図１はこの発明の成膜方法を実現する装置
の一例であるプラズマＣＶＤ装置の概略断面図が示され
ている。
【００２１】プラズマＣＶＤ装置は、試料である半導体
基板１を載置する載置台２を配設する反応室３に、ソー
スガスを供給するソースガス導入口４と水素ラジカル又
は酸素ラジカル等の反応媒体を供給する反応媒体導入口
５を形成すると共に、真空ポンプ６と連結する排気口７
を形成してなる。
【００２２】ソースガス導入口４には開閉弁８及び流量
制御弁９を介して例えばペンタジメチルアミノタンタリ
ウム（Ｔａ［Ｎ（ＣＨ3 ）2 ］5 ）等の有機タンタル
（Ｔａ）を収容するタンタル供給源１０が接続されてお
り、このソースガス導入口４とタンタル供給源１０とを
接続する管路１１の途中に、例えばジルコニウム（Ｚ
ｒ）、チタン（Ｔｉ）等のサブソースガスをそれぞれ収
容するジルコニウム供給源、チタン供給源（図示せず）
が開閉弁８及び流量制御弁９を介して連結されている。
なおこの場合、サブソースガスとしてジルコニウム源と
チタン源を使用しているが、必ずしもこれらのものに限
定されるものではなく、例えばタングステン（Ｗ）源、
ニオブ（Ｎｂ）源、ハフニウム（Ｈｆ）源あるいはイッ
トリウム（Ｙ）源等を使用することもできる。
【００２３】一方、反応媒体導入口５にはプラズマ生成
室１２を介して互いに並列な水素ガスを収容する水素ガ
ス供給源１３と酸素ガスを収容する酸素ガス供給源１４
とがそれぞれ開閉弁８，８及び流量制御弁９，９を介し
て接続されており、水素ガスと酸素ガス，アンモニアガ
ス，シランガスとが選択的にプラズマ生成室１２内に送
られるようになっている。この場合、プラズマ生成室１
２にはマイクロ波（２．４５ＧＨｚ）放電によるプラズ
マが用いられて、水素又は酸素のプラズマ化された電子
が発散磁界によって反応室３内に送り出されるようにな
っている。
【００２４】なお、反応室３内は、真空度１０-5Torr、
温度３００℃の雰囲気に設定されている。
【００２５】次に、この発明の成膜方法を図２に示すキ
ャパシターセルを形成する場合について図３に示すタイ
ムチャートを参照して説明する。
【００２６】まず、例えば希ＨＦ処理あるいは希ＨＦ処
理後の表面をＨｅＩ共鳴線で励起し、そこへイオン照射
してＨ／Ｆ除去を行う等して載置台２上に載置された半
導体基板１の表面の自然酸化膜を除去した後、例えばＴ
ｉ［Ｎ（ＣＨ3 ）2 ］4 とＨ2 の混合ガス（０．５Tor
r）をマイクロ波放電（４０Ｗ）によるダウンストリー
ムにて反応室３内に供給して、基板１上にＴｉ薄膜を堆
積する。次いで、ＮＨ3ガス（０．５Torr）をマイクロ
波放電（４０Ｗ）によるダウンストリームにてＴｉを窒
化して、ＴｉＮの下部電極１５を形成する。このとき、
基板１の温度は１００℃であり、下部電極１５の膜厚は
１００Ａである。
【００２７】次に、例えばＴａ［Ｎ（ＣＨ3 ）2 ］5 の
ような有機タンタルソースと水素（Ｈ2 ）ラジカルを例
えば１×１０-3Torr混合し、マイクロ波放電（４０Ｗ）
によるダウンストリームにて反応室３内に供給して、Ｔ
ａ薄膜を堆積する。次いで、マイクロ波放電（４０Ｗ）
によるダウンストリームにて酸素ラジカル（１．０Tor
r）と反応させて誘電体膜である酸化タンタル（Ｔａ2
Ｏ5 ）薄膜１６を形成する。このとき、酸化タンタル薄
膜１６の膜厚は４０Ａである。
【００２８】次に、ＮＨ3 とＳｉＨ4 ガスを例えば１To
rr混合し、マイクロ波放電（４０Ｗ）によるダウンスト
リームにて還元防止膜としての絶縁性のシリコン窒化膜
１７（Ｓｉ3 Ｈ4 ）を堆積する。このときのシリコン窒
化膜１７の膜厚は１０Ａである。
【００２９】以下、上記酸化タンタル薄膜１６とシリコ
ン窒化膜１７の成膜工程を繰り返して、Ｔａ2 Ｏ5 ／Ｓ
ｉ3 Ｎ4 の積層膜を形成する。これにより強誘電体キャ
パシターセルが形成される。また、シリコン窒化膜１７
によって酸化タンタル薄膜１６中の酸素の還元防止が図
れ、酸化タンタル薄膜１６のＳｉ界面におけるリーク電
流の発生が防止される。
【００３０】最後に、下部電極１５と同一の成膜工程を
行って、上部電極１８を形成すれば、成膜工程は完了す
る。
【００３１】以上の成膜工程は図３に示すようにデジタ
ル的に行われるので、未反応の中間生成物の取り込まれ
にくい、しかも化学量論的に近い組成をもった酸化タン
タル薄膜１６を形成することができる。したがって、高
誘電率を保ち、かつ耐圧特性の良好な膜を形成すること
ができる。また、異種の材料の多層構造膜が形成できる
ので、酸化タンタル薄膜１６とＳｉ界面との間にシリコ
ン窒化膜１７等の還元防止膜を積層することができ、リ
ーク電流の発生を防止することができる。
【００３２】なお、上記実施例では、酸化タンタル薄膜
１６とシリコン窒化膜１７とを２回積層した場合につい
て説明したが、必ずしもこの積層構造のものに限定され
るものではなく、３回以上積層した構造であってもよ
い。また、誘電体膜を、酸化タンタル膜と、酸化ジルコ
ニウム、酸化チタン、酸化タングステン、酸化ニオブ、
酸化ハフニウム及び酸化イットリウム等の高誘電率の金
属酸化膜の一部又は全部とを交互に積層した積層膜とす
ることもできる。更に、上記シリコン窒化膜に代えて例
えばタンタル窒化膜、チタン窒化膜又はタングステン窒
化膜等の絶縁性の還元防止膜を上部及び下部電極膜とし
て使用することができる。
【００３３】
【発明の効果】以上に説明したように、この発明の半導
体の成膜方法によれば、未反応の中間生成物の取り込ま
れにくい、しかも化学量論的に近い組成をもった酸化タ
ンタル薄膜を容易に形成することができる。その結果、
高誘電率を保ち、かつ耐圧特性の良好な膜を形成するこ
とができる。また、異種の材料の多層構造膜が形成でき
るので、酸化タンタル薄膜とＳｉ界面との間にＳｉ窒化
膜等の絶縁性の還元防止膜を積層することができ、リー
ク電流の発生を防止することができる等の優れた効果が
得られ、その利用価値は顕著である。
【図面の簡単な説明】
【図１】この発明の成膜方法を実施するプラズマＣＶＤ
装置の概略断面図である。
【図２】キャパシターセルの成膜状態を示す拡大断面図
である。
【図３】成膜工程の一例を示すタイムチャートである。
【符号の説明】
１ 半導体基板 ３ 反応室 １０ タンタル供給源 １２ プラズマ生成室 １３ 水素供給源 １４ 酸素供給源 １６ 酸化タンタル薄膜（誘電体膜） １７ シリコン窒化膜（還元防止膜）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−215764（ＪＰ，Ａ) 特開 昭63−38248（ＪＰ，Ａ) 特開 昭61−145854（ＪＰ，Ａ) 特開 昭62−118559（ＪＰ，Ａ) 特開 平１−94645（ＪＰ，Ａ) 特開 平２−226754（ＪＰ，Ａ) 特開 平２−196427（ＪＰ，Ａ) 特開 平２−128460（ＪＰ，Ａ) 特開 平１−128531（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/316

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面に誘電体膜を形成する
    半導体の成膜方法において、 有機タンタルを含むソースガスと水素ラジカルを反応さ
    せて上記基板表面にタンタルを均一に堆積させる工程
    と、上記タンタルに酸素ラジカルを反応させて酸化させ
    る工程とを繰り返し行うことによって、積層状の酸化タ
    ンタルの誘電体膜を形成することを特徴とする半導体の
    成膜方法。
  2. 【請求項２】 誘電体膜を、酸化タンタル膜と、酸化ジ
    ルコニウム、酸化チタン、酸化タングステン、酸化ニオ
    ブ、酸化ハフニウム及び酸化イットリウム等の金属酸化
    膜の一部又は全部とを交互に積層した積層膜としたこと
    を特徴とする請求項１記載の半導体の成膜方法。
  3. 【請求項３】 誘電体膜と、この誘電体膜中の酸素の還
    元防止用の還元防止膜とを積層したことを特徴とする請
    求項１又は２記載の半導体の成膜方法。
  4. 【請求項４】 還元防止膜が、シリコン窒化膜、タンタ
    ル窒化膜、チタン窒化膜又はタングステン窒化膜のいず
    れかであることを特徴とする請求項３記載の半導体の成
    膜方法。
JP3082985A 1991-03-25 1991-03-25 半導体の成膜方法 Expired - Fee Related JP2764472B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3082985A JP2764472B2 (ja) 1991-03-25 1991-03-25 半導体の成膜方法
US07/848,019 US5290609A (en) 1991-03-25 1992-03-09 Method of forming dielectric film for semiconductor devices
KR1019920004852A KR0167570B1 (ko) 1991-03-25 1992-03-25 반도체 디바이스에 있어서의 유전체막(誘電體膜)의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3082985A JP2764472B2 (ja) 1991-03-25 1991-03-25 半導体の成膜方法

Publications (2)

Publication Number Publication Date
JPH05267567A JPH05267567A (ja) 1993-10-15
JP2764472B2 true JP2764472B2 (ja) 1998-06-11

Family

ID=13789513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3082985A Expired - Fee Related JP2764472B2 (ja) 1991-03-25 1991-03-25 半導体の成膜方法

Country Status (3)

Country Link
US (1) US5290609A (ja)
JP (1) JP2764472B2 (ja)
KR (1) KR0167570B1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH06326175A (ja) * 1993-04-22 1994-11-25 Applied Materials Inc 集積回路処理装置において使用されるウエハサポートの誘電材への保護被覆とその形成方法
DE69517158T2 (de) 1994-11-30 2001-01-25 Micron Technology Inc Verfahren zum auftragen von wolframnitrid unter verwendung eines silicium enthaltenden gases
TW371796B (en) 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US5876808A (en) * 1996-03-14 1999-03-02 The Regents Of The University Of California Plasma enhanced OMCVD of thin film coating for polymeric fibers
KR19980064133A (ko) * 1996-12-16 1998-10-07 히라이가즈히꼬 광 기록 매체
DE19736449A1 (de) * 1997-08-21 1999-02-25 Gfe Met & Mat Gmbh Verbundwerkstoff
US6025228A (en) * 1997-11-25 2000-02-15 Advanced Micro Devices, Inc. Method of fabricating an oxynitride-capped high dielectric constant interpolysilicon dielectric structure for a low voltage non-volatile memory
GB2333894B (en) * 1998-01-23 2002-11-20 Mitel Corp Method of fabricating capacitors in semiconductor devices
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
US20020009861A1 (en) * 1998-06-12 2002-01-24 Pravin K. Narwankar Method and apparatus for the formation of dielectric layers
JP2000012796A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 半導体装置ならびにその製造方法および製造装置
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US6046081A (en) * 1999-06-10 2000-04-04 United Microelectronics Corp. Method for forming dielectric layer of capacitor
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
JP2001077108A (ja) * 1999-08-31 2001-03-23 Nec Corp 半導体装置及び複合酸化物薄膜の製造方法
US6391801B1 (en) 1999-09-01 2002-05-21 Micron Technology, Inc. Method of forming a layer comprising tungsten oxide
JP4966466B2 (ja) * 2000-03-13 2012-07-04 公益財団法人国際科学振興財団 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6451646B1 (en) * 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US20040053472A1 (en) * 2000-09-18 2004-03-18 Hideki Kiryu Method for film formation of gate insulator, apparatus for film formation of gate insulator, and cluster tool
JP5290488B2 (ja) 2000-09-28 2013-09-18 プレジデント アンド フェロウズ オブ ハーバード カレッジ 酸化物、ケイ酸塩及びリン酸塩の気相成長
US6486080B2 (en) 2000-11-30 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6787481B2 (en) 2002-02-28 2004-09-07 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
WO2004053997A1 (en) * 2002-12-09 2004-06-24 Interuniversitair Microelektronica Centrum (Imec) Method for forming a dielectric stack
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
JP4221526B2 (ja) * 2003-03-26 2009-02-12 キヤノンアネルバ株式会社 金属酸化物を基板表面上に形成する成膜方法
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
WO2004093179A1 (ja) * 2003-04-17 2004-10-28 Fujitsu Limited 高誘電体膜の形成方法
CN1780935B (zh) * 2003-07-16 2010-05-05 柯尼卡美能达控股株式会社 薄膜制造方法以及具有由此薄膜制造方法形成的薄膜的基材
KR100519777B1 (ko) 2003-12-15 2005-10-07 삼성전자주식회사 반도체 소자의 캐패시터 및 그 제조 방법
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
KR101110077B1 (ko) * 2004-10-28 2012-02-24 주성엔지니어링(주) 반도체 소자 및 그 제조 방법
KR100681384B1 (ko) * 2005-04-21 2007-02-15 후지쯔 가부시끼가이샤 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 캐패시터의 제조 방법
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20120280369A1 (en) * 2009-12-18 2012-11-08 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
DE102012017894A1 (de) * 2012-09-11 2014-03-13 Hochschule Für Angewandte Wissenschaft Und Kunst Hildesheim/Holzminden/Göttingen Verfahren zum Aufbringen einer Oxidschicht auf eine Oberfläche
US9059389B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density
US9059399B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Magnetic materials with enhanced perpendicular anisotropy energy density for STT-RAM
US9087543B2 (en) 2013-06-06 2015-07-21 International Business Machines Corporation Spin torque MRAM having perpendicular magnetization with oxide interface
JP7149794B2 (ja) 2018-09-28 2022-10-07 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
US4775549A (en) * 1984-12-19 1988-10-04 Matsushita Electric Industrial Co., Ltd. Method of producing a substrate structure for a large size display panel and an apparatus for producing the substrate structure
US4883686A (en) * 1988-05-26 1989-11-28 Energy Conversion Devices, Inc. Method for the high rate plasma deposition of high quality material

Also Published As

Publication number Publication date
US5290609A (en) 1994-03-01
JPH05267567A (ja) 1993-10-15
KR920018872A (ko) 1992-10-22
KR0167570B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
JP2764472B2 (ja) 半導体の成膜方法
US8110891B2 (en) Method of increasing deposition rate of silicon dioxide on a catalyst
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
US6759705B2 (en) Platinum-rhodium stack as an oxygen barrier in an integrated circuit capacitor
US5686151A (en) Method of forming a metal oxide film
US5279985A (en) Semiconductor device and method of fabrication thereof
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
KR960005681B1 (ko) 반도체 메모리 장치의 캐패시터 제조방법
JPH08264733A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
US6417042B2 (en) Method of manufacturing a capacitor in a semiconductor device
US5677226A (en) Method of making integrated circuits
US7056784B2 (en) Methods of forming capacitors by ALD to prevent oxidation of the lower electrode
JPH0786270A (ja) 金属酸化膜の形成方法
JPH07273216A (ja) 金属酸化膜の形成方法
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP3353835B2 (ja) 金属酸化物誘電体膜の気相成長方法
TW425657B (en) Method for fabricating a semiconductor device
KR19990006042A (ko) 반도체 소자의 캐패시터 제조방법
KR20010008502A (ko) 반도체장치의 커패시터 제조방법
KR100303678B1 (ko) 높은유전상수와낮은누설전류밀도를가지는비에스티(bst)박막커패시터의형성방법
Kawahara et al. Step Coverage and Electrical Properties of (BA, Sr) TiO3 Films Prepared by Liquid Source Chemical Vapor Deposition
JP2003168744A (ja) 五酸化タンタルからなるｍｉｓキャパシタの製造方法
JPH11121702A (ja) 薄膜材料およびその製造方法ならびに誘電体キャパシタおよびその製造方法
CN1499586A (zh) 以单一晶圆式化学气相沉积的反应器连续形成氧化物/氮化物/氧化物绝缘层的制造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees