JP4966466B2 - 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 - Google Patents

酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 Download PDF

Info

Publication number
JP4966466B2
JP4966466B2 JP2001567029A JP2001567029A JP4966466B2 JP 4966466 B2 JP4966466 B2 JP 4966466B2 JP 2001567029 A JP2001567029 A JP 2001567029A JP 2001567029 A JP2001567029 A JP 2001567029A JP 4966466 B2 JP4966466 B2 JP 4966466B2
Authority
JP
Japan
Prior art keywords
film
oxide film
plasma
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001567029A
Other languages
English (en)
Inventor
忠弘 大見
成利 須川
Original Assignee
公益財団法人国際科学振興財団
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 公益財団法人国際科学振興財団 filed Critical 公益財団法人国際科学振興財団
Priority to JP2001567029A priority Critical patent/JP4966466B2/ja
Application granted granted Critical
Publication of JP4966466B2 publication Critical patent/JP4966466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

技術分野
本発明は一般に半導体装置およびその製造方法に係り、特に絶縁膜の形成方法、およびフラッシュメモリ素子を含む電気的に情報の書き換えが可能な不揮発性半導体メモリ素子およびその製造方法に関する。
半導体メモリ装置には、揮発性メモリ装置であるＤＲＡＭやＳＲＡＭ、不揮発性メモリであるマスクＲＯＭやＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等が含まれるが、メモリセル１個当り１個のトランジスタを有するＥＥＰＲＯＭであるいわゆるフラッシュメモリは小型・大容量・低消費電力を特徴とし、その改良に向けて多大の努力がなされている。特にフラッシュメモリを低電圧で長期間にわたり、安定して駆動するには、均一で優れた膜質の誘電体膜が必要不可欠である。
また、均一でリーク電流の少ない優れた膜質の絶縁膜は、フラッシュメモリのみならず、キャパシタを有する他の様々な半導体装置、例えば強誘電体半導体メモリ素子において強誘電体キャパシタを構成する強誘電体膜においても重要である。さらに均一でリーク電流の少ない優れた膜質の高誘電体膜は、ゲート長が０．１μｍ以下の高速半導体装置においてゲート絶縁膜としても重要である。
背景技術
まず、従来のフラッシュメモリ素子を、一般的な積層型ゲート（ｓｔａｃｋｅｄ−ｇａｔｅ）構造を有するフラッシュメモリ素子の概念を示す図１を参照しながら説明する。
図１を参照するに、フラッシュメモリ素子はシリコン基板１７００上に構成されており、前記シリコン基板１７００中に形成されたソース領域１７０１およびドレイン領域１７０２と、前記シリコン基板１７００上において前記ソース領域１７０１とドレイン領域１７０２との間に形成されたトンネルゲート酸化膜１７０３と、前記トンネルゲート酸化膜１７０３上に形成されたフローティングゲート１７０４とを含み、前記フローティングゲート１７０４上にはシリコン酸化膜１７０５とシリコン窒化膜１７０６とシリコン酸化膜１７０７とが順次積層され、さらに前記シリコン酸化膜１７０７上にはコントロールゲート１７０８が形成されている。すなわち、かかる積層構造のフラッシュメモリセルでは、図１に示されるように、フローティングゲート１７０４とコントロールゲート１７０８が絶縁膜１７０５、１７０６および１７０７よりなる絶縁構造を間に挟むように積層されている。
前記フローティングゲート１７０４とコントロールゲート１７０５間に設けられる前記絶縁構造は、フローティングゲート１７０４とコントロールゲート１７０５との間のリーク電流を抑えるため、このように窒化物膜１７０６を酸化物膜１７０５および１７０７で挟持した、いわゆるＯＮＯ構造を有するのが一般的である。通常のフラッシュメモリ素子では、トンネルゲート酸化膜１７０３およびシリコン酸化膜１７０５は熱酸化法で、また、シリコン窒化膜１７０６、シリコン酸化膜１７０７はＣＶＤ法で形成される。シリコン酸化膜１７０５はＣＶＤで形成される場合もある。トンネルゲート酸化膜１７０３の膜厚は８ｎｍ程度および絶縁膜１７０５、１７０６、１７０７の膜厚の総和は酸化膜厚換算で１５ｎｍ程度である。また、このメモリセルの他に、３〜７ｎｍ程度の厚さのゲート酸化膜を有する低電圧用トランジスタと１５〜３０ｎｍ厚さのゲート酸化膜を有する高電圧用トランジスタが同一シリコン上に形成される。
このように構成された積層構造のフラッシュメモリセルでは、情報の書き込み時にドレイン１７０２に約５〜７Ｖを印加し、さらにコントロールゲート１７０８に１２Ｖ程度以上の高電圧を印加することにより、ドレイン領域１７０２付近に発生するチャネルホット電子をトンネル絶縁膜１７０３を通してフローティングゲートに蓄積する。また、このようにして蓄積された電子を消去するときには、ドレイン領域１７０２をフローティングにし、コントロールゲート１７０８を接地し、ソース領域１７０１に１２Ｖ程度以上の高電圧を印加することで、前記フローティングゲート１７０４に蓄積された電子を前記ソース領域１７０１に引き抜く。
しかし、かかる従来のフラッシュメモリ素子は、情報の書き込み及び消去動作時に高電圧を必要とし、かかる高電圧の印加によって多量の基板電流が発生して、トンネル絶縁膜が劣化し、素子の特性の低下を招くという問題点があった。また、高電圧印加が原因となって、書き換え回数の制限や過消去等の問題を内包していた。
従来のフラッシュメモリ素子において高電圧を印加しなければならない原因は、絶縁膜１７０５、１７０６および１７０７からなるＯＮＯ膜の膜厚が厚いことにある。
従来の成膜技術では、フローティングゲート１７０４上に前記絶縁膜１７０５として酸化膜を形成する際に熱酸化等の高温処理を使うとポリシリコンゲート１７０４と前記酸化膜との界面がサーマルバジェット等の影響で粗悪になってしまう問題が生じていた。一方、この問題を回避するためにＣＶＤ等の低温処理でかかる酸化膜を形成しようとした場合、高品質で薄膜の酸化膜を形成することが困難であった。このような理由で、従来のフラッシュメモリ素子では絶縁膜１７０５、１７０６、１７０７の膜厚を厚くすることで絶縁膜のリーク電流を抑制せざるを得なかった。
しかし絶縁膜１７０５、１７０６、１７０７の膜厚を厚くしなければならないことから、かかる従来のフラッシュメモリ素子では書き込みおよび消去電圧が必然的に高くなってしまい、その結果、前記トンネルゲート絶縁膜１７０３も、高電圧に耐えるよう厚くする必要があった。
膜厚が小さくてもリーク電流の少ない優れた膜質の絶縁膜は、フラッシュメモリのみならず、他の様々な半導体装置においても望まれるものである。
発明の開示
そこで、本発明は上記の課題を解決した新規で有用な誘電体膜の形成方法を提供することを概括的課題とする。
本発明のより具体的な課題は、実質的なリーク電流を生じることなく膜厚を減少させることができる高品質で均一な酸化膜、窒化膜あるいは酸窒化膜の形成方法を提供することにある。
本発明の他の課題は、
基板上に酸化膜を形成する工程と、
前記基板上に形成された酸化膜を原子状酸素Ｏ＊に曝し、膜質を改変する工程とよりなり、前記膜質を改変する工程は、ＫｒあるいはＡｒガスと酸素ガスの混合ガス中にプラズマをマイクロ波により励起する工程と、前記酸化膜を前記プラズマに曝す工程とよりなることを特徴とする酸化膜の形成方法を提供することにある。
本発明によれば、原子状酸素Ｏ＊は前記基板上に形成された酸化膜中に容易に侵入し、前記酸化膜中のダングリングボンドあるいはウィークボンドを終端する。その結果、例えばＣＶＤ法により形成されたＳｉＯ２膜であっても、かかる原子状酸素Ｏ＊への曝露の結果、熱酸化膜に近い膜質を有するようになる。すなわち、本発明により形成された酸化膜は、界面準位が少なく、化学量論組成と実質的に同一の組成を有し、リーク電流が少ない特徴を有する。前記原子状酸素Ｏ＊は、Ｋｒと酸素の混合ガスをマイクロ波励起することにより、効率的に生成することができる。
本発明の他の課題は、既に形成されている窒化膜の膜質を改善できる窒化膜の形成方法を提供することにある。
本発明の他の課題は、
基板上に窒化膜を形成する工程と、
前記基板上に形成された窒化膜を窒化水素ラジカルＮＨ＊に曝し、膜質を改変する工程とよりなることを特徴とする窒化膜の形成方法を提供することにある。
本発明によれば、窒化水素ラジカルＮＨ＊は前記基板上に形成された窒化膜中に容易に侵入し、前記窒化膜中の欠陥を補償する。その結果、かかる処理を施されたシリコン窒化膜はＳｉ３Ｎ４の化学量論組成に近い組成を有し、界面準位が少なく、リーク電流が少ない特徴を有する。さらにかかる処理を施したシリコン窒化膜では、膜中に蓄積される歪が減少する。前記窒化水素ラジカルＮＨ＊は、Ｋｒと酸素の混合ガスをマイクロ波励起することにより、効率的に生成することができる。
本発明のその他の課題は、基板上への酸化膜の形成方法であって、前記酸化膜を前記基板上にＣＶＤ法により堆積しながら、同時にプラズマ中に生成する原子状酸素により、前記堆積した酸化膜を処理する酸化膜の形成方法を提供することにある。
本発明のその他の課題は、
処理室内に、ＫｒあるいはＡｒよりなる不活性ガスと酸素ガスとを導入し、マイクロ波により励起することによりプラズマを形成する工程と、
前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に酸化膜を堆積する工程とよりなる酸化膜の形成方法であって、
前記酸化膜は、堆積と同時に、前記プラズマ中に生成する原子状酸素Ｏ＊により処理されることを特徴とする酸化膜の形成方法を提供することにある。
本発明のその他の課題は、基板上への窒化膜の形成方法であって、前記窒化膜を前記基板上にＣＶＤ法により堆積しながら、同時にプラズマ中に生成する窒化水素ラジカルにより前記堆積した窒化膜を処理する窒化膜の形成方法を提供することにある。
本発明の他の課題は、
処理室内に、ＫｒあるいはＡｒよりなる不活性ガスと窒素および水素を含むガスとを導入し、マイクロ波により励起することによりプラズマを形成する工程と、
前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に窒化膜を堆積する工程とよりなる窒化膜の形成方法であって、
前記窒化膜は、堆積と同時に、前記プラズマ中に生成する窒化水素ラジカルＮＨ＊により処理されることを特徴とする窒化膜の形成方法を提供することにある。
本発明のその他の課題は、基板上への酸窒化の形成方法であって、前記酸窒化膜を前記基板上にＣＶＤ法により堆積しながら、同時にプラズマ中に生成する原子状酸素および窒化水素ラジカルにより、前記堆積した酸窒化膜を処理する酸窒化膜の形成方法を提供することにある。
本発明のその他の課題は、
処理室内に、ＫｒあるいはＡｒよりなる不活性ガスと、酸素ガスと、窒素および水素を含むガスとを導入し、マイクロ波により励起することによりプラズマを形成する工程と、
前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に酸窒化膜を堆積する工程とよりなる酸窒化膜の形成方法であって、
前記酸窒化膜は、堆積と同時に、前記プラズマ中に生成する原子状酸素および窒化水素ラジカルにより処理されることを特徴とする酸窒化膜の形成方法を提供することにある。
本発明のその他の課題は、基板上への酸化膜の形成方法であって、前記酸化膜を前記基板上にスパッタリング法により堆積しながら、同時にプラズマ中に生成する原子状酸素により、前記堆積した酸化膜を処理する酸化膜の形成方法を提供することにある。
本発明のその他の課題は、
処理室中において、基板上にターゲットのスパッタリングにより、酸化膜を堆積する工程と、
前記処理室中において、ＫｒあるいはＡｒよりなる不活性ガスと酸素ガスとをマイクロ波励起することにより、プラズマを形成する工程と、
前記プラズマ中に生成された原子状酸素Ｏ＊により、前記酸化膜を処理する工程とよりなることを特徴とする酸化膜のスパッタリング方法を提供することにある。
本発明のその他の課題は、基板上への窒化膜の形成方法であって、前記窒化膜を前記基板上にスパッタリング法により堆積しながら、同時にプラズマ中に生成する窒化水素ラジカルにより前記堆積した窒化膜を処理する窒化膜の形成方法を提供することにある。
本発明のその他の課題は、
処理室中において、基板上にターゲットのスパッタリングにより、窒化膜を堆積する工程と、
前記処理室中において、ＫｒあるいはＡｒよりなる不活性ガスと窒素および水素を含むガスとをマイクロ波励起することにより、プラズマを形成する工程と、
前記プラズマ中に生成された窒化水素ラジカルＮＨ＊により、前記窒化膜を処理する工程とよりなることを特徴とする酸化膜のスパッタリング方法。
本発明のその他の課題は、基板上への酸窒化の形成方法であって、前記酸窒化膜を前記基板上にスパッタリング法により堆積しながら、同時にプラズマ中に生成する原子状酸素および窒化水素ラジカルにより、前記堆積した酸窒化膜を処理する酸窒化膜の形成方法を提供することにある。
本発明のその他の課題は、
処理室中において、基板上にターゲットのスパッタリングにより、酸窒化膜を堆積する工程と、
前記処理室中において、ＫｒあるいはＡｒよりなる不活性ガスと酸素ガスと窒素および水素を含むガスとをマイクロ波励起することにより、プラズマを形成する工程と、
前記プラズマ中に生成された原子状酸素Ｏ＊および窒化水素ラジカルＮＨ＊により、前記酸窒化膜を処理する工程とよりなることを特徴とする酸窒化膜のスパッタリング方法を提供することにある。
本発明のその他の課題は、基板上への窒化膜と高誘電体膜とを積層したゲート絶縁膜の形成方法を提供することにある。
本発明のその他の課題は、基板上へのゲート絶縁膜の形成方法であって、
基板表面に窒化膜を形成する工程と、
前記窒化膜を、窒化水素ラジカルＮＨ＊により処理する工程と、
前記前記処理された窒化膜上に、高誘電体膜を堆積する工程と
前記高誘電体膜の表面を、窒化水素ラジカルＮＨ＊により処理し、窒化膜を形成する工程とよりなることを特徴とするゲート絶縁膜の形成方法を提供することにある。
本発明のその他の課題は、基板上へのゲート絶縁膜の形成方法であって、
基板表面に酸窒化膜を形成する工程と、
前記酸窒化膜を、窒化水素ラジカルＮＨ＊と原子状酸素Ｏ＊とにより処理する工程と、
前記処理された酸窒化膜上に高誘電体膜を形成する工程と、
前記高誘電体膜の表面を窒化水素ラジカルＮＨ＊により処理し、窒化膜を形成する工程とよりなることを特徴とするゲート絶縁膜の形成方法を提供することにある。
本発明のその他の特徴および利点は、以下に図面を参照しながら行う発明の詳細な説明より明らかとなろう。
発明を実施するための最良の態様
以下に、本発明を実施例をあげて詳細に説明する。
［第１実施例］
まずは、プラズマを用いた低温の酸化膜形成について述べる。
図２は、本発明の酸化方法を実現するための、ラジアルラインスロットアンテナを用いたマイクロ波プラズマ処理装置の一例を示す断面図である（ＷＯ９８／３３３６２号公報参照）。本実施例においては、酸化膜形成時のためにＫｒをプラズマ励起ガスとして使用していることに新規な特徴がある。
図２を参照するに、前記マイクロ波プラズマ処理装置は被処理基板１０３を保持する試料台１０４を備えた真空容器（処理室）１０１を有し、前記処理室１０１内を真空にし、前記処理室１０１の壁面の一部に形成したシャワープレート１０２からＫｒガスおよびＯ２ガスを導入することで処理室内の圧力を１Ｔｏｒｒ程度に設定する。さらにシリコンウェハ等の円形状の基板を前記被処理基板１０３として加熱機構を持つ試料台１０４に置き、試料の温度を４００℃程度に設定する。この温度設定は２００−５５０℃の範囲であるのが好ましく、この範囲内であれは以下に述べる結果はほとんど同様のものとなる。
次に外部のマイクロ波源に接続された同軸導波管１０５から、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して、処理室１０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室１０１内に高密度のプラズマを生成する。供給するマイクロ波の周波数が９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。シャワープレート１０２と基板１０３の間隔は、本実施例では６ｃｍにしてある。この間隔は狭いほうがより高速な成膜が可能となる。
図２のマイクロ波プラズマ処理装置では、前記被処理基板１０３の表面において１×１０１２ｃｍ−３を超えるプラズマ密度を実現することができる。また形成される高密度プラズマはマイクロ波により励起されるため電子温度が低く、被処理基板１０３の表面におけるプラズマ電位は１０Ｖ以下となる。このため被処理基板１０３表面がプラズマにより損傷することがなく、また処理室１０１のプラズマスパッタリングが生じないため、被処理基板１０３が汚染されることもない。またプラズマ処理がシャワープレート１０２と被処理基板１０３との間の狭い空間においてなされるため、反応生成物は前記空間を速やかに側方へと流れ、試料保持台１０４の周囲に形成された大容積の空間から排気されるため、非常に均一な処理が可能である。
このようにして形成されたＫｒガスとＯ２ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分子が衝突し、原子状酸素Ｏ＊が効率よく発生し、この原子状酸素により基板表面が酸化される。従来のシリコン表面の酸化はＨ２Ｏ分子あるいはＯ２分子により行われ、処理温度は８００℃以上と極めて高いものであったが、本発明の原子状酸素による酸化は、５５０℃以下と十分に低い温度で可能である。
また、本発明の酸化膜の改質方法は、５５０℃以下の低温でできるので、酸化膜中のダングリングボンドを終端している水素を脱離させることなく、酸素欠損を回復させることができる。これは、後で説明する窒化膜あるいは酸窒化膜の形成においても同じである。
Ｋｒ＊とＯ２の衝突機会を大きくするには、処理室１０１内の圧力が高い方が望ましいが、あまり高くすると、発生したＯ＊同志が衝突し、Ｏ２分子に戻ってしまう。このため当然ながら、最適ガス圧力が存在する。
図３に、前記処理室１０１内でのＫｒと酸素の圧力比をＫｒ９７％，酸素３％に維持しながら処理室１０１の全圧を変えたときの、得られる酸化膜の厚さを示す。ただし図３の実験では、シリコン基板温度を４００°Ｃに設定し、酸化処理を１０分間行っている。
図３を参照するに、前記処理室１０１内のガス圧が１Ｔｏｒｒ（約１３３Ｐａ）の時に得られる酸化膜の膜厚は最大になり、この圧力ないしはその近傍の酸化条件が最適であることがわかる。しかも、この最適圧力は基板シリコンの面方位が１００面でも１１１面でも変わらない。
図４は、前記Ｋｒ／Ｏ２高密度プラズマを用いたシリコン基板表面の酸化処理の際に得られる酸化膜の膜厚と酸化時間との関係を示す。ただし図４中には、シリコン基板の面配向が（１００）面と（１１１）面の場合の両方の結果を示している。また図４には、従来の９００℃のドライ熱酸化による酸化時間依存性をも示している。
図４を参照するに、基板温度４００°Ｃ、処理室内圧力１Ｔｏｒｒ（約１３３Ｐａ）でのＫｒ／Ｏ２高密度プラズマ酸化処理による酸化速度は、基板温度９００°Ｃでの大気圧ドライＯ２酸化の際の酸化速度よりも速いことがわかる。
また、従来の９００℃ドライ熱酸化では（１１１）面方位シリコンの方が（１００）面方位シリコンよりも酸化膜の成長速度が速いが、Ｋｒ／Ｏ２高密度プラズマ酸化では、逆に（１１１）面方位シリコンの方が（１００）面方位シリコンよりも成長速度が遅くなっているのがわかる。本来Ｓｉ基板では（１１１）面方位の方が（１００）面よりもシリコンの面原子密度が多いので、酸素ラジカルの供給量が同じであれば酸化速度は（１１１）面の方が（１００）面よりも遅くなるはずである。Ｋｒ／Ｏ２高密度プラズマを用いたシリコン基板表面酸化では、この予測通りになっており、（１１１）面上にも（１００）面と同様に、緻密な酸化膜が形成されていると考えられる。これに対し従来の熱酸化処理では、（１１１）面の酸化速度の方が（１００）面の酸化速度よりも大きくなっているが、このことは形成されている（１１１）面の酸化膜が（１００）面上に形成された酸化膜に比べ疎であることを示している。
図５は、上記の手順で形成されるシリコン酸化膜中のＫｒ密度の深さ方向分布を、全反射蛍光Ｘ線分光装置を用いて調べたものである。ただし図５の実験では、シリコン酸化膜の形成は、Ｋｒ中の酸素分圧を３％、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）とし、基板温度を４００°Ｃに設定して行っている。
図５を参照するに、Ｋｒの面密度はシリコン／シリコン酸化膜界面に近接するにつれて減少するが、シリコン酸化膜表面では２×１０１１ｃｍ−２程度の密度で含まれる。すなわち図５は、Ｋｒ／Ｏ２高密度プラズマを用いたシリコン基板表面酸化で形成されるシリコン酸化膜は、膜厚が４ｎｍ以上の場合にはＫｒ濃度が実質的に一定で、シリコン／シリコン酸化膜の界面に向かってＫｒ濃度が減少する膜となることを示している。本発明のシリコン酸化膜形成方法によれば、１０１０ｃｍ−２以上の面密度のＫｒがシリコン酸化膜中に含有される。図５の結果は、シリコンの（１００）面上においてもまた（１１１）面上においても同様に得られる。
図６は、酸化膜の界面準位密度を、低周波Ｃ−Ｖ測定から求めた結果である。シリコン酸化膜の形成は図２に示した装置を用いて、基板温度４００度で成膜した。希ガス中の酸素の分圧は３％、処理室内の圧力は１Ｔｏｒｒ（約１３３Ｐａに固定した。比較のために、９００度酸素１００％の雰囲気で成膜した熱酸化膜の界面準位密度も同時に示す。
図６を参照するに、Ｋｒガスを用いて成膜した酸化膜の界面準位密度は（１００）面、（１１１）面とも低く、９００℃のドライ酸化雰囲気で成膜した（１００）面に形成した熱酸化膜の界面準位密度と同等であることがわかる。これに対し、（１１１）面に形成した熱酸化膜の界面準位密度はこれらに比べ１桁以上大きい。
これは次のような槻構によると考えられる。
シリコン結晶を酸化膜側からみると、（１００）面ではシリコン原子の結合手が２本、（１１１）面ではシリコンの結合手が１本と３本交互に現れる。そこで従来の（１１１）面の熱酸化処理では、（１１１）面においてあるシリコン原子の３本の結合手に酸素原子が結合してしまうと、そのシリコン原子の後ろ側の結合手が伸びてウィークボンドになったり、切れてダングリングボンドになったりして界面準位が増加してしまう。
これに対し、ＫｒとＯ２の混合ガスの高密度励起プラズマ酸化を行うと、中間励起状態にあるＫｒ＊とＯ２分子が衝突し原子状酸素Ｏ＊が効率よく発生し、この原子状酸素がウィークボンドやダングリングボンドのところに効率よく達してシリコン−酸素の新たな結合をつくることで、（１１１）面においても界面準位を低減すると考えられる。
シリコン酸化膜成膜雰囲気におけるＫｒ中での酸素の分圧と、シリコン酸化膜の絶縁耐圧、および、成膜されたシリコン酸化膜中の界面順位密度の関係を、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）で成膜して測定すると、（１００）面、（１１１）面とも同様の結果が得ちれ、Ｋｒ中の酸素分圧が３％のとき、界面順位密度は最小となり、熱酸化膜中での界面順位密度と同等の値が得られる。また、シリコン酸化膜の絶縁耐圧も、酸素分圧３％付近で最大となる。このことから、Ｋｒ／Ｏ２混合ガスを用いて酸化を行うときの、酸素分圧は２−４％が好適である。
図７は、シリコン酸化膜成膜時の圧力と、シリコン酸化膜の絶縁耐圧、界面順位密度の関係である。このとき酸素の分圧は３％としている。
図７を参照するに、成膜時の圧力が１Ｔｏｒｒ（約１３３Ｐａ）付近でシリコン酸化膜の絶縁耐圧は最大となり、界面順位密度は最小となることがわかる。図７の結果から、Ｋｒ／Ｏ２混合ガスを用いて酸化膜を形成する場合の圧力は、８００−１２００ｍＴｏｒｒ（約１０７〜約１６０Ｐａ）が最適であることがわかる。図７の結果は、シリコンの（１００）面上においても（１１１）面上においても、同様に得られる。
この他、酸化膜の耐圧特性、リーク特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性敵特性に関して、Ｋｒ／Ｏ２高密度プラズマを用いたシリコン基板表面酸化による酸化膜は、９００℃の熱酸化と同様の良好な特性が得られた。
図８Ａ，８Ｂは、得られたシリコン酸化膜のストレス電流誘起リーク電流特性を、従来の熱酸化膜の場合と比較して示す。ただし図８Ａ，８Ｂにおいて酸化膜の膜厚は３．２ｎｍとしている。
図８Ａ，８Ｂを参照するに、従来の熱酸化膜では電荷を注入するとリーク電流が増加するのに対して、本発明のＫｒ／Ｏ２によるプラズマ酸化では１００Ｃ／ｃｍ２の電荷を注入しても電流特性に変化がないことがわかる。すなわち、本発明のシリコン酸化膜ではトンネル電流を流しても酸化膜が劣化に至るまでの寿命が極めて長く、フラッシュメモリ素子のトンネル酸化膜として用いるのに最適である。
上述したように、Ｋｒ／Ｏ２高密度プラズマにより成長した酸化膜は、４００℃という低温で酸化しているにもかかわらず、（１００）面、（１１１）面とも、従来の（１００）面の高温熱酸化膜と同等ないしはより優れた特性を示している。こうした効果が得られるのは、酸化膜中にＫｒが含有されることにも起因している。酸化膜中にＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ２界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されるためと考えられる。特に、図５に示されるように、密度において１０１０ｃｍ−２以上のＫｒを含むことがシリコン酸化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
［第２実施例］
次に、高密度マイクロ波プラズマを用いた低温での窒化膜形成について述べる。
窒化膜形成に使われる装置は図２の装置と同じであり、窒化膜形成時のためにＡｒまたはＫｒをプラズマ励起ガスとして使用する。
すなわち前記真空容器（処理室）１０１内を高真空状態に排気し、シャワープレート１０２から一例としてＡｒガスおよびＮＨ３ガスを導入することにより処理室１０１内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に設定する。さらにシリコンウェハ等の円形状の基板１０３を前記試料台１０４上に置き、基板温度を約５００°Ｃに設定する。ただし基板温度が４００−５５０℃の範囲内であれば、ほとんど同様の結果が得られる。
次に前記同軸導波管１０５から、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して処理室内に２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度プラズマを生成する。供給するマイクロ波の周波数が９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば、ほとんど同様の結果が得られる。またシャワープレート１０２と基板１０３の間隔は、本実施例では６ｃｍに設定してある。この間隔は狭いほうがより高速な成膜が可能となる。本実施例では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示すが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
本実施例では、プラズマ励起ガスにＡｒを使用しているが、Ｋｒを用いても同様の結果を得ることができる。また、本実施例では、プラズマプロセスガスにＮＨ３を用いているが、Ｎ２とＨ２などの混合ガスを用いても良い。
ＡｒまたはＫｒとＮＨ３（またはＮ２とＨ２）の混合ガスに励起された高密度プラズマ中では、中間励起状態にあるＡｒ＊またはＫｒ＊により、ＮＨ＊ラジカルが効率よく発生し、このＮＨ＊ラジカルにより基板表面が窒化される。従来よりシリコン表面の直接窒化についての報告はなく、窒化膜はプラズマＣＶＤ法などにより形成されているが、かかる方法ではトランジスタのゲート膜に使える高品質な窒化膜は得られていなかった。これに対し、本実施例のシリコン窒化によれば、シリコンの面方位を選ばず、（１００）面でも（１１１）面でも、低温で高品質な窒化膜を形成することが可能となる。
ところで、本発明のシリコン窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中および界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明の窒化膜に存在することはそれぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコン／シリコン窒化膜界面密度も、基板温度を５００℃程度以上にすれば３×１０１０ｃｍ−２と低く抑えることが可能である。希ガス（ＡｒまたはＫｒ）とＮ２／Ｈ２の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
また、本発明の窒化膜の改質方法は、５５０°Ｃ以下の低温で出来るので、窒化膜中のダングリングボンドを終端している水素を脱離させることがない。
図９は、上述の手順で作成したシリコン窒化膜厚の圧力依存性を示す。ただしＡｒ：ＮＨ３の分圧比は９８：２、成膜時間は３０分とした。
図９を参照するに、窒化膜の成長速度は処理室１０１内の圧力を下げて希ガス（ＡｒまたはＫｒ）がＮＨ３（またはＮ２／Ｈ２）に与えるエネルギーを増した方が速くなることがわかる。窒化の効率化の観点からは、ガス圧力は５０〜１００ｍＴｏｒｒ（約６〜１３Ｐａ）が好ましい。また、希ガス中のＮＨ３（またはＮ２／Ｈ２）の分圧は１〜１０％の範囲が良く、さらに好ましくは２〜６％が良い。
本実施例のシリコン窒化膜の誘電率は７．９であり、シリコン酸化膜の約２倍のものが得られた。
図１０は、本実施例のシリコン窒化膜の電流電圧特性を示す。ただし図１０に示す結果は、Ａｒ／Ｎ２／Ｈ２ガスを用い、Ａｒ：Ｎ２：Ｈ２の分圧比を９３：５：２に設定し、厚さが４．２ｎｍのシリコン窒化膜（誘電率換算酸化膜２．１ｎｍに相当）を成膜したときのものであり、この結果を図１０では厚さが２．１ｎｍの熱酸化膜と比較して示している。
図１０を参照するに、１Ｖの電圧印加時にシリコン酸化膜より４桁以上も低いリーク電流特性が得られるのがわかる。これは、得られたシリコン窒化膜が、フラッシュメモリ素子においてフローティングゲート電極とコントロールゲート電極間のリーク電流を抑制するのに適した絶縁膜であることを示している。
上述した成膜条件、物性的・電気的特性はシリコンの面方位によらず、（１００）面でも（１１１）面でも同様であり、本実施例によれば、いずれの面方位においても優れた膜質のシリコン窒化膜を得ることができる。本発明の効果は、酸化膜中にＳｉ−Ｈ結合、Ｎ−Ｈ結合だけでなくＡｒまたはＫｒが含有されることにも関係しており、窒化膜中やシリコン／窒化膜界面でのストレスが緩和され、シリコン窒化膜中の固定電荷や界面準位密度が低減されて、電気的特性、信頼性的特性が大幅に改善されるものと考えられる。特に、図５に示されたシリコン酸化膜の場合と同様に、密度において１０１０ｃｍ−２以上のＡｒまたはＫｒを含むことがシリコン窒化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
［第３実施例］
以上説明した酸化膜および窒化膜形成方法は、ポリシリコンの酸化・窒化に対しても同様に適用され、良質な酸化膜、窒化膜をポリシリコン上に形成することが可能である。
以下、本発明の第３実施例による、ポリシリコン膜上への誘電体膜の形成方法を、図１１（Ａ），（Ｂ）を参照しながら説明する。
図１１（Ａ）を参照するに、絶縁膜２０２で覆われたシリコン基板２０１上にはポリシリコン膜２０３が堆積される。そこで、かかるポリシリコン膜２０３を図１１（Ｂ）の工程で、図２で説明したマイクロ波プラズマ処理装置の処理容器１０１内においてＫｒあるいはＡｒと酸素の高密度混合ガスプラズマに曝すことにより、ポリシリコン膜２０３の表面に、膜質の優れた、すなわち界面準位密度が小さくリーク電流の少ないシリコン酸化膜２０４を得ることができる。
また図１１（Ｂ）の工程で、前記ポリシリコン膜２０３をＫｒあるいはＡｒとＮＨ３あるいはＮ２とＨ２の高密度混合ガスプラズマに曝すことにより、前記ポリシリコン膜２０３の表面に同様な、膜質の優れた窒化膜２０５を得ることができる。
また、図１１（Ｂ）の工程で、前記ポリシリコン膜２０３をＫｒあるいはＡｒと酸素およびＮＨ３、あるいはＮ２とＨ２の高密度混合ガスプラズマに曝すことにより、前記ポリシリコン膜２０３の表面に膜質の優れた酸窒化膜２０６を得ることができる。
絶縁膜上に形成されるポリシリコンは、（１１１）面方位が絶縁膜に対して垂直方向になった状態が安定であり、かつ緻密で結晶性が良く高品質なものとなるが、実際には他の面方位を持った結晶粒もポリシリコン内に存在する。本実施例による酸化膜、窒化膜あるいは酸窒化膜の形成方法によれば、上に説明したように、シリコンの面方位によらず高品質な酸化膜、窒化膜あるいは酸窒化膜を形成することができる。また、絶縁膜上に形成されるポリシリコンがＰ型やＮ型の不純物がドープされているか否かにかかわらず、本実施例による酸化膜あるいは窒化膜の形成方法によれば、成長速度がほぼ同等の成膜が可能である。このため、図１１（Ａ），（Ｂ）のプロセスは、フラッシュメモリのフローティング電極である第１ポリシリコンゲート電極等のポリシリコン膜上に薄い高品質な酸化膜、窒化膜および酸窒化膜を低温で形成するのに最適である。また、本発明の酸化膜、窒化膜および酸窒化膜は５５０℃以下の低温で形成できるので粒成長が抑制され、ポリシリコン表面が荒れることがない。
また、本発明の酸窒化膜の改質方法は、５５０°Ｃ以下の低温で出来るので、酸窒化膜中のダングリングボンドを終端している水素を脱離させることがない。［第４実施例］
図１２Ａ，１２Ｂは、本発明の第４実施例によるＣＶＤ酸化膜の改質（ポストアニール）処理を示す。
図１２Ａを参照するに、Ｓｉ基板３０１上にはＣＶＤ法によりＳｉＯ２膜３０２が堆積されるが、このようにして堆積されたＳｉＯ２膜３０２を、図１２Ｂの工程においてＫｒあるいはＡｒと酸素の混合ガスよりなるプラズマに曝すことにより、プラズマ中に中間励起状態のＫｒ＊あるいはＡｒ＊とＯ２との反応により形成された原子状酸素Ｏ＊が前記ＳｉＯ２膜３０２中に侵入し、前記ＳｉＯ２膜３０２の膜質を変化させる。
より具体的には、前記原子上酸素Ｏ＊は前記ＣＶＤ−ＳｉＯ２膜３０２中においてダングリングボンドを終端し、ＣＶＤ−ＳｉＯ２膜３０２は図１２Ｂのポストアニール処理後には、熱酸化膜に近い密度と構造、特に理想的な化学量論組成を有するように変化する。
図１３は、このようにして形成されたＣＶＤ−ＳｉＯ２膜（ＮＳＧ膜）に対して、先の第１実施例の場合と同様なＫｒ／Ｏ２プラズマ処理を施して、膜表面の改質を行った場合のエッチング速度とエッチング量との関係を示す。
図１３を参照するに、ＣＶＤ−ＳｉＯ２膜は堆積しただけの状態では熱酸化膜に対して非常に大きなエッチング速度を示すが、前記Ｋｒ／Ｏ２プラズマ処理を施した場合、約２０ｎｍの深さに相当する最初の１０分間程度までのエッチングではエッチング速度が減少し、熱酸化膜に匹敵する小さなエッチング速度が得られることがわかる。これは、ＣＶＤ−ＳｉＯ２膜中に、前記Ｋｒ／Ｏ２プラズマ処理で生成した原子状酸素Ｏ＊が侵入し、前記ＣＶＤ−ＳｉＯ２膜が緻密化していることを示している。かかる緻密なＳｉＯ２膜は界面準位等の欠陥が少なく、リーク電流が低減される好ましい特徴を有する。
本実施例においてＣＶＤ−ＳｉＯ２膜の改質プラズマ処理は、原子状酸素Ｏ＊の生成効率が高い前記Ｋｒ／Ｏ２プラズマ処理が最も好ましいが、Ａｒ／Ｏ２プラズマ処理においても可能である。
［第５実施例］
図１４Ａ，１４Ｂは、本発明の第５実施例による高誘電体膜のポストアニール処理を示す。
図１４Ａを参照するに、Ｓｉ基板４０１表面にはＳｉＯ２層間絶縁膜４０２がＫｒ／Ｏ２プラズマによる直接酸化などにより形成されており、前記ＳｉＯ２層間絶縁膜４０２上には図示を省略したＴｉ等の密着層を介してＰｔ電極層４０３が形成されている。さらに前記Ｐｔ電極層４０３上にはＴａ２Ｏ５よりなる高誘電体膜４０４が、ＴａＣｌ５あるいはＴａ（ＯＣ２Ｈ５）５を原料に使ったＣＶＤ法により、堆積される。前記Ｔａ２Ｏ５膜４０４は堆積直後においては多量の酸素欠損を含んでおり、その結果、図１４Ａの工程では前記Ｔａ２Ｏ５膜４０４においてはリーク電流が大きく、また本来の高い比誘電率は得られていない。
このようにして形成された図１４Ａの構造は、次に図１４Ｂの工程において前記図２の高密度プラズマ処理装置中において、先の第１実施例と同様な条件下で、Ｋｒ／Ｏ２プラズマに曝される。
図１４Ｂの工程においては、かかるプラズマ処理工程によりプラズマ中に原子状酸素Ｏ＊が効率的に生成し、生成した原子状酸素Ｏ＊が前記Ｔａ２Ｏ５膜４０４中に効果的に侵入し、酸素欠損を補償する。その際、前記Ｔａ２Ｏ５膜４０４の厚さはせいぜい数十ナノメートル程度であり、前記原子状酸素Ｏ＊は前記強誘電体膜４０４の厚さ方向全体にわたって導入される。
本実施例においては酸素欠陥補償工程が、図１４Ｂのプラズマ処理工程を使うことにより５５０°Ｃ以下の低温で可能となり、従来のように酸素雰囲気中での高温急速熱処理（ＲＴＡ）処理を行う必要がなくなる。これに伴い、先にＳｉ基板４０１中に形成されていた活性素子において拡散領域の不純物分布プロファイルが変化する問題が生じることもなくなる。
このようにしてプラズマ処理されたＴａ２Ｏ５膜は、高誘電体材料に固有の大きな比誘電率を示す。なお、本実施例において、前記高融電率膜４０４はＴａ２Ｏ５膜に限定されるものではなく、ＺｒＯ２膜はＨｆＯ２膜であってもよい。
図１４Ｂの工程に引き続いて前記Ｔａ２Ｏ５膜４０４上にＰｔやＳｒＲｕＯ３等の導電性酸化物よりなる電極層を形成することにより、高誘電体キャパシタを形成することができる。
なお本実施例において、Ｋｒ／Ｏ２プラズマの代わりにＡｒ／Ｏ２プラズマを使っても、原子状酸素Ｏ＊を効率的に生成することが可能である。
［第６実施例］
図１５Ａ，１５Ｂは、本発明の第６実施例による強誘電体膜のポストアニール処理を示す。
図１５Ａを参照するに、Ｓｉ基板５０１表面にはＳｉＯ２層間絶縁膜５０２がＫｒ／Ｏ２プラズマによる直接酸化などにより形成されており、前記ＳｉＯ２層間絶縁膜５０２上には図示を省略したＴｉ等の密着層を介してＰｔ電極層５０３が形成されている。さらに前記Ｐｔ電極層５０３上にはＢＳＴ（ＢａＳｒＴｉＯ３）あるいはＳＢＴ（ＳｒＢｉ２（Ｔａ）２Ｏ９）よりなる強誘電体５０４がゾルゲル法あるいはスパッタリングにより堆積される。前記強誘電体膜５０４は堆積直後においてはアモルファスであり、図１５Ａの工程では前記強誘電体膜５０４においては強誘電体膜に特有の大きなスイッチング電荷ＱＳＷは得られていない。
このようにして形成された図１５Ａの構造は、次に図１５Ｂの工程において前記図２の高密度プラズマ処理装置中において、先の第１実施例と同様な条件下で、Ｋｒ／Ｏ２プラズマに曝される。
図１５Ｂの工程においては、かかるプラズマ処理工程によりプラズマ中に原子状酸素Ｏ＊が効率的に生成し、生成した原子状酸素Ｏ＊が前記強誘電体膜５０４中に効果的に侵入し、これを結晶化すると同時に酸素欠損を補償する。その際、前記強誘電体膜５０４の厚さはせいぜい数十ナノメートル程度であり、前記原子状酸素Ｏ＊は前記強誘電体膜５０４の厚さ方向全体にわたって導入される。
本実施例においては結晶化および酸素欠陥補償工程が、図１５Ｂのプラズマ処理工程を使うことにより５５０°Ｃ以下の低温で可能となり、従来のように酸素雰囲気中での高温急速熱処理（ＲＴＡ）処理を行う必要がなくなる。これに伴い、先にＳｉ基板５０１中に形成されていた活性素子において拡散領域の不純物分布プロファイルが変化する問題が生じることもなくなる。
このようにしてプラズマ処理された強誘電体膜５０４は強誘電体材料に固有な大きなスイッチング電荷量ＱＳＷを有する。なお、本実施例において、前記高融電率膜５０４はＢＳＴあるいはＳＢＴ膜に限定されるものではなく、ＰＺＴ膜やＰＬＺＴ膜であってもよい。
図１５Ｂの工程に引き続いて前記強誘電体膜５０４上にＰｔやＳｒＲｕＯ３等の導電性酸化物よりなる電極層を形成することにより、強誘電体キャパシタを形成することができる。
［第７実施例］
図１６Ａ，１６Ｂは、本発明の第７実施例による低誘電率絶縁膜のポストアニール処理を示す。
図１６Ａを参照するに、Ｓｉ基板６０１上にはＦドープＳｉＯ２（ＳｉＯＦ）膜６０２がＣＶＤ法により、低誘電率層間絶縁膜として形成されており、図１６Ｂに工程において前記図２のマイクロ波プラズマ処理装置中において前記ＳｉＯＦ膜６０２に対して前記第１実施例と同様な条件においてＫｒ／Ｏ２プラズマ処理を行い、その表面および膜内を改質する。
かかる表面改質の結果、前記ＳｉＯＦ膜６０２上に導体パターンを形成した場合、かかる導体パターンと前記ＳｉＯＦ膜６０２との間の密着性が向上するだけでなく、配線間のリーク電流の減少、耐圧の改善が行える。
［第８実施例］
図１７Ａ〜１７Ｅは、本発明の第８実施例による高融電率ゲート絶縁膜の形成方法を示す。
図１７Ａを参照するに、Ｓｉ基板７０１上にはＣＶＤ法等により厚さが１ナノメートル以下のＳｉＮ７０２が形成され、図１７Ｂの工程において前記ＳｉＮ膜７０２を、前記図２のマイクロ波プラズマ処理装置中において、前記第２実施例と同様な条件下でＫｒ／ＮＨ３プラズマに曝露する。
図１７Ｂの工程では、前記Ｋｒ／ＮＨ３プラズマに伴い生成される窒化水素ラジカルＮＨ＊が前記ＳｉＮ膜７０２中に侵入し、ダングリングボンド等の欠陥を終端する。その結果、前記ＳｉＮ膜７０２は界面準位密度が減少し、また化学量論組成Ｓｉ３Ｎ４に近い組成を有するリーク電流特性の優れたシリコン窒化膜に変化する。
次に図１７Ｃの工程において、前記Ｋｒ／ＮＨ３プラズマによりポストアニール処理をされたシリコン窒化膜７０２上に、例えばＺｒＣｌ４およびＨ２Ｏを原料としたＣＶＤ法あるいはＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法等により、ＺｒＯ２よりなる高誘電体膜７０３を数ナノメートルの厚さに堆積する。
次に図１７Ｄの工程において図１７Ｃの構造を前記図２のマイクロ波プラズマ処理装置中に導入し、前記高誘電体膜７０３の表面をＫｒ／ＮＨ３プラズマに曝露する。かかるポストアニール処理の結果、前記高誘電体膜７０３の表面が窒化され、前記高誘電体膜７０３の表面には窒化膜７０３Ａが形成される。
次に図１７Ｅの工程において、図１７Ｄの構造上に、ポリシリコンゲート電極７０４を形成する。
本実施例において、前記Ｓｉ基板７０１上に形成される窒化膜７０２はシリコン窒化膜に限定されるものではなく、アルミニウム窒化膜であってもより。また前記高誘電体膜７０３はＺｒＯ２膜に限定されるものではなく、ＨｆＯ２膜やＴａ２Ｏ５膜であってもよい。
本実施例によれば、図１７Ｂの工程において前記Ｓｉ基板７０１上に比誘電率が７．９の緻密で欠陥の少ないＳｉＮ膜７０２が形成されるため、その上に図１７Ｃの工程において金属酸化膜よりなる高誘電体膜７０３を形成した場合にも、前記高誘電体膜７０３から前記Ｓｉ基板７０１への酸素の侵入が効果的に阻止され、ゲート絶縁膜全体の実効膜厚が増加してしまう問題が回避される。
また図１７Ｄの工程において前記高誘電体膜７０３の表面に窒化膜を形成しておくことにより、後の工程において還元雰囲気中における処理がなされた場合にも、前記高誘電体膜７０３が還元される問題が回避される。
［第９実施例］
図１８は、本発明の第９実施例による基板上への酸化膜の形成方法を示す。
図１８を参照するに、本実施例ではポンプ１２１Ｂにより排気される排気ポート１２１Ａを備え、さらにマイクロ波窓１２２Ａ，１２２Ｂとこれに協働するマイクロ波アンテナ１２３Ａ，１２３Ｂを備えたＣＶＤ装置１２０が使われる。
前記処理室１２１中にはヒータ１２４Ａを有するステージ１２４が設けられ、前記ステージ１２４上に被処理基板１２５が保持される。また前記処理室１２１中には前記被処理基板１２５に対向するようにシャワープレート１２６が設けられ、ライン１２６Ａから供給される処理ガスが、前記シャワープレート１２６を介して前記処理室１２０中に導入される。また前記処理室１２１中には前記マイクロ波窓１２２Ａ，１２２Ｂに隣接して、ライン１２７Ａから供給されるＫｒ／Ｏ２プラズマガスを前記処理室１２１中に導入するガス導入ポート１２７が形成されている。前記マイクロ波アンテナ１２３Ａ，１２３Ｂは、図２の装置で使われたラジアルラインスロットアンテナであってもよい。また前記マイクロ波アンテナ１２３Ａ，１２３Ｂはホーンアンテナであってもよい。
かかる構成のＣＶＤ装置１２０では、前記アンテナ１２３Ａ，１２３Ｂからマイクロ波を供給することにより前記処理室１２１中において低エネルギで高密度なプラズマが形成され、Ｋｒ＊と原子状酸素Ｏ＊とが効率よく生成される。
本実施例ではさらに前記シャワープレート１２６より、例えばＴａ（ＯＣ２Ｈ５）５とＯ２などの原料ガスを供給することにより、前記被処理基板１２５の表面近傍においてＴａ２Ｏ５膜が堆積する。
その際、かかるＴａ２Ｏ５膜は堆積と同時に、先に図１２Ａ，１２Ｂの実施例で説明した原子状酸素Ｏ＊によるアニール処理を受け、その結果、形成されるＴａ２Ｏ５膜の膜質が、特に界面準位密度およびリーク電流特性について、さらに改善される。しかも、本実施例によればＴａ２Ｏ５膜の堆積とアニール処理とが同時に行われるため、工程が短縮される。
本実施例においては前記ＣＶＤ膜１２５はＴａ２Ｏ５に限定されるものではなく、ＳｉＯ２膜やＢＳＧ膜、ＢＰＳＧ膜等の酸化膜、あるいは窒化膜、さらには酸窒化膜に対しても適用が可能である。
本実施例において、前記被処理基板１２５上に窒化膜を堆積する場合には、前記ガス導入ポート１２７からＫｒとＮＨ３の混合ガス、あるいはＫｒとＮ２とＨ２の混合ガスを供給すればよい。この場合にも、シリコン窒化膜を堆積すると同時に窒化水素ラジカルＮＨ＊によりアニール処理がなされるため、得られる窒化膜は界面準位密度が低く、リーク電流が少ない、半導体装置のゲート絶縁膜としても使える好ましい特性を有する。
本実施例において、前記被処理基板１２５上に酸窒化膜を堆積する場合には、前記ガス導入ポート１２７からＫｒとＯ２、およびＮＨ３あるいはＮ２とＨ２を含む混合ガスを供給することにより、前記被処理基板１２５上に界面準位密度が低く、リーク電流が少ない酸窒化膜を堆積することも可能である。
［第１０実施例］
次に、本発明の第１０実施例による、Ｋｒ／Ｏ２プラズマにより励起された原子状酸素Ｏ＊あるいはＫｒ／ＮＨ３プラズマにより励起された窒化水素ラジカルＮＨ＊を使ったスパッタリング処理について、図１９を参照しながら説明する。ただし図１９中、先に説明した部分には同一の参照符号を付し、説明を省略する。
本実施例では前記ＣＶＤ装置１２０の代わりに、図１９に示すスパッタ装置１３０を使う。
図１９を参照するに、前記スパッタ装置１３０では前記被処理基板１２５に対面するように、高周波電源１３１Ａにより高周波を供給されるＢＳＴ等のターゲット１３１が配置され、また前記ターゲット１３１の近傍にはマグネット１３２が設けられる。また図１９のスパッタ装置１３０では、前記シャワープレート１２６の代わりにガス導入ポート１３３が設けられる。
さらに図１９の構成では、前記マイクロ波窓１２２Ａに対応して、通常のホーンアンテナ１２３Ｃがマイクロ波アンテナとして設けられている。
かかる構成のスパッタ装置１３０では、前記ターゲット１３１のスパッタリングにより前記被処理基板１２５上にＢＳＴ膜等の酸化膜形成がなされが、その際に、前記ガス導入ポート１２７からＫｒガスあるいはＫｒ／Ｏ２ガスを前記処理室１２１中に導入し、さらに前記マイクロ波アンテナ１２３Ｃからマイクロ波を導入することにより、前記処理装置中に原子状酸素Ｏ＊を効率良く生成され、その結果、前記被処理基板１２５上に形成されるＢＳＴ膜は、堆積と同時に原子状酸素Ｏ＊によりポストアニール処理を受ける。また、前記ガス導入ポート１３３より別に雰囲気ガスを導入することも可能である。
さらに図１９のスパッタ装置１３０において前記ターゲット１３１として窒化物を使い、前記ガス導入ポートからＡｒガスあるいはＫｒガスとＮＨ３ガスとの混合ガス、あるいはＡｒガスまたはＫｒガスと、Ｎ２ガスおよびＨ２ガスとの混合ガスを供給することにより、前記被処理基板１２５上に窒化膜を堆積させることが可能になる。その際、堆積された窒化膜はプラズマ中に生成した窒化水素ラジカルＮＨ＊によりポストアニール処理を受ける。
さらに図１９のスパッタ装置１３０において前記ターゲット１３１として酸窒化ケイ素を使い、前記ガス導入ポートからＡｒガスあるいはＫｒガスと酸素ガスおよびＮＨ３ガスとの混合ガス、あるいはＡｒガスまたはＫｒガスと、Ｎ２ガスおよびＨ２ガスと酸素ガスとの混合ガスを供給することにより、前記被処理基板１２５上に酸窒化膜を堆積させることが可能になる。その際、堆積された酸窒化膜はプラズマ中に生成した原子状酸素Ｏ＊および窒化水素ラジカルＮＨ＊によりポストアニール処理を受ける。
［第１１実施例］
次に、上述したマイクロ波プラズマを用いた低温の酸化膜と窒化膜の形成技術を使用した、ポリシリコン／シリサイド積層構造のゲート電極を有する高電圧用トランジスタと低電圧用トランジスタを包含する、本発明の第１１実施例によるフラッシュメモリ素子の製造工程を説明する。
図２０は、本実施例によるフラッシュメモリ素子１０００の概略断面構造を示す。
図２０を参照するに、フラッシュメモリ素子１０００はシリコン基板１００１上に構成されており、前記シリコン基板１００１に形成されたトンネル酸化膜１００２と、前記トンネル酸化膜１００２上に形成されフローティングゲート電極となる第１のポリシリコンゲート電極１００３とを含み、前記ポリシリコンゲート電極１００３上にはシリコン窒化膜１００４と、シリコン酸化膜１００５と、シリコン窒化膜１００６と、シリコン酸化膜１００７とが順次形成され、さらに前記シリコン窒化膜１００７上にはコントロールゲート電極となる第２のポリシリコンゲート電極１００８が形成されている。図２０中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。
本実施例のフラッシュメモリでは、前記シリコン酸化膜１００２、１００５、１００７が先に説明したシリコン酸化膜形成方法により、また、シリコン窒化膜１００４、１００６が先に説明したシリコン窒化膜形成方法により形成されるので、これらの膜の膜厚を従来の酸化膜、窒化膜の約半分にまで減少させても、良好な電気的特性が保証される。
次に、本実施例のフラッシュメモリ素子を含む半導体集積回路の製造方法を、図２１〜図２４を参照しながら説明する。
図２１を参照するに、シリコン基板１１０１上にはフィールド酸化膜１１０２によりフラッシュメモリセル領域Ａと、高電圧用トランジスタ領域Ｂと、低電圧用トランジスタ領域Ｃとが画成されており、各々の領域Ａ〜Ｃにはシリコン酸化膜１１０３が形成されている。前記フィールド酸化膜１１０２は、選択酸化法（ＬＯＣＯＳ法）やシャロートレンチアイソレーション法などで形成することができる。
本実施例においては、酸化膜および窒化膜形成のためにＫｒをプラズマ励起ガスとして使用する。酸化膜および窒化膜の形成には、図２のマイクロ波プラズマ処理装置を使用する。
次に図２２の工程において、前記メモリセル領域Ａにおいてシリコン酸化膜１１０３を除去し、さらに前記メモリセル領域Ａにトンネル酸化膜１１０４を約５ｎｍの厚さに形成する。前記トンネル酸化膜１１０４を形成する際には、真空容器（処理室）１０１内を真空にし、シャワープレート１０２からＫｒガスおよびＯ２ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度、シリコンウエハの温度を４５０°Ｃに設定し、同軸導波管１０５から供給される周波数が２．５６ＧＨｚのマイクロ波を、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して処理室内に供給し、高密度のプラズマを生成する。
図２２の工程では、前記トンネル酸化膜１１０４の形成の後、さらに第１のポリシリコン層１１０５を、前記トンネル酸化膜１１０４を覆うように堆積し、さらに水素ラジカル処理により、堆積したポリシリコン層１１０５の表面を平坦化する。次に、前記高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃから前記第１ポリシリコン層１１０５をパターニングにより除去し、前記メモリセル領域Ａのトンネル酸化膜１１０４上にのみ、前記第１ポリシリコン１１０５を残す。
次に図２３の工程において前記図２２の構造上に、下部窒化膜１１０６Ａと下部酸化膜１１０６Ｂと上部窒化膜１１０６Ｃと上部酸化膜１１０６Ｄとを順次形成し、ＮＯＮＯ構造を有する絶縁膜１１０６を、図２のマイクロ波プラズマ処理装置を使って形成する。
より詳細に説明すると、図２のマイクロ波プラズマ処理装置において真空容器（処理室）１０１内を高真空状態に排気し、さらにシャワープレート１０２からＫｒガス、Ｎ２ガス、Ｈ２ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に、またシリコンウェハの温度を５００℃に設定する。そして、この状態で前記同軸導波管１０５からの周波数が２．４５ＧＨｚのマイクロ波をラジアルラインスロットアンテナ１０６および誘電体板１０７を通して処理室内に供給し、処理室内に高密度のプラズマを生成する。その結果、前記ポリシリコン表面には、約２ｎｍの厚さのシリコン窒化膜が、前記下部窒化膜１１０６Ａとして形成される。
次に、マイクロ波の供給を一時停止した後、Ｋｒガス、Ｎ２ガス、Ｈ２ガスの導入を止め、真空容器（処理室）１０１内を排気する。次いで前記シャワープレート１０２からＫｒガスおよびＯ２ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定した状態で、再び２．４５ＧＨｚのマイクロ波を供給することにより、前記処理室１０１内に高密度のプラズマを生成して、厚さが約２ｎｍのシリコン酸化膜を、前記下部酸化膜１１０６Ｂとして形成する。
次に、再びマイクロ波の供給を一時停止した後、Ｋｒガス、Ｏ２ガスの導入を止め、真空容器（処理室）１０１内を排気する。さらに前記シャワープレート１０２からＫｒガス、Ｎ２ガスおよびＨ２ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度に設定し、この状態で２．４５ＧＨｚのマイクロ波を供給することにより、前記処理室１０１内に高密度のプラズマを生成する。かかる高密度プラズマ処理により、さらに３ｎｍの厚さのシリコン窒化膜が形成される。
最後にマイクロ波の供給を一時停止した後、Ｋｒガス、Ｎ２ガス、Ｈ２ガスの導入を止め、真空容器（処理室）１０１内を排気し、シャワープレート１０２からＫｒガス、Ｏ２ガスを導入して、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で再び２．４５ＧＨｚのマイクロ波を供給することにより、前記処理室１０１内に高密度のプラズマを生成して、厚さが２ｎｍのシリコン酸化膜を前記上部酸化膜１１０６Ｄとして形成する。
すなわち、このような工程により、ＮＯＮＯ構造を有する絶縁膜１１０６を９ｎｍの厚さに形成することができる。このようにして形成されたＮＯＮＯ膜１１０６では、ポリシリコンの面方位依存も見られず、各々の酸化膜および窒化膜の膜厚および膜質は極めて均一である。
図２３の工程では、さらにこのようにして形成された絶縁膜１１０６をパターニングし、高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃにおいて選択的に除去する。
次に図２４の工程において高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃ上に閾値電圧制御用のイオン注入を行い、さらに前記領域ＢおよびＣ上の酸化膜１１０３を除去する。さらに前記高電圧用トランジスタ領域Ｂにはゲート酸化膜１１０７を７ｎｍの厚さに形成し、次いで低電圧用トランジスタ領域Ｃにゲート酸化膜１１０８を３．５ｎｍの厚さに形成する。
図２４の工程では、その後前記フィールド酸化膜１１０２を包含する構造全体上に第２のポリシリコン層１１０９及びシリサイド層１１１０を順次形成し、さらにこれらをパターニングすることにより、前記高電圧用及び低電圧用トランジスタ領域Ｂ、Ｃにゲート電極１１１１Ｂ、１１１１Ｃをそれぞれ形成する。次に、メモリセル領域において前記ポリシリコン層１１０９およびシリサイド層１１１０をパターニングしてゲート電極１１１１Ａを形成する。
最後に、標準的な半導体工程に準拠して、ソース・ドレイン形成、絶縁膜形成、コンタクト形成、配線形成などを行って素子を完成させる。
このようにして形成されたＮＯＮＯ膜１１０６中のシリコン酸化膜およびシリコン窒化膜は非常に薄膜化されているが、にもかかわらず良好な電気的特性を有し、緻密でまた高品質であることを特徴とする。かかるシリコン酸化膜およびシリコン窒化膜は低温で形成されているためゲートポリシリコンと酸化膜との界面でサーマルバジェット等が発生することはなく、良好な界面特性が得られる。
本発明のフラッシュメモリ素子を２次元に複数配置して作成したフラッシュメモリ集積回路装置は、情報の書き込み及び消去動作が低電圧で行え、基板電流の発生を抑制することができ、トンネル絶縁膜の劣化が抑えられ、素子の特性が安定する。本発明のフラッシュメモリ素子は優れた低リーク特性をもち、書き込み消去が７Ｖ程度の電圧で動作可能であり、メモリ保持時間を従来より１桁以上、書き換え可能回数を約１桁以上増すことができる。
［第１２実施例］
次に、前記高密度マイクロ波プラズマを用いた低温での酸化膜と窒化膜の形成技術を使用した、ポリシリコン／シリサイド積層構造のゲート電極を有する、本発明の第５実施例によるフラッシュメモリ素子について説明する。
図２５は、本実施例によるフラッシュメモリ素子１５００の概略断面構造を示す。
図２５を参照するに、フラッシュメモリ素子１５００はシリコン基板１５０１上に形成されており、前記シリコン基板１５０１に形成されたトンネル窒化膜１５０２と、前記トンネル窒化膜１５０２上に形成されフローティングゲート電極となる第１のポリシリコンゲート電極１５０３とを含み、前記第１のポリシリコンゲート電極１５０３上にはシリコン酸化膜１５０４と、シリコン窒化膜１５０５、とシリコン酸化膜１５０６とが順次形成されている。さらに、前記シリコン酸化膜１５０６上にはコントロールゲート電極となる第２ポリシリコン電極１５０７が形成されている。図２５中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。
図２５のフラッシュメモリ素子１５００では、前記シリコン酸化膜１５０２、１５０４および１５０６は先に説明した高密度マイクロ波プラズマを使ったシリコン酸化膜形成方法により、また、シリコン窒化膜１５０５は先に説明した高密度マイクロ波プラズマを使ったシリコン窒化膜形成方法により形成される。
次に本実施例のフラッシュメモリ集積回路の作成方法を説明する。
本実施例においても、前記第１のポリシリコン層１５０３をパターンニングするまでの工程は先の図２１および図２２の工程と同様である。ただし、本実施例では、前記トンネル窒化膜１５０２は、真空容器（処理室）１０１内を排気してから、シャワープレート１０２からＡｒガス、Ｎ２ガス、Ｈ２ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に設定し、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成することにより形成されており、約４ｎｍの厚さを有する。
このようにして前記第１のポリシリコン層１５０３が形成された後、前記領域Ａにおいて前記第１のポリシリコン層上に、下部シリコン酸化膜１５０４とシリコン窒化膜１５０５と上部シリコン酸化膜１５０６とが順次形成され、ＯＮＯ構造を有する絶縁体膜が形成される。
より詳細に説明すると、先に図１で説明したマイクロ波プラズマ処理装置の真空容器（処理室）１０１内を高真空状態に排気し、シャワープレート１０２からＫｒガス、Ｏ２ガスを導入し、処理室１０１内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で２．４５ＧＨｚのマイクロ波を前記処理室１０１内に供給し、高密度のプラズマを生成することにより、前記第１のポリシリコン層１５０３の表面に約２ｎｍの厚さのシリコン酸化膜が形成される。
次に、前記シリコン酸化膜上にＣＶＤ法によりシリコン窒化膜を３ｎｍ形成した後、真空容器（処理室）１０１内を排気し、さらにシャワープレート１０２からＡｒガス、Ｎ２ガス、Ｈ２ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で再び２．４５ＧＨｚのマイクロ波を供給することにより前記処理室１０１内に高密度プラズマを生成し、前記シリコン窒化膜を高密度プラズマに伴う窒化水素ラジカルＮＨ＊に曝すことにより、緻密なシリコン窒化膜へと変換する。
次に、前記緻密なシリコン窒化膜上にＣＶＤ法により、シリコン酸化膜を約２ｎｍの厚さに形成し、再び、マイクロ波プラズマ装置により、シャワープレート１０２からＫｒガス、Ｏ２ガスを導入し、処理室１０１内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で再び２．４５ＧＨｚのマイクロ波を前記処理室１０１中に供給することにより、前記処理室１０１中に高密度のプラズマを生成する。前記ＣＶＤ法で形成した酸化膜を、前記高密度プラズマに伴う原子状酸素Ｏ＊に曝すことにより、前記ＣＶＤシリコン酸化膜は緻密なシリコン酸化膜に変換される。
このようにして前記ポリシリコン膜１５０３上にはＯＮＯ膜が約７ｎｍの厚さに形成されるが、形成されたＯＮＯ膜にはポリシリコンの面方位依存も見られず、ＯＮＯ膜は極めて均一な膜厚を有する。かかるＯＮＯ膜には、その後、高電圧用及び低電圧用トランジスタ領域Ｂ、Ｃに対応する部分を除去するパターニング工程を行い、引き続き、先の第１１実施例と同様の工程を行うことにより、素子を完成させる。
このフラッシュメモリ素子は優れた低リーク特性をもっており、書き込み消去電圧は６Ｖ程度で動作可能で、先の実施例のフラッシュメモリ１０００と同様に、メモリ保持時間を従来より１桁以上、書き換え可能回数を約１桁以上増すことができる。
［第１３実施例］
次に、前記マイクロ波高密度プラズマを用いた低温酸化膜と窒化膜の形成技術を使用した、ポリシリコン／シリサイド積層構造のゲート電極を有する本発明の第１３実施例によるフラッシュメモリ素子１６００について説明する。
図２６は、前記フラッシュメモリ素子１６００の概略的断面構造を示す。
図２６を参照するに、本実施例のフラッシュメモリ素子１６００はシリコン基板１６０１上に形成されており、前記シリコン基板１６０１上に形成されたトンネル酸化膜１６０２と、前記トンネル酸化膜１６０２上に形成されフローティングゲート電極を構成する第１のポリシリコンゲート電極１６０３とを含み、前記第１のポリシリコンゲート電極１６０３上にはシリコン窒化膜１６０４と、シリコン酸化膜１６０５とが順次形成されている。さらに、前記シリコン酸化膜１６０５上にはコントロールゲート電極となる第２ポリシリコンゲート電極１６０６が形成されている。
図２６中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。
図２６のフラッシュメモリ１６００において、前記シリコン酸化膜１６０２、１６０５は上に説明したシリコン酸化膜形成方法により、また、シリコン窒化膜１６０４は上に説明したシリコン窒化膜形成方法により形成される。
次に本実施例によるフラッシュメモリ集積回路の製造方法を説明する。
本実施例においても前記第１のポリシリコン層１６０３をパターニングするまでは、実施例１と同様で、前記第１のポリシリコン層１６０３を領域Ａに形成した後、前記第１のポリシリコン層１６０３上にシリコン窒化膜及びシリコン酸化膜を順次形成してＮＯ構造を有する絶縁体膜を形成する。
より詳細に説明すると、前記ＮＯ膜は、図２のマイクロ波プラズマ処理装置を使って次のようにして形成される。
真空容器（処理室）１０１内を真空にし、シャワープレート１０２からＫｒガス、Ｎ２ガス、Ｈ２ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に設定する。この状態で２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成して、前記ポリシリコン層１６０３の窒化反応により約３ｎｍの厚さのシリコン窒化膜を形成する。
次に、ＣＶＤ法によりシリコン酸化膜を約２ｎｍの厚さに形成し、再び前記マイクロ波プラズマ処理装置において前記シャワープレート１０２からＫｒガスおよびＯ２ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で周波数が２．４５ＧＨｚのマイクロ波を供給することにより、処理室内に高密度のプラズマを生成し、ＣＶＤ法で形成した酸化膜を、前記高密度プラズマに伴う原子状酸素Ｏ＊に曝す。その結果、前記ＣＶＤ酸化膜は緻密なシリコン酸化膜に変換される。
このようにして形成されたＮＯ膜は約５ｎｍの厚さを有するが、ポリシリコンの面方位依存も見られず、極めて均一な膜厚であった。前記ＮＯ膜は、このようにして形成された後、パターニングされ、高電圧用及び低電圧用トランジスタ領域Ｂ、Ｃに形成された部分が選択的に除去される。
さらに引き続き、図２４の工程と同様の工程を行い、素子を完成させた。
このようにして形成されたフラッシュメモリ素子は優れた低リーク特性をもっており、書き込み消去を５Ｖ程度の低電圧で行うことが可能で、先の実施例のフラッシュメモリ素子と同様に、メモリ保持時間を従来より１桁以上、書き換え可能回数を約１桁以上増すことが出来る。
以上の実施例に示したメモリセル、高電圧用トランジスタ、低電圧用トランジスタの形成方法はあくまで一例であり、本発明はこれらに限定されるものではない。本発明の窒化膜形成にはＫｒの代わりにＡｒを用いてもよく、また前記第１および第２のポリシリコン層の代わりに、ポリシリコン／シリサイド、ポリシリコン／高融点金属／アモルファスシリコンまたはポリシリコンなどの積層構造を有する膜を使うことも可能である。
また、本発明の酸化膜・窒化膜を実現するためには、図２のマイクロ波プラズマ処理装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。本発明の実施例ではラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示したが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
また、図２のマイクロ波プラズマ処理装置の代わりに、ＫｒガスあるいはＡｒガス等のプラズマガスを第１のシャワープレートより放出し、処理ガスを前記第１のガス放出部とは異なる第２のシャワープレートから放出する２段シャワープレート型プラズマプロセス装置を使うことも可能である。この場合は、例えば酸素ガスを前記第２のシャワープレートより放出するようにしてもよい。また、前記第１のポリシリコン電極によりフラッシュメモリ素子のフローティングゲート電極を形成すると同時に、同じ第１のポリシリコン電極により、高電圧用トランジスタのゲート電極が形成されるようにプロセスを設計することも可能である。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、本発明の要旨内において様々な変形・変更が可能である。
産業上の利用可能性
本発明によれば、ＫｒあるいはＡｒを不活性ガスとしたプラズマに伴い生成した原子状酸素Ｏ＊あるいは窒化水素ラジカルＮＨ＊により、前記基板上に形成された酸化膜あるいは窒化膜あるいは酸窒化膜を処理することにより、、前記膜中のダングリングボンドあるいはウィークボンドが終端され、その結果、ＣＶＤ法等により形成された膜質の劣る絶縁膜であっても、膜質を向上させることが可能になる。
【図面の簡単な説明】
図１は、従来のフラッシュメモリ素子の断面構造の概略断面構造を示す図；
図２はラジアルラインスロットアンテナを用いたプラズマ装置の概念を示す図；
図３は本発明の第１実施例により形成された酸化膜について、得られた酸化膜厚と処理室内のガス圧力との関係を示す図；
図４は本発明の第１実施例により形成された酸化膜について、得られた酸化膜厚の酸化時間依存性を示す図；
図５は本発明の第１実施例によるシリコン酸化膜中のＫｒ密度の深さ方向分布を示す図；
図６は本発明の第１実施例によるシリコン酸化膜の界面準位密度を示す図；
図７は本発明の第１実施例によるシリコン酸化膜中の界面準位密度と絶縁耐圧との関係を示す図；
図８Ａ，８Ｂは本発明の第１実施例において得られたシリコン酸化膜中の界面準位密度および絶縁耐圧と、処理室内の全圧との関係を示す図；
図９は本発明の第２実施例により形成された窒化膜について、窒化膜厚の処理室内ガス圧力依存性を示す図；
図１０は本発明の第２実施例によるシリコン窒化膜の電流電圧特性を示す図；
図１１Ａ，１１Ｂは、本発明の第３実施例によるポリシリコン膜の酸化処理、窒化処理および酸窒化処理を示す図；
図１２Ａ，１２Ｂは、本発明の第４実施例によるＣＶＤ酸化膜の改変処理を示す図；
図１３はＣＶＤ酸化膜の改変処理の効果を示す図；
図１４Ａ，１４Ｂは、本発明の第５実施例による高誘電体膜の改変処理を示す図；
図１５Ａ，１５Ｂは、本発明の第６実施例による強誘電体膜の改変処理を示す図；
図１６Ａ，１６Ｂは、本発明の第７実施例による低誘電率絶縁膜の改変処理を示す図；
図１７Ａ〜１７Ｅは、本発明の第８実施例による窒化膜の改変処理を示す図；
図１８は、本発明の第９実施例による、改変処理を行いつつ実行される酸化膜の成膜処理を示す図；
図１９は、本発明の第１０実施例による、改変処理を行いつつ実行される高誘電体膜のスパッタリング処理を示す図；
図２０は本発明の第１１実施例によるフラッシュメモリ素子の断面構造を示す図；
図２１〜２４は、本発明の第１２実施例によるフラッシュメモリ素子の製造工程を示す図；
図２５は、本発明の第１３実施例によるフラッシュメモリ素子の断面構造を示す図；
図２６は、本発明の第１４実施例によるフラッシュメモリ素子の断面構造を示す図である。

Claims (6)

  1. 基板上に酸化膜を形成する工程と、
    前記基板上に形成された酸化膜を原子状酸素Ｏ*に曝し、膜質を改変する工程とよりなり、
    前記膜質を改変する工程は、ＫｒあるいはＡｒガスと酸素ガスの混合ガス中にプラズマをラジアルラインスロットアンテナから放射されるマイクロ波により励起する工程と、前記酸化膜を前記プラズマに曝す工程とよりなることを特徴とする酸化膜の形成方法。
  2. 前記膜質を改変する工程は、５５０°Ｃ以下の基板温度において実行されることを特徴とする請求項１記載の酸化膜の形成方法。
  3. 処理室内に、ＫｒあるいはＡｒよりなる不活性ガスと酸素ガスとを導入し、ラジアルラインスロットアンテナから放射されるマイクロ波により励起することによりプラズマを形成する工程と、
    前記処理室中に処理ガスを導入し、前記処理ガスの前記プラズマによる活性化により、前記処理室中において基板上に酸化膜を堆積する工程とよりなる酸化膜の形成方法であって、
    前記酸化膜は、堆積と同時に、前記プラズマ中に生成する原子状酸素Ｏ*により処理されることを特徴とする酸化膜の形成方法。
  4. 処理室中において、基板上にターゲットのスパッタリングにより、酸化膜を堆積する工程と、
    前記処理室中において、ＫｒあるいはＡｒよりなる不活性ガスと酸素ガスとをマイクロ波励起することにより、プラズマを形成する工程と、
    前記プラズマ中に生成された原子状酸素Ｏ*により、前記酸化膜を処理する工程とよりなることを特徴とする酸化膜のスパッタリング方法。
  5. 処理室中において、基板上にターゲットのスパッタリングにより、酸窒化膜を堆積する工程と、
    前記処理室中において、ＫｒあるいはＡｒよりなる不活性ガスと酸素ガスと窒素および水素を含むガスとをマイクロ波励起することにより、プラズマを形成する工程と、
    前記プラズマ中に生成された原子状酸素Ｏ*および窒化水素ラジカルＮＨ*により、前記酸窒化膜を処理する工程とよりなることを特徴とする酸窒化膜のスパッタリング方法。
  6. 基板上へのゲート絶縁膜の形成方法であって、
    基板表面に酸窒化膜を形成する工程と、
    前記酸窒化膜を、窒化水素ラジカルＮＨ*と原子状酸素Ｏ*とにより処理する工程と、
    前記処理された酸窒化膜上に高誘電体膜を形成する工程と、
    前記高誘電体膜の表面を窒化水素ラジカルＮＨ*により処理し、窒化膜を形成する工程とよりなることを特徴とするゲート絶縁膜の形成方法。
JP2001567029A 2000-03-13 2001-03-13 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 Expired - Fee Related JP4966466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001567029A JP4966466B2 (ja) 2000-03-13 2001-03-13 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000115940 2000-03-13
JP2000115940 2000-03-13
PCT/JP2001/001966 WO2001069665A1 (fr) 2000-03-13 2001-03-13 Procede de formation de pellicule dielectrique
JP2001567029A JP4966466B2 (ja) 2000-03-13 2001-03-13 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011000365A Division JP5386515B2 (ja) 2000-03-13 2011-01-05 窒化膜の形成方法、酸窒化膜の形成方法

Publications (1)

Publication Number Publication Date
JP4966466B2 true JP4966466B2 (ja) 2012-07-04

Family

ID=18627463

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2001567029A Expired - Fee Related JP4966466B2 (ja) 2000-03-13 2001-03-13 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法
JP2001567036A Expired - Fee Related JP4987206B2 (ja) 2000-03-13 2001-03-13 フラッシュメモリ素子の製造方法
JP2011000365A Expired - Fee Related JP5386515B2 (ja) 2000-03-13 2011-01-05 窒化膜の形成方法、酸窒化膜の形成方法
JP2011249020A Expired - Fee Related JP5479437B2 (ja) 2000-03-13 2011-11-14 シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法
JP2012248765A Pending JP2013077823A (ja) 2000-03-13 2012-11-12 酸化膜の形成方法
JP2013172932A Pending JP2013239749A (ja) 2000-03-13 2013-08-23 窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2001567036A Expired - Fee Related JP4987206B2 (ja) 2000-03-13 2001-03-13 フラッシュメモリ素子の製造方法
JP2011000365A Expired - Fee Related JP5386515B2 (ja) 2000-03-13 2011-01-05 窒化膜の形成方法、酸窒化膜の形成方法
JP2011249020A Expired - Fee Related JP5479437B2 (ja) 2000-03-13 2011-11-14 シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法
JP2012248765A Pending JP2013077823A (ja) 2000-03-13 2012-11-12 酸化膜の形成方法
JP2013172932A Pending JP2013239749A (ja) 2000-03-13 2013-08-23 窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法

Country Status (8)

Country Link
US (9) US6551948B2 (ja)
EP (3) EP1265279B1 (ja)
JP (6) JP4966466B2 (ja)
KR (2) KR100760078B1 (ja)
AT (1) ATE514181T1 (ja)
DE (1) DE60140179D1 (ja)
TW (2) TW527683B (ja)
WO (2) WO2001069673A1 (ja)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1879213B1 (en) * 1999-05-26 2012-03-14 Tokyo Electron Limited Plasma processing apparatus
EP1265279B1 (en) * 2000-03-13 2009-10-14 OHMI, Tadahiro Method of fabricating a flash memory device
JP4382265B2 (ja) * 2000-07-12 2009-12-09 日本電気株式会社 酸化シリコン膜の形成方法及びその形成装置
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
KR100426481B1 (ko) * 2001-06-26 2004-04-13 주식회사 하이닉스반도체 코드 저장 메모리 셀 제조 방법
US7250375B2 (en) * 2001-08-02 2007-07-31 Tokyo Electron Limited Substrate processing method and material for electronic device
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
JP4727102B2 (ja) * 2001-09-27 2011-07-20 株式会社アルバック 光学薄膜の成膜方法及び成膜装置
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
US7517751B2 (en) * 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
KR101153978B1 (ko) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
WO2003088341A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
KR101044366B1 (ko) * 2002-06-12 2011-06-29 어플라이드 머티어리얼스, 인코포레이티드 기판을 처리하기 위한 플라즈마 방법 및 장치
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法
JP2004149093A (ja) 2002-11-01 2004-05-27 Pacific Ind Co Ltd タイヤ状態監視装置
US7179746B2 (en) * 2002-12-02 2007-02-20 Foundation fõr Advancement of Internati{dot over (o)}nal Science Method of surface treatment for manufacturing semiconductor device
JP4320167B2 (ja) * 2002-12-12 2009-08-26 忠弘 大見 半導体素子及びシリコン酸化窒化膜の製造方法
CN100429753C (zh) * 2003-02-06 2008-10-29 东京毅力科创株式会社 等离子体处理方法、半导体基板以及等离子体处理装置
US6822284B2 (en) * 2003-04-16 2004-11-23 Macronix International Co., Ltd. ONO dielectric for memory cells
JP2004356114A (ja) * 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
CN1316574C (zh) * 2003-06-11 2007-05-16 旺宏电子股份有限公司 Ono介电质及其制造方法
WO2006033166A1 (ja) * 2004-09-24 2006-03-30 Tadahiro Ohmi 有機ｅｌ発光素子、その製造方法および表示装置
KR100672753B1 (ko) * 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
JP4522916B2 (ja) * 2005-06-27 2010-08-11 東京エレクトロン株式会社 プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US20060079100A1 (en) * 2004-03-15 2006-04-13 Sharp Laboratories Of America, Inc. High density plasma grown silicon nitride
JP4624991B2 (ja) 2004-03-26 2011-02-02 積水化学工業株式会社 酸窒化膜の形成方法、及び形成装置
US20050214456A1 (en) * 2004-03-29 2005-09-29 Donghul Lu Enhanced dielectric layers using sequential deposition
JP2005303074A (ja) * 2004-04-13 2005-10-27 Renesas Technology Corp 薄膜形成装置および薄膜形成方法
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
TW200620471A (en) * 2004-08-31 2006-06-16 Tokyo Electron Ltd Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
US20060138392A1 (en) * 2004-10-28 2006-06-29 Bowden Ned B Mild methods for generating patterned silicon surfaces
WO2006049199A1 (ja) * 2004-11-04 2006-05-11 Tokyo Electron Limited 絶縁膜形成方法および基板処理方法
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
KR100623177B1 (ko) * 2005-01-25 2006-09-13 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법
WO2006098300A1 (ja) * 2005-03-16 2006-09-21 Hitachi Kokusai Electric Inc. 基板処理方法及び基板処理装置
JP4689324B2 (ja) * 2005-04-04 2011-05-25 東京エレクトロン株式会社 成膜装置、成膜方法および記録媒体
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
JP4734019B2 (ja) 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006310601A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置およびその製造方法
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US8129290B2 (en) * 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
US7566655B2 (en) * 2005-05-26 2009-07-28 Applied Materials, Inc. Integration process for fabricating stressed transistor structure
JP4853857B2 (ja) * 2005-06-15 2012-01-11 東京エレクトロン株式会社 基板の処理方法，コンピュータ読み取り可能な記録媒体及び基板処理装置
KR100648194B1 (ko) * 2005-07-27 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
KR100670925B1 (ko) * 2005-08-01 2007-01-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20070065576A1 (en) * 2005-09-09 2007-03-22 Vikram Singh Technique for atomic layer deposition
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
KR100729354B1 (ko) * 2005-12-07 2007-06-15 삼성전자주식회사 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
KR101488516B1 (ko) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
TWI416738B (zh) 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
KR101432766B1 (ko) 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
US20070281105A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
US20070281082A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Flash Heating in Atomic Layer Deposition
US20070277735A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Systems for Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
JP4764267B2 (ja) * 2006-06-27 2011-08-31 株式会社東芝 半導体装置およびその製造方法
KR100904729B1 (ko) * 2006-06-30 2009-06-26 주식회사 하이닉스반도체 반도체소자의 듀얼 게이트 형성방법
JP5305620B2 (ja) * 2006-07-14 2013-10-02 株式会社半導体エネルギー研究所 不揮発性メモリ
US8344347B2 (en) * 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7687359B2 (en) * 2006-12-22 2010-03-30 Dongbu Hitek Co., Ltd. Method for fabricating flash memory device
JP4861204B2 (ja) * 2007-01-22 2012-01-25 株式会社東芝 半導体装置およびその製造方法
WO2008123289A1 (ja) * 2007-03-26 2008-10-16 Tokyo Electron Limited 窒化珪素膜および不揮発性半導体メモリ装置
JP2008270706A (ja) * 2007-03-26 2008-11-06 Tokyo Electron Ltd 窒化珪素膜および不揮発性半導体メモリ装置
JP5138261B2 (ja) 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
JP4562751B2 (ja) * 2007-05-28 2010-10-13 東京エレクトロン株式会社 絶縁膜の形成方法
JP4963679B2 (ja) * 2007-05-29 2012-06-27 キヤノン株式会社 液体吐出ヘッド用基体及びその製造方法、並びに該基体を用いる液体吐出ヘッド
JP5408930B2 (ja) 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5663305B2 (ja) * 2007-09-07 2015-02-04 フジフィルム マニュファクチュアリング ヨーロッパ ビー．ヴィ． 大気圧グロー放電プラズマを用いる原子層堆積の方法及び装置
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US7687338B2 (en) * 2007-12-05 2010-03-30 International Business Machines Corporation Method of reducing embedded SiGe loss in semiconductor device manufacturing
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
TWI445083B (zh) 2008-02-08 2014-07-11 Tokyo Electron Ltd Insulation film formation method, the computer can read the memory media and processing system
JP5374749B2 (ja) * 2008-02-08 2013-12-25 東京エレクトロン株式会社 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374748B2 (ja) * 2008-02-08 2013-12-25 東京エレクトロン株式会社 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
TW201001543A (en) * 2008-02-08 2010-01-01 Tokyo Electron Ltd Method for modifying insulating film with plasma
KR100950477B1 (ko) * 2008-03-05 2010-03-31 주식회사 하이닉스반도체 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
US8807075B2 (en) * 2008-09-22 2014-08-19 Applied Materials, Inc. Shutter disk having a tuned coefficient of thermal expansion
US20100089315A1 (en) 2008-09-22 2010-04-15 Applied Materials, Inc. Shutter disk for physical vapor deposition chamber
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
CN103270578B (zh) * 2010-12-30 2016-10-26 应用材料公司 使用微波等离子体的薄膜沉积
JP5663384B2 (ja) * 2011-04-19 2015-02-04 三菱電機株式会社 絶縁膜の製造方法
FR2978867B1 (fr) * 2011-08-01 2014-03-21 St Microelectronics Rousset Resistance ajustable
KR101361673B1 (ko) 2011-10-07 2014-02-12 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
US8741785B2 (en) 2011-10-27 2014-06-03 Applied Materials, Inc. Remote plasma radical treatment of silicon oxide
US8664729B2 (en) * 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
TWI590329B (zh) 2014-03-02 2017-07-01 東京威力科創股份有限公司 藉由微波電漿處理以提升半導體裝置中之高介電常數膜成核速率及電移動度的方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
JP6742165B2 (ja) * 2016-06-14 2020-08-19 東京エレクトロン株式会社 窒化珪素膜の処理方法および窒化珪素膜の形成方法
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR20180033369A (ko) 2016-09-23 2018-04-03 삼성전자주식회사 반도체 장치의 제조 방법
US9991363B1 (en) * 2017-07-24 2018-06-05 Globalfoundries Inc. Contact etch stop layer with sacrificial polysilicon layer
US10276697B1 (en) * 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
JP6839672B2 (ja) 2018-02-06 2021-03-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
DE102020120420A1 (de) 2020-08-03 2022-02-03 VON ARDENNE Asset GmbH & Co. KG Verfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999064645A1 (en) * 1998-06-12 1999-12-16 Applied Materials, Inc. A method and apparatus for the formation of dielectric layers
JP2000106439A (ja) * 1998-09-28 2000-04-11 Seiko Epson Corp 薄膜半導体装置の製造方法

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US44187A (en) * 1864-09-13 Machine for cutting lacings
JPS5684462A (en) * 1979-12-10 1981-07-09 Shunpei Yamazaki Plasma nitriding method
JPS59105371A (ja) * 1982-12-08 1984-06-18 Hitachi Ltd 不揮撥性半導体装置
JPS61183459A (ja) * 1985-02-07 1986-08-16 Hitachi Ltd 保護膜の形成方法
JPS6251264A (ja) * 1985-08-30 1987-03-05 Hitachi Ltd 薄膜トランジスタの製造方法
JPS62254432A (ja) * 1986-04-28 1987-11-06 Toshiba Corp 表面処理方法及び装置
JP2821138B2 (ja) * 1988-05-27 1998-11-05 株式会社日立製作所 薄膜形成方法及びその装置
US5304829A (en) * 1989-01-17 1994-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device
US5068124A (en) 1989-11-17 1991-11-26 International Business Machines Corporation Method for depositing high quality silicon dioxide by pecvd
JP3029434B2 (ja) * 1989-12-29 2000-04-04 正俊 右高 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JPH03229871A (ja) * 1990-02-01 1991-10-11 Toagosei Chem Ind Co Ltd 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JPH0492423A (ja) * 1990-08-08 1992-03-25 Hitachi Ltd 半導体集積回路装置の製造方法
US5268320A (en) * 1990-12-26 1993-12-07 Intel Corporation Method of increasing the accuracy of an analog circuit employing floating gate memory devices
JP2764472B2 (ja) * 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
JPH053319A (ja) * 1991-06-25 1993-01-08 Canon Inc 薄膜半導体装置及びその製造方法
JPH05267684A (ja) * 1992-03-18 1993-10-15 Rohm Co Ltd 不揮発性記憶素子
JP3295133B2 (ja) * 1992-07-30 2002-06-24 シャープ株式会社 非晶質半導体の製造方法
EP0600303B1 (en) * 1992-12-01 2002-02-06 Matsushita Electric Industrial Co., Ltd. Method for fabrication of dielectric thin film
JPH06192827A (ja) * 1992-12-28 1994-07-12 Canon Inc 堆積膜及びその形成方法
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714803A (ja) * 1993-06-24 1995-01-17 Kawasaki Steel Corp Ａｌ薄膜の形成方法
JP2640910B2 (ja) * 1993-07-14 1997-08-13 株式会社フロンテック 電子素子およびその製造方法
JP3413276B2 (ja) * 1994-04-20 2003-06-03 東京エレクトロン株式会社 薄膜の形成方法
JPH0851164A (ja) * 1994-08-08 1996-02-20 Matsushita Electron Corp 不揮発性半導体記憶装置およびその製造方法
JPH08115912A (ja) * 1994-10-14 1996-05-07 Nippon Telegr & Teleph Corp <Ntt> 窒化ケイ素薄膜の作製方法
JP3586332B2 (ja) * 1995-02-28 2004-11-10 新日本製鐵株式会社 不揮発性半導体記憶装置及びその製造方法
US5707888A (en) * 1995-05-04 1998-01-13 Lsi Logic Corporation Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation
JPH0955351A (ja) * 1995-08-15 1997-02-25 Sony Corp 半導体装置の製造方法
JPH0964307A (ja) * 1995-08-29 1997-03-07 Hitachi Ltd 酸化物薄膜の熱処理方法
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JPH09172081A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置の製造方法
JPH09205155A (ja) * 1996-01-25 1997-08-05 Sony Corp 半導体記憶装置の製造方法
JP3802945B2 (ja) * 1996-02-01 2006-08-02 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
JPH09223752A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 不揮発性半導体記憶装置の製造方法
US6110842A (en) 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
JPH1060655A (ja) * 1996-08-22 1998-03-03 Canon Inc 薄膜形成方法および装置
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
JPH1098038A (ja) * 1996-09-19 1998-04-14 Sony Corp 半導体装置におけるシリコン酸化膜の形成方法
KR100282413B1 (ko) * 1996-10-24 2001-03-02 김영환 아산화질소 가스를 이용한 박막 형성 방법
GB2319533B (en) * 1996-11-22 2001-06-06 Trikon Equip Ltd Methods of forming a barrier layer
JPH10237662A (ja) * 1996-12-24 1998-09-08 Sony Corp 金属膜のプラズマｃｖｄ方法、および金属窒化物膜の形成方法ならびに半導体装置
JP4356117B2 (ja) * 1997-01-29 2009-11-04 財団法人国際科学振興財団 プラズマ装置
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US6461984B1 (en) 1997-03-18 2002-10-08 Korea Advanced Institute Of Science & Technology Semiconductor device using N2O plasma oxide and a method of fabricating the same
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
US6040216A (en) * 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
JPH11162970A (ja) * 1997-11-25 1999-06-18 Sony Corp 酸化膜の形成方法
JP3838397B2 (ja) * 1997-12-02 2006-10-25 忠弘 大見 半導体製造方法
JPH11204517A (ja) * 1998-01-12 1999-07-30 Sony Corp シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
JPH11219950A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法並びにその製造装置
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
JPH11340321A (ja) * 1998-05-27 1999-12-10 Sony Corp 半導体装置およびその製造方法
JP3513018B2 (ja) * 1998-06-30 2004-03-31 株式会社東芝 半導体装置及びその製造方法
US6727148B1 (en) * 1998-06-30 2004-04-27 Lam Research Corporation ULSI MOS with high dielectric constant gate insulator
JP3837934B2 (ja) * 1998-09-16 2006-10-25 セイコーエプソン株式会社 半導体装置の製造方法
JP4135236B2 (ja) * 1998-11-19 2008-08-20 ソニー株式会社 Ｃｖｄ膜の成膜方法
JP2000223439A (ja) * 1999-01-27 2000-08-11 Sony Corp 半導体装置及びその製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4119029B2 (ja) * 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
JP3326718B2 (ja) * 1999-03-19 2002-09-24 富士通株式会社 半導体装置の製造方法
JP3736189B2 (ja) * 1999-03-30 2006-01-18 セイコーエプソン株式会社 ＳｉＯ２膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置
JP2000332009A (ja) * 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2001015507A (ja) * 1999-06-30 2001-01-19 Toshiba Corp シリコン酸化窒化膜の形成方法
JP2001044375A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd 半導体装置およびその製造方法
US6380033B1 (en) * 1999-09-20 2002-04-30 Advanced Micro Devices, Inc. Process to improve read disturb for NAND flash memory devices
US6337289B1 (en) * 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US6297103B1 (en) * 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
EP1265279B1 (en) 2000-03-13 2009-10-14 OHMI, Tadahiro Method of fabricating a flash memory device
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999064645A1 (en) * 1998-06-12 1999-12-16 Applied Materials, Inc. A method and apparatus for the formation of dielectric layers
JP2000106439A (ja) * 1998-09-28 2000-04-11 Seiko Epson Corp 薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
US20040150031A1 (en) 2004-08-05
US20020025691A1 (en) 2002-02-28
US20030137007A1 (en) 2003-07-24
US20040171216A1 (en) 2004-09-02
US20030148629A1 (en) 2003-08-07
WO2001069665A1 (fr) 2001-09-20
KR20020086638A (ko) 2002-11-18
EP1912253A2 (en) 2008-04-16
US7026681B2 (en) 2006-04-11
ATE514181T1 (de) 2011-07-15
US6998354B2 (en) 2006-02-14
US7109083B2 (en) 2006-09-19
EP1265279A1 (en) 2002-12-11
US20040121538A1 (en) 2004-06-24
KR100760078B1 (ko) 2007-09-18
JP5386515B2 (ja) 2014-01-15
US20040152263A1 (en) 2004-08-05
WO2001069673A1 (fr) 2001-09-20
JP2013239749A (ja) 2013-11-28
KR100833406B1 (ko) 2008-05-28
EP1265276B1 (en) 2011-06-22
US6998355B2 (en) 2006-02-14
US20020040847A1 (en) 2002-04-11
KR20030009386A (ko) 2003-01-29
US6846753B2 (en) 2005-01-25
EP1265276A1 (en) 2002-12-11
US6551948B2 (en) 2003-04-22
US20030148568A1 (en) 2003-08-07
EP1265279B1 (en) 2009-10-14
DE60140179D1 (de) 2009-11-26
US6669825B2 (en) 2003-12-30
TW498544B (en) 2002-08-11
JP2013077823A (ja) 2013-04-25
JP4987206B2 (ja) 2012-07-25
EP1265279A4 (en) 2004-11-24
JP5479437B2 (ja) 2014-04-23
TW527683B (en) 2003-04-11
EP1912253A3 (en) 2009-12-30
US7001855B2 (en) 2006-02-21
EP1265276A4 (en) 2005-07-13
JP2012089855A (ja) 2012-05-10
JP2011119747A (ja) 2011-06-16
US6838394B2 (en) 2005-01-04

Similar Documents

Publication Publication Date Title
JP4966466B2 (ja) 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法
JP5068402B2 (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4713752B2 (ja) 半導体装置およびその製造方法
US6803275B1 (en) ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
JP4358503B2 (ja) 不揮発性半導体記憶装置の製造方法
KR100806130B1 (ko) 불휘발성 메모리 장치의 제조방법
KR20070058725A (ko) 불휘발성 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees