JPH0955351A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0955351A JPH0955351A JP20803995A JP20803995A JPH0955351A JP H0955351 A JPH0955351 A JP H0955351A JP 20803995 A JP20803995 A JP 20803995A JP 20803995 A JP20803995 A JP 20803995A JP H0955351 A JPH0955351 A JP H0955351A
- Authority
- JP
- Japan
- Prior art keywords
- film
- antireflection film
- antireflection
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 反射防止膜の経時変化を防ぎ、良好なパター
ンで微細パターンを形成することができる半導体装置の
製造方法を提供すること。 【解決手段】 下地基板２０上に、直接またはその他の
層を介して、酸窒化シリコン膜（ＳｉＯＮ）などで構成
される反射防止膜２６を成膜する。反射防止膜の成膜
後、その反射防止膜の表面を安定化させるために、ＮＨ
3 、Ｎ2 Ｏ、Ｏ2、Ｎ2 などのプラズマ処理を行い、膜
の安定化を図る。その後、反射防止膜２６の上に、直接
またはその他の層を介してフォトレジスト３０を形成
し、フォトレジストに露光を行い、マスクパターン３２
を転写する。
ンで微細パターンを形成することができる半導体装置の
製造方法を提供すること。 【解決手段】 下地基板２０上に、直接またはその他の
層を介して、酸窒化シリコン膜（ＳｉＯＮ）などで構成
される反射防止膜２６を成膜する。反射防止膜の成膜
後、その反射防止膜の表面を安定化させるために、ＮＨ
3 、Ｎ2 Ｏ、Ｏ2、Ｎ2 などのプラズマ処理を行い、膜
の安定化を図る。その後、反射防止膜２６の上に、直接
またはその他の層を介してフォトレジスト３０を形成
し、フォトレジストに露光を行い、マスクパターン３２
を転写する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば半導体デバ
イスの製造工程に適用される配線形成方法およびこれを
用いて好適に製造される半導体装置に関し、特に成膜過
程で所定のプラズマ処理、熱処理を行うことにより反射
防止膜の経時変化を抑制し、これにより半導体装置の信
頼性向上を図ることができる半導体装置の製造方法に関
する。
イスの製造工程に適用される配線形成方法およびこれを
用いて好適に製造される半導体装置に関し、特に成膜過
程で所定のプラズマ処理、熱処理を行うことにより反射
防止膜の経時変化を抑制し、これにより半導体装置の信
頼性向上を図ることができる半導体装置の製造方法に関
する。
【０００２】
【従来の技術】半導体デバイスの高集積化が加速度的に
進行するに伴い、その最小加工寸法も急速に縮小されて
いる。たとえば、現状で量産ラインに移行されている１
６MDRAM の最小加工法は0.5 μm であるが、次世代の６
４MDRAM では0.35μm 以下、次々世代の２５６MDRAM で
は0.25μm 以下に縮小されるとみられている。0.35μm
〜0.25μm （ディープ・サブミクロン）クラスの微細加
工では、フォトリソグラフィの光源としてKrF エキシマ
・レーザ光（波長248nm ）等の遠紫外光源が必要とな
る。
進行するに伴い、その最小加工寸法も急速に縮小されて
いる。たとえば、現状で量産ラインに移行されている１
６MDRAM の最小加工法は0.5 μm であるが、次世代の６
４MDRAM では0.35μm 以下、次々世代の２５６MDRAM で
は0.25μm 以下に縮小されるとみられている。0.35μm
〜0.25μm （ディープ・サブミクロン）クラスの微細加
工では、フォトリソグラフィの光源としてKrF エキシマ
・レーザ光（波長248nm ）等の遠紫外光源が必要とな
る。
【０００３】ただし、エキシマ・レーザ光のように、単
色性の極めて高い光源を用いた場合には、従来のｇ線露
光やｉ線露光にも増して定在波効果が顕著に現れること
が知られている。定在波効果は、レジスト膜内の多重反
射光同士による干渉、もしくはこれにレジスト膜の膜厚
方向に光強度分布が生じたり、あるいはレジスト膜厚に
依存した吸収光量の変化、すなわち実質的な感度の変動
が生ずる。これらは、それぞれ現像後のレジスト・パタ
ーンの側壁面における波状凹凸の形成や、ウェハの表面
段差の上下におけるパターン寸法の変動等をもたらす。
0.35μm のデザイン・ルール下では、この寸法変動を±
５％以内に抑えることが必要であり、このためにはレジ
スト膜内における吸収光量の変動をおおよそ±３% 以内
に抑えることが求められる。
色性の極めて高い光源を用いた場合には、従来のｇ線露
光やｉ線露光にも増して定在波効果が顕著に現れること
が知られている。定在波効果は、レジスト膜内の多重反
射光同士による干渉、もしくはこれにレジスト膜の膜厚
方向に光強度分布が生じたり、あるいはレジスト膜厚に
依存した吸収光量の変化、すなわち実質的な感度の変動
が生ずる。これらは、それぞれ現像後のレジスト・パタ
ーンの側壁面における波状凹凸の形成や、ウェハの表面
段差の上下におけるパターン寸法の変動等をもたらす。
0.35μm のデザイン・ルール下では、この寸法変動を±
５％以内に抑えることが必要であり、このためにはレジ
スト膜内における吸収光量の変動をおおよそ±３% 以内
に抑えることが求められる。
【０００４】この要求を満たすためには、レジスト膜の
下地材料膜による反射を抑制し、レジスト膜内の多重反
射光を低減しなければならない。かかる背景から、エキ
シマ・レーザ・リソグラフィ以降の微細加工においは反
射防止膜の利用がほぼ必須とされる。反射防止膜は、下
地材料膜とレジスト膜との間に介在される場合に最も優
れた定在波抑制効果を示し、同時にハレーション防止に
も効果を発揮する。
下地材料膜による反射を抑制し、レジスト膜内の多重反
射光を低減しなければならない。かかる背景から、エキ
シマ・レーザ・リソグラフィ以降の微細加工においは反
射防止膜の利用がほぼ必須とされる。反射防止膜は、下
地材料膜とレジスト膜との間に介在される場合に最も優
れた定在波抑制効果を示し、同時にハレーション防止に
も効果を発揮する。
【０００５】近年、この反射防止膜の構成材料として、
酸化シリコン（SiO ）、窒化シリコン（SiN ）、酸窒化
シリコン（SiON）等のシリコン化合物が注目を集めてい
る。これは、これらのシリコン化合物がエキシマ・レー
ザ・リソグラフィの波長域である遠紫外領域において、
良好な光学定数n,k （ただし、n は複素振幅反射率Rの
実数部、k は同じく虚数部係数を表す）を有するからで
ある。特に、SiONは、たとえばSPIE第1927巻、オプティ
カル／レーザ・マイクロリソグラフィVI（SPIEVol.192
7,Optical/Laser Microlithography VI ）、（1993）p.
263 〜274 にも報告されているように、プラズマCVDに
よる成膜時の条件を変化させることにより、 広い範囲で
光学定数n,k を変化させることが可能であり、下地材料
膜の種類に応じた反射防止条件の設定の自由度が大きい
といったメリットを有する。
酸化シリコン（SiO ）、窒化シリコン（SiN ）、酸窒化
シリコン（SiON）等のシリコン化合物が注目を集めてい
る。これは、これらのシリコン化合物がエキシマ・レー
ザ・リソグラフィの波長域である遠紫外領域において、
良好な光学定数n,k （ただし、n は複素振幅反射率Rの
実数部、k は同じく虚数部係数を表す）を有するからで
ある。特に、SiONは、たとえばSPIE第1927巻、オプティ
カル／レーザ・マイクロリソグラフィVI（SPIEVol.192
7,Optical/Laser Microlithography VI ）、（1993）p.
263 〜274 にも報告されているように、プラズマCVDに
よる成膜時の条件を変化させることにより、 広い範囲で
光学定数n,k を変化させることが可能であり、下地材料
膜の種類に応じた反射防止条件の設定の自由度が大きい
といったメリットを有する。
【０００６】
【発明が解決しようとする課題】しかし、たとえば図１
（Ａ），（Ｂ）に示すように、下地配線層４が形成され
たシリコン基板２の表面に、反射防止膜６として酸窒化
シリコン（SiON）膜を用いた場合、成膜後、膜の表面に
酸化層８が形成され、光学定数n,k の経時変化が発生す
る。
（Ａ），（Ｂ）に示すように、下地配線層４が形成され
たシリコン基板２の表面に、反射防止膜６として酸窒化
シリコン（SiON）膜を用いた場合、成膜後、膜の表面に
酸化層８が形成され、光学定数n,k の経時変化が発生す
る。
【０００７】そのため、その後の工程で、図１（Ｃ）に
示すように、フォトレジスト１０を成膜し、露光を行い
所定のパターン１２を形成する際に、図１（Ｄ）に示す
ように、現像後のレジスト・パターンの側壁面における
波状凹凸の形成や、ウェハの表面段差の上下におけるパ
ターン寸法の変動等をもたらし、反射防止膜としての機
能を果たせなくなってしいまう。
示すように、フォトレジスト１０を成膜し、露光を行い
所定のパターン１２を形成する際に、図１（Ｄ）に示す
ように、現像後のレジスト・パターンの側壁面における
波状凹凸の形成や、ウェハの表面段差の上下におけるパ
ターン寸法の変動等をもたらし、反射防止膜としての機
能を果たせなくなってしいまう。
【０００８】本発明は、このような実状に鑑みて成さ
れ、反射防止膜の経時変化を防ぎ、良好なパターンで微
細パターンを形成することができる半導体装置の製造方
法を提供することを目的とする。
れ、反射防止膜の経時変化を防ぎ、良好なパターンで微
細パターンを形成することができる半導体装置の製造方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上述の課題を
解決するため、酸窒化シリコン系(SiON ）膜などの反射
防止膜の表面を安定化させることに着眼し、本発明を完
成するに至った。さらに、本発明者は、通常用いている
平行平板型CVD装置を使用することで、酸窒化シリコン
系(SiON ）膜などの反射防止膜の表面を安定化させるプ
ロセスは十分に実施可能であるとの知見を得た。
解決するため、酸窒化シリコン系(SiON ）膜などの反射
防止膜の表面を安定化させることに着眼し、本発明を完
成するに至った。さらに、本発明者は、通常用いている
平行平板型CVD装置を使用することで、酸窒化シリコン
系(SiON ）膜などの反射防止膜の表面を安定化させるプ
ロセスは十分に実施可能であるとの知見を得た。
【００１０】すなわち、本発明に係る半導体装置の製造
方法は、下地基板上に、直接またはその他の層を介し
て、反射防止膜を成膜する成膜工程と、前記反射防止膜
の成膜後、その反射防止膜の表面を安定化させる安定化
工程と、前記反射防止膜の上に、直接またはその他の層
を介してフォトレジストを形成するレジスト工程と、前
記フォトレジストに露光を行い、マスクパターンを転写
する転写工程とを有する。
方法は、下地基板上に、直接またはその他の層を介し
て、反射防止膜を成膜する成膜工程と、前記反射防止膜
の成膜後、その反射防止膜の表面を安定化させる安定化
工程と、前記反射防止膜の上に、直接またはその他の層
を介してフォトレジストを形成するレジスト工程と、前
記フォトレジストに露光を行い、マスクパターンを転写
する転写工程とを有する。
【００１１】前記反射防止膜は、たとえば酸窒化シリコ
ン系膜である。前記安定化工程では、Ｎ2 プラズマ処理
を行うことが好ましい。また、前記安定化工程では、Ｎ
Ｈ3 プラズマ処理を行っても良い。さらに、前記安定化
工程では、Ｎ2 Ｏプラズマ処理を行っても良い。
ン系膜である。前記安定化工程では、Ｎ2 プラズマ処理
を行うことが好ましい。また、前記安定化工程では、Ｎ
Ｈ3 プラズマ処理を行っても良い。さらに、前記安定化
工程では、Ｎ2 Ｏプラズマ処理を行っても良い。
【００１２】さらにまた、前記安定化工程では、Ｏ2 プ
ラズマ処理を行っても良い。
ラズマ処理を行っても良い。
【００１３】
【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法を、図面に示す実施例に基づき、詳細に説明す
る。実施例１ この実施例は、半導体集積回路製造の際に、シリコン半
導体ウェーハ上にエキシマ・レーザ・リソグラフィの微
細加工を用いる際に、その反射防止膜として窒化シリコ
ン（SiON）膜を形成する場合に、本発明を適用したもの
である。
製造方法を、図面に示す実施例に基づき、詳細に説明す
る。実施例１ この実施例は、半導体集積回路製造の際に、シリコン半
導体ウェーハ上にエキシマ・レーザ・リソグラフィの微
細加工を用いる際に、その反射防止膜として窒化シリコ
ン（SiON）膜を形成する場合に、本発明を適用したもの
である。
【００１４】まず、図２（Ａ）に示すように、シリコン
等からなる半導体基板３０上に、配線層２４を成膜す
る。配線層２４は、例えばAl-1%Si で構成してあり、ス
パッタ法により、以下の条件で成膜される。
等からなる半導体基板３０上に、配線層２４を成膜す
る。配線層２４は、例えばAl-1%Si で構成してあり、ス
パッタ法により、以下の条件で成膜される。
【００１５】
【表１】 ガス Ar=100sccm 圧力 0.4Pa DC電力 5kW 基板加熱温度 150°C ついで、図２（Ｂ）に示すように、配線層２４の上に、
反射防止膜２６を成膜する。反射防止膜２６は、本実施
例では、酸窒化シリコン（SiON：水素を含有しても良
い）膜で構成してあり、たとえば以下の条件で成膜され
る。
反射防止膜２６を成膜する。反射防止膜２６は、本実施
例では、酸窒化シリコン（SiON：水素を含有しても良
い）膜で構成してあり、たとえば以下の条件で成膜され
る。
【００１６】
【表２】 ガス SiH4 /N2 O= 158/230sccm 圧力 330Pa RF電力 190W 基板温度 400°C この反射防止膜２６の膜厚は、上記条件で得られる反射
防止膜の光学定数ｎ，ｋとの関係、下地基板の種類、フ
ォトレジストの種類および露光波長との関係により、定
在波効果を最小にするように決定される。本実施例で
は、露光用光としてKrF エキシマ・レーザ光（波長248n
m ）を用い、下地基板としてAl-1%Si を用い、フォトレ
ジストとしてＸＰ８８４３（シップレーマイクロエレク
トロニクス（株）の化学増幅型レジスト；光酸発生剤を
含むポリビニルフェノール系レジスト）を用いている。
定在波効果を最小にするためのシミュレーション計算に
より求めた反射防止膜の条件の一例を、図３に示す。図
３に示すように、ｎ＝４．８、ｋ＝０．４５、膜厚ｄ＝
３０ｎｍの反射防止膜を成膜することで、定在波効果を
最小にすることが確認されている。すなわち、図３に示
すように、反射防止膜の膜厚ｄ、光学定数ｎ、ｋを選択
することで、レジスト膜厚によらず、レジスト膜内吸収
光量の変動を抑制することができ、定在波効果を最小に
することができる。
防止膜の光学定数ｎ，ｋとの関係、下地基板の種類、フ
ォトレジストの種類および露光波長との関係により、定
在波効果を最小にするように決定される。本実施例で
は、露光用光としてKrF エキシマ・レーザ光（波長248n
m ）を用い、下地基板としてAl-1%Si を用い、フォトレ
ジストとしてＸＰ８８４３（シップレーマイクロエレク
トロニクス（株）の化学増幅型レジスト；光酸発生剤を
含むポリビニルフェノール系レジスト）を用いている。
定在波効果を最小にするためのシミュレーション計算に
より求めた反射防止膜の条件の一例を、図３に示す。図
３に示すように、ｎ＝４．８、ｋ＝０．４５、膜厚ｄ＝
３０ｎｍの反射防止膜を成膜することで、定在波効果を
最小にすることが確認されている。すなわち、図３に示
すように、反射防止膜の膜厚ｄ、光学定数ｎ、ｋを選択
することで、レジスト膜厚によらず、レジスト膜内吸収
光量の変動を抑制することができ、定在波効果を最小に
することができる。
【００１７】このような光学定数を有する反射防止膜２
６は、前記表２の条件により容易に成膜することができ
る。次に、本実施例では、反射防止膜２６の成膜直後、
図２（Ｃ）に示すように、平行平板型プラズマＣＶＤ装
置を用いて連続処理にて、以下の条件で、NH3 プラズマ
処理を行い、酸窒化シリコン（SiON）膜の膜表面に窒化
層２７を形成することにより安定化させた。
６は、前記表２の条件により容易に成膜することができ
る。次に、本実施例では、反射防止膜２６の成膜直後、
図２（Ｃ）に示すように、平行平板型プラズマＣＶＤ装
置を用いて連続処理にて、以下の条件で、NH3 プラズマ
処理を行い、酸窒化シリコン（SiON）膜の膜表面に窒化
層２７を形成することにより安定化させた。
【００１８】
【表３】 ガス NH3 =150sccm 圧力 330Pa RF電力 400W 基板温度 400°C 図２（Ｃ）に示すような処理を行うことで、反射防止膜
２６の光学定数の経時変化が抑制され、図２（Ｄ）に示
すように、その上にフォトレジスト３０を成膜し、露光
を行い微細パターン３２を形成する際に、図２（Ｅ）に
示すように、良好な微細パターンの加工が可能となるこ
とが確認された。実施例２ 前記実施例１におけるNH3 プラズマ処理の代わりに、N2
プラズマ処理を行い、酸窒化シリコン（SiON）膜から成
る反射防止膜の膜表面を窒化させることにより安定化さ
せた以外は、前記実施例１と同様にして微細パターンを
形成した。
２６の光学定数の経時変化が抑制され、図２（Ｄ）に示
すように、その上にフォトレジスト３０を成膜し、露光
を行い微細パターン３２を形成する際に、図２（Ｅ）に
示すように、良好な微細パターンの加工が可能となるこ
とが確認された。実施例２ 前記実施例１におけるNH3 プラズマ処理の代わりに、N2
プラズマ処理を行い、酸窒化シリコン（SiON）膜から成
る反射防止膜の膜表面を窒化させることにより安定化さ
せた以外は、前記実施例１と同様にして微細パターンを
形成した。
【００１９】N2処理の条件を下記に示す。
【００２０】
【表４】 ガス N2 =500sccm 圧力 330Pa RF電力 400W 基板温度 400°C 上記処理を行うことで、前記実施例１と同様に、図２
（Ｅ）に示すような良好な微細パターンの加工が可能と
なることが確認された。
（Ｅ）に示すような良好な微細パターンの加工が可能と
なることが確認された。
【００２１】実施例３ 前記実施例１におけるNH3 プラズマ処理の代わりに、N2
Oプラズマ処理を行い、酸窒化シリコン（SiON）膜から
成る反射防止膜の膜表面を窒化させることにより安定化
させた以外は、前記実施例１と同様にして微細パターン
を形成した。
Oプラズマ処理を行い、酸窒化シリコン（SiON）膜から
成る反射防止膜の膜表面を窒化させることにより安定化
させた以外は、前記実施例１と同様にして微細パターン
を形成した。
【００２２】N2Ｏ処理の条件を下記に示す。
【００２３】
【表５】 ガス N2 O=３００sccm 圧力 330Pa RF電力 400W 基板温度 400°C 上記処理を行うことで、前記実施例１と同様に、図２
（Ｅ）に示すような良好な微細パターンの加工が可能と
なることが確認された。実施例４前記実施例１における
NH3 プラズマ処理の代わりに、Ｏ2 プラズマ処理を行
い、酸窒化シリコン（SiON）膜から成る反射防止膜の膜
表面を窒化させることにより安定化させた以外は、前記
実施例１と同様にして微細パターンを形成した。
（Ｅ）に示すような良好な微細パターンの加工が可能と
なることが確認された。実施例４前記実施例１における
NH3 プラズマ処理の代わりに、Ｏ2 プラズマ処理を行
い、酸窒化シリコン（SiON）膜から成る反射防止膜の膜
表面を窒化させることにより安定化させた以外は、前記
実施例１と同様にして微細パターンを形成した。
【００２４】N2Ｏ処理の条件を下記に示す。
【００２５】
【表６】 ガスＯ2 = ５００sccm 圧力 330Pa RF電力 400W 基板温度 400°C 上記処理を行うことで、前記実施例１と同様に、図２
（Ｅ）に示すような良好な微細パターンの加工が可能と
なることが確認された。
（Ｅ）に示すような良好な微細パターンの加工が可能と
なることが確認された。
【００２６】実施例５ 前記実施例１における反射防止膜の光学定数がｎ＝２．
０、ｋ＝０．８となるように、しかもその膜厚ｄ＝３０
ｎｍと成るように反射防止膜を成膜した以外は、前記実
施例１と同様にして、微細パターンを形成した。
０、ｋ＝０．８となるように、しかもその膜厚ｄ＝３０
ｎｍと成るように反射防止膜を成膜した以外は、前記実
施例１と同様にして、微細パターンを形成した。
【００２７】図４に示すように、この光学定数および膜
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例６ 前記実施例１における反射防止膜の光学定数がｎ＝２．
０８、ｋ＝０．８５となるように、しかもその膜厚ｄ＝
２５ｎｍと成るように反射防止膜を成膜した以外は、前
記実施例１と同様にして、微細パターンを形成した。
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例６ 前記実施例１における反射防止膜の光学定数がｎ＝２．
０８、ｋ＝０．８５となるように、しかもその膜厚ｄ＝
２５ｎｍと成るように反射防止膜を成膜した以外は、前
記実施例１と同様にして、微細パターンを形成した。
【００２８】本実施例では、反射防止膜は、ＳｉＯx Ｎ
y 膜で構成され、平行平板型プラズマーＣＶＤ装置を用
い、ＳｉＨ4 ／Ｎ2 Ｏの流量比が、０．８３の条件で成
膜した。図５に示すように、この光学定数および膜厚の
反射防止膜を成膜することで、定在波効果が最小になる
ことが確認された。また、反射防止膜の安定化処理を行
うことで、反射防止膜の光学定数の経時変化を抑制でき
ることが確認された。
y 膜で構成され、平行平板型プラズマーＣＶＤ装置を用
い、ＳｉＨ4 ／Ｎ2 Ｏの流量比が、０．８３の条件で成
膜した。図５に示すように、この光学定数および膜厚の
反射防止膜を成膜することで、定在波効果が最小になる
ことが確認された。また、反射防止膜の安定化処理を行
うことで、反射防止膜の光学定数の経時変化を抑制でき
ることが確認された。
【００２９】実施例７ 前記実施例１における配線層２４としてＷＳｉを用い、
ＫｒＦに代えてｉ線を用い、フォトレジスト３０として
ナフトキメンジアジド系フォトレジストを用い、ＳｉＯ
x Ｎy Ｈz （水素を含む酸窒化シリコン系膜）から成る
反射防止膜を、ｎ＝２．５８、ｋ＝０．４２に近づくよ
うに所定の流量比でプラズマＣＶＤ法により膜厚３０ｎ
ｍで成膜し、０．４４μｍラインアンドスペース（Ｌ／
Ｓ）パターンとなるように、露光を行い、反射防止効果
を実測した。結果を図６中のwithARLで示す。なお、比
較のために、反射防止膜を用いない以外は、同様にし
て、反射防止効果を実測した結果を、図６中のwithout
ARL に示す。この図からも、反射防止膜の効果が理解さ
れよう。
ＫｒＦに代えてｉ線を用い、フォトレジスト３０として
ナフトキメンジアジド系フォトレジストを用い、ＳｉＯ
x Ｎy Ｈz （水素を含む酸窒化シリコン系膜）から成る
反射防止膜を、ｎ＝２．５８、ｋ＝０．４２に近づくよ
うに所定の流量比でプラズマＣＶＤ法により膜厚３０ｎ
ｍで成膜し、０．４４μｍラインアンドスペース（Ｌ／
Ｓ）パターンとなるように、露光を行い、反射防止効果
を実測した。結果を図６中のwithARLで示す。なお、比
較のために、反射防止膜を用いない以外は、同様にし
て、反射防止効果を実測した結果を、図６中のwithout
ARL に示す。この図からも、反射防止膜の効果が理解さ
れよう。
【００３０】また、本実施例でも、反射防止膜の安定化
処理を行うことで、反射防止膜の光学定数の経時変化を
抑制できることが確認された。実施例８ 前記実施例１における配線層２４を形成することなく、
シリコン基板の上に直接酸窒化シリコン系膜の反射防止
膜を成膜し、反射防止膜を、ｎ＝２．０、ｋ＝０．５５
に近づくように所定の流量比でプラズマＣＶＤ法により
膜厚３２ｎｍで成膜した以外は、前記実施例１と同様に
して、微細パターンを形成した。
処理を行うことで、反射防止膜の光学定数の経時変化を
抑制できることが確認された。実施例８ 前記実施例１における配線層２４を形成することなく、
シリコン基板の上に直接酸窒化シリコン系膜の反射防止
膜を成膜し、反射防止膜を、ｎ＝２．０、ｋ＝０．５５
に近づくように所定の流量比でプラズマＣＶＤ法により
膜厚３２ｎｍで成膜した以外は、前記実施例１と同様に
して、微細パターンを形成した。
【００３１】図７に示すように、この光学定数および膜
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例９ 前記実施例１における配線層２４を形成することなく、
シリコン基板の上に直接酸窒化シリコン系膜の反射防止
膜を成膜し、反射防止膜を、ｎ＝１．９、ｋ＝０．３５
に近づくように所定の流量比でプラズマＣＶＤ法により
膜厚１００ｎｍで成膜した以外は、前記実施例１と同様
にして、微細パターンを形成した。
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例９ 前記実施例１における配線層２４を形成することなく、
シリコン基板の上に直接酸窒化シリコン系膜の反射防止
膜を成膜し、反射防止膜を、ｎ＝１．９、ｋ＝０．３５
に近づくように所定の流量比でプラズマＣＶＤ法により
膜厚１００ｎｍで成膜した以外は、前記実施例１と同様
にして、微細パターンを形成した。
【００３２】図８に示すように、この光学定数および膜
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例１０ 前記実施例１における配線層２４としてポリシリコン膜
を用い、酸窒化シリコン系膜の反射防止膜を、ｎ＝２．
０１、ｋ＝０．６２に近づくように所定の流量比でプラ
ズマＣＶＤ法により膜厚３３ｎｍで成膜した以外は、前
記実施例１と同様にして、微細パターンを形成した。
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例１０ 前記実施例１における配線層２４としてポリシリコン膜
を用い、酸窒化シリコン系膜の反射防止膜を、ｎ＝２．
０１、ｋ＝０．６２に近づくように所定の流量比でプラ
ズマＣＶＤ法により膜厚３３ｎｍで成膜した以外は、前
記実施例１と同様にして、微細パターンを形成した。
【００３３】図９に示すように、この光学定数および膜
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例１１ 前記実施例１における配線層２４としてＷＳｉ膜を用
い、酸窒化シリコン系膜の反射防止膜を、ｎ＝２．３
６、ｋ＝０．５３に近づくように所定の流量比でプラズ
マＣＶＤ法により膜厚２３．８ｎｍで成膜した以外は、
前記実施例１と同様にして、微細パターンを形成した。
厚の反射防止膜を成膜することで、定在波効果が最小に
なることが確認された。また、反射防止膜の安定化処理
を行うことで、反射防止膜の光学定数の経時変化を抑制
できることが確認された。実施例１１ 前記実施例１における配線層２４としてＷＳｉ膜を用
い、酸窒化シリコン系膜の反射防止膜を、ｎ＝２．３
６、ｋ＝０．５３に近づくように所定の流量比でプラズ
マＣＶＤ法により膜厚２３．８ｎｍで成膜した以外は、
前記実施例１と同様にして、微細パターンを形成した。
【００３４】図１０に示すように、この光学定数および
膜厚の反射防止膜を成膜することで、定在波効果が最小
になることが確認された。また、反射防止膜の安定化処
理を行うことで、反射防止膜の光学定数の経時変化を抑
制できることが確認された。なお、本発明は、上記実施
例に限定されず、本発明の範囲内で種々に改変すること
ができる。
膜厚の反射防止膜を成膜することで、定在波効果が最小
になることが確認された。また、反射防止膜の安定化処
理を行うことで、反射防止膜の光学定数の経時変化を抑
制できることが確認された。なお、本発明は、上記実施
例に限定されず、本発明の範囲内で種々に改変すること
ができる。
【００３５】たとえば、反射防止膜としては、酸窒化シ
リコン膜以外に、その他の反射防止膜であっても良い。
ただし、酸窒化シリコン膜は、成膜後に光学定数が変化
し易いことから、本発明の方法は特に有効である。
リコン膜以外に、その他の反射防止膜であっても良い。
ただし、酸窒化シリコン膜は、成膜後に光学定数が変化
し易いことから、本発明の方法は特に有効である。
【００３６】
【発明の効果】以上説明してきたように、本発明によれ
ば、酸窒化シリコン（SiON）膜などで構成される反射防
止膜の光学定数N ，k の経時変化を抑制し、反射防止膜
として必要な光学定数n ，k を維持できる。
ば、酸窒化シリコン（SiON）膜などで構成される反射防
止膜の光学定数N ，k の経時変化を抑制し、反射防止膜
として必要な光学定数n ，k を維持できる。
【００３７】本発明によれば、現像後のレジスト・パタ
ーンの側壁面における波状凹凸の形成を抑制することが
できると共に、ウェハの表面段差の上下におけるパター
ン寸法の変動等を抑制することが可能である。
ーンの側壁面における波状凹凸の形成を抑制することが
できると共に、ウェハの表面段差の上下におけるパター
ン寸法の変動等を抑制することが可能である。
【図１】図１（Ａ）〜（Ｄ）は従来例に係る半導体装置
の製造過程を示す図である。
の製造過程を示す図である。
【図２】図２（Ａ）〜（Ｅ）は本発明の半導体装置の製
造過程を示す図である。
造過程を示す図である。
【図３】図３は本発明の実施例に係る反射防止効果を示
すグラフである。
すグラフである。
【図４】図４は本発明の他の実施例に係る反射防止効果
を示すグラフである。
を示すグラフである。
【図５】図５は本発明の他の実施例に係る反射防止効果
を示すグラフである。
を示すグラフである。
【図６】図６は本発明の他の実施例に係る反射防止効果
を示すグラフである。
を示すグラフである。
【図７】図７は本発明の他の実施例に係る反射防止効果
を示すグラフである。
を示すグラフである。
【図８】図８は本発明の他の実施例に係る反射防止効果
を示すグラフである。
を示すグラフである。
【図９】図９は本発明の他の実施例に係る反射防止効果
を示すグラフである。
を示すグラフである。
【図１０】図１０は本発明の他の実施例に係る反射防止
効果を示すグラフである。
効果を示すグラフである。
２０… 半導体基板 ２４… 配線層 ２６… 反射防止膜 ２７… 窒化層 ３０… フォトレジスト ３２… 微細パターン
Claims (6)
- 【請求項１】 下地基板上に、直接またはその他の層を
介して、反射防止膜を成膜する成膜工程と、 前記反射防止膜の成膜後、その反射防止膜の表面を安定
化させる安定化工程と、 前記反射防止膜の上に、直接またはその他の層を介して
フォトレジストを形成するレジスト工程と、 前記フォトレジストに露光を行い、マスクパターンを転
写する転写工程とを有する半導体装置の製造方法。 - 【請求項２】 前記反射防止膜が、酸窒化シリコン系膜
である請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記安定化工程では、Ｎ2 プラズマ処理
を行うことを特徴とする請求項１または２に記載の半導
体装置の製造方法。 - 【請求項４】 前記安定化工程では、ＮＨ3 プラズマ処
理を行うことを特徴とする請求項１または２に記載の半
導体装置の製造方法。 - 【請求項５】 前記安定化工程では、Ｎ2 Ｏプラズマ処
理を行うことを特徴とする請求項１または２に記載の半
導体装置の製造方法。 - 【請求項６】 前記安定化工程では、Ｏ2 プラズマ処理
を行うことを特徴とする請求項１または２に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20803995A JPH0955351A (ja) | 1995-08-15 | 1995-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20803995A JPH0955351A (ja) | 1995-08-15 | 1995-08-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955351A true JPH0955351A (ja) | 1997-02-25 |
Family
ID=16549642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20803995A Pending JPH0955351A (ja) | 1995-08-15 | 1995-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955351A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990061111A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 제조방법 |
| WO1999056318A1 (fr) * | 1998-04-24 | 1999-11-04 | Asahi Kasei Microsystems Co., Ltd. | Dispositif a semi-conducteur et procede de production |
| WO2000014781A1 (en) * | 1998-09-03 | 2000-03-16 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6348405B1 (en) | 1999-01-25 | 2002-02-19 | Nec Corporation | Interconnection forming method utilizing an inorganic antireflection layer |
| WO2001099164A3 (en) * | 2000-06-20 | 2002-07-25 | Infineon Technologies Corp | Patterning method using a removable inorganic antireflection coating |
| KR20030056342A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| US6633392B1 (en) | 2002-01-17 | 2003-10-14 | Advanced Micro Devices, Inc. | X-ray reflectance system to determine suitability of SiON ARC layer |
| US6818383B2 (en) | 2002-01-16 | 2004-11-16 | Renesas Technology Corp. | Method for forming a resist pattern and method for manufacturing a semiconductor device |
| JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US7057263B2 (en) * | 1995-12-04 | 2006-06-06 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
| JP2006156729A (ja) * | 2004-11-30 | 2006-06-15 | Mitsubishi Electric Corp | コーティング膜の膜厚設計方法及び半導体光装置 |
| US7141850B2 (en) | 1998-04-07 | 2006-11-28 | Micron Technology, Inc. | Gated semiconductor assemblies and methods of forming gated semiconductor assemblies |
| KR100653977B1 (ko) * | 2000-06-29 | 2006-12-05 | 주식회사 하이닉스반도체 | 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 |
| KR100762902B1 (ko) * | 2006-06-30 | 2007-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| JP2011119747A (ja) * | 2000-03-13 | 2011-06-16 | Foundation For Advancement Of International Science | 窒化膜の形成方法、酸窒化膜の形成方法、窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 |
| JP2022022111A (ja) * | 2020-07-22 | 2022-02-03 | ウォンイク アイピーエス シーオーエルティーディー | 薄膜蒸着方法及びこれを用いた半導体素子の製造方法 |
-
1995
- 1995-08-15 JP JP20803995A patent/JPH0955351A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057263B2 (en) * | 1995-12-04 | 2006-06-06 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising photoresist over silicon nitride materials |
| KR19990061111A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 제조방법 |
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7141850B2 (en) | 1998-04-07 | 2006-11-28 | Micron Technology, Inc. | Gated semiconductor assemblies and methods of forming gated semiconductor assemblies |
| KR100350030B1 (ko) * | 1998-04-24 | 2002-08-24 | 아사히 가세이 마이크로시스템 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| US6323079B1 (en) | 1998-04-24 | 2001-11-27 | Asahi Kasei Microsystems Co., Ltd. | Method for manufacturing a semiconductor device |
| WO1999056318A1 (fr) * | 1998-04-24 | 1999-11-04 | Asahi Kasei Microsystems Co., Ltd. | Dispositif a semi-conducteur et procede de production |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| WO2000014781A1 (en) * | 1998-09-03 | 2000-03-16 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6348405B1 (en) | 1999-01-25 | 2002-02-19 | Nec Corporation | Interconnection forming method utilizing an inorganic antireflection layer |
| JP2011119747A (ja) * | 2000-03-13 | 2011-06-16 | Foundation For Advancement Of International Science | 窒化膜の形成方法、酸窒化膜の形成方法、窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 |
| WO2001099164A3 (en) * | 2000-06-20 | 2002-07-25 | Infineon Technologies Corp | Patterning method using a removable inorganic antireflection coating |
| US6607984B1 (en) | 2000-06-20 | 2003-08-19 | International Business Machines Corporation | Removable inorganic anti-reflection coating process |
| KR100653977B1 (ko) * | 2000-06-29 | 2006-12-05 | 주식회사 하이닉스반도체 | 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 |
| KR20030056342A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| US6818383B2 (en) | 2002-01-16 | 2004-11-16 | Renesas Technology Corp. | Method for forming a resist pattern and method for manufacturing a semiconductor device |
| US6633392B1 (en) | 2002-01-17 | 2003-10-14 | Advanced Micro Devices, Inc. | X-ray reflectance system to determine suitability of SiON ARC layer |
| JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2006156729A (ja) * | 2004-11-30 | 2006-06-15 | Mitsubishi Electric Corp | コーティング膜の膜厚設計方法及び半導体光装置 |
| US7941025B2 (en) | 2004-11-30 | 2011-05-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor photonic device |
| KR100762902B1 (ko) * | 2006-06-30 | 2007-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| JP2022022111A (ja) * | 2020-07-22 | 2022-02-03 | ウォンイク アイピーエス シーオーエルティーディー | 薄膜蒸着方法及びこれを用いた半導体素子の製造方法 |
| US11967503B2 (en) | 2020-07-22 | 2024-04-23 | Wonik Ips Co., Ltd. | Method of depositing thin film and method of manufacturing semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320685B2 (ja) | 微細パターン形成方法 | |
| US5472827A (en) | Method of forming a resist pattern using an anti-reflective layer | |
| JPH0955351A (ja) | 半導体装置の製造方法 | |
| US7070657B1 (en) | Method and apparatus for depositing antireflective coating | |
| US6853043B2 (en) | Nitrogen-free antireflective coating for use with photolithographic patterning | |
| EP0588087B1 (en) | Method of forming a resist pattern using an optimized anti-reflective layer | |
| US5677111A (en) | Process for production of micropattern utilizing antireflection film | |
| US6835651B2 (en) | Wiring forming method | |
| US6479401B1 (en) | Method of forming a dual-layer anti-reflective coating | |
| JP2897569B2 (ja) | レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法 | |
| US5322764A (en) | Method for forming a patterned resist | |
| JPH06342744A (ja) | ａ−Ｃによる反射防止 | |
| JPH0851072A (ja) | レジストパターン形成方法および反射防止膜形成方法 | |
| JP3339156B2 (ja) | 微細パターンの製造方法と半導体装置の製造方法 | |
| US6214526B1 (en) | Semiconductor processing using antireflective layer having high wet etch rate | |
| JPH0855790A (ja) | レジストパターン形成方法および反射防止膜形成方法 | |
| JPH0855791A (ja) | レジストパターン形成方法および反射防止膜形成方法 | |
| JP3339153B2 (ja) | 半導体装置の製造方法 | |
| JP3185871B2 (ja) | 半導体装置の製造方法 | |
| JPH07201716A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH1131650A (ja) | 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法 | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JP3319157B2 (ja) | 半導体装置の製造方法 | |
| KR100276047B1 (ko) | 레지스트패턴형성방법 및 박막형성방법 | |
| JP2897691B2 (ja) | レジストパターン形成方法、反射防止膜形成方法、反射防止膜および半導体装置 |