KR100653977B1 - 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 - Google Patents
염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR100653977B1 KR100653977B1 KR1020000036659A KR20000036659A KR100653977B1 KR 100653977 B1 KR100653977 B1 KR 100653977B1 KR 1020000036659 A KR1020000036659 A KR 1020000036659A KR 20000036659 A KR20000036659 A KR 20000036659A KR 100653977 B1 KR100653977 B1 KR 100653977B1
- Authority
- KR
- South Korea
- Prior art keywords
- organic
- reflective coating
- liquid base
- semiconductor substrate
- organic anti
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
반도체기판 위에 유기반사방지물질을 도포하여 막을 형성한 후, 그 상부에 초미세 감광제 패턴을 형성하는 리소그래피(Lithography) 공정에 있어서 유기반사방지막에 잔류하는 산성기에 의해 화학증폭형 감광제와 접촉하는 부위에서 현상공정시 감광제가 용해되어, 최종적으로 언더컷(Undercut) 형태의 감광제 프로파일을 나타낸다. 이러한 현상을 방지하기 위하여 유기반사방지막을 형성한 후, 기체 상태의 염기, 또는 액체 상태의 염기로 처리하여 유기반사방지막에 존재하는 산성기를 중화시킴으로써 언더컷 형태의 패턴불량을 방지한다.
Description
도 1(a) 내지 도 1(c)는 액체상태의 염기를 이용하여 유기반사방지막 내에 잔류하는 산을 중화시키는 과정을 순차적으로 보인 도면이고,
도 2는 기체상태의 염기를 이용하여 유기반사방지막 내에 잔류하는 산을 중화시키는 과정을 나타낸 도면이며,
도 3(a) 내지 도 3(c)은 유기반사방지막 내의 산의 잔류과정과 그로 인한 언더컷 형태의 프로파일 형성을 순차적으로 나타낸 도면이고,
도 4는 본 발명에 따라 형성된 초미세 패턴의 프로파일을 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체기판 11: 유기반사방지막
15: 액체상태의 염기 25: 기체상태의 염기
31: 유기반사방지물질 35: 언더컷
본 발명은 반도체 소자 제조공정 중 기판 위에 유기반사방지물질을 도포하여 막을 형성한 후, 그 위에 초미세 감광제 패턴을 형성하는 리소그래피(Lithography) 공정시 발생되는 문제점을 개선시키는 미세패턴 형성방법에 관한 것이다.
리소그래피 공정이란 반도체기판위에 감광제를 도포하고, 노광장비를 이용하여 마스크(원판)의 패턴을 전사시켜 최종 현상공정을 통해 반도체기판 위에 초미세 패턴을 형성시키는 일련의 관련 공정기술을 말하는 것으로, 현재 반도체 소자의 초고집적화에 따라 초미세 패턴형성기술이 요구된다. 이러한 요구에 부응하여 노광 분야에서는 노광장비 렌즈의 대구경화와 파장의 단파장화가 급속히 이루어지고 있으며, 감광제 분야에서는 신규감광제 개발과 함께 유기반사방지막을 이용한 공정방법이 개발 및 연구되고 있다.
반도체 제조공정 중 미세패턴 형성공정에서는 반도체기판의 하부막층으로부터의 회절광 및 반사광에 의한 CD 차이를 방지하기 위해 노광원으로 사용되는 빛의 파장대에서 광흡수를 잘하는 유기물질을 도포하여 하부막층에서의 반사를 막는데, 이것이 유기반사방지막이다.
일반적으로 유기반사방지막의 형성방법은, 도 3(a)에서 보는 바와 같이 유기반사방지물질(31)을 감광제 도포전 반도체기판(11) 위에 스핀 코팅(Spin coating)방식을 이용하여 도포한 후, 높은 온도에서 가열함으로써 유기반사방지막 내에 있는 TAG(Thermal Acid Generator)에서 산이 발생되고, 발생된 산은 유기반사방지막 내에 있는 가교제를 활성화하여 최종적으로 도 3(b)에서와 같은 고형화된 유기반사방지막을 형성시키는 원리를 갖고 있다.
그러나 이와같은 유기반사방지막을 형성할 때 발생된 산은 유기반사방지막 내에 잔류하여, 감광제 도포 후 노광 공정시 발생된 산의 농도와 합쳐져 감광제의 수직 방향의 산의 농도가 감광제와 접촉하는 부위에서 과도화되는 불균일성을 갖게 한다.
이러한 산의 불균일도는 도 3(c)의 사진에서와 같이 노광공정과 현상공정 후, 최종적으로 언더컷(Undercut) 형태(35)의 감광제 패턴을 형성시켜, 가분수 형태로 인한 패턴 쓰러짐과, 공정마진의 취약성, 그리고 이후 식각공정시 불량을 일으키는 요소로 작용되고 있다.
본 발명은 상기와 같은 종래의 문제점을 감안하여 창출된 것으로서, 본 발명이 이루고자 하는 기술적 과제는 반도체기판 위에 도포된 유기반사방지물질을 고형화시키기 위한 열처리 공정 이후, 유기반사방지막 내에 잔류하고 있는 산(Acid)을 제거함으로써 감광제 패턴 형성시 산의 불균일도로 인한 언더컷 형태의 패턴 형성을 방지하여 초미세 패턴의 프로파일을 개선시키는 방법을 제공하는 것이다.
상기와 같은 발명의 과제는 최종적으로 언더컷 형태의 프로파일을 형성하는 원인이 되는 유기반사방지막 내의 잔류 산(Acid)을 염기와 반응하면 중화된다는 간단한 원리를 이용하여 제거시킴으로써 달성될 수 있다.
좀 더 상세하게는, 본 발명은 하부구조가 형성된 반도체 기판의 상부에 유기반사방지막을 도포한 후 열처리하는 단계와, 액상의 염기 (R4N+X_ 또는 MXn)로 기판을 처리하는 단계, 및 여분의 액상 염기를 제거하는 단계를 포함한다.
이때, 상기 식에서 R은 탄소수가 1부터 10인 알킬 그룹이며, M은 Li, Na, K, Rb, Cs, Fr, Be, Mg, Ca, Sr, Ba 또는 Ra 중 어느 하나를 나타내고, X는 F, Cl, Br, I 또는 수산기(OH) 중의 어느 하나를 나타낸다.
본 발명에 있어서, 액상의 염기는 0.001% 내지 50% 범위의 농도로 사용하는 것이 바람직하며, 처리 시간은 1초 내지 5분인 것이 바람직하다. 또한 액상염기의 처리 온도는 10℃ 내지 35℃의 범위로 하는 것이 바람직하며, 상기 액상염기를 제거 방법으로는 고속회전에 의한 증발방법, 가열에 의한 증발방법, 또는 앞의 두 방법을 혼용하여 사용하는 방법 중 선택된 하나의 방법을 사용할 수 있다.
본 발명은 또한, 하부구조가 형성된 반도체기판의 상부에 유기반사방지물질을 도포한 후 열처리하여 유기반사방지막을 형성하는 단계, 및 HMDS(헥사메틸디실라잔) 또는 TMDS(테트라메틸디실라잔)을 기체상으로 하여 상기 유기반사방지막 위에 분사시키는 단계를 포함하는 것을 특징으로 한다.
상기 HMDS(헥사메틸디실라잔) 또는 TMDS(테트라메틸디실라잔)를 기체상으로 만드는 방법은 버블링 또는 가압방법을 이용할 수 있다. 또한 상기 기체상의 염기 처리시의 온도는 60℃ 내지 300℃로 하는 것이 바람직하다.
본 발명은 반도체기판 위의 유기반사방지물질을 고형화 시키기위한 열처리공정 후에, 유기반사방지막 내에 잔류하는 산(Acid)을 염기(Base) 처리에 의해 중화시켜 제거함으로써 그 이후 공정에서 산농도의 불균일로 인한 최종 언더컷 형태의 프로파일이 형성되는 것을 방지할 수 있다.
본 발명은 염기처리 방법에 따라 액체상태(Liquid phase)의 알칼리 수용액을 유기반사방지막 위에 도포시켜 중화시키는 방법과, 알칼리 물질을 기체상태(gas phase)로 만들어 유기반사방지막 위에 분사시켜 중화시키는 방법으로 나눌 수 있다.
본 발명을 하기 첨부한 도면을 참조하여 좀 더 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 액체상태의 염기를 이용하여 유기반사방지막 내에 잔류하는 산을 중화시키는 과정을 순차적으로 보인 도면이고, 도 2는 기체상태의 염기를 이용하여 유기반사방지막 내에 잔류하는 산을 중화시키는 과정을 나타낸다.
도 1(a) 내지 도 1(c)는 액체상태의 염기를 이용하여 유기반사방지막 내에 잔류하는 산을 중화시키는 과정을 순차적으로 보인 도면이고, 도 2는 기체상태의 염기를 이용하여 유기반사방지막 내에 잔류하는 산을 중화시키는 과정을 나타낸다.
우선, 액체상태의 알칼리 수용액으로 처리하는 방법의 경우에는, 도 1(a) 내지 도 1(c)에 도시된 바와 같이, 반도체기판(10) 상에 유기반사방지물질을 도포한 후 열처리하여 유기반사방지막(11)을 형성한 후, 상기 유기반사방지막(11)을 액체상태의 알칼리 수용액(15)으로 적셔 유기반사방지막(11) 내에 잔류하는 산을 중화시키고(도1b), 처리된 알칼리 수용액은 고속회전이나 또는 고온의 열을 가함으로써, 또는 이 둘의 방법을 혼용함으로써 증발시킨다(도1c).
다음에, 기체상태의 염기를 이용하는 방법은, 도 2에 도시된 바와 같이, 반도체기판(10) 상에 유기반사방지물질을 도포한 다음 열처리하여 유기반사방지막(11)을 형성한 후, HMDS(헥사메틸디실라잔) 또는 TMDS(테트라메틸디실라잔)를 버블링 또는 가압방법을 사용하여 기체상으로 만들어 상기 유기반사방지막(11) 위에 분사시킨다. 또한 상기 기체상의 염기 처리시의 온도는 60℃ 내지 300℃로 하는 것이 바람직하다.
다음에, 기체상태의 염기를 이용하는 방법은, 도 2에 도시된 바와 같이, 반도체기판(10) 상에 유기반사방지물질을 도포한 다음 열처리하여 유기반사방지막(11)을 형성한 후, HMDS(헥사메틸디실라잔) 또는 TMDS(테트라메틸디실라잔)를 버블링 또는 가압방법을 사용하여 기체상으로 만들어 상기 유기반사방지막(11) 위에 분사시킨다. 또한 상기 기체상의 염기 처리시의 온도는 60℃ 내지 300℃로 하는 것이 바람직하다.
상기, 본 발명은 현재 사용하고 있는 장비와 물질을 이용하여 반도체 생산공정에서 직접적으로 상용 가능한 공정방법이다.
유기반사방지막을 이용한 리소그래피공정에 있어서 상기한 바와 같이, 본 발명에 의한 염기처리 공정에 의해 유기반사방지막 내에 잔류하는 산(Acid)을 중화시켜 제거시킴으로써 산의 불균일도로 인하여 노광공정과 현상공정 후, 최종적으로 언더컷 형태의 프로파일이 형성됨을 방지하고, 도 4에서 보는 바와 같이 수직(vertical)한 프로파일을 갖는 초미세 패턴 형성이 가능하게 하여 기존의 유기반사방지막 공정에서 나타나는 패턴 불량을 줄일 수 있는 매우 유용하고 효과적인 발명이다.
Claims (8)
- 하부구조가 형성된 반도체기판의 상부에 유기반사방지막을 도포한 후 열처리하는 단계;액상의 염기 (R4N+X_ 또는 MXn)로 상기 반도체기판을 처리하는 단계; 및여분의 액상 염기를 제거하는 단계를 포함하는 반도체 소자 제조에 있어서의 미세패턴 형성방법.(상기 식에서 R은 탄소수가 1부터 10인 알킬 그룹이며, M은 Li, Na, K, Rb, Cs, Fr, Be, Mg, Ca, Sr, Ba 또는 Ra 중의 어느 하나를 나타내며, X는 F, Cl, Br, I 또는 수산기(OH) 중의 어느 하나를 나타낸다.)
- 제 1 항에 있어서, 상기 액상의 염기는 0.001% 내지 50%의 농도로 사용하는 것을 특징으로 하는 반도체 소자 제조에 있어서의 미세패턴 형성방법.
- 제 1 항에 있어서, 상기 액상염기의 처리 시간은 1초 내지 5분인 것을 특징으로 하는 반도체 소자 제조에 있어서의 미세패턴 형성방법.
- 제 1 항에 있어서, 상기 액상염기의 처리 온도는 10℃ 내지 35℃의 범위로 하는 것을 특징으로 하는 반도체 소자 제조에 있어서의 미세패턴 형성방법.
- 제 1 항에 있어서, 상기 액상염기를 제거 방법으로 고속회전에 의한 증발방법, 가열에 의한 증발방법, 또는 앞의 두 방법을 혼용하여 사용하는 방법 중 선택된 하나의 방법을 사용하는 것을 특징으로 하는 반도체 소자 제조에 있어서의 미세패턴 형성방법.
- 하부구조가 형성된 반도체기판의 상부에 유기반사방지막을 도포한 후 열처리하는 단계; 및HMDS(헥사메틸디실라잔) 또는 TMDS(테트라메틸디실라잔)을 기체상으로 하여 상기 유기반사방지막 위에 분사시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조에 있어서의 미세패턴 형성방법.
- 제 6 항에 있어서, 상기 HMDS(헥사메틸디실라잔) 또는 TMDS(테트라메틸디실라잔)을 버블링 또는 가압방법을 이용하여 기체상으로 만드는 것을 특징으로 하는 반도체 소자 제조에 있어서의 미세패턴 형성방법.
- 제 6 항에 있어서, 상기 HMDS(헥사메틸디실라잔) 또는 TMDS(테트라메틸디실라잔)을 기체상으로 하여 상기 유기반사방지막 위에 분사시키는 단계는 60℃ 내지 300℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자제조에 있어서의 미세패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000036659A KR100653977B1 (ko) | 2000-06-29 | 2000-06-29 | 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000036659A KR100653977B1 (ko) | 2000-06-29 | 2000-06-29 | 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020002174A KR20020002174A (ko) | 2002-01-09 |
KR100653977B1 true KR100653977B1 (ko) | 2006-12-05 |
Family
ID=19674977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000036659A KR100653977B1 (ko) | 2000-06-29 | 2000-06-29 | 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100653977B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443732B1 (en) | 2014-08-05 | 2016-09-13 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030059970A (ko) * | 2002-01-04 | 2003-07-12 | 주식회사 몰커스 | 패턴 무너짐 현상을 극복하기 위한 유기 난반사 방지막조성물 및 이를 이용한 패턴 형성방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0955351A (ja) * | 1995-08-15 | 1997-02-25 | Sony Corp | 半導体装置の製造方法 |
JPH09134862A (ja) * | 1995-11-09 | 1997-05-20 | Nec Corp | レジストパターンの形成方法 |
KR19980048150A (ko) * | 1996-12-17 | 1998-09-15 | 문정환 | 포토레지스트 패터닝방법 |
KR19990060922A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 제조 방법 |
-
2000
- 2000-06-29 KR KR1020000036659A patent/KR100653977B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0955351A (ja) * | 1995-08-15 | 1997-02-25 | Sony Corp | 半導体装置の製造方法 |
JPH09134862A (ja) * | 1995-11-09 | 1997-05-20 | Nec Corp | レジストパターンの形成方法 |
KR19980048150A (ko) * | 1996-12-17 | 1998-09-15 | 문정환 | 포토레지스트 패터닝방법 |
KR19990060922A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443732B1 (en) | 2014-08-05 | 2016-09-13 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20020002174A (ko) | 2002-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100811431B1 (ko) | 반도체 소자의 제조 방법 | |
US7527918B2 (en) | Pattern forming method and method for manufacturing a semiconductor device | |
US8647817B2 (en) | Vapor treatment process for pattern smoothing and inline critical dimension slimming | |
US5326672A (en) | Resist patterns and method of forming resist patterns | |
TWI261880B (en) | Photolithography method to prevent photoresist pattern collapse | |
US20070269749A1 (en) | Methods to reduce the minimum pitch in a pattern | |
CN1089369A (zh) | 采用甲硅烷基化作用形成图形的方法 | |
JP2003234279A (ja) | レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置 | |
US20110294072A1 (en) | Methods of manufacturing semiconductor devices using photolithography | |
TWI454451B (zh) | 光阻圖案改良材料、形成光阻圖案之方法及製造半導體裝置之方法 | |
KR100653977B1 (ko) | 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법 | |
CN102681338B (zh) | 抗蚀剂图案改善材料、抗蚀剂图案形成方法、半导体装置及其制造方法 | |
US6162591A (en) | Photolithography process with gas-phase pretreatment | |
TW201217916A (en) | Resist pattern improving material, method for forming resist pattern, and method for producing semiconductor device | |
US9097977B2 (en) | Process sequence for reducing pattern roughness and deformity | |
JPH0740543B2 (ja) | 半導体装置の製造方法 | |
KR19990003857A (ko) | 감광막 형성 방법 | |
US6106167A (en) | Apparatus for photolithography process with gas-phase pretreatment | |
KR20050075298A (ko) | 막 형성 방법 및 기판 처리 장치 | |
KR20150048224A (ko) | Euv 레지스트 감도 감소 | |
KR100842736B1 (ko) | 반도체 소자의 제조 방법 | |
KR100720500B1 (ko) | 반사방지막을 제거한 미세 금속 배선 형성 방법 | |
KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
CN1971428B (zh) | 使用浸没式光刻法制造半导体装置的方法 | |
JPS61112321A (ja) | 表面平坦化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |