KR100842736B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100842736B1
KR100842736B1 KR1020010086563A KR20010086563A KR100842736B1 KR 100842736 B1 KR100842736 B1 KR 100842736B1 KR 1020010086563 A KR1020010086563 A KR 1020010086563A KR 20010086563 A KR20010086563 A KR 20010086563A KR 100842736 B1 KR100842736 B1 KR 100842736B1
Authority
KR
South Korea
Prior art keywords
resist
rinse solution
developer
semiconductor device
gas
Prior art date
Application number
KR1020010086563A
Other languages
English (en)
Other versions
KR20030056359A (ko
Inventor
배상만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010086563A priority Critical patent/KR100842736B1/ko
Publication of KR20030056359A publication Critical patent/KR20030056359A/ko
Application granted granted Critical
Publication of KR100842736B1 publication Critical patent/KR100842736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Abstract

본 발명은 현상 트랙(develop track) 내에서 현상액을 제거하기 위한 린스시에 과포화된 CO2 가스가 기체화하여 레지스트 표면을 커버함으로써 표면 장력을 줄여 패턴이 손상되는 것을 억제한 반도체 소자의 제조 방법에 관한 것으로, 반도체 소자를 제조하기 위한 레지스트 패터닝 공정에서,식각 대상층의 전면에 레지스트를 도포하고 선택적으로 노광하는 단계;현상 트랙에서 현상을 진행한 후에 제 1 린스 용액으로 현상액 제거 공정을 진행하는 단계;CO2가 과포화된 상태의 제 2 린스 용액을 분사하는 단계;상기 CO2 가스가 충분히 발생되도록 상온 상압에서 대기하여 레지스트의 표면에 레지스트 흡착 기포를 형성하여 레지스트 패턴간의 표면 장력을 조절하는 단계;상기 잔류하는 제 2 린스 용액을 제거하는 단계를 포함한다.
레지스트,현상액

Description

반도체 소자의 제조 방법{Method for fabricating of semiconductor device}
도 1은 본 발명에 따른 레지스트 현상 공정 및 현상액 제거 공정을 위한 플로우 차트
도 2는 본 발명에 따른 현상액 제거시의 레지스트 표면 상태를 나타낸 단면도
*도면의 주요 부분에 대한 부호의 설명*
21. 식각 대상층 22. 레지스트 패턴
23. 레지스트 흡착 기포
본 발명은 반도체 소자의 제조에 관한 것으로, 구체적으로 현상 트랙 (develop track) 내에서 현상액을 제거하기 위한 린스시에 과포화된 CO2 가스가 기체화하여 레지스트 표면을 커버함으로써 표면 장력을 줄여 패턴이 손상되는 것을 억제한 반도체 소자의 제조 방법에 관한 것이다.
직접회로(IC), 고집적회로(LSI), 초고집적회로(VLSI)등의 반도체소자와 액정표시소자를 제조하기 위해서는 많은 단계의 포토 에칭 공정이 반복적으로 실시된다.
상기 포토 에칭공정은 다음과 같은 단계에 의하여 이루어진다.
먼저, 하부 구조물을 갖는 반도체 기판 또는 유리기판에 레지스트를 스핀 코팅하여 레지스트막을 형성한다.
이어, 소정의 패턴이 형성되어 있는 마스크를 통하여 상기 레지스트막에 자외선, 전자선, 또는 X선과 같은 고에너지를 갖는 활성선을 조사함으로써 상기 패턴의 잠재상(latent image)을 상기 레지스트막에 형성한다.
그리고 상기 레지스트막을 현상하여 상기 패턴과 동일한 레지스트 패턴을 형성한후 이를 이용하여 반도체 기판 또는 유리 기판을 습식 또는 건식으로 에칭함으로써 상기 패턴을 전사하게 된다.
상기 레지스트 패턴을 박리액(stripper composition)을 사용하여 제거한다.
이와 같이, 포토리소그라피 공정은 레지스트막의 도포, 레티클 정렬, 레지스트막의 노광, 및 현상의 일련 공정을 포함한다.
여기서 종래 기술의 레지스트 현상 방법중의 하나를 구체적으로 설명하면 다음과 같다.
레지스트막이 노광된 상태로 형성된 기판상에 제 1 현상액을 약 3초간 30rpm으로 회전시키며 디스펜스(dispense)한다.
다음으로, 25초간 0rpm으로 오토 댐핑(auto damping)한다.
여기서, 오토 댐핑 단계에서 실제적인 현상이 이루어진다. 그후, 제 2 현상액을 약 8.5초간 30rpm으로 회전시키며 디스펜스(dispense)한다.
이어, 25초간 0rpm으로 오토 댐핑(auto damping)한 후, 탈이온수로 린스한다음, 경화공정을 진행하여, 레지스트 패턴을 완성한다.
또한, 두 번의 오토 댐핑 현상을 진행하는 것은 CD(critical dimension)을 균일하게 하기 위함이다.
그러나 이와 같은 종래 기술의 반도체 소자의 제조시의 레지스트 현상 공정은 다음과 같은 문제가 있다.
미세 패턴 형성시에 현상후에 현상 용액을 제거하기 위한 린스 스텝에서 레지스트 패턴 사이에 있는 린스 용액에 의해 레지스트가 표면 장력을 받게 된다.
이때의 힘 P=표면장력%린스액 곡률반경으로 표시되며 작은 패턴은 이 힘에 의해 쓰러지게 된다.(J.Vac.Sci.Technol. B 18(6) Nov/Dec 2000 page 3308)
본 발명은 이와 같은 종래 기술의 반도체 소자의 제조시의 레지스트 현상 공정의 문제를 해결하기 위한 것으로, 현상 트랙(develop track) 내에서 현상액을 제거하기 위한 린스시에 과포화된 CO2 가스가 기체화하여 레지스트 표면을 커버함으로써 표면 장력을 줄여 패턴이 손상되는 것을 억제한 반도체 소자의 제조 방법을 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 반도체 소자를 제조하기 위한 레지스트 패터닝 공정에서, 식각 대상층의 전면에 레지스트를 도포하고 선택적으로 노광하는 단계;현상 트랙에서 현상을 진행한 후에 제 1 린스 용액으로 현상액 제거 공정을 진행하는 단계;CO2가 과포화된 상태의 제 2 린스 용액을 분사하는 단계;상기 CO2 가스가 충분히 발생되도록 상온 상압에서 대기하여 레지스트의 표면에 레지스트 흡착 기포를 형성하여 레지스트 패턴간의 표면 장력을 조절하는 단계;상기 잔류하는 제 2 린스 용액을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하에서 본 발명에 따른 반도체 소자의 제조 방법에 관하여 상세히 설명한다.
도 1은 본 발명에 따른 레지스트 현상 공정 및 현상액 제거 공정을 위한 플로우 차트이고, 도 2는 본 발명에 따른 현상액 제거시의 레지스트 표면 상태를 나타낸 단면도이다.
본 발명은 용액과 레지스트, 기판사이의 표면장력에 의한 패턴 쓰러짐을 방지하기 위해 용액과 표면장력을 최소로 하기 위한 것이다.
즉, 레지스트 현상후에 제 1 린스 용액으로 린스하고, 이 제 1 린스 용액을 과포화된 상태의 CO2를 함유하는 저온의 제 2 린스 용액으로 치환하여 현상 트랙(develop track) 내에서 린스시에 과포화된 CO2 가스가 기체화하여 레지스트 표면을 CO2로 커버함으로써 표면 장력을 줄여 종래의 표면 장력에 의한 패턴 쓰러짐을 억제할 수 있도록한 것이다.
공정 순서는 다음과 같다.
도 1에서와 같이, 식각 대상층(21)상에 레지스트를 도포 →특정 패턴을 형성하기 위한 노광 및 현상 →현상액을 제거하기 위하여 탈이온수를 사용하여 제 1 린스 →CO2가 과포화된 상태의 제 2 린스액 분사 →상온 상압에서 기포가 레지스트 표면에 흡착되도록 대기 →스핀 드라이 공정으로 제 2 린스액 제거의 순서로 진행한다.
여기서 현상액 제거 단계를 보면,
제 1 린스 용액은 이온 제거액이며 여기에 저온 가압 고압력 상태에서 CO2를 과포화상태로 만든 제 2 린스 용액을 준비한다.
그리고 현상 트랙에서 현상을 진행한후에 제 1 린스 용액으로 현상액 제거 공정을 진행하고, 제 2 린스 용액을 분사한다.
제 2 린스 용액을 분사한후 CO2 가스가 충분히 발생되도록 상온 상압에서 대기하여 레지스트(22) 표면과 레지스트(22)위에 제 2 린스 용액이 기포로 충만하도록하여 레지스트의 표면에 레지스트 흡착 기포(23)가 발생하도록 한다.
상기 레지스트 흡착 기포(23)에 의해 레지스트 패턴간의 표면 장력이 최소화된다.
여기서, 린스 용액을 과포화 상태로 만들기 위한 가스로 CO2 가스대신에 NH3 가스를 사용하는 것도 가능하다.
그리고 스핀 드라이(spin dry) 공정으로 잔류하는 제 2 린스 용액을 제거한다.
이와 같은 본 발명은 미세 패턴을 만들기 위해 노광/현상 방법을 이용하는 패터닝 공정에 관한 것으로, 레지스트에 대한 선택적 광(또는 Beam)을 주사한 후 이를 선택적으로 현상(development)하고 용액을 린스(rinse)할 때, 용액과 레지스트(resist), 기판사이의 표면장력에 의한 패턴 쓰러짐을 방지하기 위해 용액의 표면 장력을 최소화 할 수 있다.
이와 같은 본 발명에 따른 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
현상 트랙(develop track) 내에서 현상액을 제거하기 위한 린스시에 과포화된 CO2 가스가 기체화하여 레지스트 표면을 커버함으로써 표면 장력을 줄여 패턴이 손상되는 것을 억제한다.
이는 패턴 쓰러짐에 의한 불량 억제로 디바이스 수율을 높이는 효과가 있다.

Claims (5)

  1. 반도체 소자를 제조하기 위한 레지스트 패터닝 공정에서,
    식각 대상층의 전면에 레지스트를 도포하고 선택적으로 노광하는 단계;
    상기 노광된 레지스트를 현상한 후에 탈이온수를 제1 린스 용액으로 현상액 제거 공정을 진행하는 단계;
    상기 레지스트 상에 CO2 가스가 과포화된 상태의 제2 린스 용액을 분사하는 단계;
    상기 레지스트에 분사된 상기 제2 린스 용액으로부터 기포가 발생하게 대기시키는 단계; 및
    상기 레지스트 표면에 잔류하는 상기 제2 린스 용액을 스핀 드라이 공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 제2 린스 용액을 과포화 상태로 만들기 위한 가스로 CO2 가스 대신에 NH3 가스를 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서, 제 1,2 린스 용액을 사용한 현상액의 제거 공정은 웨이퍼의 이동 없이 현상 트랙내에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020010086563A 2001-12-28 2001-12-28 반도체 소자의 제조 방법 KR100842736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086563A KR100842736B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086563A KR100842736B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030056359A KR20030056359A (ko) 2003-07-04
KR100842736B1 true KR100842736B1 (ko) 2008-07-01

Family

ID=32214557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086563A KR100842736B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100842736B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090357B2 (en) * 2015-12-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of using a surfactant-containing shrinkage material to prevent photoresist pattern collapse caused by capillary forces
US10121811B1 (en) 2017-08-25 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of high-aspect ratio pattern formation with submicron pixel pitch

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023033A (ko) * 1998-09-09 2000-04-25 미야즈 준이치로 패턴형성방법 및 패턴형성장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023033A (ko) * 1998-09-09 2000-04-25 미야즈 준이치로 패턴형성방법 및 패턴형성장치

Also Published As

Publication number Publication date
KR20030056359A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US6660459B2 (en) System and method for developing a photoresist layer with reduced pattern collapse
KR100814040B1 (ko) 이머젼 리소그라피 결함 감소
US8158335B2 (en) High etch resistant material for double patterning
CN101145515B (zh) 形成半导体器件的精细图案的方法
US6599844B2 (en) Method and forming fine patterns of semiconductor devices using passivation layers
JP2007047782A (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
US7943521B2 (en) Method for patterning a semiconductor device
CN101145514B (zh) 用于形成半导体器件的精细图案的方法
JP4718893B2 (ja) パターン形成方法
JP3475314B2 (ja) レジストパターン形成方法
KR100842736B1 (ko) 반도체 소자의 제조 방법
JPH07335519A (ja) パタン形成方法
US6162591A (en) Photolithography process with gas-phase pretreatment
US6924086B1 (en) Developing photoresist with supercritical fluid and developer
US6649525B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
US7944025B2 (en) Semiconductor constructions
US6513996B1 (en) Integrated equipment to drain water-hexane developer for pattern collapse
US11769662B2 (en) Method for reducing charging of semiconductor wafers
US6759179B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
US20060292500A1 (en) Cure during rinse to prevent resist collapse
JP2000100689A (ja) 気相前処理を用いる光リソグラフィー法
JPH06283414A (ja) レジストパターン形成方法
KR100905598B1 (ko) 포토레지스트 패턴 형성 방법
KR100835415B1 (ko) 반도체 소자 제조를 위한 감광막 현상장치
KR20050001187A (ko) 반도체 소자의 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee