JPS61112321A - 表面平坦化方法 - Google Patents

表面平坦化方法

Info

Publication number
JPS61112321A
JPS61112321A JP23454984A JP23454984A JPS61112321A JP S61112321 A JPS61112321 A JP S61112321A JP 23454984 A JP23454984 A JP 23454984A JP 23454984 A JP23454984 A JP 23454984A JP S61112321 A JPS61112321 A JP S61112321A
Authority
JP
Japan
Prior art keywords
substrate
developer
projecting
section
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23454984A
Other languages
English (en)
Inventor
Shinichi Fukuzawa
福沢 真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23454984A priority Critical patent/JPS61112321A/ja
Publication of JPS61112321A publication Critical patent/JPS61112321A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体集積回路等の表面に凹凸パターンを有す
る基板上に7オトレジスト膜を形成して表面を平坦化す
る方法に関するものである。
(従来技術) 従来、凹凸パターンのある基板の表面上を平坦化する方
法として、低粘性の7オトレジスト膜あるいは他の有機
高分子膜を基板上にスピン塗布して表面を平坦KL、そ
の後一様にドライエツチングする方法が用いられている
。このような従来の方法は、例えば、三橋克典他3名の
発表として、第30回応用物理学関係連合講演会、講演
予稿集。
1983年春季、539頁6a−0−9に記載されてい
るように、まず、第2図(a)に模式的断面図を示すよ
うに、段差的1μmの凹凸パターンのある基板20上に
スピン塗布法によって厚く低粘度の7オトレジスト膜あ
るいは有機膜21を形成し、前記凹凸パターン上を平坦
にした後、ドライエツチング法を使用して凹凸パターン
上の前記フォトレフスト膜あるいは有機膜21をエツチ
ングして除去し、同図(b)に示すように平坦にする方
法である。
しかしながら、通常前記凹凸パターンを有する基板に7
オトレジスト膜あるいは有機膜を形成して、その表面を
平坦にするには、少なくとも段差寸法の2倍以上の厚さ
だけ膜形成することが必要であり、その厚みを増すにし
たがい平坦度は向上する。例えば2μmの段差がある場
合には、有機膜は平均5μm程度の厚みを喪するが、不
要な凸部の7オトレジスト膜が多くなり、前記フォトレ
ジス)IIIを一様に除去する工程において、エツチン
グ時間か長くなるという欠点があった。また厚みを増や
さすにフォトレジスト膜あるいは他の有機膜を平坦に形
成するために、低粘度の7オトレジストあるいは他の低
粘度の有機物の塗布、熱処理工程を数回にわたって行う
方法もあるが、工程が複雑になり、歩留りが低下する欠
点があった。
(発明の目的) 本発明はこのような欠点を除去し、凹凸パターン表面の
平坦化を短時間に行うことのできる表面平坦化方法を提
供するものである。
(発明の構成) 本発明の表面平坦化方法は、表面に凹凸を有する基板上
にポジ型レジスト膜を表面がほぼ平坦になるように形成
し、前記ポジ型レジスト膜の表面をほぼ平坦化し、前記
ポジ型レジスト膜の表面を現像液に接触させながら前記
ポジ型レジスト膜に感応する波長を含む光線を前記ポジ
型レジスト膜の表面に照射して前記ポジ型レジスト膜を
前記現像液に溶解させ、前記基板の表面が露出したとき
前記光線の照射を中止することを特徴とする。
(実施例) 以下に実施例を用いて本発明の詳細な説明する。
第1図(a) 、 (b) 、 (C)は本実施例を説
明するための図で、主要工程での基板の断面を順を追っ
て模式%式% 同図(a)に示すように、段差が約2μm形成されてい
るシリコン基板11に、シプレー社か製造す塗布法によ
って被膜し、80℃の温度で熱処理し     パトシ
プレー社が製造するポジ型フォトレジスト用現像液であ
るMF−312(商品名)と純水が1=1の割合で混合
されている現像液13が入っている石英製角型ビーカー
14内に前記基板を基板保持治具10に固定して浸積す
る。その後、波長365 nmの単一光源15を用いて
、現像液13の入っている角型石英製ビーカー14の外
側からポジ型フォトレジスト12の表面へ照射すると、
同図(b)に示すように、感光されたポジ型フォトレジ
ストは、現像液に溶解される。同図(C)に示すように
、凸部パタン17上の7オトレジストが溶解しパタン1
7上のフォトレジストがなくなると、そのパタン17か
らの反射光およびパタン17の光沢を目視により確認す
る。その後照射を止めると凹部パターン16にポジ型フ
ォトレジストが残り、凹凸がなくなった表面が形成され
る。
また、光源の波長は、ポジ型フォトレジストに感応する
波長であれば3651m以外でも良く、又、ポジ型フォ
トレジスト及びポジ型フォトレジスト用現像液も、シプ
レー社製のMP  1375+MF−312の代りに、
他のポジ型フォトレジスト及びポジ型フォトレジスト用
現像液などを用いることができる。更に光源からポジ型
フォトレジスト表面までの距離及び光照射領域は、被照
射部の大きさによって任意に変えることができる。
光は第3図に示したようにビーカー外壁を介せず、現像
液13のみを介してフォトレジスト12を照射させても
よい。この場合は現像液の容器31として紫外線を通し
にくいガラス又はステンレス等各種材質のものを用いる
ことができる。
さらに第4図に示したようにミラー41.あるいはレン
ズを介して光を照射してもよいことはもちろんである。
又、基板は現像液に全体を浸積する必要はなく、少くと
もフォトレジストの形成された基板面に現像液が接触し
ておればよい。
したがって第5図に示すように、現像液をシャワー51
で基板面に散布してもよく、又現像液を基板面上に流し
てもよい。
(発明の効果) 本発明を用いると、ポジ型フォトレジストを凹凸基板上
へ形成し平坦化した後、基板面に現像液を接触させ、光
を照射しながら現像を行い、凸部表面まで現像されたこ
とを確認して照射を止めることKより、凹凸パターンの
平坦化が簡便に行え、密着露光及び縮小投影露光2等倍
投影無光法などにおいて凹凸段差厚み及びポジ型フォト
レジスト膜厚に対して厳しい露光条件の設定を行う必要
が無いので、製造歩留りは著しく向上する。
【図面の簡単な説明】
第1図(a) 、 (b) 、 (C)は本発明の実施
例を主要工程順に追って模式的に示した断面図である。 第2図(aJ 、 (b)は従来の表面平坦化方法の工
程を模式的に示す断面図である。第3図、第4図、第5
図は本発明による他の実施例を示した断面図である。 10・・・・・・基板保持治具、11・・・・・・基板
、12・・・・・・ポジ型フォトレジスト、13・旧・
・現像液、14・−・・・・石英製角型ビーカー、15
・・・・・・単一光源、1610000.凹部パターン
、17・旧・・凸部パターン、2゜・・・・・・基板、
21・・・・・・有機膜、31・・・・・・容器、41
・・・・・・ミラー、51・・・・・・シャワー。 察 l 図

Claims (1)

    【特許請求の範囲】
  1.  表面に凹凸を有する基板上にポジ型レジスト膜を表面
    がほぼ平坦になるように形成し、前記ポジ型レジスト膜
    の表面をほぼ平坦化し、前記ポジ型レジスト膜の表面を
    現像液に接触させながら前記ポジ型レジスト膜に感応す
    る波長を含む光線を前記ポジ型レジスト膜の表面に照射
    して前記ポジ型レジスト膜を前記現像液に溶解させ、前
    記基板の表面が露出したとき前記光線の照射を中止する
    ことを特徴とする表面平坦化方法。
JP23454984A 1984-11-07 1984-11-07 表面平坦化方法 Pending JPS61112321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23454984A JPS61112321A (ja) 1984-11-07 1984-11-07 表面平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23454984A JPS61112321A (ja) 1984-11-07 1984-11-07 表面平坦化方法

Publications (1)

Publication Number Publication Date
JPS61112321A true JPS61112321A (ja) 1986-05-30

Family

ID=16972761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23454984A Pending JPS61112321A (ja) 1984-11-07 1984-11-07 表面平坦化方法

Country Status (1)

Country Link
JP (1) JPS61112321A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501881A (ja) * 2007-10-22 2011-01-13 コミサリア ア レネルジィ アトミーク エ オ エネルジィ アルタナティブ ナノワイヤに基づく光電子デバイス及び対応する工程

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501881A (ja) * 2007-10-22 2011-01-13 コミサリア ア レネルジィ アトミーク エ オ エネルジィ アルタナティブ ナノワイヤに基づく光電子デバイス及び対応する工程

Similar Documents

Publication Publication Date Title
US4403151A (en) Method of forming patterns
TWI438565B (zh) Substrate processing method, manufacturing method of EUV mask and EUV mask
EP0134789B1 (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
JPS61112321A (ja) 表面平坦化方法
JP2009105248A (ja) パターン形成方法
RU2145156C1 (ru) Способ формирования структур в микроэлектронике
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JPH0431858A (ja) マスクの製作方法
KR100653977B1 (ko) 염기처리를 이용한 유기 하부반사방지막 공정에서의 미세패턴 형성방법
KR0140469B1 (ko) 반도체 소자의 감광막 패턴 제조방법
JPH04206625A (ja) パターン形成方法
JPH0425114A (ja) レジストパターン形成方法
JPH0458170B2 (ja)
JP2583987B2 (ja) 半導体装置の製造方法
JPS58122726A (ja) レジスト寸法の精密制御による半導体素子の製造方法
JPS6054439A (ja) 表面平坦化法
KR930008847B1 (ko) 위상반전영역을 갖는 마스크 및 그의 제조방법
JPS61131446A (ja) レジストパタ−ン形成方法
JPH01239928A (ja) パターン形成方法
JPS63301519A (ja) レジストパタ−ン形成方法
JPH02281932A (ja) 光メモリ用スタンパの製造方法
JPH03147315A (ja) パターン形成方法
JPS59155928A (ja) 半導体装置の製造方法
JPS6116521A (ja) レジスト膜除去方法
JPH06132215A (ja) 半導体装置の製造方法