JPS6054439A - 表面平坦化法 - Google Patents
表面平坦化法Info
- Publication number
- JPS6054439A JPS6054439A JP16274383A JP16274383A JPS6054439A JP S6054439 A JPS6054439 A JP S6054439A JP 16274383 A JP16274383 A JP 16274383A JP 16274383 A JP16274383 A JP 16274383A JP S6054439 A JPS6054439 A JP S6054439A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoresist film
- photoresist
- film
- flatten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 230000001788 irregular Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は表面が凹凸パターンを有する基板上に、フォト
レジスト膜を形成して凹パターン部分を平坦化する方法
に関するものである。
レジスト膜を形成して凹パターン部分を平坦化する方法
に関するものである。
従来凹凸パターンがある基板の表面上を平坦化する方法
として低粘性の７オトレジスト膜あるいは有機高分子膜
を、基板−ににスピン塗布して表面を平坦化し、その後
一様にドライエツチングする方法が用いられていた。
として低粘性の７オトレジスト膜あるいは有機高分子膜
を、基板−ににスピン塗布して表面を平坦化し、その後
一様にドライエツチングする方法が用いられていた。
このような従来の方法は例えば、三橋克典他３名の発表
として、第３０回応用物理学関係連合講演会、講演予稿
集、１９８３年春季５３９頁 ６ａ −０−９に記載さ
れている。
として、第３０回応用物理学関係連合講演会、講演予稿
集、１９８３年春季５３９頁 ６ａ −０−９に記載さ
れている。
凹凸パターンの平坦化形成は、例えば第１図（ａ）、（
ｂ）に模式的断面図を示すように、段差的１μｍの凹凸
パターンのある基板（１）上に、低粘度のフォトレジス
ト膜あるいは有機膜（２）をスピン塗布法によって厚く
四部−Ｆ約２μｍ（ｔｔ）凸部上約１μｍ（１，）を形
成し前記凹凸パター７上を平坦にした後、ドライエツチ
ングを使用して凹凸パターン上の前記フォトレジストあ
るいけ有機膜をエツチングして除去する方法である。
ｂ）に模式的断面図を示すように、段差的１μｍの凹凸
パターンのある基板（１）上に、低粘度のフォトレジス
ト膜あるいは有機膜（２）をスピン塗布法によって厚く
四部−Ｆ約２μｍ（ｔｔ）凸部上約１μｍ（１，）を形
成し前記凹凸パター７上を平坦にした後、ドライエツチ
ングを使用して凹凸パターン上の前記フォトレジストあ
るいけ有機膜をエツチングして除去する方法である。
しかしながら、通常前記凹凸パターンを有する基板上に
フォトレジストあるいは有機膜を形成して、その表面を
平坦にするには、少くとも段差寸法の２倍以上の厚さだ
け膜形成することが必要であシ、その厚みを増すにした
がい、平坦度は向上する。
フォトレジストあるいは有機膜を形成して、その表面を
平坦にするには、少くとも段差寸法の２倍以上の厚さだ
け膜形成することが必要であシ、その厚みを増すにした
がい、平坦度は向上する。
例えば２μｍの段差がある場合にはフォトレジスト膜あ
るいは有機膜は平均約５μｍ程度の厚みを必要とするが
、不要な凸部上のレジストが多くなシ一様に除去する工
程において、エツチング時間が長くなるという欠点があ
った。また厚みを増やさずに７オトレジスト膜あるいは
有機膜を平坦に形成するために、低粘度の７オトレジス
ト膜あるいは有機膜の塗布、熱処理工程を数回にわたっ
て行う方法もあるが、工程が複雑になシ、歩留りが低下
する欠点があった。
るいは有機膜は平均約５μｍ程度の厚みを必要とするが
、不要な凸部上のレジストが多くなシ一様に除去する工
程において、エツチング時間が長くなるという欠点があ
った。また厚みを増やさずに７オトレジスト膜あるいは
有機膜を平坦に形成するために、低粘度の７オトレジス
ト膜あるいは有機膜の塗布、熱処理工程を数回にわたっ
て行う方法もあるが、工程が複雑になシ、歩留りが低下
する欠点があった。
本発明の目的は、凹凸パターン基板にフォトレジスト膜
を用いて少なくとも凹部にフォトレジストを残し、凹凸
パターンの平坦化形成を行う方法を提供することである
。
を用いて少なくとも凹部にフォトレジストを残し、凹凸
パターンの平坦化形成を行う方法を提供することである
。
本発明によれば、凹凸パターンのある基板上にポジ型フ
ォトレジスト膜を形成した後、前記フォトレジスト膜に
感応する波長を含む光線を、少なくとも前記フォトレジ
スト膜の表面から前記基板の凸部表面１でか感光される
様に照射し、現像して凹部内にのみフォトレジスト膜を
残すことを特徴とＩ−だ凹凸パターン表面平坦化法が得
られる本発明を用いると、１回の全面露光、現像工程と
いう簡便な方法によっで凹凸のある基板表面を容易に平
坦化できるので製造歩留りは著しく向上し、しかも平坦
化に要する時間は、フォトレジストの膜１１にけｉｔと
んど依存１２ないので、塗布膜厚を増やすことによって
平坦度はより向上する利点がある。
ォトレジスト膜を形成した後、前記フォトレジスト膜に
感応する波長を含む光線を、少なくとも前記フォトレジ
スト膜の表面から前記基板の凸部表面１でか感光される
様に照射し、現像して凹部内にのみフォトレジスト膜を
残すことを特徴とＩ−だ凹凸パターン表面平坦化法が得
られる本発明を用いると、１回の全面露光、現像工程と
いう簡便な方法によっで凹凸のある基板表面を容易に平
坦化できるので製造歩留りは著しく向上し、しかも平坦
化に要する時間は、フォトレジストの膜１１にけｉｔと
んど依存１２ないので、塗布膜厚を増やすことによって
平坦度はより向上する利点がある。
以下に実施例を用いて本発明の詳細な説明する。
第２図（ａ）、 （ｂ）、 （ｃ） ｉｌｊ：本実施例
を説明するための図で、主要］−程での基板の断面を順
を追って模式的に示したものである。段差が約２μｍ形
成されているシリコン基板ＩＯに、シプレー社が製造す
るポジ型フＡトレジストであるＡｘ −１３７５（商品
名）を四部」二５μｎｌ、（１１゜）、凸部上３μｍ（
ｔｗｏ）の平均膜犀で第２図（ａ）で示されるように通
常の回転塗布法によって、被膜し、８（）・Ｃの温度で
熱処理し、フォトレジスト膜２０と次に４３６ｎｍＯ学
−光源を用いた１／１０縮小投影露光によって第２図（
ｂ）に示すように凹凸パターン表面３０まで露光エネル
ギー、２５２ｍＪ／ｃＩｌで露光し、シブレー社が製造
する現像液を用いて現像を行い、１２０℃、３０分間の
ボストベークを行って、第２図（ｃ）に示すごとく、四
部パターン２０にレジストが残り、凹凸が無くなった表
面が形成される。基板の表面を平坦化するには、その後
基板材料を選択的にエツチングする液によるウェットエ
ツチング法で基板の凸部を除去するかもしくはガスによ
るドライエツチングによって基板の凸部のみもしくはレ
ジスト２０と基板の選択比が１程度の条件でエツチング
することが可能となる。
を説明するための図で、主要］−程での基板の断面を順
を追って模式的に示したものである。段差が約２μｍ形
成されているシリコン基板ＩＯに、シプレー社が製造す
るポジ型フＡトレジストであるＡｘ −１３７５（商品
名）を四部」二５μｎｌ、（１１゜）、凸部上３μｍ（
ｔｗｏ）の平均膜犀で第２図（ａ）で示されるように通
常の回転塗布法によって、被膜し、８（）・Ｃの温度で
熱処理し、フォトレジスト膜２０と次に４３６ｎｍＯ学
−光源を用いた１／１０縮小投影露光によって第２図（
ｂ）に示すように凹凸パターン表面３０まで露光エネル
ギー、２５２ｍＪ／ｃＩｌで露光し、シブレー社が製造
する現像液を用いて現像を行い、１２０℃、３０分間の
ボストベークを行って、第２図（ｃ）に示すごとく、四
部パターン２０にレジストが残り、凹凸が無くなった表
面が形成される。基板の表面を平坦化するには、その後
基板材料を選択的にエツチングする液によるウェットエ
ツチング法で基板の凸部を除去するかもしくはガスによ
るドライエツチングによって基板の凸部のみもしくはレ
ジスト２０と基板の選択比が１程度の条件でエツチング
することが可能となる。
また、露光装置は、上記実施例では１／１０縮小投影露
光装置を用いたが、例えば密着露光あるいは等倍投影露
光のように７オトレジストに感応する波長を含む光線を
照射できる露光装置であれば用いることができポジ型フ
ォトレジストとしてシプレー社製、Ａｘ −１３７５を
用いたが他のポジ型フォトレジストなど一般にポジ型の
感光性有機高分子膜を用いることができる。
光装置を用いたが、例えば密着露光あるいは等倍投影露
光のように７オトレジストに感応する波長を含む光線を
照射できる露光装置であれば用いることができポジ型フ
ォトレジストとしてシプレー社製、Ａｘ −１３７５を
用いたが他のポジ型フォトレジストなど一般にポジ型の
感光性有機高分子膜を用いることができる。
第１図（ａ）、 （ｂ）は従来の凹凸パターン平坦化法
の主要な工程における基板断面を順を追って模式的に示
した断面図である。 第２図（ａ）、 （ｂ）、 （ｃ）ｔ’本発明の実施例
についてその主要工程における基板断面を順を追って模
式的に示した断面図である。 図中用いられた番号は１・・・基板、２・・・フォトレ
ジストあるい１有機膜、１０・・・基板、２０・・・フ
ォトレジスト、３０・・・フォトレジストと基板の境界
面、４０・・・感光されたフォトレジスト、ｔ、・・・
凹部上のフォトレジストあるいは有機膜、ｔｔ・・・
凸代理人弁理士内 原 晋 ２＋ 図 （ａ） （ｂ） オ ２ 図 （ａ） （ｂ） （Ｃ）
の主要な工程における基板断面を順を追って模式的に示
した断面図である。 第２図（ａ）、 （ｂ）、 （ｃ）ｔ’本発明の実施例
についてその主要工程における基板断面を順を追って模
式的に示した断面図である。 図中用いられた番号は１・・・基板、２・・・フォトレ
ジストあるい１有機膜、１０・・・基板、２０・・・フ
ォトレジスト、３０・・・フォトレジストと基板の境界
面、４０・・・感光されたフォトレジスト、ｔ、・・・
凹部上のフォトレジストあるいは有機膜、ｔｔ・・・
凸代理人弁理士内 原 晋 ２＋ 図 （ａ） （ｂ） オ ２ 図 （ａ） （ｂ） （Ｃ）
Claims (1)
- 表面が凹凸のパターンを有する基板を平坦化する方法に
おいて、ポジ型フォトレジスト膜を形成し表面を平坦に
する工程、前記フォトレジスト膜に感応する波長を含む
光線を、少なくとも前記フォトレジスト膜の表面から前
記基板の凸部表面までが感光されるように照射する工程
、前記フォトレジスト膜を現像して凹部内にのみ残す工
程を備えたことを特徴とした表面平坦化法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16274383A JPS6054439A (ja) | 1983-09-05 | 1983-09-05 | 表面平坦化法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16274383A JPS6054439A (ja) | 1983-09-05 | 1983-09-05 | 表面平坦化法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054439A true JPS6054439A (ja) | 1985-03-28 |
Family
ID=15760412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16274383A Pending JPS6054439A (ja) | 1983-09-05 | 1983-09-05 | 表面平坦化法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139493A (ja) * | 1988-08-31 | 1990-05-29 | Oji Paper Co Ltd | 中性サイズ加工紙 |
| KR20180138139A (ko) * | 2017-06-19 | 2018-12-28 | 도쿄엘렉트론가부시키가이샤 | 성막 방법, 저장 매체, 및 성막 시스템 |
-
1983
- 1983-09-05 JP JP16274383A patent/JPS6054439A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139493A (ja) * | 1988-08-31 | 1990-05-29 | Oji Paper Co Ltd | 中性サイズ加工紙 |
| KR20180138139A (ko) * | 2017-06-19 | 2018-12-28 | 도쿄엘렉트론가부시키가이샤 | 성막 방법, 저장 매체, 및 성막 시스템 |
| CN109148270A (zh) * | 2017-06-19 | 2019-01-04 | 东京毅力科创株式会社 | 成膜方法、存储介质和成膜系统 |
| JP2019004108A (ja) * | 2017-06-19 | 2019-01-10 | 東京エレクトロン株式会社 | 成膜方法、記憶媒体及び成膜システム |
| US11141758B2 (en) | 2017-06-19 | 2021-10-12 | Tokyo Electron Limited | Film forming method, storage medium, and film forming system |
| CN109148270B (zh) * | 2017-06-19 | 2023-11-03 | 东京毅力科创株式会社 | 成膜方法、存储介质和成膜系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731516B2 (ja) | レジストパターン形成方法 | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| US4988609A (en) | Method of forming micro patterns | |
| JPS6054439A (ja) | 表面平坦化法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2603935B2 (ja) | レジストパターン形成方法 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| JPH1032190A (ja) | 半導体装置の製造方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPS6156349A (ja) | フオト・マスクの製造方法 | |
| JPS6156867B2 (ja) | ||
| KR0172549B1 (ko) | 반도체소자의 포토레지스트 패턴 형성방법 | |
| JPH0471331B2 (ja) | ||
| JPH0458170B2 (ja) | ||
| JPS6224941B2 (ja) | ||
| JPH0685083B2 (ja) | パタ−ン形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPS61263223A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS60192337A (ja) | 表面平坦化法 | |
| JPS5965430A (ja) | 半導体装置の製造方法 | |
| JPS63316437A (ja) | フォトレジストパタ−ンの形成方法 | |
| JPH0519300B2 (ja) | ||
| JPH05347244A (ja) | レジストパターン形成方法 |