JPS60192337A - 表面平坦化法 - Google Patents

表面平坦化法

Info

Publication number
JPS60192337A
JPS60192337A JP4782884A JP4782884A JPS60192337A JP S60192337 A JPS60192337 A JP S60192337A JP 4782884 A JP4782884 A JP 4782884A JP 4782884 A JP4782884 A JP 4782884A JP S60192337 A JPS60192337 A JP S60192337A
Authority
JP
Japan
Prior art keywords
film
photoresist
photoresist film
substrate
uneven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4782884A
Other languages
English (en)
Inventor
Shinichi Fukuzawa
福沢 真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP4782884A priority Critical patent/JPS60192337A/ja
Publication of JPS60192337A publication Critical patent/JPS60192337A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、表面が凹凸パターンを有する基板で光反射率
が異なる凹凸パターン上に光吸収膜およびフォトレジス
ト膜を形成して、凹パターン部を平坦化する方法に関す
るものである。
(従来技術とその問題点) 従来、凹凸パターンがある基板の表面上を平坦化する方
法としてスピン塗布した低粘性のフォトレジスト膜ある
いは有機高分子膜を基板上にスピン塗布して表面を平坦
にし、その後一様にドライエツチングする方法が用いら
れていた。
このような従来の方法は、例えば三橋克典他3名の発表
として、第30回応用物理学関係連合講演会、講演予稿
集、1983年春季、539頁6a−0−9に記載され
ている。
この方法は、まず第1図(al 、 lblに模式的断
面図を示すように、段差約1μmの凹凸パターンのある
基板l上にスピン塗布法によって厚く低粘度のフォトレ
ジスト膜あるいは有機膜2を形成し、前記凹凸パターン
上を平坦にする((a)図)0その後、ドライエツチン
グを使用して凹凸パターン上の前記フォトレジスト膜あ
るいは有機膜をエツチングして除去し平坦夛にするとい
うものである。((し)釦しかしながら、通常前記凹凸
パターンを有する基板にフォトレジスト膜あるいは有機
膜を形成(〜で、その表面を平坦にするには、少なくと
も段差寸法の2倍以上の厚さだけ膜形成するととが必要
であり、その厚みを増すにしたがい平坦度H1向上する
0例えば2μmの段差がある場合には、有機膜は平均5
μm程度の厚みを要するが凸部表面までのフォトレジス
ト膜を一様に除去する工程において、エツチング時間が
長く々るという欠点があった0また、厚みを増やさずに
フォトレジスト膜あるいは有機膜を平坦に形成するため
に、低粘度のフォトレジストあるいは有機物の塗布、熱
処理工程を数回にわたって行う方法もあるが、工程が複
雑になり、歩留りが低下する原因になる0また、ドライ
エツチングを用いて凸部−ヒのフォトレジストあるいは
有機膜をエッチ/ゲ除去する方法ニおいて、)1トレジ
ストあるいは有機膜と反応させることにより分解、揮発
作用のガスとして主に02(酸素)が用いられているo
 l、かじながら凸部上のフォトレジストあるいは有機
膜がエツチング除去されたと同時に凸部表面は02プラ
ズマ中に露出され、0□原子がスパッタリング効果によ
り注入され、凸部表面に02を含む層ができ表面層が金
属の場合は絶縁層に乃、す、また二酸化シリコン膜以外
の絶縁膜では膜質が変わるという欠点があった。
(発明の目的) 本発明は、このような欠点を除去し、しかも凹凸パター
ンの反射率に関係なく、凹凸パターン表面の平坦化を短
時間に行うことのできる方法を提供するもの〒ある。
(発明の構成) 本発明は光反射率の違う凹凸パターンが表面に形成され
ている基板上に、光吸収膜を形成L ’Fにポジ型フォ
トレジスト膜を形成した後、1回の全面露光と1回の現
像を行なって凹部にのみレジスト膜を残すものである0 (実施例) 以下に実施例を用いて本発明の詳細な説明する0第2図
[al 、 lbl 、 lclは本実施例を説明する
だめの図で主要工程での基板の断面を順を追って模式的
に示したものである 基板]0上に絶縁膜20を形成し、その後A敲40を厚
さ約1.2μm堆積し、一般的な写真蝕刻法を用いて加
工、形成する。その後kl膜40の上に気相成長法を用
いて、二酸化シリコン膜30を形成する。二酸化シリコ
ン膜30の凹凸パターン上にフォトレジストに感応する
波長436nmを吸収する光吸収膜50として住友化学
社が製造する染料であるオレオゾルファストイエローG
CN(商品名)を有機溶剤に溶解した液をスピン塗布法
によって薄く塗膜する。更にシプレー社が製造するポジ
型フすトレジストでMP−1375(商品名)60次に
波長436nmの単一光源を用いた%縮小投影露光装置
によって凸パターン表面70まで露光エネルギーが25
2mJ/I2で露光し、シプレー社が製造する現像液を
用いて現像を行う。この時凸部上の光吸収膜は現像液に
溶解される物質を用いたので、露光後の現像工程でフォ
トレジスト膜ト同時に除去される0その後120°0の
温度でボストベークを行うと、図(blに示すととく凹
部パターンにフォトレジスト膜が残り、基板の反射率に
関係なく凹凸が無くなった表面が形成される。次にドラ
イエツチングによって基板の凸部絶縁膜とフォトレジス
ト膜および光吸収膜のエッチングガストシテCF、およ
び02を用いて選択比が工程度の条件で、エツチングを
行うと図1clに示すごとくAl膜40十の二酸化シリ
コン膜30の凹凸が無くなった平坦ガ表面が形成される
凸パターン上に形成されている光吸収膜は、現像液に溶
解する性質のものを用いたが、溶解しない性質のものを
用いた場合は、液によるウェット法で基板の凸部上のみ
を除去する力\、もしくはガスによるドライエツチング
によって基板凸部のみをエツチングし残っているフォト
レジスト膜および光吸収膜は、液によるウェットエツチ
ングで除去するかもしくはガスによるドライエツチング
によって除去することも可能である。また露光装置は、
上記実施例ではイ縮小投影露光装置を用いたが、例えば
密着露光あるいは等倍投影露光のようにフォトレジスト
膜に感応する波長を含む光を照射できる露光装置であれ
ば用いることができ、ポジ型フォトレジストとして、ク
ブレー社製胛−1375を用いたが、他のポジ型フォト
レジストなど一般にポジ型の感光性有機膜でも用いるこ
とができる。また凸部表面下に基板と反射率の違う物質
としてAl膜、を用いたが他の金属、例えばM。
膜、Ta膜、シリサイド膜などを用いても良い。
また凹凸パターン側面に前記金属膜がある場合でもその
効果は変わらない。
(発明の効果) 本発明を用いると、光吸収膜を形成することにより、基
板表面の反射率の違いによるフォトレジスト膜の不均一
な残膜が無くなり、1回の全面露光および現像工程とい
う簡便な方法によって容易に凹凸のある基板表面を平坦
にでき、しかもドライエツチングを使わないので、凸部
表面が02プラズマにされることもないので製造歩留り
は著しく向上する。:)また凹凸段差が大きくなり、平
坦化に有するフォトレジスト膜の厚みが増えた場合でも
平坦化に要する時間はフットレジストの膜厚にはほとん
ど依存しないという利瑯がある。
【図面の簡単な説明】
第1図(al 、 fblは従来の凹凸パターン平坦化
の工程を模式的に簡単に示しである断面図である。 第2図1al 、 lhl 、 lclは本発明の実施
例を主要工程順に追って模式的に示した模式的な断面図
である。 図中用いた番号は1.lO・・・・・・基板・ 2・・
・・・・フォトレジスト膜あるいは有機膜、20・・・
・・・二酸化シリコン膜、30・・・・・・気相成長法
により堆積した二酸化シリコン膜、40・・・・・Al
膜、50・・・・・光吸収膜、60・・・・・・フォト
レジスト膜あるいけ有機膜、70・・・・・・凸部表面
。 r・・・・・1、fr=士内M 晋 第1図 ((1) (b) 第2図 ((1) (b)

Claims (1)

    【特許請求の範囲】
  1. 光反射率が異なる凹凸パターンが表面に形成されている
    基板を平坦化する方法において、凹凸パターン上に光吸
    収膜を形成した後、更にポジ型フォトレジスト膜を形成
    して表面を平坦にする工程、前記フォトレジスト膜に感
    応する波長を含む光線を用いて少なくとも、凸パターン
    表面層まで前記フォトレジスト膜が感光されるように照
    射量を調整して露光する工程、現像して前記フォトレジ
    スト膜を凹部内に残す工程を備えたことを特徴とした表
    面平坦化法。
JP4782884A 1984-03-13 1984-03-13 表面平坦化法 Pending JPS60192337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4782884A JPS60192337A (ja) 1984-03-13 1984-03-13 表面平坦化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4782884A JPS60192337A (ja) 1984-03-13 1984-03-13 表面平坦化法

Publications (1)

Publication Number Publication Date
JPS60192337A true JPS60192337A (ja) 1985-09-30

Family

ID=12786205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4782884A Pending JPS60192337A (ja) 1984-03-13 1984-03-13 表面平坦化法

Country Status (1)

Country Link
JP (1) JPS60192337A (ja)

Similar Documents

Publication Publication Date Title
JPS6323657B2 (ja)
US3935117A (en) Photosensitive etching composition
JP2994501B2 (ja) パターン形成方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
TW200300962A (en) Improved lithography process for transparent substrates
JPS60192337A (ja) 表面平坦化法
JPH04348030A (ja) 傾斜エッチング法
JP3140369B2 (ja) 深溝底部における電極パターン形成方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
JPH0458170B2 (ja)
US6350559B1 (en) Method for creating thinner resist coating that also has fewer pinholes
JPH02156244A (ja) パターン形成方法
KR19980048845A (ko) 반도체소자의 패턴형성방법
KR960016828B1 (ko) 반도체 소자의 패턴 형성방법
JPS6054439A (ja) 表面平坦化法
JP2586383B2 (ja) 反射および干渉防止樹脂膜の形成方法
JPH03765B2 (ja)
JPH06132215A (ja) 半導体装置の製造方法
JPH042183B2 (ja)
JPS6236823A (ja) レジストパタ−ン形成方法
JPS6212503B2 (ja)
JPS59155926A (ja) パタ−ン形成方法
JPS646448B2 (ja)
JPH01239928A (ja) パターン形成方法
JPH03188447A (ja) レジストパターンの形成方法