JPS5965430A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5965430A JPS5965430A JP17572182A JP17572182A JPS5965430A JP S5965430 A JPS5965430 A JP S5965430A JP 17572182 A JP17572182 A JP 17572182A JP 17572182 A JP17572182 A JP 17572182A JP S5965430 A JPS5965430 A JP S5965430A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- layer
- resistor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、特に微細パター
ン形成を行なうもので、集積回路を製造する場合に用い
られるホトリングラフィ分野に関する。
ン形成を行なうもので、集積回路を製造する場合に用い
られるホトリングラフィ分野に関する。
従来例の構成とその問題点
従来ホトリングラフイ一工程に於いて、ホトレジスト（
紫外線に対して感光反応を示す有機高分子化合物）パタ
ーンを形成する場合、第１図の（、）に示すごとく、約
１μｍの段差を有する半導体基板１上にホトレジスト（
例えば感光部分が現像処理で取９除かれるポジ型ホトレ
ジストとし、以下このタイプのレジストをホトレジスト
と称する。）２を約１μｍ塗布し、一般的なプリベーク
（９０℃前後約１０分）、露光（紫外線約５０ ｍ１７
ｃｍ） 。
紫外線に対して感光反応を示す有機高分子化合物）パタ
ーンを形成する場合、第１図の（、）に示すごとく、約
１μｍの段差を有する半導体基板１上にホトレジスト（
例えば感光部分が現像処理で取９除かれるポジ型ホトレ
ジストとし、以下このタイプのレジストをホトレジスト
と称する。）２を約１μｍ塗布し、一般的なプリベーク
（９０℃前後約１０分）、露光（紫外線約５０ ｍ１７
ｃｍ） 。
現像（アルカリ水溶液使用）、ポストベーク（１４０℃
前後約２０分）等の処理を施すと、（ｂ）のように四部
と凸部でホトレジストパターン寸法の不均一性が生じる
。
前後約２０分）等の処理を施すと、（ｂ）のように四部
と凸部でホトレジストパターン寸法の不均一性が生じる
。
この理由は次に述べるとおりである。第２図に示すホト
レジスト残膜特性よシ、ホトレジスト（例えばシップレ
イ社製ＡＺ１４７０）の露光エネルイーに対して残膜率
を見ると傾１σを持つ。
レジスト残膜特性よシ、ホトレジスト（例えばシップレ
イ社製ＡＺ１４７０）の露光エネルイーに対して残膜率
を見ると傾１σを持つ。
これはホトレジスト膜厚に対して適正露光エネルギーが
異なる事を示しておシ、ホトレジスト膜厚が異々る場合
は露光エネルギーを変えなければならない。しかし実際
半導体基板表面はエツチング及び膜堆積の加工処理等に
より、第１「１のように凹凸状となりホトレジスト膜厚
が不均一となる。
異なる事を示しておシ、ホトレジスト膜厚が異々る場合
は露光エネルギーを変えなければならない。しかし実際
半導体基板表面はエツチング及び膜堆積の加工処理等に
より、第１「１のように凹凸状となりホトレジスト膜厚
が不均一となる。
その為、凹部の厚いホトレジストに露光エネルギーを設
定すると、凸部の薄いホトレジストには露光エネルギー
過多となシ、第１図ｆｂ）のような寸法不均一性が生じ
る。特にマスクに対して光の回折が大きい反射型投影露
光機を用いる場合はこの現象が顕著である。又凸部の薄
いホトレジストは、反応性スパンタエッチ方式等のドラ
イエツチングに対してマスク効果が乏しく、不良原因と
なる。
定すると、凸部の薄いホトレジストには露光エネルギー
過多となシ、第１図ｆｂ）のような寸法不均一性が生じ
る。特にマスクに対して光の回折が大きい反射型投影露
光機を用いる場合はこの現象が顕著である。又凸部の薄
いホトレジストは、反応性スパンタエッチ方式等のドラ
イエツチングに対してマスク効果が乏しく、不良原因と
なる。
最近多層レジスト法なる手法で上記問題を解決する試み
が注目されてきた。８３図に二層構造の−従来例を示す
。（−）に於いて段差を有する半導体基板１１上に第一
層目の樹脂として電子線レジスト（この場合ＰＭＭＡ）
１２を約３ μｎｌ塗布し、プリベーク１７０℃、２０
分程度行なう。次にホトレジスト１３を約２μｍ塗布し
、プリベーク９０℃１０公租度行なう。次に（ｂ）に於
いて紫外線１５を照射してホトレジストパターン１３′
を形成する。次に（Ｃ）に於いて遠紫外線（２ｏＯ〜３
００ｎｎ）１６を照射して露出した電子線レジストのみ
現像して１２′を形成する。
が注目されてきた。８３図に二層構造の−従来例を示す
。（−）に於いて段差を有する半導体基板１１上に第一
層目の樹脂として電子線レジスト（この場合ＰＭＭＡ）
１２を約３ μｎｌ塗布し、プリベーク１７０℃、２０
分程度行なう。次にホトレジスト１３を約２μｍ塗布し
、プリベーク９０℃１０公租度行なう。次に（ｂ）に於
いて紫外線１５を照射してホトレジストパターン１３′
を形成する。次に（Ｃ）に於いて遠紫外線（２ｏＯ〜３
００ｎｎ）１６を照射して露出した電子線レジストのみ
現像して１２′を形成する。
以上の工程によると、基板段差は厚い電子線レジスト１
２によシ軽減され、膜厚の均一なホトレジスト１３が形
成できる。このことはホトレジストパターン寸法の均一
性向上につながり、かつ基−板凸土のレジスト膜厚は二
層のレジストで構成されているのでエツチングマスクに
は十分通用する。
２によシ軽減され、膜厚の均一なホトレジスト１３が形
成できる。このことはホトレジストパターン寸法の均一
性向上につながり、かつ基−板凸土のレジスト膜厚は二
層のレジストで構成されているのでエツチングマスクに
は十分通用する。
しかし形成方法に於いて、まず第１に紫外線露光機と遠
紫外線あるいは電子線露光機等の異なる露光機が必要で
ある。第２にそれぞれのレジストは露光、現像処理によ
シバターンを形成する為、処理が複雑となる。第３に第
３図（ａ）に於いて電子線レジスト１２はプリベークし
加熱処理を施こさない為、次にホトレジスト１３を塗布
した時、両者のレジストが境界付近で混合され混合層１
４ができる。この層１４は紫外線に対して感度が低下す
る為、（ｂ）のようにホトレジストパターン１３′の低
部でテーバが発生し、ガラスマスクに対する転写精度（
特に寸法を制御するのが困難となる）が劣る。第４に（
Ｃ）に於いて電子線レジストを現像する場合、現像液と
してメチルエチルケトンとイソプロピルアルコールを用
いるが、上層のホトレジスト１３′も反応して溶解する
為、ホトレジストパターン１３′が薄くなったシ、微細
なパターンでは流れる現象が生じる。この場合電子線レ
ジストパターン１２′のみ残っても、電子線レジスト（
この場合ＰＭＭＡ）は耐ドライエツチング性が非常に悪
く、エツチングマスクに適さｔい場合がある。
紫外線あるいは電子線露光機等の異なる露光機が必要で
ある。第２にそれぞれのレジストは露光、現像処理によ
シバターンを形成する為、処理が複雑となる。第３に第
３図（ａ）に於いて電子線レジスト１２はプリベークし
加熱処理を施こさない為、次にホトレジスト１３を塗布
した時、両者のレジストが境界付近で混合され混合層１
４ができる。この層１４は紫外線に対して感度が低下す
る為、（ｂ）のようにホトレジストパターン１３′の低
部でテーバが発生し、ガラスマスクに対する転写精度（
特に寸法を制御するのが困難となる）が劣る。第４に（
Ｃ）に於いて電子線レジストを現像する場合、現像液と
してメチルエチルケトンとイソプロピルアルコールを用
いるが、上層のホトレジスト１３′も反応して溶解する
為、ホトレジストパターン１３′が薄くなったシ、微細
なパターンでは流れる現象が生じる。この場合電子線レ
ジストパターン１２′のみ残っても、電子線レジスト（
この場合ＰＭＭＡ）は耐ドライエツチング性が非常に悪
く、エツチングマスクに適さｔい場合がある。
発明の目的
本発明は以上の問題点を考慮して、凹凸部を有する半導
体基板上に転写精度の良い微細なレジストパターンを再
現性良く容易に形成できる方法を提供するものである。
体基板上に転写精度の良い微細なレジストパターンを再
現性良く容易に形成できる方法を提供するものである。
発明の構成
本発明は段差を有する基板上にレジストパターンを形成
さす場合、まず放射線分解型レジストを塗布後高源（溶
剤がほぼ完全に蒸発する温度以上の温度）熱処理し、次
にホトレジストを塗布してパターン形成し、このホトレ
ジストパターンをマスクに下地をドライエツチングする
ものである。
さす場合、まず放射線分解型レジストを塗布後高源（溶
剤がほぼ完全に蒸発する温度以上の温度）熱処理し、次
にホトレジストを塗布してパターン形成し、このホトレ
ジストパターンをマスクに下地をドライエツチングする
ものである。
実施例の説明
本発明の一実施例を図面に沿って説明する。第４図の（
−）に於いて、約１μｍの段差を有する半導体基板１０
０上に電子線レジスト（特に主鎖が放射線分解型電子線
レジスト、例えばＰＭＭＡ（東京応化製０ＥＢＲ−１ｏ
ｏｏ）やＰＭＩＰＫ（東京応化製０ＤＵＲ−１０１４）
等のレジスト）１０１を約２μｍ塗布し、高温熱処理（
１５０℃前後以上３０分〜６０分）を施す。この熱処理
によシ溶媒は完全に蒸発し、電子線レジスト１０１は硬
化する。又基板段差部上の電子線レジスト表面が平坦で
ない場合でも、高分子樹脂が流動硬化することにより表
面が平滑化される。次にホトレジスト（例えばＡＺ１４
７０）１０２を約１μｍ塗布し、９０℃約１０分のブリ
ベークイｃ行なう。
−）に於いて、約１μｍの段差を有する半導体基板１０
０上に電子線レジスト（特に主鎖が放射線分解型電子線
レジスト、例えばＰＭＭＡ（東京応化製０ＥＢＲ−１ｏ
ｏｏ）やＰＭＩＰＫ（東京応化製０ＤＵＲ−１０１４）
等のレジスト）１０１を約２μｍ塗布し、高温熱処理（
１５０℃前後以上３０分〜６０分）を施す。この熱処理
によシ溶媒は完全に蒸発し、電子線レジスト１０１は硬
化する。又基板段差部上の電子線レジスト表面が平坦で
ない場合でも、高分子樹脂が流動硬化することにより表
面が平滑化される。次にホトレジスト（例えばＡＺ１４
７０）１０２を約１μｍ塗布し、９０℃約１０分のブリ
ベークイｃ行なう。
この場合ホトレジスト１０２と電子線レジスト１０１の
境界では、電子線レジストを配゛も温熱処理している為
、溶媒はほとんど混合しない。例えば電子線レジス）Ｐ
ＭＭＡを塗布後熱処理温度を９０℃から１９０℃まで２
０℃間隔の温度でそれぞれ熱処理した試料にホトレジス
）ＡＺｌ ４７０を塗布して紫外線エネルギーを変化さ
せて現像後のホトレジスト残膜特性を測定した第１５図
の実験結果より、第２図のホトレジスト一層（下地にＰ
ＭＭＡを塗布していない）の残膜特性とほぼ一致するの
がＰＭＭＡを１５０℃以上でｉｌｌ処理した場合であり
、これ以下の温度ではまだホトレジストが十分紫外線と
反応していない。これは熱処理温度に対して、ＰＭＭＡ
の硬化度が異１． ｐ 、１ｓ。
境界では、電子線レジストを配゛も温熱処理している為
、溶媒はほとんど混合しない。例えば電子線レジス）Ｐ
ＭＭＡを塗布後熱処理温度を９０℃から１９０℃まで２
０℃間隔の温度でそれぞれ熱処理した試料にホトレジス
）ＡＺｌ ４７０を塗布して紫外線エネルギーを変化さ
せて現像後のホトレジスト残膜特性を測定した第１５図
の実験結果より、第２図のホトレジスト一層（下地にＰ
ＭＭＡを塗布していない）の残膜特性とほぼ一致するの
がＰＭＭＡを１５０℃以上でｉｌｌ処理した場合であり
、これ以下の温度ではまだホトレジストが十分紫外線と
反応していない。これは熱処理温度に対して、ＰＭＭＡ
の硬化度が異１． ｐ 、１ｓ。
℃以上では溶媒が完全に蒸発して硬化し、ホトレジスト
が混入しないが、それ以下ではＩ’ＭＭＡとホトレジス
トが混同し、ホトレジスト層が厚くなシ、残膜特性が悪
くなったのだと思われる。この結果からも判るようにＰ
ＭＭＡの熱処Ｐ１１温度が上層のホトレジストに与える
影響が大きいことがうかがえる。特に残膜特性が急峻な
程ホトレジストパターンのエツジが急峻になり、ドライ
エツチングのマスクとして用いると横方向へのエツチン
グ後退がおこりにくく好ましい。
が混入しないが、それ以下ではＩ’ＭＭＡとホトレジス
トが混同し、ホトレジスト層が厚くなシ、残膜特性が悪
くなったのだと思われる。この結果からも判るようにＰ
ＭＭＡの熱処Ｐ１１温度が上層のホトレジストに与える
影響が大きいことがうかがえる。特に残膜特性が急峻な
程ホトレジストパターンのエツジが急峻になり、ドライ
エツチングのマスクとして用いると横方向へのエツチン
グ後退がおこりにくく好ましい。
次に（ｂ）に於いて、紫外線１０３によシガラスマスク
（図示していない）を用いてホトレジスト１０２を露光
し、現像、ポストベーク（１４０℃約２０分）を施して
ホトレジストパターン１０２′を形成する。この場合、
露光方式は密着露光（ガラスマスクと基板表面を接触さ
す方法）あるいは屈接型縮小投影露光方式を用いて、で
きるだけホトレジストパターン１０２′の断面形状を急
峻にする方が良い。
（図示していない）を用いてホトレジスト１０２を露光
し、現像、ポストベーク（１４０℃約２０分）を施して
ホトレジストパターン１０２′を形成する。この場合、
露光方式は密着露光（ガラスマスクと基板表面を接触さ
す方法）あるいは屈接型縮小投影露光方式を用いて、で
きるだけホトレジストパターン１０２′の断面形状を急
峻にする方が良い。
次に（Ｃ）に於いて、ホトレジストパターン１０２′を
マスクとして酸素ガスを含むドライエツチング方式によ
り、露出した電子線レジスト１０１をエツチングし１０
１′とする。この場合、横方向へのエツチングを少なく
する為、反応性スパッタエツチング方式等の異方性エツ
チングが好ましい。
マスクとして酸素ガスを含むドライエツチング方式によ
り、露出した電子線レジスト１０１をエツチングし１０
１′とする。この場合、横方向へのエツチングを少なく
する為、反応性スパッタエツチング方式等の異方性エツ
チングが好ましい。
ここでドライエツチング特性として、ホトレジストや電
子線レジスト等の各種有機膜の酸素に対するエツチング
特性を次表に示す。
子線レジスト等の各種有機膜の酸素に対するエツチング
特性を次表に示す。
表
表は日電アネルバ製ＤＥＭ−３ｏ１型の反応性スパッタ
エツチング装置を用いた場合で、２００Ｗ、０２３ＳＣ
ＣＭ、０．ＩＴｏｒｒの条件である。これよシ、ＰＭＩ
ＰＫ＋ＰＭＭＡ等の電子線レジスト（ＣＭＳ＋ＡＺ１
４７０ 、ＫＭＲ７４７等の放射線架橋型レジストと反
対構造の放射線分解型レジスト）がエツチング速度が速
い。
エツチング装置を用いた場合で、２００Ｗ、０２３ＳＣ
ＣＭ、０．ＩＴｏｒｒの条件である。これよシ、ＰＭＩ
ＰＫ＋ＰＭＭＡ等の電子線レジスト（ＣＭＳ＋ＡＺ１
４７０ 、ＫＭＲ７４７等の放射線架橋型レジストと反
対構造の放射線分解型レジスト）がエツチング速度が速
い。
第６図にＡＺ１４７０とＰＭＭＡの熱処理温度に対する
エツチング量を示す。条件は上記と同等でエツチング時
間を３分とした。これよシ、熱処理温度に対してエツチ
ング量が変化するのはＰＭＭＡの方であシ、かつ処理温
度が高い程エツチング量は大きい。これらの結果より、
段差を有する基板上の第１層目のレジストにドライエツ
チング速度の速い放射線分解型レジストを用い、かつ高
温熱処理を施すことによシ、上層のホトレジスト対して
よシエッチング速度大となシホトレジストのマスク効果
が向上する。
エツチング量を示す。条件は上記と同等でエツチング時
間を３分とした。これよシ、熱処理温度に対してエツチ
ング量が変化するのはＰＭＭＡの方であシ、かつ処理温
度が高い程エツチング量は大きい。これらの結果より、
段差を有する基板上の第１層目のレジストにドライエツ
チング速度の速い放射線分解型レジストを用い、かつ高
温熱処理を施すことによシ、上層のホトレジスト対して
よシエッチング速度大となシホトレジストのマスク効果
が向上する。
以上のように第１層目に主鎖が放射線分解型の樹脂、第
２層目に主鎖が放射線架橋型の樹脂を用いることによシ
、ドライエツチングに対する（酸素ガスに限らずその他
ＣＦ４やＣＣｌ４などのガスや酸素との混合ガスでも良
い）エツチング速度差が大きく違う為（これは特に樹脂
構造に関係するものでベンゼン環を多く含む放射線架橋
型の樹脂はエツチング速度が遅い）、第２層目の感光性
樹脂をパターン形成した後、下層の厚い樹脂をエツチン
グする場合、十分オーバエツチングすることが可能であ
りプロセスの制御性が良くなる。特に１層目を高温熱処
理することにより、エツチングレートが高くなり、かつ
２層目のレジスト残膜特性が良くなるといつだ相乗効果
が含まれている。
２層目に主鎖が放射線架橋型の樹脂を用いることによシ
、ドライエツチングに対する（酸素ガスに限らずその他
ＣＦ４やＣＣｌ４などのガスや酸素との混合ガスでも良
い）エツチング速度差が大きく違う為（これは特に樹脂
構造に関係するものでベンゼン環を多く含む放射線架橋
型の樹脂はエツチング速度が遅い）、第２層目の感光性
樹脂をパターン形成した後、下層の厚い樹脂をエツチン
グする場合、十分オーバエツチングすることが可能であ
りプロセスの制御性が良くなる。特に１層目を高温熱処
理することにより、エツチングレートが高くなり、かつ
２層目のレジスト残膜特性が良くなるといつだ相乗効果
が含まれている。
得られるので高集積で高速度のデバ・イスが可能となり
工業上有益である。
工業上有益である。
第１図（ａ）〜（ｂｌ 、第３図（ａ）〜（Ｃ）は従来
のレジストパターン形成例を示す拡大断面図、第２図は
ＡＺ１４７ｏの紫外線に対する残膜特性を信ず図、第４
図（ａ）〜（Ｃ）は本発明の一実施例のレジストパター
ン形成工程を示す拡大断面図、第５図はＰＭＭＡＯ熱・
処理温度に対するＡＺ１４７０の残膜特性を示す図、第
６図はＰＭＭＡ及びＡＺｌ ４７０の熱処理温度に対す
るエツチング量を示す図である。 １００・・・・・・半導体基板、１０１，１０１’・・
・・・電子線レジスト（ＰＭＭＡ）、１０２，１０２’
・・・・・（ホトレジスト（ＡＺｌ ４７０ ）、１０
３・・・・・・紫外線。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 雰光エキルイー（”’Ｉｃｍ２） 第３図 第４図 第５図 雰尤工設し’ｒ’−（”’／（ニア７１２〕第６図 熱久シ１温麿（°Ｃ）
のレジストパターン形成例を示す拡大断面図、第２図は
ＡＺ１４７ｏの紫外線に対する残膜特性を信ず図、第４
図（ａ）〜（Ｃ）は本発明の一実施例のレジストパター
ン形成工程を示す拡大断面図、第５図はＰＭＭＡＯ熱・
処理温度に対するＡＺ１４７０の残膜特性を示す図、第
６図はＰＭＭＡ及びＡＺｌ ４７０の熱処理温度に対す
るエツチング量を示す図である。 １００・・・・・・半導体基板、１０１，１０１’・・
・・・電子線レジスト（ＰＭＭＡ）、１０２，１０２’
・・・・・（ホトレジスト（ＡＺｌ ４７０ ）、１０
３・・・・・・紫外線。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 雰光エキルイー（”’Ｉｃｍ２） 第３図 第４図 第５図 雰尤工設し’ｒ’−（”’／（ニア７１２〕第６図 熱久シ１温麿（°Ｃ）
Claims (1)
- 凹凸部を有する半導体基板上に、主鎖が放射線分解型で
ある第１の有機高分子化合物全塗布し、溶剤がほぼ完全
に蒸発する温度以上で熱処理を施し硬化さす工程、次に
主鎖が放射線架橋型である第２の有機高分子化合物を塗
布及び露光、現像処理を順次行ない所望のパターンに形
成する工程、上記第２の有機高分子化合物をマスクとし
て上記第１の有機高分子化合物をドライエツチング方式
によシエッチングせしめ、上記第１及び第２の有機高分
子化合物からなる二層構造のパターンを形成する工程を
備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17572182A JPS5965430A (ja) | 1982-10-06 | 1982-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17572182A JPS5965430A (ja) | 1982-10-06 | 1982-10-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5965430A true JPS5965430A (ja) | 1984-04-13 |
Family
ID=16001071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17572182A Pending JPS5965430A (ja) | 1982-10-06 | 1982-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5965430A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141642A (en) * | 1981-02-26 | 1982-09-02 | Fujitsu Ltd | Formation of pattern |
| JPS57141641A (en) * | 1981-02-26 | 1982-09-02 | Fujitsu Ltd | Formation of positive pattern |
| JPS57168246A (en) * | 1981-04-09 | 1982-10-16 | Fujitsu Ltd | Formation of negative pattern |
| JPS57168247A (en) * | 1981-04-09 | 1982-10-16 | Fujitsu Ltd | Formation of negative pattern |
-
1982
- 1982-10-06 JP JP17572182A patent/JPS5965430A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141642A (en) * | 1981-02-26 | 1982-09-02 | Fujitsu Ltd | Formation of pattern |
| JPS57141641A (en) * | 1981-02-26 | 1982-09-02 | Fujitsu Ltd | Formation of positive pattern |
| JPS57168246A (en) * | 1981-04-09 | 1982-10-16 | Fujitsu Ltd | Formation of negative pattern |
| JPS57168247A (en) * | 1981-04-09 | 1982-10-16 | Fujitsu Ltd | Formation of negative pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0471222A (ja) | パターン形成方法 | |
| JPH0669120A (ja) | 微細レジストパターンの形成方法 | |
| US6610616B2 (en) | Method for forming micro-pattern of semiconductor device | |
| JPH0458167B2 (ja) | ||
| JPS5965430A (ja) | 半導体装置の製造方法 | |
| JPH01142721A (ja) | ポジ型感光性パターン形成材料およびパターン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPS6156349A (ja) | フオト・マスクの製造方法 | |
| JPH0477899B2 (ja) | ||
| KR100464654B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH0458170B2 (ja) | ||
| JPH0513325A (ja) | パターン形成方法 | |
| JP3243904B2 (ja) | レジストパターンの形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPS646448B2 (ja) | ||
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPS6276724A (ja) | 有機薄膜熱処理方法 | |
| JP2001185473A (ja) | レジストパターンの形成方法 | |
| JPS6152567B2 (ja) | ||
| JPS6333746A (ja) | フオトマスクの製造方法 | |
| JPH09115899A (ja) | 保護膜の形成方法 |