JP2019004108A - 成膜方法、記憶媒体及び成膜システム - Google Patents

成膜方法、記憶媒体及び成膜システム Download PDF

Info

Publication number
JP2019004108A
JP2019004108A JP2017119627A JP2017119627A JP2019004108A JP 2019004108 A JP2019004108 A JP 2019004108A JP 2017119627 A JP2017119627 A JP 2017119627A JP 2017119627 A JP2017119627 A JP 2017119627A JP 2019004108 A JP2019004108 A JP 2019004108A
Authority
JP
Japan
Prior art keywords
film
coating
wafer
resist film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017119627A
Other languages
English (en)
Other versions
JP7001374B2 (ja
Inventor
健太郎 吉原
Kentaro Yoshihara
健太郎 吉原
勇一 吉田
Yuichi Yoshida
勇一 吉田
柴田　直樹
Naoki Shibata
直樹 柴田
吉原　孝介
Kosuke Yoshihara
孝介 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017119627A priority Critical patent/JP7001374B2/ja
Priority to US15/997,788 priority patent/US11141758B2/en
Priority to KR1020180064873A priority patent/KR102573014B1/ko
Priority to CN201810628226.4A priority patent/CN109148270B/zh
Publication of JP2019004108A publication Critical patent/JP2019004108A/ja
Application granted granted Critical
Publication of JP7001374B2 publication Critical patent/JP7001374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/10—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by other chemical means
    • B05D3/107—Post-treatment of applied coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C5/00—Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work
    • B05C5/002—Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work the work consisting of separate articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/06—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation
    • B05D3/061—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation using U.V.
    • B05D3/065—After-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

【課題】所定のパターンにより凹凸が表面に形成された基板上に塗布膜を形成する成膜方法及び成膜システムにおいて、膜厚の面内均一性が高い塗布膜を形成する。【解決手段】本成膜方法は、所定のパターンにより表面に凹凸が形成されたウェハＷ上にレジスト液を塗布してレジスト膜を形成する方法であり、ウェハの表面上に塗布液を塗布し、表面上のレジスト膜の凹凸の深さＨ２が所定値以下でありレジスト膜Ｒの目標の膜厚より厚いレジスト膜Ｒである厚膜Ｒ´を形成する工程と、厚膜Ｒ´の表面を除去し、目標の膜厚の塗布膜Ｒを形成する工程と、を含む。【選択図】図９

Description

本発明は、所定のパターンにより表面に凹凸が形成された基板上に塗布液を塗布して塗布膜を形成する成膜方法、記憶媒体及び成膜システムに関する。
多層構造の半導体デバイスの製造プロセスにおけるフォトリソグラフィー工程では、例えば半導体ウェハ（以下、「ウェハ」という。）上に塗布液を供給してレジスト膜等を形成する塗布処理、レジスト膜を所定のパターンに露光する露光処理、露光されたレジスト膜を現像する現像処理などが順次行われ、ウェハ上に所定のレジストパターンが形成される。このレジストパターンをマスクとして、ウェハのエッチング処理が行われ、その後レジスト膜の除去処理等が行われて、ウェハ上に所定のパターンが形成される。このように所定の層に所定のパターンが形成される工程が複数回繰り返し行われ、多層構造の半導体デバイスが製造される。
このようにウェハ上に所定のパターンが繰り返し形成される場合であって、レジスト膜の膜厚及びパターンにより形成される凹凸のピッチや深さがｎｍオーダーである場合、ｎ層目に所定のパターンが形成された後に、（ｎ＋１）層目に所定のパターンが適切に形成されるためには、（ｎ＋１）層目に対するレジスト膜が、その表面が平坦になるように形成される必要がある。また、そのためにはレジスト液が塗布される面が平坦であることが必要になる。
そこで、従来、ウェハ上の所定のパターン上にＳＯＣ（Spin On Carbon）膜やＳＯＧ（Spin On Glass）膜等の有機膜を形成し、その有機膜の表面すなわちレジスト液の塗布面を平坦化することが行われている（特許文献１参照）。
特許文献１の成膜システムでは、所定のパターンにより表面に凹凸が形成された基板上に有機材料を塗布した後、該有機材料を熱処理して基板上に有機膜を形成し、そして、有機膜に対して紫外線照射処理を行い、上記凹凸の凸部の表面が露出するまで有機膜の表面を除去する。その後、有機材料の塗布等を再度行うことにより、有機膜の表面を平坦化している。
特開２０１４−１６５２５２号公報
ところで、多層構造の半導体デバイスとして、近年、３Ｄ ＮＡＮＤフラッシュメモリ等の三次元積層構造の半導体デバイスが製品化されている。図１７に示すように、３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハＷには、所定のパターンにより凹凸が表面に形成されており、具体的には、所定のパターンによりｎ段の階段形状の凸部Ｍが表面に形成されている。また、上記ウェハＷ上に形成される凹凸のピッチ（具体的には凹部Ｎの幅Ｄ）と凸部Ｍの幅は、数百μｍオーダーであり、凹凸の深さＨは数μｍオーダーである。つまり、３Ｄ ＮＡＮＤ型の製造にかかるウェハＷは 凸部Ｍ及び凹部Ｎの幅が大きく凹部Ｎのアスペクト比が低い凹凸が形成されている。３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程において、ｎ段の階段形状の凸部Ｍを形成した後に（ｎ＋１）段目を形成するために凹部Ｎに所定のパターンを形成する際には、ウェハＷの表面上にレジスト膜Ｒを形成し、ウェハＷの表面の凹部Ｎ上のレジスト膜Ｒへの露光等が行われる。前述のようなオーダーのピッチ及び深さの凹凸が形成されたウェハＷに対するレジスト膜の膜厚は数μｍが好適である。
しかし、前述のような大きなオーダーのピッチ及び深さの凹凸を有する表面に、数μｍの膜厚のレジスト膜Ｒを回転塗布により形成すると、レジスト膜Ｒの表面に凹凸が生じるだけでなく、以下の問題がある。すなわち、数μｍオーダーの大きい凹凸が障壁となって、回転塗布の際にレジスト液が外側に広がりにくいことから、レジスト膜Ｒの膜厚がウェハＷの中心部から外周にかけて徐々に減少してしまい、言い換えると、レジスト膜Ｒの膜厚がウェハＷの径方向で不均一となる。そうすると、ウェハＷの凹部Ｎに形成されるパターンのＣＤ（Critical Dimension）がウェハＷの面内で不均一となってしまう。
特許文献１に開示の技術を用いることにより、レジスト膜Ｒの表面の凹凸を軽減することはできるが、レジスト膜Ｒの膜厚の均一性を向上させることはできない。また、３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハＷのようなオーダーの凹凸がウェハ表面に形成されている場合、ウェハＷ上のレジスト膜Ｒの表面の凹凸より該レジスト膜の膜厚の面内不均一性の方が、ウェハＷの凹部Ｎに形成されるパターンのＣＤへの影響が大きい。
なお、前述のような大きなオーダーのピッチ及び深さの凹凸を表面に有するウェハＷの場合も、レジスト液の回転塗布の際に、回転速度を例えば１０〜５０ｒｐｍまで落とせば、均一な膜厚のレジスト膜Ｒを得ることはできるが、ここまで回転速度を落とすと、スループットが低下し、生産性に影響が出てしまう。
本発明は、上記事情に鑑みてなされたものであり、所定のパターンにより凹凸が表面に形成された基板上に塗布膜を形成する成膜方法及び成膜システムにおいて、膜厚の面内均一性が高い塗布膜を、生産性を低下させずに形成することを目的とする。
上記課題を解決する本発明は、所定のパターンにより表面に凹凸が形成された基板上に塗布液を塗布して塗布膜を形成する成膜方法であって、前記基板の表面上に前記塗布液を塗布し、前記表面上の前記塗布膜の凹凸の深さが所定値以下であり前記塗布膜の目標の膜厚より厚い前記塗布膜である厚膜を形成する工程と、前記厚膜の表面を除去し、前記目標の膜厚の前記塗布膜を形成する工程と、を含むことを特徴としている。
前記厚膜の膜厚は前記塗布膜の前記目標の膜厚の１．５倍以上であることが好ましい。
前記厚膜の膜厚は前記塗布膜の前記目標の膜厚の１．８倍以上であることがより好ましい。
別な観点による本発明によれば、前記成膜方法を成膜システムによって実行させるように、当該成膜システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
また別な観点による本発明は、所定のパターンにより表面に凹凸が形成された基板上に塗布液を塗布して塗布膜を形成する成膜システムであって、前記基板上へ塗布液の塗布処理を行い、前記塗布膜を形成する塗布処理装置と、前記塗布膜の表面を変質させる表面処理を行う表面処理装置と、前記表面処理された前記塗布膜の現像処理を行う現像装置と、前記塗布処理により、前記基板の表面上の前記塗布膜の凹凸の深さが所定値以下であり前記塗布膜の目標の膜厚より厚い前記塗布膜である厚膜が形成されるように、前記塗布処理装置を制御し、前記表面処理及び前記現像処理により、前記厚膜の表面が除去され前記目標の膜厚の前記塗布膜が形成されるように前記表面処理装置及び前記現像装置を制御する制御部とを備えることを特徴としている。
前記表面処理装置は、前記表面処理として、前記塗布膜の表面に酸を塗布する酸処理を行う酸処理装置であることが好ましい。
前記表面処理装置は、前記表面処理として、前記塗布膜に紫外線を照射する紫外線照射処理を行う紫外線処理装置であることが好ましい。
本発明によれば、凹凸が表面に形成された基板上に、面内均一性が高い塗布膜を、生産性を低下させずに形成することができる。したがって、ウェハの凹部に形成されるパターンのＣＤの面内均一性を高めることができる。
本発明者が検討に用いたウェハを説明する図である。 ウェハの凹部の中央部上に位置するレジスト膜の膜厚と、ウェハ上における該膜厚の測定位置との関係を示す図である。 レジスト膜の膜厚と、レジスト膜の凹凸の深さとの関係を示す図である。 本発明の第１の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す平面図である。 本発明の第１の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す正面図である。 本発明の第１の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す背面図である。 酸処理装置の構成の概略を示す縦断面図である。 酸処理装置の構成の概略を示す横断面図である。 レジスト膜の成膜処理の各工程におけるウェハの状態を示す模式図である。 酸と現像液を用いた除去処理後のレジスト膜に対しても、パターン露光と現像によるパターン形成を行うことができるか否かの確認試験結果を示す図である。 レジスト膜の塗布処理と酸処理を行う装置の他の例の説明図である。 本発明の第２の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す正面図である。 本発明の第２の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す背面図である。 紫外線処理装置の構成の概略を示す縦断面図である。 紫外線処理装置の構成の概略を示す横断面図である。 紫外線と現像液を用いた除去処理後のレジスト膜に対しても、パターン露光と現像によるパターン形成を行うことができるか否かの確認試験結果を示す図である。 ３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハの一例を示す模式図である。
本発明者は、３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハの場合、塗布膜／レジスト膜の膜厚が面内で不均一になるのは、塗布膜を形成するために塗布液を回転塗布する際に塗布液に加わる遠心力の影響が大きいと考えた。そのため、回転塗布時のウェハの回転速度を落とすことを検討した。
そこで、図１に示すように、凸部Ａの幅Ｄ１が２８００μｍ、凹部Ｂの幅Ｄ２が２００μｍ、凹凸の深さＨが７．０μｍの凹凸を表面に有するウェハＷに、レジスト膜Ｒの回転塗布時の回転数を変えて、具体的には、レジスト膜の乾燥時の回転数を変えて、レジスト膜を形成した。そして、レジスト膜Ｒの膜厚を複数の位置で測定した。なお、用いたレジスト液はＭＵＶレジスト液であり、その粘度は１００ｃＰである。
図２は、ウェハＷの凹部Ｂの中央部上に位置するレジスト膜の膜厚と、ウェハＷ上における該膜厚の測定位置との関係を示す図である。各測定位置は、ウェハＷの中心と外周端の所定の位置とを結ぶ直線上にある。なお、各測定位置間の距離は等しい。また、図２の横軸は、測定位置を示し、数字が小さいほどウェハＷの中心寄りの測定位置であることを示し、縦軸は、測定された膜厚を示す。
図示するように、レジスト膜乾燥時の回転数が、通常の回転数である１５００ｒｐｍであると、レジスト膜の膜厚は７μｍ以下と小さいが、外側に向けて徐々に小さくなっており、面内で不均一である。それに対し、レジスト膜乾燥時の回転数が、５００ｒｐｍと遅い場合、レジスト膜の膜厚は、当該レジスト膜の目標の膜厚である７μｍの１．８倍以上である約１４μｍと大きいが、面内で均一となる。
また、レジスト膜Ｒの下地となるウェハＷの表面に図１のような凹凸が形成されている場合、レジスト膜Ｒの表面にも凹凸が形成される。そこで、上述と同様な条件でレジスト膜Ｒを形成し、レジスト膜Ｒの膜厚と、レジスト膜Ｒの凹凸の深さとの関係について検討した。図３は、上記関係を示す図である。図３の横軸は、ウェハＷの凸部の上面を基準とした該凸部上のレジスト膜の膜厚を示し、縦軸は、レジスト膜の凹凸の深さ（後述の図９の符号Ｈ２参照）を示す。
図３に示すように、ウェハＷの凸部上のレジスト膜の膜厚が大きいほど、レジスト膜の凹凸の深さが小さくなる。特にレジスト膜Ｒの膜厚が１５μｍ以上であると、レジスト膜Ｒの凹凸の深さは６μｍ以下となる。
以上のように、３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハのような形状の凹凸、すなわち、凸部及び凹部の幅が大きく凹部のアスペクト比が低い凹凸がウェハＷの表面に形成されている場合、当該レジスト膜の目標の膜厚より、形成したレジスト膜の膜厚が１．８倍以上大きいと該膜厚が面内で均一となり、また、レジスト膜の膜厚が大きくなるにつれ、レジスト膜の表面の凹凸が軽減する。
しかし、レジスト膜の膜厚が大きいと、該レジスト膜を所定のパターンで露光し現像しても適切な形状のレジスト膜をウェハＷの凹部Ｂに得ることができない。
以下の本発明の実施形態は、上述の検討結果を踏まえたものである。
以下、本発明の実施の形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
（第１の実施形態）
図４は、第１の実施形態にかかる成膜システムとしての基板処理システム１の内部構成の概略を示す説明図である。図５及び図６は、各々基板処理システム１の内部構成の概略を示す、正面図と背面図である。なお、以下では、基板処理システム１が、基板としてのウェハＷ上に塗布液としてレジスト液を塗布し、塗布膜としてレジスト膜を形成する例で説明する。また、基板処理システム１で処理されるウェハの表面には予めシリコン酸化膜（ＳｉＯ２膜）等の所定のパターンが積層されて図１７を用いて説明したような凹凸、すなわち、凸部及び凹部の幅が大きく凹部のアスペクト比（凹部の幅に対する凹部の深さの比）が低い凹凸が形成されている。
基板処理システム１は、図４に示すように例えば外部との間でカセットＣが搬入出される搬入出部としてのカセットステーション２と、レジスト液の塗布処理等の所定の処理を施す複数の各種処理装置を備えた処理ステーション３と、処理ステーション３に隣接する露光装置４との間でウェハＷの受け渡しを行うインターフェイスステーション５とを一体に接続した構成を有している。また、基板処理システム１は、当該基板処理システム１の制御を行う制御部６を有している。
カセットステーション２は、例えばカセット搬入出部１０とウェハ搬送部１１に分かれている。例えばカセット搬入出部１０は、基板処理システム１のＹ方向負方向（図４の左方向）側の端部に設けられている。カセット搬入出部１０には、カセット載置台１２が設けられている。カセット載置台１２上には、複数、例えば４つの載置板１３が設けられている。載置板１３は、水平方向のＸ方向（図４の上下方向）に一列に並べて設けられている。これらの載置板１３には、基板処理システム１の外部に対してカセットＣを搬入出する際に、カセットＣを載置することができる。
ウェハ搬送部１１には、図４に示すようにＸ方向に延びる搬送路２０上を移動自在なウェハ搬送装置２１が設けられている。ウェハ搬送装置２１は、上下方向及び鉛直軸周り（θ方向）にも移動自在であり、各載置板１３上のカセットＣと、後述する処理ステーション３の第３のブロックＧ３の受け渡し装置との間でウェハＷを搬送できる。
処理ステーション３には、各種装置を備えた複数、例えば第１〜第４の４つのブロックＧ１、Ｇ２、Ｇ３、Ｇ４が設けられている。例えば処理ステーション３の正面側（図４のＸ方向負方向側）には、第１のブロックＧ１が設けられ、処理ステーション３の背面側（図４のＸ方向正方向側）には、第２のブロックＧ２が設けられている。また、処理ステーション３のカセットステーション２側（図４のＹ方向負方向側）には、第３のブロックＧ３が設けられ、処理ステーション３のインターフェイスステーション５側（図４のＹ方向正方向側）には、第４のブロックＧ４が設けられている。
第１のブロックＧ１には、図５に示すように複数の液処理装置、例えば現像処理装置３０、塗布処理装置３１、酸処理装置３２、別の現像処理装置３３が下からこの順に配置されている。現像処理装置３０は、露光装置４により露光されたウェハＷを現像液により現像する。塗布処理装置３１は、ウェハＷ上へレジスト液の塗布を行い、レジスト膜を形成する。酸処理装置３２は、レジスト膜の表面を現像液に可溶な状態に変質させる「表面処理」を行う「表面処理装置」の一例であり、「表面処理」として、ウェハＷのレジスト膜の表面に酸を塗布する酸処理を行う。別の現像処理装置３３は、酸処理装置３２により表面処理されたレジスト膜の現像処理を行い、該レジスト膜の表面を除去する。
例えば現像処理装置３０、塗布処理装置３１、酸処理装置３２、別の現像処理装置３３は、それぞれ水平方向に３つ並べて配置されている。なお、これら現像処理装置３０、塗布処理装置３１、酸処理装置３２、別の現像処理装置３３の数や配置は、任意に選択できる。
これら現像処理装置３０、塗布処理装置３１、酸処理装置３２、別の現像処理装置３３では、例えばウェハＷ上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハＷ上に塗布液を吐出すると共に、ウェハＷを回転させて、塗布液をウェハＷの表面に拡散させる。なお、酸処理装置３２の構成については後述する。
例えば第２のブロックＧ２には、図６に示すようにウェハＷの加熱や冷却といった熱処理を行う熱処理装置４０や、レジスト液とウェハＷとの定着性を高めるためのアドヒージョン装置４１が上下方向と水平方向に並べて設けられている。これら熱処理装置４０、アドヒージョン装置４１の数や配置についても、任意に選択できる。
第３のブロックＧ３には、複数の受け渡し装置５０が設けられている。また、第４のブロックＧ４にも、複数の受け渡し装置６０が設けられている。
図４に示すように第１のブロックＧ１〜第４のブロックＧ４に囲まれた領域には、ウェハ搬送領域Ｄが形成されている。ウェハ搬送領域Ｄには、例えばウェハ搬送装置７０が配置されている。
ウェハ搬送装置７０は、例えばＹ方向、前後方向、θ方向及び上下方向に移動自在な搬送アーム７０ａを有している。ウェハ搬送装置７０は、ウェハ搬送領域Ｄ内を移動し、周囲の第１のブロックＧ１、第２のブロックＧ２、第３のブロックＧ３及び第４のブロックＧ４内の所定の装置にウェハＷを搬送できる。ウェハ搬送装置７０は、例えば図６に示すように上下に複数台配置され、例えば各ブロックＧ１〜Ｇ４の同程度の高さの所定の装置にウェハＷを搬送できる。
また、ウェハ搬送領域Ｄには、第３のブロックＧ３と第４のブロックＧ４との間で直線的にウェハＷを搬送するシャトル搬送装置７１が設けられている。
シャトル搬送装置７１は、例えば図６のＹ方向に直線的に移動自在になっている。シャトル搬送装置７１は、ウェハＷを支持した状態でＹ方向に移動し、同程度の高さの第３のブロックＧ３の受け渡し装置５０と第４のブロックＧ４の受け渡し装置６０との間でウェハＷを搬送できる。
図４に示すように第３のブロックＧ３のＸ方向正方向側には、ウェハ搬送装置７２が設けられている。ウェハ搬送装置７２は、例えば前後方向、θ方向及び上下方向に移動自在な搬送アーム７２ａを有している。ウェハ搬送装置７２は、ウェハＷを支持した状態で上下に移動して、第３のブロックＧ３内の各受け渡し装置５０にウェハＷを搬送できる。
インターフェイスステーション５には、ウェハ搬送装置７３と受け渡し装置７４が設けられている。ウェハ搬送装置７３は、例えばＹ方向、θ方向及び上下方向に移動自在な搬送アーム７３ａを有している。ウェハ搬送装置７３は、例えば搬送アーム７３ａにウェハＷを支持して、第４のブロックＧ４内の各受け渡し装置６０、受け渡し装置７４及び露光装置４との間でウェハＷを搬送できる。
上述の制御部６は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム１における成膜処理を含むウェハＷの処理を制御するプログラムが格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、その記憶媒体Ｈから制御部６にインストールされたものであってもよい。
次に、上述した酸処理装置３２の構成について説明する。図７及び図８はそれぞれ、酸処理装置３２の構成の概略を示す縦断面図及び横断面図である。
酸処理装置３２は、レジスト膜の表面を現像液に可溶な状態に変質させる「表面処理」として、ウェハＷのレジスト膜の表面に酸を塗布する酸処理を行うものであり、図７及び図８に示すように、内部を密閉可能な処理容器１００を有している。処理容器１００のウェハ搬送装置７０側の側面には、ウェハＷの搬入出口（図示せず）が形成され、当該搬入出口には開閉シャッタ（図示せず）が設けられている。
処理容器１００内の中央部には、ウェハＷを保持して回転させるスピンチャック１１０が設けられている。スピンチャック１１０は、水平な上面を有し、当該上面には、例えばウェハＷを吸引する吸引口（図示せず）が設けられている。この吸引口からの吸引により、ウェハＷをスピンチャック１１０上に吸着保持できる。
スピンチャック１１０の下方には、例えばモータなどを備えたチャック駆動部１１１が設けられている。スピンチャック１１０は、チャック駆動部１１１により所定の速度に回転できる。また、チャック駆動部１１１には、例えばシリンダなどの昇降駆動源が設けられており、スピンチャック１１０は昇降自在になっている。
スピンチャック１１０の周囲には、ウェハＷから飛散又は落下する液体を受け止め、回収するカップ１１２が設けられている。カップ１１２の下面には、回収した液体を排出する排出管１１３と、カップ１１２内の雰囲気を真空引きして排気する排気管１１４が接続されている。
図８に示すようにカップ１１２のＸ方向負方向（図８中の下方向）側には、Ｙ方向（図８中の左右方向）に沿って延伸するレール１２０が形成されている。レール１２０は、例えばカップ１１２のＹ方向負方向（図８中の左方向）側の外方からＹ方向正方向（図８中の右方向）側の外方まで形成されている。レール１２０には、アーム１２１が取り付けられている。
アーム１２１には、図７及び図８に示すように、塗布液としての酸をウェハＷ上に供給する塗布ノズル１２２が支持されている。アーム１２１は、図８に示すノズル駆動部１２３により、レール１２０上を移動自在である。これにより、塗布ノズル１２２は、カップ１１２のＹ方向正方向側の外方に設置された待機部１２４からカップ１１２内のウェハＷの中心部上方まで移動でき、さらに当該ウェハＷ上をウェハＷの径方向に移動できる。また、アーム１２１は、ノズル駆動部１２３によって昇降自在であり、塗布ノズル１２２の高さを調節できる。
塗布ノズル１２２には、図７に示すように当該塗布ノズル１２２に酸を供給する供給管１２５が接続されている。供給管１２５は、内部に酸を貯留する酸供給源１２６に連通している。また、供給管１２５には、酸の流れを制御するバルブや流量調節部等を含む供給機器群１２７が設けられている。
なお、現像処理装置３０、塗布処理装置３１、別の現像処理装置３３の構成は、上述の酸処理装置３２の構成と同様である。ただし、現像処理装置３０、塗布処理装置３１、別の現像処理装置３３と、酸処理装置３２とでは塗布ノズルから供給される塗布液は異なる。また、現像処理装置３０では、塗布液として現像液の他にリンス液を塗布する場合があり、塗布処理装置３１では、レジスト液の他にプリウェット液を塗布する場合がある。これらの場合は、各液処理装置において、塗布液毎に塗布ノズルと該塗布ノズルを駆動する駆動部等を有する。
次に、基板処理システム１を用いた、目標の膜厚のレジスト膜の成膜処理を含むウェハ処理について説明する。図９は成膜処理の各工程におけるウェハＷの状態を示す模式図である。なお、基板処理システム１で処理されるウェハＷの表面には、図１７に示すように予めＳｉＯ２膜等の所定のパターンにより凹凸が形成されている。また、レジスト膜の目標の膜厚とウェハＷの表面の凹凸の深さは共に７μｍであるとする。
基板処理システム１を用いたウェハ処理では、先ず、ウェハ搬送装置２１によって、カセット載置台１２上のカセットＣからウェハＷが取り出され、処理ステーション３の受け渡し装置５０に搬送される。
次にウェハＷは、ウェハ搬送装置７０によって第２のブロックＧ２の熱処理装置４０に搬送され温度調節処理される。その後、ウェハＷは、ウェハ搬送装置７０によって塗布処理装置３１に搬送される。塗布処理装置３１では、ウェハＷの表面にレジスト液が回転塗布され、図９（Ａ）に示すように、レジスト膜Ｒが形成される。本実施の形態におけるレジスト液としては、例えばＭＵＶレジスト、ＫｒＦレジスト、ＡｒＦレジストなどが用いられ、その粘度はいわゆる中粘度であり、具体的には９０〜１０００ｃＰである。
塗布処理装置３１では、レジスト膜Ｒの目標の膜厚より厚い膜厚を有するレジスト膜Ｒが形成される。以下では、塗布処理装置３１により形成されたレジスト膜Ｒを厚膜Ｒ´という。厚膜Ｒ´の膜厚は、レジスト膜Ｒの目標の膜厚の１．５倍以上、好ましくは１．８倍以上である。なお、膜厚の基準点はウェハＷの表面の凸部Ａの上面である。このように厚膜Ｒ´を形成するとウェハＷの面内で膜厚が均一となる。
また、塗布処理装置３１で形成される厚膜Ｒ´の下地であるウェハＷの表面に凹凸が形成されているため、厚膜Ｒ´自体の表面にも凹凸が形成される。しかし、上述のような膜厚を厚くすることにより厚膜Ｒ´の表面の凹凸の深さＨ２は所定値以下、例えば下地であるウェハＷの凹凸の深さの０．９倍以下となる。
言い換えると、塗布処理装置３１では、上記凹凸の深さＨ２が所定値以下でありレジスト膜Ｒの目標の膜厚より厚い塗布膜である厚膜Ｒ´を形成する。
なお、厚膜Ｒ´を形成するため、塗布処理装置３１では、ウェハＷの回転速度、特に、レジスト液供給停止後のレジスト液の乾燥工程におけるウェハＷの回転速度は低速とされる。具体的には、乾燥工程におけるウェハの回転速度は３００〜７５０ｒｐｍである。当該乾燥工程の時間は３０〜９０秒である。
その後ウェハＷは、熱処理装置４０に搬送され、プリベーク処理される。
そして、ウェハＷは、酸処理装置３２に搬送される。酸処理装置３２に搬入されたウェハＷは、回転されながら、図９（Ｂ）に示すように、塗布ノズル１２２から酸Ｓが供給される。供給された酸Ｓは遠心力により厚膜Ｒ´の表面全面に拡散されて、図９（Ｃ）に示すように、当該厚膜Ｒ´の上部Ｒ１が現像液に対して可溶な状態に変質される。具体的には、厚膜Ｒ´の上部に位置するポリマーが脱保護され、より具体的には、上記保護基が、酸Ｓによって、現像液に対してポリマーが可溶となる現像可溶極性基へと変えられる。
その後ウェハＷは、熱処理装置４０に搬送され、熱処理される。該熱処理により厚膜Ｒ´の上部の変質すなわち厚膜Ｒ´の上部中のポリマーの脱保護が促進される。
次いで、ウェハＷは、現像処理装置３３に搬送されて現像処理される。現像処理装置３３における現像液は、現像処理装置３０のものと同じものを用いることができ、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）である。現像処理装置３３では、図９（Ｃ）及び図９（Ｄ）に示すように、厚膜Ｒ´の上部Ｒ１の変質された部分が除去され、目標の膜厚のレジスト膜Ｒが形成される。前述の酸処理による脱保護はウェハＷの面内で均一に進行する。そのため、酸処理前のレジスト膜Ｒすなわち厚膜Ｒ´が、前述のように膜厚が面内で均一であり、その表面の凹凸の深さが小さければ、酸処理及び現像処理後の目標の膜厚のレジスト膜Ｒも、膜厚が面内で均一となり、その表面の凹凸の深さも小さくなり、すなわち平坦になる。
なお、厚膜Ｒ´の上部Ｒ１の除去処理すなわちエッチバック処理を、酸処理及び現像処理で行う場合、これらの処理を複数回繰り返すことで上記目標の膜厚のレジスト膜Ｒを得るようにしてもよい。また、１回の除去処理で除去する量は、塗布する酸の濃度や量で調整することができる。
次にウェハＷは、露光装置４に搬送され、所定のパターンで露光処理される。
次にウェハＷは、熱処理装置４０に搬送され、露光後ベーク処理される。その後ウェハＷは、現像処理装置３０に搬送されて現像処理される。現像処理終了後、ウェハＷは、熱処理装置４０に搬送され、ポストベーク処理される。そして、ウェハＷは、載置板１３上のカセットＣに搬送され、基板処理システム１における基板処理が完了する。
本実施形態では、凸部及び凹部の幅が大きく凹部のアスペクト比が低い凹凸を表面に有するウェハ上に、その膜厚が面内で均一となる厚膜を形成し、目標の膜厚までエッチバックしているため、目標の膜厚で面内において均一なレジスト膜を形成することができる。したがって、該レジスト膜をエッチングマスクとして例えばウェハＷの上記凹凸の凹部にパターンを形成した場合、該パターンのＣＤを面内において均一にすることができる。
また、本実施形態で形成されるレジスト膜は、表面の凹凸の深さが小さいため、すなわち、レジスト膜が平坦であるため、上記パターンそれぞれのＣＤを向上させることができる。
さらに、本実施形態では、レジスト液の回転塗布の際の回転速度は低く、エッチバック処理が必要となるが、回転速度を１０〜５０ｒｐｍまで落とした場合に比べればスループットにほとんど影響がない。
なお、下地のウェハＷの凹凸の深さやレジスト膜の凹凸の深さがμｍオーダーである場合、レジスト膜の膜厚が、図１７に示すように、ウェハＷの同一の凹部上において径方向の両端で不均一であると、上記両端の一方においてデフォーカスとなることがある。しかし、本実施形態で形成されるレジスト膜の膜厚は、上記両端で略同一となっているため、パターン露光時に露光光のデフォーカスが同一の凹部の上記両端で生じない。したがって、適切な形状の上記パターンを形成することができる。
（確認試験）
図１０は、酸と現像液を用いた除去処理後のレジスト膜に対しても、パターン露光と現像によるパターン形成を行うことができるか否かの確認試験結果を示す図であり、パターン形成後のレジスト膜Ｒの断面を示している。
確認試験では、ベアシリコンウェハＷ´上に９．５μｍの厚膜Ｒ´を形成し、酸と現像液によりレジスト膜を６μｍまでエッチバックした後、残し幅５μｍ、抜き間隔１μｍのトレンチパターンが形成されるようパターン露光及び現像処理を行った。なお、用いたレジスト液は粘度が１７１ｃＰのＫｒＦレジスト液であり、その塗布量は６．０ｍｌである。さらに、レジスト膜形成時にシクロヘキサンをプリウェットシンナーとして用いた。また、用いた酸は、ペルフルオロオクタン酸を含むＴＡＲＣ（Top Anti-Reflective Coating）薬液であり、酸と現像液によるエッチバックは３回繰り返すことにより上記膜厚のレジスト膜を得た。
確認試験では、図１０に示すように良好な形状のトレンチパターンをレジスト膜Ｒに形成することができた。
この確認試験は、ベアシリコンウェハＷ´すなわち表面が平坦なウェハ´上のレジスト膜に対するものであるが、凸部及び凹部の幅が大きく凹部のアスペクト比が低い凹凸があるウェハ上でも同様な結果が得られると考えられる。
図１１は、本実施形態に係る基板処理システムにおいて、レジスト膜の塗布処理と酸処理を行う装置の他の例の説明図であり、レジスト液等を回収するカップ１１２の断面を示している。
前述の例では、レジスト膜の塗布処理と酸処理とを別々の装置で行っていたが、上記塗布処理と酸処理の両方を同一の装置で行ってもよい。
このように同一の装置で行う場合、該装置は、図１１に示すような、ウェハＷの回転に伴って飛散するレジスト膜と酸の両方を回収するカップ１１２を備えることが好ましい。カップ１１２は、ウェハＷより外側の領域の側方及び上部を覆うカップ本体１１２ａと、該カップ本体１１２ａすなわちウェハＷに対し上下方向に移動可能な可動カップ１１２ｂとを有する。このカップ１１２では、例えば、酸処理の際に可動カップ１１２ｂを上昇させることで、回転するウェハＷから飛散した酸を、可動カップ１１２ｂの下側を通させ、カップ本体１１２ａの内側流路１１２ｃに導入させて回収する。また、カップ１１２では、レジスト液の塗布処理の際に可動カップ１１２ｂを下降させることで、回転するウェハＷから飛散したレジスト液を、可動カップ１１２ｂの上側を通させ、カップ本体１１２ａの外側流路１１２ｄに導入される。これにより、酸の排液とレジスト液の排液を混合させずに別々に回収することができる。
なお、このようにレジスト膜の塗布処理と酸処理を同一の装置で行う場合、塗布処理後、該装置から搬出され熱処理されてから再度同じ装置に搬入され酸処理が行われる。
また、同一の装置で行う処理は、酸処理と現像処理であってもよい。
（第２の実施形態）
以上の第１の実施形態では、厚膜の上部を現像液に可溶な状態に変質させる表面処理として酸処理を行っていたが、本実施形態は、該表面処理として、紫外線照射処理を行うものである。
図１２及び図１３は、本発明の第２の実施形態にかかる成膜システムとしての基板処理システム１の内部構成の概略を示す正面図と背面図である。本基板システムの平面図は図４と同様であるため、省略する。
図１２及び図１３の基板処理システム１は、図４〜図６の基板処理システムとは異なり、第１のブロックＧ１に酸処理装置３２を備えず、代わりに、第２のブロックＧ２に表面処理装置としての紫外線処理装置４２を備える。
図１４及び図１５はそれぞれ、紫外線処理装置４２の構成の概略を示す縦断面図及び横断面図である。
図１４及び図１５の紫外線処理装置４２は、レジスト膜の表面を現像液に可溶な状態に変質させる「表面処理」として、ウェハＷのレジスト膜の表面に紫外線を照射する紫外線照射処理を行うものであり、内部を閉鎖可能な処理容器１３０を有している。処理容器１３０のウェハ搬送装置７３側の側面には、ウェハＷの搬入出口（図示せず）が形成され、当該搬入出口には開閉シャッタ（図示せず）が設けられている。
処理容器１３０の天井面には、当該処理容器１３０の内部に例え不活性ガスを供給するガス供給口１３１が形成されている。ガス供給口１３１には、ガス供給源１３２に連通するガス供給管１３３が接続されている。ガス供給管１３３には、不活性ガスの流れを制御するバルブや流量調節部等を含む供給機器群１３４が設けられている。
なお、処理容器１３０の内に特定のガスを供給せずに当該処理容器１３０の内部を大気雰囲気にしてもよく、かかる場合には、上記ガス供給口１３１、ガス供給源１３２、ガス供給管１３３、供給機器群１３４を省略してもよい。
処理容器１３０の底面には、当該処理容器１３０の内部の雰囲気を吸引する吸気口１３５が形成されている。吸気口１３５には、例えば真空ポンプなどの負圧発生装置１３６に連通する吸気管１３７が接続されている。
処理容器１３０の内部には、ウェハ保持部１４０と紫外線照射部１４１とが設けられている。紫外線照射部１４１はウェハ保持部１４０の上方に配置されている。
ウェハ保持部１４０は、ウェハＷが載置される円盤形状の載置台１５０と、載置台１５０を収容して載置台１５０の外周部を保持する環状の保持部材１５１と、その保持部材１５１の外周を囲み該保持部材１５１を介して載置台１５０を保持する略筒状のサポートリング１５２を備えている。
載置台１５０の下方には、ウェハＷを下方から支持し昇降させるための昇降ピン１６０が例えば３本設けられている。昇降ピン１６０は、昇降駆動部１６１により上下動できる。載置台１５０の中央部付近には、当該載置台１５０を厚み方向に貫通する貫通孔１６２が例えば３箇所に形成されている。そして、昇降ピン１６０は貫通孔１６２を挿通し、載置台１５０の上面から突出可能になっている。
紫外線照射部１４１は、載置台１５０上のレジスト膜が形成されたウェハＷに対して紫外線を照射する。照射する紫外線の波長は、レジスト膜に適したものが用いられ、例えば２４８ｎｍである。なお、図示の例において紫外線照射部１４１は処理容器１３０の天井面に支持されて設けられているが、当該紫外線照射部１４１は処理容器１３０の天井面に設けられたガラス窓（図示せず）上に設けられていてもよい。かかる場合、紫外線照射部１４１から照射された紫外線はガラス窓を介して処理容器１３０の内部に進入する。
次に、図１２及び図１３の基板処理システム１を用いて行われるウェハ処理について図９を参照して説明する。なお、プリベーク処理までの処理は図４及び図５の基板処理システム１と同様であるため、その説明を省略する。
プリベーク処理後、ウェハＷは、紫外線処理装置４２に搬送される。紫外線処理装置４２に搬入されたウェハＷ上の厚膜Ｒ´の全面に、紫外線照射部１４１から紫外線が照射される。この紫外線により、図９（Ｃ）に示すように、厚膜Ｒ´の上部Ｒ１が現像液に対して可溶な状態に変質される。具体的には、厚膜Ｒ´の上部に位置するポリマーが紫外線によって脱保護され、より具体的には、上記保護基が、紫外線によって、現像液に対してポリマーが可溶となる現像可溶極性基へと変えられる。
その後ウェハＷは、熱処理装置４０に搬送され、熱処理される。該熱処理により厚膜Ｒ´の上部Ｒ１の変質すなわち厚膜Ｒ´の上部中のポリマーの脱保護が促進される。
次いで、ウェハＷは、現像処理装置３３に搬送されて現像処理され、図９（Ｃ）及び図９（Ｄ）に示すように、厚膜Ｒ´の上部の変質された部分が除去され、目標の膜厚のレジスト膜Ｒが形成される。前述の紫外線照射処理による脱保護はウェハＷの面内で均一に進行する。そのため、紫外線照射処理前のレジスト膜Ｒすなわち厚膜Ｒ´が、その膜厚が面内で均一であり、その表面の凹凸の深さが小さいので、紫外線照射処理及び現像処理後の目標の膜厚のレジスト膜Ｒも、膜厚が面内で均一となり、その表面の凹凸の深さも小さくなり、すなわち平坦になる。
なお、厚膜Ｒ´の上部Ｒ１の除去処理で除去する量は、紫外線の照射量で調整することができる。
次にウェハＷは、露光装置４に搬送され、所定のパターンで露光処理される。
次にウェハＷは、熱処理装置４０に搬送され、露光後ベーク処理される。その後ウェハＷは、現像処理装置３０に搬送されて現像処理される。現像処理終了後、ウェハＷは、熱処理装置４０に搬送され、ポストベーク処理される。そして、ウェハＷは、載置板１３上のカセットＣに搬送され、基板処理システム１における基板処理が完了する。
本実施形態では、凸部及び凹部の幅が大きく凹部のアスペクト比が低い凹凸を表面に有するウェハ上に、目標の膜厚で面内において均一なレジスト膜を形成することができる。また、本実施形態においても、当該レジスト膜の表面の凹凸の深さが小さく、ウェハＷの凹部上において径方向の両端で膜厚が略同一となっているレジスト膜を形成することができる。
（確認試験）
図１６は、紫外線と現像液を用いた除去処理後のレジスト膜に対しても、パターン露光と現像によるパターン形成を行うことができるか否かの確認試験結果を示す図であり、パターン形成後のレジスト膜Ｒの断面を示している。
確認試験では、ベアシリコンウェハＷ´上に９．５μｍのレジスト膜Ｒ´を形成し、紫外線照射と現像液によりレジスト膜を６μｍまでエッチバックした後、残し幅５μｍ、抜き間隔１μｍのトレンチパターンが形成されるようパターン露光及び現像処理を行った。なお、用いたレジストは粘度が１７１ｃＰのＫｒＦレジストであり、その塗布量は６．０ｍｌである。さらに、レジスト膜形成時にシクロヘキサンをプリウェットシンナーとして用いた。また、紫外線の照射量は１２０Ｊ／ｍ２とした。
確認試験では、図１６に示すように良好な形状のトレンチパターンをレジスト膜に形成することができた。
この確認試験は、ベアシリコンウェハＷ´すなわち表面が平坦なウェハ´上のレジスト膜に対するものであるが、凸部及び凹部の幅が大きく凹部のアスペクト比が低い凹凸があるウェハ上でも同様な結果が得られると考えられる。
なお、以上の説明では、エッチングバックに用いる現像処理装置３３は処理ステーション３に設けていたが、処理ステーション３にスペースがない場合等においては、インターフェイスステーション５に設けてもよい。
以上の説明では、厚膜Ｒ´の膜厚は、レジスト膜Ｒの目標の膜厚の１．５倍以上、好ましくは１．８倍とした。また、この厚膜Ｒ´の膜厚は、ウェハＷの凹凸の深さの１．５倍以上、好ましくは１．８倍とするとよい。
また、以上の実施形態でレジスト膜の形成対象とするウェハは、以下の条件を満たすウェハである。すなわち、凹凸の凹部の幅に対する凹部の深さの比であるアスペクト比が０．０００２〜０．８である凹凸を有するウェハである。このウェハが、凹部の深さが１〜８μｍであり、凹凸の凸部及び凹部の幅が１０〜５０００μｍである場合、従来の一般的な方法ではウェハ面内でレジスト膜の膜厚が不均一となるが、本実施形態によれば、ウェハ面内で均一の膜を得ることができる。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、凸部の高さが数μｍであり凸部及び凹部の幅が大きく凹部のアスペクト比が低い凹凸が表面に形成されたウェハにレジスト膜等の塗布膜を形成する技術に有用である。
１ 基板処理システム（成膜システム）
６ 制御部
３０ 現像処理装置
３１ 塗布処理装置
３２ 酸処理装置
３３ 現像処理装置
４０ 熱処理装置
４２ 紫外線処理装置
特許文献１に開示の技術を用いることにより、レジスト膜Ｒの表面の凹凸を軽減することはできるが、レジスト膜Ｒの膜厚の均一性を向上させることはできない。また、３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハＷのようなオーダーの凹凸がウェハ表面に形成されている場合、ウェハＷ上のレジスト膜Ｒの表面の凹凸より該レジスト膜の膜厚の面内不均一性の方が、ウェハＷの凹部Ｎに形成されるパターンのＣＤへの影響が大きい。
なお、前述のような大きなオーダーのピッチ及び深さの凹凸を表面に有するウェハＷの場合も、レジスト液の回転塗布の際に、回転速度を例えば１０〜５０ｒｐｍまで落とせば、均一な膜厚のレジスト膜Ｒを得ることはできるが、そのように低い回転速度にまで落とすと、スループットが低下し、生産性に影響が出てしまう。
上記課題を解決する本発明は、所定のパターンにより表面に凹凸が形成された基板上に塗布液を塗布して塗布膜を形成する成膜方法であって、前記基板の表面上に前記塗布液を塗布し、膜表面の凹凸の深さが所定値以下でありかつ前記塗布膜の目標の膜厚より厚い厚膜を形成する工程と、前記厚膜の表面を除去し、前記目標の膜厚を有する前記塗布膜を形成する工程と、を含むことを特徴としている。
また別な観点による本発明は、所定のパターンにより表面に凹凸が形成された基板上に塗布液を塗布して塗布膜を形成する成膜システムであって、前記基板上へ塗布液の塗布処理を行い、前記塗布膜を形成する塗布処理装置と、前記塗布膜の表面を変質させる表面処理を行う表面処理装置と、前記表面処理された前記塗布膜の現像処理を行う現像装置と、前記塗布処理によって、膜表面の凹凸の深さが所定値以下であり前記塗布膜の目標の膜厚より厚い厚膜が形成されるように、前記塗布処理装置を制御し、前記表面処理及び前記現像処理によって、前記厚膜の表面が除去され前記目標の膜厚を有する前記塗布膜が形成されるように前記表面処理装置及び前記現像装置を制御する制御部とを備えることを特徴としている。
検討に用いられたウェハを説明する図である。 ウェハの凹部の中央部上に位置するレジスト膜の膜厚と、ウェハ上における該膜厚の測定位置との関係を示す図である。 レジスト膜の膜厚と、レジスト膜の凹凸の深さとの関係を示す図である。 本発明の第１の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す平面図である。 本発明の第１の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す正面図である。 本発明の第１の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す背面図である。 酸処理装置の構成の概略を示す縦断面図である。 酸処理装置の構成の概略を示す横断面図である。 レジスト膜の成膜処理の各工程におけるウェハの状態を示す模式図である。 酸と現像液を用いた除去処理後のレジスト膜に対しても、パターン露光と現像によるパターン形成を行うことができるか否かの確認試験結果を示す図である。 レジスト膜の塗布処理と酸処理を行う装置の他の例の説明図である。 本発明の第２の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す正面図である。 本発明の第２の実施形態にかかる成膜システムとしての基板処理システムの構成の概略を示す背面図である。 紫外線処理装置の構成の概略を示す縦断面図である。 紫外線処理装置の構成の概略を示す横断面図である。 紫外線と現像液を用いた除去処理後のレジスト膜に対しても、パターン露光と現像によるパターン形成を行うことができるか否かの確認試験結果を示す図である。 ３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハの一例を示す模式図である。
本発明者らは、３Ｄ ＮＡＮＤ型の半導体デバイスの製造工程におけるウェハの場合、塗布膜／レジスト膜の膜厚が面内で不均一になるのは、塗布膜を形成するために塗布液を回転塗布する際に塗布液に加わる遠心力の影響が大きいと考えた。そのため、回転塗布時のウェハの回転速度を落とすことを検討した。
塗布処理装置３１では、レジスト膜Ｒの目標の膜厚より厚い膜厚を有するレジスト膜Ｒが形成される。以下では、塗布処理装置３１により形成されたレジスト膜Ｒを厚膜Ｒ´という。厚膜Ｒ´の膜厚は、レジスト膜Ｒの目標の膜厚の１．５倍以上、好ましくは１．８倍以上である。なお、膜厚の基準点はウェハＷの表面の凸部Ａの上面である。このように厚膜Ｒ´を形成するとウェハＷの面内で膜厚が均一となる。
また、塗布処理装置３１で形成される厚膜Ｒ´の下地であるウェハＷの表面に凹凸が形成されているため、厚膜Ｒ´自体の表面にも凹凸が形成される。しかし、上述のように膜厚を厚くすることにより厚膜Ｒ´の表面の凹凸の深さＨ２は所定値以下、例えば下地であるウェハＷの凹凸の深さの０．９倍以下となる。
言い換えると、塗布処理装置３１では、上記凹凸の深さＨ２が所定値以下でありレジスト膜Ｒの目標の膜厚より厚い塗布膜である厚膜Ｒ´を形成する。
なお、厚膜Ｒ´を形成するため、塗布処理装置３１では、ウェハＷの回転速度、特に、レジスト液供給停止後のレジスト液の乾燥工程におけるウェハＷの回転速度は低速とされる。具体的には、乾燥工程におけるウェハの回転速度は３００〜７５０ｒｐｍである。当該乾燥工程の時間は３０〜９０秒である。
その後ウェハＷは、熱処理装置４０に搬送され、熱処理される。該熱処理により厚膜Ｒ´の上部の変質すなわち厚膜Ｒ´の上部でのポリマーの脱保護が促進される。
次いで、ウェハＷは、現像処理装置３３に搬送されて現像処理される。現像処理装置３３における現像液は、現像処理装置３０のものと同じものを用いることができ、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）である。現像処理装置３３では、図９（Ｃ）及び図９（Ｄ）に示すように、厚膜Ｒ´の上部Ｒ１の変質された部分が除去され、目標の膜厚のレジスト膜Ｒが形成される。前述の酸処理による脱保護はウェハＷの面内で均一に進行する。そのため、酸処理前のレジスト膜Ｒすなわち厚膜Ｒ´が、前述のように膜厚が面内で均一であり、その表面の凹凸の深さＨ２が小さければ、酸処理及び現像処理後の目標の膜厚のレジスト膜Ｒも、膜厚が面内で均一となり、その表面の凹凸の深さも小さくなり、すなわち平坦になる。
なお、厚膜Ｒ´の上部Ｒ１の除去処理すなわちエッチバック処理を、酸処理及び現像処理で行う場合、これらの処理を複数回繰り返すことで上記目標の膜厚のレジスト膜Ｒを得るようにしてもよい。また、１回の除去処理で除去する量は、塗布する酸の濃度や量で調整することができる。
本実施形態では、凸部及び凹部の幅が大きく凹部のアスペクト比が低い凹凸を表面に有するウェハ上に、その膜厚が面内で均一となる厚膜を形成し、目標の膜厚までエッチバックしているため、目標の膜厚で面内において均一なレジスト膜を形成することができる。したがって、該レジスト膜をエッチングマスクとして例えばウェハＷの上記凹凸の凹部にパターンを形成した場合、該パターンのＣＤを面内において均一にすることができる。
また、本実施形態で形成されるレジスト膜は、表面の凹凸の深さが小さいため、すなわち、レジスト膜が平坦であるため、上記パターンそれぞれのＣＤを向上させることができる。
さらに、本実施形態では、レジスト液の回転塗布の際の回転速度は低く、エッチバック処理が必要となるが、回転速度を１０〜５０ｒｐｍまで落とした場合に比べればスループットにほとんど影響がない。
なお、下地のウェハＷの凹凸の深さやレジスト膜の凹凸の深さがμｍオーダーである場合、レジスト膜の膜厚が、図１７に示すように、ウェハＷの同一の凹部Ｎ内の両端で異なっていると、上記両端の一方においてデフォーカスとなることがある。しかし、本実施形態で形成されるレジスト膜の膜厚は、上記両端で略同一となっているため、パターン露光時に露光光のデフォーカスが同一の凹部内の両端で生じない。したがって、適切な形状の上記パターンを形成することができる。
図１１は、本実施形態に係る基板処理システムにおいて、レジスト膜の塗布処理と酸処理を行う装置の他の例の説明図であり、レジスト液等を回収するカップ１１２の断面を示している。
前述の例では、レジスト膜の塗布処理と酸処理とを別々の装置で行っていたが、上記塗布処理と酸処理の両方を同一の装置で行ってもよい。
このように同一の装置で行う場合、該装置は、図１１に示すような、ウェハＷの回転に伴って飛散するレジスト液と酸の両方を回収するカップ１１２を備えることが好ましい。カップ１１２は、ウェハＷより外側の領域の側方及び上部を覆うカップ本体１１２ａと、該カップ本体１１２ａに対し上下方向に移動可能、すなわちウェハＷに対しても上下方向に移動可能な可動カップ１１２ｂとを有する。このカップ１１２では、例えば、酸処理の際に可動カップ１１２ｂを上昇させることで、回転するウェハＷから飛散した酸を、可動カップ１１２ｂの下側を通させ、カップ本体１１２ａの内側流路１１２ｃに導入させて回収する。また、カップ１１２では、レジスト液の塗布処理の際に可動カップ１１２ｂを下降させることで、回転するウェハＷから飛散したレジスト液を、可動カップ１１２ｂの上側を通させ、カップ本体１１２ａの外側流路１１２ｄに導入される。これにより、酸の排液とレジスト液の排液を混合させずに別々に回収することができる。

Claims (7)

  1. 所定のパターンにより表面に凹凸が形成された基板上に塗布液を塗布して塗布膜を形成する成膜方法であって、
    前記基板の表面上に前記塗布液を塗布し、前記表面上の前記塗布膜の凹凸の深さが所定値以下であり前記塗布膜の目標の膜厚より厚い前記塗布膜である厚膜を形成する工程と、
    前記厚膜の表面を除去し、前記目標の膜厚の前記塗布膜を形成する工程と、を含むことを特徴とする成膜方法。
  2. 前記厚膜の膜厚は前記塗布膜の前記目標の膜厚の１．５倍以上であることを特徴とする請求項１に記載の成膜方法。
  3. 前記厚膜の膜厚は前記塗布膜の前記目標の膜厚の１．８倍以上であることを特徴とする請求項２に記載の成膜方法。
  4. 請求項１〜３のいずれか１項に記載の成膜方法を成膜システムによって実行させるように、当該成膜システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体。
  5. 所定のパターンにより表面に凹凸が形成された基板上に塗布液を塗布して塗布膜を形成する成膜システムであって、
    前記基板上へ塗布液の塗布処理を行い、前記塗布膜を形成する塗布処理装置と、
    前記塗布膜の表面を変質させる表面処理を行う表面処理装置と、
    前記表面処理された前記塗布膜の現像処理を行う現像装置と、
    前記塗布処理により、前記基板の表面上の前記塗布膜の凹凸の深さが所定値以下であり前記塗布膜の目標の膜厚より厚い前記塗布膜である厚膜が形成されるように、前記塗布処理装置を制御し、前記表面処理及び前記現像処理により、前記厚膜の表面が除去され前記目標の膜厚の前記塗布膜が形成されるように前記表面処理装置及び前記現像装置を制御する制御部とを備えることを特徴とする成膜システム。
  6. 前記表面処理装置は、前記表面処理として、前記塗布膜の表面に酸を塗布する酸処理を行う酸処理装置であることを特徴とする請求項５に記載の成膜システム。
  7. 前記表面処理装置は、前記表面処理として、前記塗布膜に紫外線を照射する紫外線照射処理を行う紫外線処理装置であることを特徴とする請求項５に記載の成膜システム。
JP2017119627A 2017-06-19 2017-06-19 成膜方法、記憶媒体及び成膜システム Active JP7001374B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017119627A JP7001374B2 (ja) 2017-06-19 2017-06-19 成膜方法、記憶媒体及び成膜システム
US15/997,788 US11141758B2 (en) 2017-06-19 2018-06-05 Film forming method, storage medium, and film forming system
KR1020180064873A KR102573014B1 (ko) 2017-06-19 2018-06-05 성막 방법, 저장 매체, 및 성막 시스템
CN201810628226.4A CN109148270B (zh) 2017-06-19 2018-06-19 成膜方法、存储介质和成膜系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017119627A JP7001374B2 (ja) 2017-06-19 2017-06-19 成膜方法、記憶媒体及び成膜システム

Publications (2)

Publication Number Publication Date
JP2019004108A true JP2019004108A (ja) 2019-01-10
JP7001374B2 JP7001374B2 (ja) 2022-02-04

Family

ID=64656508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017119627A Active JP7001374B2 (ja) 2017-06-19 2017-06-19 成膜方法、記憶媒体及び成膜システム

Country Status (4)

Country Link
US (1) US11141758B2 (ja)
JP (1) JP7001374B2 (ja)
KR (1) KR102573014B1 (ja)
CN (1) CN109148270B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021003660A (ja) * 2019-06-25 2021-01-14 東京エレクトロン株式会社 塗布膜形成方法及び塗布膜形成装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102139605B1 (ko) * 2018-11-06 2020-08-12 세메스 주식회사 기판 처리 방법 및 기판 처리 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054439A (ja) * 1983-09-05 1985-03-28 Nec Corp 表面平坦化法
JPH09167753A (ja) * 1995-08-14 1997-06-24 Toshiba Corp 半導体基板の表面の平坦化方法とその装置
JP2000357738A (ja) * 1999-06-16 2000-12-26 Nippon Telegr & Teleph Corp <Ntt> 配線構造の製造方法
JP2002014477A (ja) * 2000-06-28 2002-01-18 Nec Corp 基板表面の平坦化方法
JP2002246290A (ja) * 2001-02-16 2002-08-30 Toshiba Corp パターン形成方法
JP2008243923A (ja) * 2007-03-26 2008-10-09 Fujifilm Corp レジストの剥離方法
JP2011082352A (ja) * 2009-10-07 2011-04-21 Tokyo Electron Ltd 塗布現像装置及び塗布現像方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767695A (en) * 1984-10-29 1988-08-30 American Telephone And Telegraph Company, At&T Bell Laboratories Nonplanar lithography and devices formed thereby
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
US5182624A (en) * 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
JPH09321043A (ja) * 1996-05-28 1997-12-12 Toshiba Corp 半導体装置の製造方法
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
JP4884991B2 (ja) * 2007-01-19 2012-02-29 東京エレクトロン株式会社 塗布処理装置
JP2008263038A (ja) * 2007-04-11 2008-10-30 Canon Inc パターン形成方法および電子デバイスの製造方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009258152A (ja) * 2008-04-11 2009-11-05 Hoya Corp マスクブランクの製造方法及びフォトマスクの製造方法
KR20110034012A (ko) * 2008-07-10 2011-04-04 스미또모 가가꾸 가부시키가이샤 레지스트 처리 방법
JP2011165855A (ja) * 2010-02-09 2011-08-25 Toshiba Corp パターン形成方法
US8241981B1 (en) * 2011-01-31 2012-08-14 International Business Machines Corporation Method of fabricating a deep trench (DT) metal-insulator-metal (MIM) capacitor
US8649153B2 (en) * 2011-04-28 2014-02-11 International Business Machines Corporation Tapered via and MIM capacitor
JP5944132B2 (ja) * 2011-10-05 2016-07-05 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 塗布方法および塗布装置
KR101698256B1 (ko) * 2012-03-12 2017-01-19 아사히 가세이 이-매터리얼즈 가부시키가이샤 몰드, 레지스트 적층체 및 그 제조 방법 및 요철 구조체
WO2014049915A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 基板処理装置および基板処理方法、半導体装置の製造方法
JP5934665B2 (ja) * 2013-02-22 2016-06-15 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
JP6455979B2 (ja) * 2014-03-18 2019-01-23 Hoya株式会社 レジスト層付ブランク、その製造方法、マスクブランクおよびインプリント用モールドブランク、ならびに転写用マスク、インプリント用モールドおよびそれらの製造方法
JP6277952B2 (ja) * 2014-12-26 2018-02-14 東京エレクトロン株式会社 基板処理方法、記憶媒体及び加熱装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054439A (ja) * 1983-09-05 1985-03-28 Nec Corp 表面平坦化法
JPH09167753A (ja) * 1995-08-14 1997-06-24 Toshiba Corp 半導体基板の表面の平坦化方法とその装置
JP2000357738A (ja) * 1999-06-16 2000-12-26 Nippon Telegr & Teleph Corp <Ntt> 配線構造の製造方法
JP2002014477A (ja) * 2000-06-28 2002-01-18 Nec Corp 基板表面の平坦化方法
JP2002246290A (ja) * 2001-02-16 2002-08-30 Toshiba Corp パターン形成方法
JP2008243923A (ja) * 2007-03-26 2008-10-09 Fujifilm Corp レジストの剥離方法
JP2011082352A (ja) * 2009-10-07 2011-04-21 Tokyo Electron Ltd 塗布現像装置及び塗布現像方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021003660A (ja) * 2019-06-25 2021-01-14 東京エレクトロン株式会社 塗布膜形成方法及び塗布膜形成装置
JP7336276B2 (ja) 2019-06-25 2023-08-31 東京エレクトロン株式会社 塗布膜形成方法及び塗布膜形成装置

Also Published As

Publication number Publication date
KR20180138139A (ko) 2018-12-28
CN109148270A (zh) 2019-01-04
US20180361428A1 (en) 2018-12-20
JP7001374B2 (ja) 2022-02-04
KR102573014B1 (ko) 2023-08-30
CN109148270B (zh) 2023-11-03
US11141758B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
JP4805758B2 (ja) 塗布処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び塗布処理装置
JP5934665B2 (ja) 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
US8318247B2 (en) Coating treatment method, coating treatment apparatus, and computer-readable storage medium
KR20180065914A (ko) 기판 처리 방법 및 열처리 장치
JP4328667B2 (ja) 基板の処理膜の表面荒れを改善する方法及び基板の処理装置
WO2004109779A1 (ja) 基板の処理膜の表面荒れを改善する方法及び基板の処理装置
JP2008177471A (ja) 基板の処理方法、塗布膜除去装置及び基板処理システム
KR101207046B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템
US8168378B2 (en) Substrate treatment system, substrate treatment method, and computer readable storage medium
KR102573014B1 (ko) 성막 방법, 저장 매체, 및 성막 시스템
KR20170037519A (ko) 현상 처리 방법, 컴퓨터 기억 매체 및 현상 처리 장치
JP6775036B2 (ja) 成膜システム、成膜方法及びコンピュータ記憶媒体
JP2007214506A (ja) 基板の処理方法及びプログラム
JP7291515B2 (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
JP4319201B2 (ja) 基板の処理方法、プログラム及び基板処理システム
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP7158549B2 (ja) 基板処理方法、基板処理システム及びコンピュータ読み取り可能な記憶媒体
WO2022270411A1 (ja) 基板処理方法及び基板処理システム
TWI784143B (zh) 加熱處理裝置及加熱處理方法
WO2023032214A1 (ja) 熱処理装置、熱処理方法及び記憶媒体
JP5216713B2 (ja) 塗布処理装置、塗布処理方法、プログラム及びコンピュータ記憶媒体
TW202032281A (zh) 基板處理方法及基板處理裝置
JP6149139B2 (ja) 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
JP2021007177A (ja) 基板処理装置及び基板処理方法
CN115483127A (zh) 外周涂敷方法、基片处理装置和存储介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211224

R150 Certificate of patent or registration of utility model

Ref document number: 7001374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150