KR101207046B1 - 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템 - Google Patents

기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템 Download PDF

Info

Publication number
KR101207046B1
KR101207046B1 KR1020090018510A KR20090018510A KR101207046B1 KR 101207046 B1 KR101207046 B1 KR 101207046B1 KR 1020090018510 A KR1020090018510 A KR 1020090018510A KR 20090018510 A KR20090018510 A KR 20090018510A KR 101207046 B1 KR101207046 B1 KR 101207046B1
Authority
KR
South Korea
Prior art keywords
resist pattern
processing
resist
width
wafer
Prior art date
Application number
KR1020090018510A
Other languages
English (en)
Other versions
KR20090096332A (ko
Inventor
다카히사 오츠카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090096332A publication Critical patent/KR20090096332A/ko
Application granted granted Critical
Publication of KR101207046B1 publication Critical patent/KR101207046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck
    • G03F7/3028—Imagewise removal using liquid means from a wafer supported on a rotating chuck characterised by means for on-wafer monitoring of the processing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명에서는, 소밀한 레지스트 패턴이 기판 상에 형성되는 경우, 각각의 레지스트 패턴 치수를 측정하여, 조밀한 레지스트 패턴의 치수 측정 결과에 기초해 제1 처리 장치의 보정값을 산출하고, 성긴 레지스트 패턴의 치수 측정 결과에 기초해 제2 처리 장치의 보정값을 산출한다. 이들 산출 결과에 기초하여, 제1 처리 장치, 제2 처리 장치에서의 처리 조건을 변경하며, 이후 변경 후의 조건에서 이들 처리 장치에서의 처리를 실시한다.

Description

기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템{SUBSTRATE PROCESSING METHOD, COMPUTER READABLE STORAGE MEDIUM, AND SUBSTRATE PROCESSING SYSTEM}
본 발명은 예컨대 반도체 웨이퍼 등의 기판에 포토리소그래피 처리를 수행하는 기판의 처리 방법, 프로그램 및 컴퓨터 기억 매체 및 기판 처리 시스템에 관한 것이며, 특히 기판 상에 소밀(疏密)한 레지스트 패턴이 혼재하여 형성되는 경우에, 기판에 미리 정해진 목표 치수의 레지스트 패턴을 형성하는 방법에 관한 것이다.
예컨대 반도체 디바이스의 제조에서의 포토리소그래피 처리에서는, 예컨대 반도체 웨이퍼(이하, 「웨이퍼」라고 한다) 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 처리, 해당 레지스트막을 소정의 패턴에 대해 노광하는 노광 처리, 노광 후에 레지스트막의 화학 반응을 촉진시키기 위해 가열하는 포스트 익스포저 베이킹 처리(이하, 「PEB 처리」라고 한다), 노광된 레지스트막을 현상하는 현상 처리 등이 순차적으로 행해져, 웨이퍼 상에 소정의 레지스트 패턴이 형성된다.
전술한 레지스트 패턴은, 기초 피처리막의 패턴 형상을 정하는 것으로, 엄격한 치수로 형성해야 한다. 그래서, 포토리소그래피 처리를 수행하여 웨이퍼 상에 레지스트 패턴을 형성하며, 그 레지스트 패턴의 치수를 측정하고, 그 치수 측정 결과에 기초하여, 예컨대 PEB 처리 등의 가열 처리의 처리 조건을 보정하여, 레지스트 패턴의 치수의 적정화를 도모하는 것이 제안되어 있다(일본 특허 공개 제2006-228816호 공보).
도 12에 도시하는 바와 같이 웨이퍼(W) 상에는, 조밀한 레지스트 패턴(P1)과 성긴 레지스트 패턴(P2)이 혼재하여 형성되는 경우가 있다. 즉, 레지스트가 용해되는 부분인 스페이스부(210)의 폭(S)에 대하여, 레지스트가 잔존하는 부분인, 레지스트부로서의 라인부(211)의 폭(L)의 비율(이하, 「L/S 비율」이라고 한다)이 큰 레지스트 패턴(P1)과, L/S 비율이 작은 레지스트 패턴(P2)이 혼재하는 경우가 있다. 그리고 통상, 레지스트 패턴(P2)은 레지스트 패턴(P1)보다 반응성이 높아, 예컨대 가열 처리에서 웨이퍼(W)를 소정의 온도에서 가열하면, 레지스트 패턴(P2)의 치수의 변화량은 레지스트 패턴(P1)의 치수의 변화량보다 커진다.
이와 같이 웨이퍼(W) 상에 상이한 L/S 비율의 레지스트 패턴(P1, P2)이 혼재하는 경우, 종래 기술에 개시된 방법으로, 예컨대 레지스트 패턴(P1)의 치수 측정 결과에 기초하여 PEB 처리의 가열 온도를 보정한 경우에는, 레지스트 패턴(P1)의 치수를 미리 정해진 목표 치수로 할 수 있지만, 레지스트 패턴(P2)의 치수를 미리 정해진 목표 치수로 할 수 없는 경우가 있다. 마찬가지로 레지스트 패턴(P2)의 치수 측정 결과에 기초하여 PEB 처리의 가열 온도를 보정한 경우에는, 레지스트 패턴(P2)의 치수를 미리 정해진 목표 치수로 할 수 있지만, 레지스트 패턴(P1)의 치수를 미리 정해진 목표 치수로 할 수 없는 경우가 있다. 따라서, 양방의 레지스트 패턴(P1, P2)의 치수를 동시에 적정화하는 것이 어려웠다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 기판 상에 소밀한 레지스 트 패턴이 혼재하여 형성되는 경우에도, 각각의 레지스트 패턴을 미리 정해진 목표 치수로 형성하는 것을 목적으로 한다.
본 발명은, 기판에 대하여 적어도 제1 처리와 제2 처리를 수행하여, 레지스트 패턴에서의 레지스트부와 스페이스부 중 하나 이상의 치수가 상이한 제1 레지스트 패턴과 제2 레지스트 패턴을 기판 상에 형성하는 기판 처리 방법에 있어서,
적어도 제1 처리와 제2 처리를 수행하여, 기판 상에 제1 레지스트 패턴과 제2 레지스트 패턴을 형성하는 공정과,
그 후, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수를 각각 측정하는 공정과,
그 후, 그 측정된 치수에 기초하여, 상기 제1 처리에서의 처리 조건을 보정하고, 상기 제2 처리에서의 처리 조건을 보정하는 공정
을 포함하고,
이후, 그 보정된 처리 조건에서 상기 제1 처리와 상기 제2 처리를 각각 수행하여, 상기 제1 레지스트 패턴과 상기 제2 레지스트 패턴을 각각 정해진 목표 치수로 형성하며,
상기 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수는, 각각 레지스트부의 폭 및 스페이스부의 폭이고,
상기 제1 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율은 상기 제2 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율보다 크며,
상기 제2 처리는, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭은 변하지 않고, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭만이 변하는 처리이고,
상기 제1 처리의 처리 조건은 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과에 기초하여 보정되며,
상기 제2 처리의 처리 조건은, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과와, 상기 제1 처리의 처리 조건의 보정에 의한 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 변화량에 기초하여 보정되고,
상기 제1 처리는 노광 처리 후, 현상 처리 전에 수행되는 가열 처리이며,
상기 제1 처리의 처리 조건은, 가열 온도이고,
상기 제2 처리는 현상 처리이며, 상기 제2 처리의 처리 조건은, 현상액의 온도 또는 현상액의 토출 시간인 것을 특징으로 한다.
또한, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수를 각각 측정한다는 것은, 레지스트부 또는 스페이스부, 혹은 그 양방의 치수를 측정하는 것을 말한다, 구체적으로는 예컨대 레지스트부의 선 폭과 스페이스부의 폭, 레지스트부의 측벽 각도, 또는 컨택트 홀의 직경 치수를 측정하는 것을 말한다.
전술한 바와 같이, 종래, 어느 한쪽의 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수의 측정 결과에 기초하여, 하나의 처리만을 보정하였기 때문에, 그 한쪽의 레지스트 패턴은 미리 정해진 목표 치수로 형성할 수 있어도, 다른쪽의 레지스트 패턴은 미리 정해진 목표 치수로 형성할 수 없었다. 본 발명에 따르면, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수의 측정 결과에 기초하여, 제1 처리와 제2 처리의 처리 조건을 각각 보정할 수 있다. 그렇게 하면, 이후, 보정된 조건에서 제1 처리와 제2 처리를 각각 수행할 수 있기 때문에, 기판 상의 제1 레지스트 패턴과 제2 레지스트 패턴의 양방을 각각 미리 정해진 목표 치수로 형성할 수 있다.
또한, 전술한 제1 처리와 제2 처리의 처리 조건을 보정할 때에는, 여러 가지 방법을 이용할 수 있다. 예컨대 미리, 제1 처리와 제2 처리의 각각의 처리 조건과, 제1 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수와의 상관 관계, 및 제2 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수와의 상관 관계를 데이터로서 보존해 두는 방법이 이용된다. 이 경우, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수의 측정 결과에 기초해, 전술한 상관 관계를 이용하여, 제1 처리와 제2 처리의 처리 조건을 각각 보정할 수 있다.
여기서, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수가 다르기 때문에, 제1 레지스트 패턴과 제2 레지스트 패턴의 반응성이 다르다. 이 반응성의 차이를 이용하여, 상기 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수가 각각 레지스트부의 폭 및 스페이스부의 폭인 경우에, 상기 제1 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율은 상기 제2 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율보다 크며, 상기 제2 처리가, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭은 변하지 않고 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭만이 변하는 처리인 경우에는, 상기 제1 처리의 처리 조건을, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과에 기초하여 보정하며, 상기 제2 처리의 처리 조건을, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과와, 상기 제1 처리의 처리 조건의 보정에 의한 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 변화량에 기초하여 보정하여도 좋다.
다른 관점에 따른 본 발명은, 상기 기판의 처리 방법을 기판 처리 시스템에 의해 실행시키기 위해, 해당 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램이 저장되어 있는 컴퓨터 판독 가능한 기억 매체가 제공된다.
또 다른 관점에 따른 본 발명은, 기판에 대하여 적어도 제1 처리와 제2 처리를 수행하여, 레지스트 패턴에서의 레지스트부와 스페이스부 중 하나 이상의 치수가 상이한 제1 레지스트 패턴과 제2 레지스트 패턴을 기판 상에 형성하는 기판 처리 시스템에 있어서,
제1 처리를 수행하는 제1 처리 장치와,
제2 처리를 수행하는 제2 처리 장치와,
기판 상의 제1 레지스트 패턴의 치수와 제2 레지스트 패턴의 치수를 측정하는 패턴 치수 측정 장치와,
적어도 상기 제1 처리 장치와 상기 제2 처리 장치에서 제1 처리와 제2 처리를 수행하여, 기판 상에 제1 레지스트 패턴과 제2 레지스트 패턴을 형성한 후, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수를 각각 측정하며, 그 후, 그 측정된 치수에 기초하여, 상기 제1 처리에서의 처리 조건을 보정하고, 상기 제2 처리에서의 처리 조건을 보정하며, 이후, 그 보정된 처리 조건에서 상기 제1 처리와 상기 제2 처리를 각각 수행하여, 상기 제1 레지스트 패턴과 상기 제2 레지스트 패턴을 각각 정해진 목표 치수로 형성하도록, 상기 제1 처리 장치와 상기 제2 처리 장치를 제어하는 제어부를 포함하고,
상기 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수는 각각 레지스트부의 폭 및 스페이스부의 폭이고,
상기 제1 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율은, 상기 제2 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율보다 크며,
상기 제2 처리 장치는, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭은 변하지 않고, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭만이 변하는 처리를 수행하고,
상기 제어부는, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과에 기초하여 상기 제1 처리의 처리 조건을 보정하며, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과와, 상기 제1 처리의 처리 조건의 보정에 의한 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 변화량에 기초하여 상기 제2 처리의 처리 조건을 보정하고,
상기 제1 처리 장치는 노광 처리 후, 현상 처리 전에 행해지는 가열 처리를 수행하며, 상기 제1 처리의 처리 조건은, 가열 온도이고,
상기 제2 처리 장치는 현상 처리를 수행하며, 상기 제2 처리의 처리 조건은, 현상액의 온도 또는 현상액의 토출 시간인 것을 특징으로 한다.
본 발명에 따르면, 기판 상에 소밀한 레지스트 패턴이 혼재하여 형성되는 경우에도, 일련의 포토그래피 처리에 있어서, 각각의 레지스트 패턴을 미리 정해진 목표 치수로 형성할 수 있다.
이하, 본 발명의 바람직한 실시형태에 대해서 설명한다. 도 1은 본 실시형태에 따른 기판 처리 시스템으로서의 도포 현상 처리 시스템(1)의 개략 구성을 도시하는 평면도이며, 도 2는 도포 현상 처리 시스템(1)의 정면도이고, 도 3은 도포 현상 처리 시스템(1)의 배면도이다.
도포 현상 처리 시스템(1)은, 도 1에 도시하는 바와 같이 예컨대 25장의 웨이퍼(W)를 카세트 단위로 외부로부터 도포 현상 처리 시스템(1)에 대하여 반출반입하거나, 카세트(C)에 대하여 웨이퍼(W)를 반출반입하는 카세트 스테이션(2)과, 웨이퍼(W)에 대하여 소정의 검사를 수행하는 검사 스테이션(3)과, 포토리소그래피 공정 시에 매엽식으로 소정의 처리를 시행하는 복수의 각종 처리 장치가 다단으로 배치되어 있는 처리 스테이션(4)과, 이 처리 스테이션(4)에 인접하여 설치되어 있는 노광 장치(A)와의 사이에서 웨이퍼(W)를 전달하는 인터페이스 스테이션(5)을 일체로 접속한 구성을 갖고 있다.
카세트 스테이션(2)에는 카세트 적재대(6)가 설치되며, 해당 카세트 적재대(6)는, 복수의 카세트(C)를 X 방향(도 1의 상하 방향)에 일렬로 적재할 수 있도록 되어 있다. 카세트 스테이션(2)에는, 반송로(7) 상에서 X 방향을 따라 이동 가능한 웨이퍼 반송체(8)가 설치되어 있다. 웨이퍼 반송체(8)는 카세트(C)에 수용된 웨이퍼(W)의 웨이퍼 배열 방향(Z 방향; 수직 방향)으로도 이동 가능하며, 카세트(C) 내에 상하 방향에 배열된 웨이퍼(W)에 대하여 선택적으로 액세스할 수 있다. 웨이퍼 반송체(8)는 수직 방향의 축 주위(θ 방향)로 회전 가능하며, 후술하는 검사 스테이션(3)측의 전달부(10)에 대해서도 액세스할 수 있다.
카세트 스테이션(2)에 인접하는 검사 스테이션(3)에는, 웨이퍼(W) 상의 레지스트 패턴의 레지스트부 및/또는 스페이스부의 치수(이하, 「레지스트 패턴 치수」라고 한다)를 측정하는 패턴 치수 측정 장치(20)가 설치되어 있다. 패턴 치수 측정 장치(20)는, 예컨대 검사 스테이션(3)의 마이너스 X 방향(도 1의 하측 방향)측에 배치되어 있다. 예컨대 검사 스테이션(3)의 카세트 스테이션(2)측에는, 카세트 스테이션(2)과의 사이에서 웨이퍼(W)를 전달하기 위한 전달부(10)가 배치되어 있다. 이 전달부(10)에는, 예컨대 웨이퍼(W)를 적재하는 적재부(10a)가 설치되어 있다. 패턴 치수 측정 장치(20)의 플러스 X 방향(도 1의 상측 방향)에는, 예컨대 반송로(11) 상에서 X 방향을 따라 이동 가능한 웨이퍼 반송 장치(12)가 설치되어 있다. 웨이퍼 반송 장치(12)는 예컨대 상하 방향으로 이동 가능하며 또한 θ 방향으로도 회전 가능하므로, 패턴 치수 측정 장치(20), 전달부(10) 및 처리 스테이션(4)측의 후술하는 제3 처리 장치군(G3)의 각 처리 장치에 대하여 액세스할 수 있다.
검사 스테이션(3)에 인접하는 처리 스테이션(4)은 복수의 처리 장치가 다단으로 배치된, 예컨대 5개의 처리 장치군(G1～G5)을 포함하고 있다. 처리 스테이션(4)의 마이너스 X 방향(도 1의 하측 방향)측에는, 검사 스테이션(3)측으로부터 제1 처리 장치군(G1), 제2 처리 장치군(G2)이 순서대로 배치되어 있다. 처리 스테이션(4)의 플러스 X 방향(도 1의 상측 방향)측에는, 검사 스테이션(3)측으로부터 제3 처리 장치군(G3), 제4 처리 장치군(G4) 및 제5 처리 장치군(G5)이 순서대로 배치되어 있다. 제3 처리 장치군(G3)과 제4 처리 장치군(G4) 사이에는 제1 반송 장치(30)가 설치되어 있다. 제1 반송 장치(30)는, 제1 처리 장치군(G1), 제3 처리 장치군(G3) 및 제4 처리 장치군(G4) 내의 각 장치에 대하여 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다. 제4 처리 장치군(G4)과 제5 처리 장치군(G5) 사이에는 제2 반송 장치(31)가 설치되어 있다. 제2 반송 장치(31)는, 제2 처리 장치군(G2), 제4 처리 장치군(G4) 및 제5 처리 장치군(G5) 내의 각 장치에 대하여 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다.
도 2에 도시하는 바와 같이 제1 처리 장치군(G1)에는, 웨이퍼(W)에 소정의 액체를 공급하여 처리를 시행하는 액처리 장치, 예컨대 웨이퍼(W)에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 장치(40, 41, 42), 노광 처리 시의 빛의 반사를 방지하는 반사 방지막을 형성하는 보텀(bottom) 코팅 장치(43, 44)가 밑에서부터 순서대로 5단으로 이루어져 있다. 제2 처리 장치군(G2)에는 액처리 장 치, 예컨대 웨이퍼(W)에 현상액을 공급하여 제2 처리로서의 현상 처리를 수행하는, 제2 처리 장치로서의 현상 처리 장치(50～54)가 밑에서부터 순서대로 5단으로 이루어져 있다. 또한, 제1 처리 장치군(G1) 및 제2 처리 장치군(G2)의 최하단에는, 각 처리 장치군(G1, G2) 내의 상기 액처리 장치에 각종 처리액을 공급하기 위한 케미컬실(60, 61)이 각각 설치되어 있다.
도 3에 도시하는 바와 같이 제3 처리 장치군(G3)에는, 온도 조절 장치(70), 웨이퍼(W)를 전달하기 위한 트랜지션 장치(71), 정밀도 높은 온도 관리 하에서 웨이퍼 온도를 조절하는 고정밀도 온도 조절 장치(72～74) 및 웨이퍼(W)를 고온에서 가열 처리하는 고온도 열처리 장치(75～78)가 밑에서부터 순서대로 9단으로 이루어져 있다.
제4 처리 장치군(G4)에는, 예컨대 고정밀도 온도 조절 장치(80), 레지스트 도포 처리 후의 웨이퍼(W)를 가열 처리하는 프리 베이킹 장치(이하, 「PAB 장치」라고 한다)(81～84) 및 현상 처리 후의 웨이퍼(W)를 가열 처리하는 포스트 베이킹 장치(이하, 「POST 장치」라고 한다)(85～89)가 밑에서부터 순서대로 10단으로 이루어져 있다.
제5 처리 장치군(G5)에는, 웨이퍼(W)를 열처리하는 복수의 열처리 장치, 예컨대 고정밀도 온도 조절 장치(90～93), 웨이퍼(W)에 제1 처리로서의 가열 처리를 시행하는, 복수의 제1 처리 장치로서의 포스트 익스포저 베이킹 장치(이하, 「PEB 장치」라고 한다)(94～99)가 밑에서부터 순서대로 10단으로 이루어져 있다.
도 1에 도시하는 바와 같이, 제1 반송 장치(30)의 플러스 X 방향측에는 복수 의 처리 장치가 배치되어 있으며, 예컨대 도 3에 도시하는 바와 같이 웨이퍼(W)를 소수화(疎水化) 처리하기 위한 점착 장치(100, 101), 웨이퍼(W)를 가열 처리하는 가열 처리 장치(102, 103)가 밑에서부터 순서대로 4단으로 이루어져 있다. 도 1에 도시하는 바와 같이, 제2 반송 장치(31)의 플러스 X 방향측에는 예컨대 웨이퍼(W)의 엣지부만을 선택적으로 노광하는 주변 노광 장치(104)가 배치되어 있다.
인터페이스 스테이션(5)에는, 예컨대 도 1에 도시하는 바와 같이 X 방향을 향하여 연신하는 반송로(110) 상에서 이동하는 웨이퍼 반송체(111)와, 버퍼 카세트(112)가 설치되어 있다. 웨이퍼 반송체(111)는 Z 방향으로 이동 가능하며 또한 θ 방향으로도 회전 가능하므로, 인터페이스 스테이션(5)에 인접한 노광 장치(A)와, 버퍼 카세트(112) 및 제5 처리 장치군(G5)에 대하여 액세스하여 웨이퍼(W)를 반송할 수 있다.
다음에, 전술한 패턴 치수 측정 장치(20)의 구성에 대해서 설명한다. 패턴 치수 측정 장치(20)는, 예컨대 도 4에 도시하는 바와 같이 측면에 웨이퍼(W)에 대한 반출반입구(도시하지 않음)가 형성된 케이싱(20a)을 갖고 있다. 케이싱(20a) 내에는, 웨이퍼(W)를 수평으로 적재하는 적재대(120)와, 광학식 표면 형상 측정계(121)가 설치되어 있다. 적재대(120)는 예컨대 수평 방향의 2차원 방향으로 이동할 수 있다. 광학식 표면 형상 측정계(121)는 예컨대 웨이퍼(W)에 대하여 경사 방향으로부터 빛을 조사하는 광조사부(122)와, 광조사부(122)로부터 조사되어 웨이퍼(W)에서 반사된 빛을 검출하는 광검출부(123)와, 해당 광검출부(123)의 수광 정보에 기초하여 웨이퍼(W) 상의 레지스트 패턴 치수를 산출하는 측정부(124)를 포함 하고 있다. 패턴 치수 측정 장치(20)는 예컨대 스캐터로메트리(Scatterometry)법을 이용하여 레지스트 패턴 치수를 측정하는 것이며, 측정부(124)에서는, 광검출부(123)에 의해 검출된 웨이퍼면 내의 광강도 분포와, 미리 기억되어 있는 가상의 광강도 분포를 대조하여, 그 대조된 가상의 광강도 분포에 대응하는 레지스트 패턴 치수를 구함으로써, 레지스트 패턴 치수를 측정할 수 있다. 또한, 레지스트 패턴 치수로서, 예컨대 레지스트부의 선 폭(스페이스부의 폭), 레지스트부의 측벽 각도, 또는 컨택트 홀의 직경이 측정된다.
패턴 치수 측정 장치(20)는, 광조사부(122) 및 광검출부(123)에 대하여 웨이퍼(W)를 상대적으로 수평 이동시킴으로써, 웨이퍼면 내의 복수 영역, 예컨대 도 5에 도시하는 바와 같은 각 웨이퍼 영역(W1～W5)의 레지스트 패턴 치수를 측정할 수 있다. 또한, 이 웨이퍼 영역(W1～W5)은 후술하는 PEB 장치(94～99)의 열판 영역(R1～R5)에 대응한다.
다음에, 전술한 현상 처리 장치(50～54)의 구성에 대해서 설명한다. 현상 처리 장치(50)는, 예컨대 도 6에 도시하는 바와 같이, 측면에 웨이퍼(W)에 대한 반출반입구(도시하지 않음)가 형성된 케이싱(50a)을 갖고 있다. 케이싱(50a) 내에는, 중앙부에 웨이퍼(W)를 유지하며 회전시키는 스핀 척(130)이 설치되어 있다. 스핀 척(130)은 수평인 상면을 가지며, 해당 상면에는, 예컨대 웨이퍼(W)를 흡인하는 흡인구(도시하지 않음)가 설치되어 있다. 이 흡인구로부터의 흡인에 의해, 웨이퍼(W)를 스핀 척(130) 상에 흡착할 수 있다.
스핀 척(130)에는, 예컨대 스핀 척(130)을 회전 및 승강시키기 위한 척 구동 기구(131)가 설치되어 있다. 척 구동 기구(131)는, 예컨대 스핀 척(130)을 수직 방향의 축 주위에 소정 속도로 회전시키는 모터 등의 회전 구동부(도시하지 않음)나, 스핀 척(130)을 승강시키는 모터 또는 실린더 등의 승강 구동부(도시하지 않음)를 포함하고 있다. 이 척 구동 기구(131)에 의해, 스핀 척(130) 상의 웨이퍼(W)를 소정의 타이밍에서 승강시키거나, 소정의 속도로 회전시킬 수 있다.
스핀 척(130)의 주위에는, 웨이퍼(W)로부터 비산 또는 낙하하는 액체를 받아 회수하는 컵(132)이 설치되어 있다. 컵(132)의 하면에는 회수한 액체를 배출하는 배출관(133)과, 컵(132) 내의 분위기를 배기하는 배기관(134)이 접속되어 있다.
도 7에 도시하는 바와 같이 컵(132)의 마이너스 X 방향(도 7의 하측 방향)측에는, Y 방향(도 7의 좌우 방향)을 따라 연신하는 레일(140)이 형성되어 있다. 레일(140)은, 예컨대 컵(132)의 마이너스 Y 방향(도 7의 좌측 방향)측의 외측에서부터 플러스 Y 방향(도 7의 우측 방향)측의 외측까지 형성되어 있다. 레일(140)에는 아암(141)이 부착되어 있다.
아암(141)에는 현상액을 토출하는 현상액 공급 노즐(142)이 지지되어 있다. 현상액 공급 노즐(142)은, 예컨대 웨이퍼(W)의 직경 치수와 동일하거나 그보다 길며, X 방향을 따른 가늘고 긴 형상을 갖고 있다. 현상액 공급 노즐(142)의 하부에는, 길이 방향을 따라 일렬로 형성된 복수의 토출구(도시하지 않음)가 형성되며, 각 토출구로부터 균일하게 현상액을 토출할 수 있다. 또한, 현상액 공급 노즐(142)로부터 토출되는 현상액의 토출 시간은, 예컨대 도 6에 도시하는 바와 같이 후술하 는 제어부(200)에 의해 제어된다.
아암(141)은 도 7에 도시하는 노즐 구동부(143)에 의해 레일(140) 상에서 이동 가능하다. 이에 따라, 현상액 공급 노즐(142)은, 컵(132)의 플러스 Y 방향측의 외측에 설치된 대기부(144)에서부터 컵(132)의 마이너스 Y 방향측까지 이동할 수 있다. 또한, 아암(141)은 노즐 구동부(143)에 의해 승강 가능하며, 현상액 공급 노즐(142)의 높이를 조정할 수 있다. 현상액 공급 노즐(142)은 도 6에 도시하는 바와 같이 공급관(145)을 통해 현상액 공급원(146)에 접속되어 있다. 공급관(145)에는, 현상액 공급원(146)으로부터 공급되는 현상액의 온도를 조절하는 온도 조절 장치(147)가 설치되어 있다. 또한, 온도 조절 장치(147)에서 조절하는 현상액의 온도는 예컨대 후술하는 제어부(200)에 의해 제어된다.
또한, 현상 처리 장치(51～54)의 구성은 전술한 현상 처리 장치(50)와 동일하기 때문에 그에 대한 설명은 생략한다.
다음에, 전술한 PEB 장치(94～99)의 구성에 대해서 설명한다. PEB 장치(94)는, 예컨대 도 8에 도시하는 바와 같이 측면에 웨이퍼(W)에 대한 반출반입구(도시하지 않음)가 형성된 케이싱(94a)을 갖고 있다. 케이싱(94a) 내에는, 상측에 위치하여 상하 이동 가능한 덮개(150)와, 하측에 위치하여 덮개(150)와 일체가 되어 처리실(K)을 형성하는 열판 수용부(151)가 설치되어 있다.
덮개(150)는 하면이 개구된 대략 원통 형상을 갖고 있다. 덮개(150)의 상면 중앙부에는 배기부(150a)가 설치되어 있다. 처리실(K) 내의 분위기는 배기부(150a)로부터 균일하게 배기된다.
열판(160)은 도 9에 도시하는 바와 같이, 복수 예컨대 5개의 열판 영역(R1, R2, R3, R4, R5)으로 구획되어 있다. 열판(160)은, 예컨대 평면에서 보면 중심부에 위치하는 원형의 열판 영역(R1)과, 그 주위를 원호형으로 4등분한 열판 영역(R2～R5)으로 구획되어 있다.
열판(160)의 각 열판 영역(R1～R5)에는 급전에 의해 발열하는 히터(161)가 개별로 내장되어, 각 열판 영역(R1～R5)마다 가열할 수 있다. 각 열판 영역(R1～R5)의 히터(161)의 발열량은 온도 제어 장치(162)에 의해 조정된다. 온도 제어 장치(162)는 히터(161)의 발열량을 조정하여, 각 열판 영역(R1～R5)의 온도를 소정의 가열 온도로 제어할 수 있다. 온도 제어 장치(162)에서의 가열 온도의 설정은 예컨대 후술하는 제어부(200)에 의해 이루어진다.
도 8에 도시하는 바와 같이 열판(160)의 하측에는, 웨이퍼(W)를 하측으로부터 지지하며 승강시키기 위한 승강 핀(170)이 설치되어 있다. 승강 핀(170)은 승강 구동 기구(171)에 의해 상하 이동할 수 있다. 열판(160)의 중앙부 부근에는 열판(160)을 두께 방향으로 관통하는 관통 구멍(172)이 형성되어 있으며, 승강 핀(170)은 열판(160)의 하측으로부터 상승하여 관통 구멍(172)을 통과하고, 열판(160)의 상측으로 돌출할 수 있다.
열판 수용부(151)는, 예컨대 열판(160)을 수용하여 열판(160)의 외주부를 유지하는 환형의 유지 부재(180)와, 그 유지 부재(180)의 외주를 둘러싸는 대략 원통 형상의 서포트 링(181)을 포함하고 있다.
PEB 장치(95～99)의 구성은 전술한 PEB 장치(94)와 동일하기 때문에 그에 대한 설명은 생략한다.
다음에, 전술한 현상 처리 장치(50～54)에서의 온도 조절 장치(147)의 현상액의 온도, 현상액 공급 노즐(142)로부터의 현상액의 토출 시간, PEB 장치(94～99)에서의 온도 제어 장치(162)의 가열 온도 등의 처리 조건을 제어하는 제어 장치(200)에 대해서 설명한다. 제어부(200)는 예컨대 CPU나 메모리 등을 포함한 범용 컴퓨터로 구성되어 있다.
제어부(200)는, 예컨대 도 10에 도시하는 바와 같이 예컨대 패턴 치수 측정 장치(20)로부터의 치수 측정 결과가 입력되는 입력부(201)와, 치수 측정 결과로부터 현상 처리 장치(50～54)나 PEB 장치(94～99)의 처리 조건을 산출하기 위해 필요한 각종 정보가 저장되는 데이터 저장부(202)와, 각 처리 조건을 산출하는 프로그램(P)을 저장하는 프로그램 저장부(203)와, 프로그램(P)을 실행하여 각 처리 조건을 산출하는 연산부(204)와, 산출된 처리 조건을 현상 처리 장치(50～54)나 PEB 장치(94～99)에 출력하는 출력부(205) 등을 포함하고 있다.
데이터 저장부(202)에는, 예컨대 도 11에 나타내는 바와 같이, 현상 처리 장치(50～54)에서의 온도 조절 장치(147)의 현상액의 온도와 레지스트 패턴 치수와의 상관(M1)을 나타내는 데이터[도 11의 (a)]와, 현상액 공급 노즐(142)로부터의 현상액의 토출 시간과 레지스트 패턴 치수와의 상관(M2)을 나타내는 데이터[도 11의 (b)]와, PEB 장치(94～99)에서의 온도 제어 장치(162)의 가열 온도와 레지스트 패 턴 치수와의 상관(M3)을 나타내는 데이터[도 11의 (c)] 등이 저장되어 있다.
본 실시형태에서는, 웨이퍼(W) 상의 레지스트 패턴에는, 도 12에 도시하는 바와 같이 제1 레지스트 패턴으로서의 조밀한 레지스트 패턴(P1)과, 제2 레지스트 패턴으로서의 성긴 레지스트 패턴(P2)이 혼재하여 형성된다. 즉, 스페이스부(210)의 폭(S)에 대한 레지스트부로서의 라인부(211)의 폭(L)의 L/S 비율이 큰 제1 L/S 비율의 레지스트 패턴(P1)과, 제1 L/S 비율보다 작은 제2 L/S 비율의 레지스트 패턴(P2)이 혼재하고 있다. 레지스트 패턴(P1)의 제1 L/S 비율은 예컨대 1/1이며, 레지스트 패턴(P2)의 제2 L/S 비율은 예컨대 1/5이다.
이와 같이 소밀한 레지스트 패턴(P1, P2)이 형성됨에 따라, 도 11의 (a)～도 11의 (c)에 나타낸 상관(M1～M3)이 이들 레지스트 패턴(P1, P2)마다 작성되어 있다. 레지스트 패턴(P2)은 레지스트 패턴(P1)보다 반응성이 높기 때문에, 예컨대 PEB 온도의 변화에 대해서, 레지스트 패턴(P2)의 치수 변화량은 레지스트 패턴(P1)의 치수 변화량보다 크다[도 11의 (c)]. 또한, 예컨대 현상액 온도의 변화나 현상액 토출 시간의 변화에 대해서, 레지스트 패턴(P2) 치수는 변하지만 레지스트 패턴(P1) 치수는 거의 변하지 않는다[도 11의 (a), (b)].
그리고, 제어부(200)에서, 패턴 치수 측정 장치(20)로부터 입력부(201)에 레지스트 패턴(P1, P2)의 치수 측정 결과가 입력되면, 먼저, 프로그램 저장부(203)에 저장된 프로그램(P)에 의해, 레지스트 패턴(P1)의 치수 측정 결과에 기초해, 상관(M3)을 이용하여, PEB 장치(94～99)에서의 가열 온도의 보정값을 산출한다. 산출 결과는 출력부(205)로부터 PEB 장치(94～99)에 출력된다. 따라서, 이 산출된 가열 조건에서 웨이퍼(W)를 가열함으로써, 레지스트 패턴(P1) 치수가 미리 정해진 목표 치수로 조정된다.
다음에, 패턴 치수 측정 장치(20)로부터의 레지스트 패턴(P2)의 치수 측정 결과와, PEB 장치(94～99)에서의 가열 온도의 보정값에 의한 레지스트 패턴(P2) 치수의 변화량에 기초해, 상관(M1 또는 M2)을 이용하여, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간의 보정값을 산출한다. 산출 결과는 출력부(205)로부터 현상 처리 장치(50～54)에 출력된다. 따라서, 이 산출된 현상액의 조건에서 웨이퍼(W)에 현상액을 토출함으로써, 레지스트 패턴(P2) 치수가 미리 정해진 목표 치수로 조정된다. 또한, 이 경우, 전술한 바와 같이 레지스트 패턴(P1) 치수는 거의 변하는 일이 없다.
또한, 제어부(200)의 기능을 실현하기 위한 프로그램(P)은, 예컨대 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 광자기 디스크(MO), 메모리 카드 등의 컴퓨터로 판독 가능한 기억 매체에 기록되어 있는 것으로서, 그 기억 매체로부터 제어부(200)에 인스톨된 것이어도 좋다.
다음에, 이상과 같이 구성된 도포 현상 처리 시스템(1)에서의 웨이퍼(W)의 처리 프로세스에 대해서, 검사용 웨이퍼(W')의 검사 처리와 함께 설명한다. 도 13은 검사용 웨이퍼(W')의 측정 결과에 기초하여, PEB 장치(94～99)의 가열 온도와 현상 처리 장치(50～54)의 현상액 온도 또는 현상액 토출 시간을 보정하는 공정을 나타내는 흐름도이다. 또한, 본 실시형태에서는, 전술한 도 12에 도시한 바와 같이 웨이퍼(W) 상에 형성되는 레지스트 패턴에는, 조밀한 레지스트 패턴(P1)과 성긴 레 지스트 패턴(P2)이 혼재하여 형성된다.
우선, 도포 현상 처리 시스템(1)에 의해 검사용 웨이퍼(W')에 일련의 포토그래피 처리를 수행하여, 검사용 웨이퍼(W') 상에 레지스트 패턴(P1, P2)을 형성한다. 이 포토그래피 처리의 상세한 내용에 대해서는 후술하는 웨이퍼(W)의 처리에서 설명한다. 레지스트 패턴(P1, P2)이 형성된 검사용 웨이퍼(W')는 검사 스테이션(3)의 패턴 치수 측정 장치(20)에 반송된다.
패턴 치수 측정 장치(20)에서는, 도 4에 도시하는 바와 같이 검사용 웨이퍼(W')가 적재대(120)에 적재된다. 다음에, 검사용 웨이퍼(W')의 소정 부분에 광조사부(122)로부터 빛이 조사되고, 그 반사광이 광검출부(123)에 의해 검출되어, 측정부(124)에서 검사용 웨이퍼(W') 상의 레지스트 패턴(P1, P2) 치수, 예컨대 레지스트부의 선 폭(스페이스부의 폭), 레지스트부의 측벽 각도, 또는 컨택트 홀의 직경 등이 측정된다(도 13의 단계 S1). 이들 검사용 웨이퍼(W')의 레지스트 패턴(P1, P2)의 치수 측정 결과는 제어부(200)에 출력된다.
제어부(200)에서는, 프로그램(P)에 의해, 먼저, 패턴 치수 측정 장치(20)로부터의 레지스트 패턴(P1)의 치수 측정 결과에 기초해, 도 11의 (c)에 나타낸 상관(M3)을 이용하여, PEB 장치(94～99)에서의 가열 온도의 보정값이 산출된다(도 13의 단계 S2). 그리고, 패턴 치수 측정 장치(20)로부터의 레지스트 패턴(P2)의 치수 측정 결과와, PEB 장치(94～99)에서의 가열 온도의 보정값에 의한 레지스트 패턴(P2) 치수의 변화량에 기초해, 상관(M1 또는 M2)을 이용하여, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간의 보정값이 산출된다(도 13의 단계 S3). 이들 산출 결과는 PEB 장치(94～99) 및 현상 처리 장치(50～54)에 출력되어, 각각의 처리 장치에서의 처리 조건이 변경된다(도 13의 단계 S4).
다음에, 예컨대 제품용 웨이퍼(W)에 일련의 처리를 수행한다. 먼저, 웨이퍼 반송체(8)에 의해, 카세트 적재대(6) 상의 카세트(C)로부터, 웨이퍼(W) 상에 도 12에 도시하는 피처리막(F)이 형성된 웨이퍼(W)가 1장씩 추출되어, 검사 스테이션(3)의 전달부(10)에 순차적으로 반송된다. 전달부(10)에 반송된 웨이퍼(W)는 웨이퍼 반송 장치(12)에 의해 처리 스테이션(4)에 반송되어, 레지스트 패턴의 형성 처리가 행해진다. 예컨대, 웨이퍼(W)는 우선 처리 스테이션(4)의 제3 처리 장치군(G3)에 속하는 온도 조절 장치(70)에 반송되고, 소정 온도로 온도 조절된 후, 제1 반송 장치(30)에 의해 보텀 코팅 장치(43)에 반송되어, 도 12에 도시하는 바와 같이 반사 방지막(B)이 형성된다. 그 후 웨이퍼(W)는 제1 반송 장치(30)에 의해 가열 처리 장치(102), 고온도 열처리 장치(75), 고정밀도 온도 조절 장치(80)에 순차적으로 반송되어, 각 처리 장치에서 소정의 처리가 시행된다. 그 후 웨이퍼(W)는 제1 반송 장치(30)에 의해 레지스트 도포 장치(40)에 반송된다.
레지스트 도포 장치(40)에서는, 예컨대 회전된 웨이퍼(W)의 표면에 소정량의 레지스트액이 공급되며, 그 레지스트액이 웨이퍼(W)의 표면 전체에 확산됨으로써 도 12에 도시하는 레지스트막(R)이 웨이퍼(W) 상에 형성된다.
레지스트막이 형성된 웨이퍼(W)는 제1 반송 장치(30)에 의해 예컨대 PAB 장치(81)에 반송되어, 가열 처리가 시행된 후, 제2 반송 장치(31)에 의해 주변 노광 장치(104), 고정밀도 온도 조절 장치(93)에 순차적으로 반송되어, 각 장치에서 소 정의 처리가 시행된다. 그 후, 인터페이스 스테이션(5)의 웨이퍼 반송체(111)에 의해 노광 장치(A)에 반송되어, 웨이퍼(W) 상의 레지스트막에 소정의 패턴이 노광된다. 노광 처리가 종료된 웨이퍼(W)는 웨이퍼 반송체(111)에 의해 처리 스테이션(4)의 PEB 장치(94)에 반송된다.
PEB 장치(94)에 반송된 웨이퍼(W)는 미리 상승하여 대기하고 있는 승강 핀(170)에 전달되며, 덮개(150)가 폐쇄된 후, 승강 핀(170)이 하강하여, 도 8에 도시하는 바와 같이 웨이퍼(W)가 열판(160) 상에 적재된다. 이때, 열판(160)은 제어부(200)에 의해 보정된 소정의 온도로 가열되어 있다. 그리고, 웨이퍼(W)는 이 가열된 열판(160)에 의해 소정의 온도로 가열된다. 또한, 열판(160)의 열판 영역(R1～R5)은 상이한 온도로 가열되어 있어도 좋으며, 이러한 경우, 대응하는 웨이퍼 영역(W1～W5)은 상이한 온도로 가열된다.
PEB 장치에서의 가열 처리가 종료된 웨이퍼(W)는 제2 반송 장치(31)에 의해 고정밀도 온도 조절 장치(91)에 반송되어 온도 조절되며, 그 후, 현상 처리 장치(50)에 반송된다.
현상 처리 장치(50)에 반송된 웨이퍼(W)는 미리 상승하여 대기하고 있는 스핀 척(130)에 전달되며, 스핀 척(130)이 하강하여, 도 6에 도시하는 바와 같이 웨이퍼(W)가 스핀 척(130) 상에 흡착 유지된다. 계속해서, 도 7에 도시하는 바와 같이 대기부(144)에서 대기하고 있는 현상액 공급 노즐(142)이 마이너스 Y 방향측으로 이동하여, 웨이퍼(W)의 플러스 Y 방향측 단부의 바로 앞 위치(T1)(도 7의 점선 부)까지 이동한다. 그 후, 현상액 공급 노즐(142)로부터 현상액이 토출되며, 현상액 공급 노즐(142)이 현상액을 토출하면서, 웨이퍼(W)의 마이너스 Y 방향측 단부의 외측 위치(T2)(도 7의 점선부)까지 이동한다. 이에 따라, 웨이퍼(W) 상의 레지스트막(R)이 현상되어, 도 12에 도시하는 레지스트 패턴(P1, P2)이 형성된다. 이때, 현상액의 온도는 제어부(200)에 의해 보정된 소정의 온도로 가열되어 있다. 또한, 제어부(200)에 의해, 도포액 공급 노즐(142)로부터의 현상액의 토출 시간이 보정되어 있는 경우에, 도포액 공급 노즐(142)은 그 보정된 토출 시간에 대응하는 속도로 이동한다.
현상 처리 장치(50)에서 레지스트 패턴(P1, P2)이 형성된 웨이퍼(W)는 제2 반송 장치(31)에 의해 POST 장치(85)에 반송되어, 포스트 베이크가 시행된 후, 제1 반송 장치(30)에 의해 고정밀도 온도 조절 장치(72)에 반송되어 온도 조절된다.
그 후 웨이퍼(W)는, 제1 반송 장치(30)에 의해 트랜지션 장치(71)에 반송되며, 웨이퍼 반송 장치(12)에 의해 검사 스테이션(3)의 전달부(10)에 전달되고, 전달부(10)로부터 웨이퍼 반송체(8)에 의해 카세트(C)에 복귀된다. 이렇게 해서 도포 현상 처리 시스템(1)에서의 일련의 웨이퍼 처리가 종료되며, 웨이퍼(W)에 미리 정해진 목표 치수의 레지스트 패턴(P1, P2)이 형성된다.
이상의 실시형태에 따르면, 우선 검사용 웨이퍼(W')의 레지스트 패턴(P1, P2)의 치수를 측정하고, 그 후 제어부(200)에서, 검사용 웨이퍼(W')의 레지스트 패턴(P1)의 치수 측정 결과에 기초하여, PEB 장치(94～99)에서의 가열 온도의 보정값이 산출되기 때문에, 그 후 처리되는 웨이퍼(W)의 레지스트 패턴(P1)을 미리 정해 진 목표 치수로 형성할 수 있다. 또한, 검사용 웨이퍼(W')의 레지스트 패턴(P2)의 치수 측정 결과와, PEB 장치(94～99)에서의 가열 온도의 보정값에 의한 레지스트 패턴(P2) 치수의 변화량에 기초하여, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간의 보정값이 산출되기 때문에, 웨이퍼(W)의 레지스트 패턴(P2)을 미리 정해진 목표 치수로 형성할 수 있다. 따라서, 일련의 포토그래피 처리에서, 웨이퍼(W) 상에 L/S 비율이 다른 레지스트 패턴(P1, P2)이 형성되는 경우에도, 이들 레지스트 패턴(P1, P2)을 각각 미리 정해진 목표 치수로 형성할 수 있다.
이상의 실시형태에 있어서, 제어부(200)에서는, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간을 보정하였지만, 레지스트 패턴(P1, P2) 치수 중, 특히 측벽 각도를 보정하고 싶은 경우에는, PAB 장치(81～84)의 가열 온도, 가열 시간 또는 처리 분위기 온도를 보정하여도 좋다. 즉, 웨이퍼(W)의 레지스트 패턴(P1, P2)이 미리 정해진 목표 치수가 되도록 보정하는 경우에, PEB 장치(94～99)에서의 가열 온도와, PAB 장치(81～84)의 가열 온도, 가열 시간 또는 처리 분위기 온도가 보정된다. 또한, PAB 장치(81～84)의 구성은 전술한 PEB 장치의 구성과 동일하므로 그에 대한 설명은 생략한다.
그리고, 제어부(200)의 데이터 저장부(202)에는, 도 14에 나타내는 바와 같이 PAB 장치(81～84)의 가열 온도(가열 시간, 처리 분위기 온도)와 레지스트 패턴 치수와의 상관(M4)을 나타내는 데이터가 저장되어 있다. 이 데이터는, 레지스트 패턴(P1, P2)의 소밀에 따라 작성되며, 예컨대 PAB 장치(81～84)의 가열 온도(가열 시간, 처리 분위기 온도)의 변화에 대하여, 레지스트 패턴(P2) 치수는 변하지만, 레지스트 패턴(P1) 치수는 거의 변하지 않는다.
이러한 경우, 검사용 웨이퍼(W')의 레지스트 패턴(P1)의 치수 측정 결과에 기초하여, PEB 장치(94～99)에서의 가열 온도의 보정값이 산출되어, 웨이퍼(W)의 레지스트 패턴(P1)을 미리 정해진 목표 치수로 형성할 수 있다. 또한, 검사용 웨이퍼(W')의 레지스트 패턴(P2)의 치수 측정 결과와, PEB 장치(94～99)에서의 가열 온도의 보정값에 의한 레지스트 패턴(P2) 치수의 변화량에 기초하여, PAB 장치(81～84)의 가열 온도, 가열 시간 또는 처리 분위기 온도의 보정값이 산출되어, 웨이퍼(W)의 레지스트 패턴(P2)을 미리 정해진 목표 치수로 형성할 수 있다.
전술한 실시형태와 같이, 레지스트 패턴(P1, P2)의 치수 중, 특히 측벽 각도를 보정하고 싶은 경우에는, PAB 장치(81～84)의 가열 온도, 가열 시간 또는 처리 분위기 온도와, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간을 보정하여도 좋다.
이러한 경우, 검사용 웨이퍼(W')의 레지스트 패턴(P1, P2)의 치수 측정 결과에 기초해, 도 14에 나타낸 상관(M4)과 도 11의 (a), (b)에 나타낸 상관(M1 또는 M2)을 이용하여, PAB 장치(81～84)의 가열 온도, 가열 시간 또는 처리 분위기 온도와, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간이 보정된다. 따라서, 웨이퍼(W)의 레지스트 패턴(P1, P2)을 미리 정해진 목표 치수로 형성할 수 있다.
그런데, 웨이퍼(W)의 레지스트 패턴(P1, P2)에 컨택트 홀이 형성되어 있는 경우에는, 컨택트 홀의 직경을 미세하게 하기 위해, 소위 축소 처리(shrinking processing)가 시행되는 경우가 있다. 컨택트 홀의 직경은 도 12에 도시한 스페이스부(210)의 폭(S)이다. 이 축소 처리에서는, 우선, 현상 처리 장치(50)에서 현상된 웨이퍼(W) 상에, 패턴 축소제를 도포한다. 이때, 패턴 축소제는 레지스트 패턴(P1, P2) 상의 컨택트 홀 내에도 충전된다. 다음에, 패턴 축소제를 가열하여, 패턴 축소제를 축소시키며 컨택트 홀도 축소시킨다. 그 후 패턴 축소제를 제거하여, 컨택트 홀의 직경을 작게 할 수 있다. 또한, 패턴 축소제의 도포에는, 예컨대 레지스트 도포 장치(40～42)와 구성이 동일한 장치가 이용되며, 패턴 축소제의 가열에는 예컨대 POST 장치(85～89)가 이용되고, 패턴 축소제의 제거에는 예컨대 현상 처리 장치(50～54)와 구성이 동일한 장치가 이용된다. POST 장치(85～89)의 구성은 전술한 PEB 장치의 구성과 동일하므로 그에 대한 설명은 생략한다.
그런데, 이상의 실시형태에 있어서, 제어부(200)에서는 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간을 보정하였지만, 전술한 POST 장치(85～89)의 축소 처리의 가열 온도, 가열 시간 또는 처리 분위기 온도를 보정하여도 좋다. 즉, 웨이퍼(W)의 레지스트 패턴(P1, P2)이 미리 정해진 목표 치수가 되도록 보정하는 경우에, PEB 장치(94～99)에서의 가열 온도와, POST 장치(85～89)에서의 축소 처리의 가열 온도, 가열 시간 또는 처리 분위기 온도가 보정된다.
제어부(200)의 데이터 저장부(202)에는, 도 15에 나타내는 바와 같이 축소 처리 시의 가열 온도(가열 시간, 처리 분위기 온도)와 레지스트 패턴 치수와의 상관(M5)을 나타내는 데이터가 저장되어 있다. 이 데이터는 레지스트 패턴(P1, P2)의 소밀에 따라 작성되며, 예컨대 POST 장치(85～89)의 가열 온도(가열 시간, 처리 분위기 온도)의 변화에 대하여, 레지스트 패턴(P2) 치수는 변하지만 레지스트 패턴(P1) 치수는 거의 변하지 않는다.
이러한 경우, 검사용 웨이퍼(W')의 레지스트 패턴(P1)의 치수 측정 결과에 기초하여, PEB 장치(94～99)에서의 가열 온도의 보정값이 산출되어, 웨이퍼(W)의 레지스트 패턴(P1)을 미리 정해진 목표 치수로 형성할 수 있다. 또한, 검사용 웨이퍼(W')의 레지스트 패턴(P2)의 치수 측정 결과와, PEB 장치(94～99)에서의 가열 온도의 보정값에 의한 레지스트 패턴(P2) 치수의 변화량에 기초하여, POST 장치(85～89)의 가열 온도, 가열 시간 또는 처리 분위기 온도의 보정값이 산출되어, 웨이퍼(W)의 레지스트 패턴(P2)을 미리 정해진 목표 치수로 형성할 수 있다. 따라서, 컨택트 홀을 소정의 직경으로 형성할 수 있다.
전술한 실시형태와 같이, 레지스트 패턴(P1, P2)의 치수 중, 특히 컨택트 홀의 직경을 보정하고 싶은 경우에는, POST 장치(85～89)의 가열 온도, 가열 시간 또는 처리 분위기 온도와, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간을 보정하여도 좋다.
이러한 경우, 검사용 웨이퍼(W')의 레지스트 패턴(P1, P2)의 치수 측정 결과에 기초해, 도 15에 나타낸 상관(M5)과 도 11의 (a), (b)에 나타낸 상관(M1 또는 M2)을 이용하여, POST 장치(85～89)의 가열 온도, 가열 시간 또는 처리 분위기 온도와, 현상 처리 장치(50～54)에서의 현상액의 온도 또는 현상액의 토출 시간이 보정된다. 따라서, 컨택트 홀을 소정의 직경으로 형성할 수 있다.
이상의 실시형태에서는, 레지스트 패턴(P1)은 L/S 비율이 1/1로 형성되어 있지만, 예컨대 L/S 비율이 1/3로 형성되어 있어도 좋다. 이러한 경우, 도 11의 (a)에 나타낸 레지스트 패턴(P1, P2) 치수와 현상액 온도와의 상관(M1)은, 예컨대 도 16에 나타내는 상관(M6)이 된다. 이 상관(M6)에서는, 예컨대 현상액 온도의 변화에 대응하여, 레지스트 패턴(P2) 치수가 변하며 레지스트 패턴(P1) 치수도 변한다.
이러한 경우에도, 도 16에 나타낸 상관(M6)과, 도 11의 (c)에 나타낸 상관(M3)을 이용하여, PEB 장치(94～99)의 가열 온도와 현상 처리 장치(50～54)에서의 현상액 온도를 보정할 수 있다. 따라서, 2개의 상이한 처리의 처리 조건을 보정함으로써, 레지스트 패턴(P1, P2)이 각각 변하는 경우에도, 레지스트 패턴(P1, P2)을 각각 미리 정해진 목표 치수로 형성할 수 있다. 또한, 본 실시형태에서는, PEB 처리와 현상 처리의 처리 조건을 보정하였지만, 이에 한정되지 않고, 포토그래피 처리 중 기타 2개의 상이한 처리의 처리 조건을 보정하여도 좋다. 예컨대, 노광 장치(A)에서의 노광량(노광 광원의 빛의 도우즈량), 노광 시의 포커스 등의 처리 조건을 보정하여도 좋다.
이상의 실시형태에서는, 현상액 온도의 변화에 대하여, 성긴 레지스트 패턴(P2) 치수가 변하고 조밀한 레지스트 패턴(P1) 치수는 거의 변하지 않았지만, 반대로, 조밀한 레지스트 패턴(P1) 치수가 변하지만 성긴 레지스트 패턴(P2) 치수는 거의 변하지 않는 처리를 수행하여도 좋다. 이러한 경우에도, 이 처리와 예컨대 PEB 처리의 처리 조건을 각각 보정함으로써, 레지스트 패턴(P1, P2)을 각각 미리 정해진 목표 치수로 형성할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시형태에 대해서 설명하였지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자이면, 특허청구범위에 기재된 사상의 범위 내에서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 분명하며, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 양해된다. 본 발명은 이 예에 제한되지 않고 여러 가지 형태를 채용할 수 있는 것이다.
예컨대 전술한 실시형태에서 패턴 치수 측정 장치(20)에서 웨이퍼(W)의 5개의 영역의 치수를 측정하였지만, 이들 영역의 수나 형상은 임의로 선택할 수 있다. 또한, 상기 실시형태에서 패턴 치수 측정 장치(20)는 검사 스테이션(3)에 설치되어 있었지만, 처리 스테이션(4)에 설치되어 있어도 좋다. 또한, 패턴 치수 측정 장치(20)는, 예컨대 전자 빔을 웨이퍼(W)에 조사하고, 웨이퍼(W) 표면의 화상을 취득함으로써, 웨이퍼면 내의 레지스트 패턴 치수를 측정하여도 좋다.
본 발명은 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토 마스크용의 마스크 레티클 등의 다른 기판인 경우에도 적용할 수 있다.
본 발명은 기판 상에 소밀한 레지스트 패턴이 혼재하여 형성되는 경우에, 기판에 미리 정해진 목표 치수의 레지스트 패턴을 형성할 때에 유용하다.
도 1은 본 실시형태에 따른 도포 현상 처리 시스템의 개략 구성을 도시하는 평면도이다.
도 2는 본 실시형태에 따른 도포 현상 처리 시스템의 정면도이다.
도 3은 본 실시형태에 따른 도포 현상 처리 시스템의 배면도이다.
도 4는 패턴 치수 측정 장치의 개략 구성을 도시하는 종단면도이다.
도 5는 분할된 웨이퍼 영역을 도시하는 설명도이다.
도 6은 현상 처리 장치의 개략 구성을 도시하는 종단면도이다.
도 7은 현상 처리 장치의 개략 구성을 도시하는 횡단면도이다.
도 8은 PEB 장치의 개략 구성을 도시하는 종단면도이다.
도 9는 PEB 장치의 열판의 구성을 도시하는 평면도이다.
도 10은 제어부의 구성을 도시하는 블록도이다.
도 11은 레지스트 패턴 치수와 각 처리의 처리 조건과의 상관을 나타내는 그래프이며, (a)는 현상액 온도와의 상관을 나타내고, (b)는 현상액 토출 시간과의 상관을 나타내며, (c)는 PEB 처리의 가열 온도와의 상관을 나타내는 도면이다
도 12는 웨이퍼 상의 레지스트 패턴을 도시한 종단면도이다.
도 13은 PEB 장치의 가열 온도와 현상 처리 장치의 현상액 온도(현상액 토출 시간)를 보정하는 공정을 나타낸 흐름도이다.
도 14는 레지스트 패턴 치수와 PAB 처리의 가열 온도(가열 시간, 분위기 온도)와의 상관을 나타내는 그래프이다.
도 15는 레지스트 패턴 치수와 축소 처리의 가열 온도(가열 시간, 분위기 온도)와의 상관을 나타내는 그래프이다.
도 16은 레지스트 패턴 치수와 현상액 온도와의 상관을 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 도포 현상 처리 시스템 2: 카세트 스테이션
3: 검사 스테이션 4: 처리 스테이션
5: 인터페이스 스테이션 6: 카세트 적재대
12 : 웨이퍼 반송 장치 20 : 패턴 치수 검사 장치
30: 제1 반송 장치 31: 제2 반송 장치
112: 웨이퍼 반송체 200: 제어부
A: 노광 장치 C: 카세트
G1: 제1 처리 장치군 G2: 제2 처리 장치군
G3: 제3 처리 장치군 G4: 제4 처리 장치군
G5: 제5 처리 장치군 W: 웨이퍼

Claims (15)

  1. 기판에 대하여 적어도 제1 처리와 제2 처리를 수행하여, 레지스트 패턴에서의 레지스트부와 스페이스부 중 하나 이상의 치수가 상이한 제1 레지스트 패턴과 제2 레지스트 패턴을 기판 상에 형성하는 기판 처리 방법에 있어서,
    적어도 제1 처리와 제2 처리를 수행하여, 기판 상에 제1 레지스트 패턴과 제2 레지스트 패턴을 형성하는 공정과,
    그 후, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수를 각각 측정하는 공정과,
    그 후, 그 측정된 치수에 기초하여, 상기 제1 처리에서의 처리 조건을 보정하고, 상기 제2 처리에서의 처리 조건을 보정하는 공정
    을 포함하고,
    이후, 그 보정된 처리 조건에서 상기 제1 처리와 상기 제2 처리를 각각 수행하여, 상기 제1 레지스트 패턴과 상기 제2 레지스트 패턴을 각각 정해진 목표 치수로 형성하며,
    상기 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수는, 각각 레지스트부의 폭 및 스페이스부의 폭이고,
    상기 제1 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율은 상기 제2 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율보다 크며,
    상기 제2 처리는, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭은 변하지 않고, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭만이 변하는 처리이고,
    상기 제1 처리의 처리 조건은 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과에 기초하여 보정되며,
    상기 제2 처리의 처리 조건은, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과와, 상기 제1 처리의 처리 조건의 보정에 의한 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 변화량에 기초하여 보정되고,
    상기 제1 처리는 노광 처리 후, 현상 처리 전에 수행되는 가열 처리이며,
    상기 제1 처리의 처리 조건은, 가열 온도이고,
    상기 제2 처리는 현상 처리이며, 상기 제2 처리의 처리 조건은, 현상액의 온도 또는 현상액의 토출 시간인 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 기재된 기판 처리 방법을 기판 처리 시스템에 의해 실행시키기 위해, 그 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 컴퓨터 판독가능한 기억 매체.
  3. 기판에 대하여 적어도 제1 처리와 제2 처리를 수행하여, 레지스트 패턴에서의 레지스트부와 스페이스부 중 하나 이상의 치수가 상이한 제1 레지스트 패턴과 제2 레지스트 패턴을 기판 상에 형성하는 기판 처리 시스템에 있어서,
    제1 처리를 수행하는 제1 처리 장치와,
    제2 처리를 수행하는 제2 처리 장치와,
    기판 상의 제1 레지스트 패턴의 치수와 제2 레지스트 패턴의 치수를 측정하는 패턴 치수 측정 장치와,
    적어도 상기 제1 처리 장치와 상기 제2 처리 장치에서 제1 처리와 제2 처리를 수행하여, 기판 상에 제1 레지스트 패턴과 제2 레지스트 패턴을 형성한 후, 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수를 각각 측정하며, 그 후, 그 측정된 치수에 기초하여, 상기 제1 처리에서의 처리 조건을 보정하고, 상기 제2 처리에서의 처리 조건을 보정하며, 이후, 그 보정된 처리 조건에서 상기 제1 처리와 상기 제2 처리를 각각 수행하여, 상기 제1 레지스트 패턴과 상기 제2 레지스트 패턴을 각각 정해진 목표 치수로 형성하도록, 상기 제1 처리 장치와 상기 제2 처리 장치를 제어하는 제어부를 포함하고,
    상기 제1 레지스트 패턴과 제2 레지스트 패턴의 레지스트부와 스페이스부 중 하나 이상의 치수는 각각 레지스트부의 폭 및 스페이스부의 폭이고,
    상기 제1 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율은, 상기 제2 레지스트 패턴에서의 스페이스부 폭에 대한 레지스트부 폭의 비율보다 크며,
    상기 제2 처리 장치는, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭은 변하지 않고, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭만이 변하는 처리를 수행하고,
    상기 제어부는, 상기 제1 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과에 기초하여 상기 제1 처리의 처리 조건을 보정하며, 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 측정 결과와, 상기 제1 처리의 처리 조건의 보정에 의한 상기 제2 레지스트 패턴의 레지스트부 폭 및 스페이스부 폭의 변화량에 기초하여 상기 제2 처리의 처리 조건을 보정하고,
    상기 제1 처리 장치는 노광 처리 후, 현상 처리 전에 행해지는 가열 처리를 수행하며, 상기 제1 처리의 처리 조건은, 가열 온도이고,
    상기 제2 처리 장치는 현상 처리를 수행하며, 상기 제2 처리의 처리 조건은, 현상액의 온도 또는 현상액의 토출 시간인 것을 특징으로 하는 기판 처리 시스템.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020090018510A 2008-03-06 2009-03-04 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템 KR101207046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008055743A JP5017147B2 (ja) 2008-03-06 2008-03-06 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
JPJP-P-2008-055743 2008-03-06

Publications (2)

Publication Number Publication Date
KR20090096332A KR20090096332A (ko) 2009-09-10
KR101207046B1 true KR101207046B1 (ko) 2012-11-30

Family

ID=41053250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018510A KR101207046B1 (ko) 2008-03-06 2009-03-04 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템

Country Status (5)

Country Link
US (1) US7938587B2 (ko)
JP (1) JP5017147B2 (ko)
KR (1) KR101207046B1 (ko)
CN (1) CN101527259B (ko)
TW (1) TWI377601B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5391055B2 (ja) * 2009-12-25 2014-01-15 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造システム
JP5107372B2 (ja) * 2010-02-04 2012-12-26 東京エレクトロン株式会社 熱処理装置、塗布現像処理システム、熱処理方法、塗布現像処理方法及びその熱処理方法又は塗布現像処理方法を実行させるためのプログラムを記録した記録媒体
JP4917652B2 (ja) * 2010-02-12 2012-04-18 東京エレクトロン株式会社 基板処理方法
FI20106357A0 (fi) * 2010-12-21 2010-12-21 Valtion Teknillinen Menetelmä ja laitteisto elektronisen rakenteen osaan kohdistettavan toimenpiteen tekemiseksi
JP5918637B2 (ja) * 2012-06-20 2016-05-18 ラピスセミコンダクタ株式会社 熱板温度補正方法、熱板駆動装置、及び基板加熱装置
WO2015080081A1 (ja) * 2013-11-29 2015-06-04 リソテックジャパン株式会社 薬液供給機構及び小型製造装置
CN105116695B (zh) * 2015-10-15 2019-09-17 京东方科技集团股份有限公司 显影装置及光刻设备
US11921427B2 (en) 2018-11-14 2024-03-05 Lam Research Corporation Methods for making hard masks useful in next-generation lithography
EP3908882A4 (en) 2020-01-15 2022-03-16 Lam Research Corporation UNDERCOAT FOR PHOTOCOAT ADHESION AND DOSE REDUCTION
CN115004110A (zh) 2020-07-07 2022-09-02 朗姆研究公司 用于图案化辐射光致抗蚀剂图案化的集成干燥工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333341A (ja) 1997-06-02 1998-12-18 Fujitsu Ltd レジストパターン形成方法及び半導体装置の製造方法
JP2002134395A (ja) 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法および半導体装置の製造システム
JP2005064023A (ja) 2003-08-12 2005-03-10 Hitachi Ltd 露光プロセスモニタ方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163356A (ja) * 1992-11-17 1994-06-10 Oki Electric Ind Co Ltd 縮小投影露光装置及びその方法
JPH09260270A (ja) * 1996-03-21 1997-10-03 Japan Energy Corp 半導体素子の製造方法
JP3364385B2 (ja) * 1996-08-22 2003-01-08 株式会社東芝 形状シミュレーション方法
WO1999030356A1 (fr) * 1997-12-05 1999-06-17 Nikon Corporation Procede d'exposition et dispositif d'exposition
JP3764278B2 (ja) * 1998-07-13 2006-04-05 株式会社東芝 基板加熱装置、基板加熱方法及び基板処理方法
JP2002231601A (ja) * 2001-01-30 2002-08-16 Sony Corp レジストパターンの形成方法および半導体装置の製造方法
JP3838208B2 (ja) 2002-08-12 2006-10-25 ソニー株式会社 半導体ウェハの熱処理装置および方法
US7094994B2 (en) * 2003-03-11 2006-08-22 Sony Corporation Heat treatment apparatus and method of semiconductor wafer
JP4509820B2 (ja) 2005-02-15 2010-07-21 東京エレクトロン株式会社 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
US7298455B2 (en) * 2005-06-17 2007-11-20 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR20080068006A (ko) * 2005-11-15 2008-07-22 가부시키가이샤 니콘 노광 장치와, 노광 방법 및 디바이스 제조 방법
JP2007227593A (ja) * 2006-02-23 2007-09-06 Nikon Corp レジスト形状の形成方法
JP4319201B2 (ja) 2006-05-17 2009-08-26 東京エレクトロン株式会社 基板の処理方法、プログラム及び基板処理システム
US7916284B2 (en) * 2006-07-18 2011-03-29 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333341A (ja) 1997-06-02 1998-12-18 Fujitsu Ltd レジストパターン形成方法及び半導体装置の製造方法
JP2002134395A (ja) 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法および半導体装置の製造システム
JP2005064023A (ja) 2003-08-12 2005-03-10 Hitachi Ltd 露光プロセスモニタ方法

Also Published As

Publication number Publication date
CN101527259A (zh) 2009-09-09
US20090225285A1 (en) 2009-09-10
TW201005795A (en) 2010-02-01
TWI377601B (en) 2012-11-21
KR20090096332A (ko) 2009-09-10
JP5017147B2 (ja) 2012-09-05
US7938587B2 (en) 2011-05-10
CN101527259B (zh) 2011-11-16
JP2009212404A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
KR101207046B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템
TWI379343B (en) Substrate processing method and substrate processing system
KR20090091667A (ko) 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템
JP2008053687A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
JP2006228820A (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4970882B2 (ja) 基板の測定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び基板の測定システム
KR101207172B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기록 매체, 및 기판 처리 시스템
KR101072330B1 (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
KR101377776B1 (ko) 기판의 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
US7525650B2 (en) Substrate processing apparatus for performing photolithography
TWI738908B (zh) 曝光裝置、曝光方法及記憶媒體
KR20110093611A (ko) 기판 처리 방법
JP2010182919A (ja) 基板処理システム
JP5314461B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2010182913A (ja) 基板処理システム
TW201842582A (zh) 成膜系統、成膜方法及電腦記憶媒體
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
JP4319201B2 (ja) 基板の処理方法、プログラム及び基板処理システム
US8105738B2 (en) Developing method
US8420303B2 (en) Substrate processing method, computer-readable storage medium and substrate processing system
WO2011099221A1 (ja) 基板処理方法
JP2005191303A (ja) 現像処理方法及び現像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 7